WO1993001618A1 - Anordung und verfahren zum kontaktieren von leitenden schichten - Google Patents

Anordung und verfahren zum kontaktieren von leitenden schichten Download PDF

Info

Publication number
WO1993001618A1
WO1993001618A1 PCT/DE1992/000523 DE9200523W WO9301618A1 WO 1993001618 A1 WO1993001618 A1 WO 1993001618A1 DE 9200523 W DE9200523 W DE 9200523W WO 9301618 A1 WO9301618 A1 WO 9301618A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact hole
conductive layer
insulating layer
layer
contact
Prior art date
Application number
PCT/DE1992/000523
Other languages
English (en)
French (fr)
Inventor
Hanno Melzner
Heinrich KÖRNER
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1993001618A1 publication Critical patent/WO1993001618A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine indirekte leitende Verbindung einer unteren leitenden Schicht (3) und einer oberen leitenden Schicht (4), die durch eine zweite isolierende Schicht abgedeckt ist, wird dadurch erreicht, daß ein Kontaktloch (11) in die isolierende Schicht geätzt wird, welches sowohl einen Teil der unteren (3) als auch der oberen leitenden Schicht (4) freilegt. Das Kontaktloch wird mit einem leitenden Material, insbesondere Wolfram, aufgefüllt, so daß die waagerechte Oberfläche (13) der isolierenden Schicht von dem leitenden Material nicht bedeckt wird.

Description

Anordnung und Verfahren zum Kontaktieren von leitenden Schichten.
Die Erfindung betrifft eine Anordnung und Verfahren zum Kontaktieren von leitenden Schichten auf einem Halbleiter¬ substrat mit einer unteren leitenden Schicht, mindestens einer oberen leitenden Schicht, die die untere leitende
Schicht höchstens teilweise überdeckt und durch eine erste isolierende Schicht von der unteren leitenden Schicht ge¬ trennt ist, einer zweiten isolierenden Schicht auf der obe¬ ren leitenden Schicht und einem Kontaktloch, welches in der ersten und zweiten isolierenden Schicht so angeordnet ist, daß es einen Teil der unteren und oberen leitenden Schicht freilegt.
In der Halbleitertechnologie werden häufig mehrere leiten- de Schichten verwendet, die - entsprechend strukturiert - als Leitbahnen für elektrische Ströme dienen. Gegeneinan¬ der sind diese Schichten durch geeignete nichtleitende Schichten isoliert. Sollen zwei verschiedene leitende Schichten bzw. in verschiedenen Schichten angeordnete Leit- bahnen miteinander leitend verbunden werden, so ist in der zwischenliegenden Isolationsschicht eine Öffnung (Kontakt¬ loch) herzustellen. Meist ist eine solche Kontaktlochstruk- turierung aber nicht für alle Isolationsschichten vorgese¬ hen, da diese phototechnischen Strukturierungsverfahren sehr aufwendig sind. Manchmal ist eine direkte Verbindung der leitenden Schichten auch aus physikalischen Gründen ausgeschlossen; beispielsweise kann eine n+-dotierte Po- lysiliziumschicht nicht mit einer p+-dotierten einkristal¬ linen Siliziumschicht kontaktiert werden, da anstelle eines leitenden Kontaktes eine Diode entstünde. Das heißt, eine direkte Verbindung zwischen beliebigen Ebenen ist aus verschiedenen Gründen nicht immer möglich. In diesem Fall muß mit Hilfe einer dritten leitenden Schicht eine indirek¬ te Verbindung hergestellt werden. Typischerweise bestehen die unteren - nicht direkt miteinander kontaktierbaren oder kontaktierten - Schichten einer Schaltung aus dotier¬ tem Poly- oder einkristallinem Silizium, die genannten in¬ direkten Verbindungen (d.h. die dritte leitende Schicht) aus Metall, meist einer Aluminiumlegierung. Die Metall- schicht kann über Kontaktlöcher mit jeder unterliegenden Schicht kontaktiert werden.
FIG 1 und 2 zeigen eine schematische Darstellung einer sol¬ chen indirekten Verbindung in Aufsicht und im Querschnitt entlang der Linie II - II in FIG 1. Auf einem Halbleiter¬ substrat 1 (meist Silizium) mit einer Oberfläche 2 befin¬ det sich eine untere leitende Schicht 3 und eine mit ihr zu kontaktierende obere leitende Schicht 4, die bereits strukturiert sind. Selbstverständlich können vor Aufbrin- gen der unteren leitenden Schicht 3 bereits beliebige Ver¬ fahrensschritte zur Herstellung integrierter Schaltungen vorgenommen worden sein, so daß zwischen der Oberfläche 2 und der unteren leitenden Schicht 3 weitere Schichten an¬ geordnet sein können. Ferner kann die untere leitende Schicht 3 auch eine durch Einbringen von Dotierstoffen im Halbleitersubstrat gebildete Schicht sein (Diffusionsge¬ biet). Die untere und die obere leitende Schicht 3, 4 sind durch eine erste isolierende Schicht 5 getrennt. Auf der oberen leitenden Schicht 4 bzw. auf der ersten isolieren- den Schicht 5 befinden sich eine zweite isolierende
Schicht 6, die im allgemeinen aus demselben Material wie die erste isolierende Schicht 5 besteht. Über zwei Kon- taktlocher 7, 8, die in die zweite isolierende Schicht 6 bis zur oberen leitenden Schicht 4 bzw. in die erste und zweite isolierende Schicht 5, 6 bis zur unteren leitenden Schicht 3 geätzt werden, werden die leitenden Schichten 3, 4 miteinander verbunden, indem zunächst ganzflächig eine dritte leitende Schicht, meist eine Aluminiumlegierung, abgeschieden wird, die dann über den beiden Kontaktlöchern 7, 8 zu einer Brücke 9 strukturiert wird.
Diese indirekten Verbindungen sind offenbar recht platzauf¬ wendig. Bei dem Ziel, solche Verbindungen platzsparender herzustellen, sind folgende Randbedingungen zu beachten: - Es können nur Strukturen realisiert werden, die (in Auf¬ sicht) bestimmte Minimaldimensionen d nicht unterschrei¬ ten (sogenannte Designregel d). Beispielsweise kann ein Kontaktloch die Größe dxd nicht unterschreiten, d wird im wesentlichen durch die lithographische Auflösung be- stimmt.
- Zwischen zwei Schichten kann durch Justierfehler bei ihrer phototechnischen Strukturierung ein Versatz auf¬ treten, so daß Strukturkanten in diesen Schichten, die eine bestimmte gegenseitige Lage einnehmen müssen, mit einem gewissen Abstand a entworfen werden müssen. Bei¬ spielsweise muß eine über einem Kontaktloch verlaufende Leitbahn das Kontaktloch allseitig um einen Betrag a überlappen, falls die Leitbahn das Kontaktloch auch bei einem Justierfehler der Größe a noch vollständig bedek- ken soll. Typischerweise ist mit einem Justierfehler a von bis zu einem Drittel des Minimalabstandes d zu rech¬ nen. Unter Beachtung dieser Randbedingungen wird eine indirekte Verbindung der in FIG 1 und 2 gezeigten Art üblicherweise folgendermaßen entworfen: Die Kontaktlö- eher 7, 8 haben die Abmessungen dxd, der Abstand zur nächsten Leitbahn von der Brücke 9 ist d, der Abstand der Kontaktlöcher 7, 8 von der Kante der oberen leiten¬ den Schicht 4 sowie die allseitige Überlappung der Brücke 9 über die Kontaktlöcher 7, 8 ist jeweils d/3 (=a). In FIG 1 sind die Kanten der nächstmöglichen Leit- bahnen (gebildet aus der dritten leitenden Schicht) durch die gestrichelten Linien 10 angegeben.
In manchen Fällen kann eine Reduzierung des Platzbedarfs dadurch erreicht werden, daß die beiden Kontaktlöcher zu einem Kontaktloch zusammengezogen werden, d. h. der Teil der isolierenden Schichten 5, 6 zwischen den Kontaktlöchern 7, 8 wird beim Ätzen der Kontaktlöcher mitentfernt. Ist die Kontaktfläche ein kritischer Parameter, d. h. darf sie beispeilsweise aus Gründen eines genügend kleinen Über¬ gangswiderstandes die Größe dxd nicht unterschreiten, muß das Kontaktloch weiterhin die leitenden Schichten 3, 4 um jeweils a+d überlappen, damit im Fall eines Justierfehlers der Größe a noch die volle Kontaktfläche von dxd zur Ver- fügung steht. In diesem Fall kann ein Platzgewinn also nicht erzielt werden. Ist dagegen das Aspektverhältnis (Tiefe des Kontaktloches/Durchmesser) der kritische Para¬ meter, der eine Verkleinerung der Kontaktlöcher verbietet, läßt sich der Platzbedarf reduzieren, wie beispielsweise in FIG 3 und 4 gezeigt, da ein vergrößertes Kontaktloch 11 ein wesentlich günstigeres Aspektverhältnis aufweist als die getrennten Kontaktlöcher 7, 8. Hier ist die Kontakt¬ fläche im Fall ungünstigster Dejustierung auf 1/3 bzw. 2/3 verkleinert. Sind weder Kontaktfläche noch Aspektverhält- nis kritische Parameter, so kann man das Kontaktloch auf die durch die Lithographie vorgegebenen Abmessungen dxd verkleinern. Im Fall ungünstigster Dejustierung ist dann die Kontaktfläche auf 1/6 verkleinert. Der Platzgewinn ist allerdings mit verringerter Prozeßsicherheit verbunden, denn die Kontaktfläche ist hier bereits beträchtlich re¬ duziert. Der minimale Abstand zu anderen Leitbahnen be¬ trägt weiterhin d. Wie den Figuren 2 und 4 ferner zu entnehmen ist, besteht bei den konventionellen indirekten Verbindungen in Form von metallischen Brücken 9 die Gefahr eines nichtausreichenden elektrischen Kontaktes oder Zuverlässigkeit aufgrund der bekanntermaßen geringen Kantenbedeckung der metallischen Schicht, insbesondere bei Verwendung von Aluminium.
Aufgabe der vorliegenden Erfindung ist es daher, eine indirekte Verbindung zwischen einer unteren und einer oberen leitenden Schicht zu ermöglichen, die bei einem verringerten Platzbedarf einen zuverlässigen Kontakt gewährleistet.
Diese Aufgabe wird gelöst durch eine Anordnung der oben genannten Art, die gekennzeichnet ist durch eine Kontakt¬ zone zwischen der unteren und oberen leitenden Schicht, die das Kontaktloch im wesentlichen ausfüllt und die waage- rechte Oberfläche der zweiten isolierenden Schicht nicht bedeckt. Weiterbildungen der Erfindung, insbesondere ein Herstellverfahren, sind Gegenstand von Unteransprüchen.
Die Erfindung wird im folgenden anhand von in den Zeich- nungen dargestellten Ausführungsbeispielen näher erläu¬ tert. Es zeigen
FIG 1 und 2 eine bekannte indirekte Verbindung zwischen leitenden Schichten auf einem Halbleitersubstrat, FIG 3 und 4 eine bekannte indirekte Verbindung mit redu¬ ziertem Platzbedarf, FIG 5 und 6 eine Ausführungsform der erfindungsgemäßen
Anordnung zum Kontaktieren von leitenden Schichten, FIG 7 und 8 eine Ausführungsform der erfindungsgemäßen Anordnung mit reduziertem Platzbedarf, jeweils in Aufsicht und im Querschnitt durch die Mitte des Kontaktlochs in sche atischer Darstellung.
In allen Figuren sind gleiche Teile mit gleichen Bezugs- Ziffern bezeichnet. Die FIG 5 und 6 zeigen, wie vorstehend bereits erläutert, die miteinander zu kontaktierenden leitenden Schichten 3,
4 auf dem Halbleitersubstrat 1. Ein Kontaktloch 11 ist so angeordnet, daß es sowohl einen Teil der oberen leitenden Schicht 4, als auch der - an dieser Stelle nicht von der oberen leitenden Schicht 4 überdeckten - unteren leitenden Schicht 3 freilegt, indem die darüber befindlichen Teile der isolierenden Schichten 5, 6 entfernt worden sind. Das Kontaktloch 11 legt also waagerechte Oberflächenteile von unterer und oberer leitender Schicht frei. Der elektrische Kontakt wird durch eine Kontaktzone 12 hergestellt, die das Kontaktloch 11 im wesentlichen ausfüllt und die waage¬ rechte, d.h. zur Halbleitersubstrat-Oberfläche 2 parallele Oberfläche 13 der zweiten isolierenden Schicht 6 nicht be- deckt. Eine solche Kontaktzone ist insbesondere durch eine sogenannte Kontaktloch-Auffüllung herstellbar. Diese Tech¬ nik ist bekannt bei der Herstellung von direkten Verbin¬ dungen zwischen zwei leitenden Schichten, wobei die Kon¬ taktzone über der einen leitenden Schicht angeordnet ist und mit der anderen leitenden Schicht überdeckt wird. Ein Material, das sich zur Kontaktloch- Auffüllung besonders gut eignet, ist in einem CVD-Verfahren hergestelltes Wolf¬ ram. Weitere Einzelheiten und geeignete Verfahren zur Kon¬ taktloch-Auffüllung sind in dem Artikel von R.S.Blewer, Solid State Technology, Nov. 1986, Seiten 117 bis 126 und H.Itoh et al, Solid State Technology, Nov. 1987, Seiten 83 bis 87 beschrieben.
Erfindungsgemäß besteht die Kontaktzone 12 nur aus dem Material der Kontaktloch-Auffüllung. Eine dritte leitende Schicht, die zu einer Brücke über dem Kontaktloch struk¬ turiert wird, ist für die Bildung des elektrischen Kontak¬ tes nicht notwendig. Die Kontaktzone 12 ist im Gegensatz zur konventionellen Brücke 9 selbstjustiert zum Kontakt- loch 11, so daß hier kein Justierfehler mit einem entspre- chenden Platzbedarf einzukalkulieren ist. An der FIG 5 ist ein weiterer beträchtlicher Platzgewinn zu erkennen: Die Kanten benachbarter Leitbahnen (gestrichelte Linien 10), die aus der dritten leitenden Schicht gebildet werden, können im Abstand a von der Kontaktlochkante verlaufen, während bei einer konventionellen Brücke (mit Metallüber¬ deckung über dem Kontaktloch 11) ein Abstand von (a+d) einzuhalten ist. Der Abstand zwischen der erfindungsge¬ mäßen Kontaktzone 12 und einer Leitbahn wird nur noch durch den Justierfehler bei der Strukturierung der dritten leitenden Schicht bestimmt (auch bei der maximal möglichen Dejustierung soll die Kontaktzone 12 von den Leitbahnen isoliert sein), nicht aber vom Auflösungsvermögen, da die Kontaktzone 12 und die Leitbahnen in verschiedenen Schich- ten angeordnet werden.
Weitere Vorteile ergeben sich, wenn wie vorstehend erläu¬ tert, das Aspektverhältnis des Kontaktloches eine Verklei¬ nerung des Kontaktlochs verhindert. Bei Verwendung einer Kontaktloch- Auffüllung ist das Aspektverhältnis im allge¬ meinen unkritisch, da auch enge und tiefe Löcher problem¬ los gefüllt werden. Es ist damit möglich, das Kontaktloch 11 so weit zu verkleinern, wie es die sonstigen bereits erläuterten Randbedingungen gestatten. Die FIG 7 und 8 zeigen eine dementsprechende Ausführungsform der Erfindung mit reduziertem Platzbedarf, in dem die Kontaktflächen im Fall ungünstigster Dejustierung auf je 1/3 verkleinert sind.
Ein weiterer Vorteil sind die verbesserten elektrischen
Eigenschaften beispielsweise für den Kontaktlochwiderstand oder die Kontaktlochzuverlässigkeit eines durch eine Auf¬ füllung hergestellten Kontaktes im Vergleich zu einer kon¬ ventionellen indirekten Verbindung. Ferner wird durch die Kontaktloch-Auffüllung bereits eine teilweise Planarisie- •2
rung der Oberfläche erreicht, wie durch den Vergleich von FIG 2 und FIG 6 erkennbar ist. Dies wirkt sich auf nach¬ folgende Verfahrensschritte günstig aus.
Die untere leitende Schicht kann auch mit mehr als einer oberen leitenden Schicht kontaktiert werden, wobei die leitenden Schichten und das Kontaktloch so angeordnet wer¬ den, daß jeweils ein Teil der leitenden Schichten durch das Kontaktloch freigelegt wird.
Das erfindungsgemäße Herstellverfahren sieht vor, auf der Oberfläche 2 zunächst eine untere leitende Schicht 3 abzu¬ scheiden und entsprechend den Erfordernissen zu struktu¬ rieren (allgemein als Herstellung der unteren leitenden Schicht 3 bezeichnet) und darauf eine erste isolierende
Schicht 5 aufzubringen. Anschließend wird eine obere lei¬ tende Schicht 4 derart hergestellt, daß die untere leiten¬ de Schicht höchstens teilweise von der oberen leitenden Schicht 4 überdeckt wird. Schließlich wird eine zweite isolierende Schicht 6 auf der oberen leitenden Schicht 4 bzw. auf der ersten isolierenden Schicht 5 aufgebracht. Üblicherweise bestehen die isolierenden Schichten aus Si¬ liziumoxid oder Siliziumnitrid, wobei es vorteilhaft ist, wenn beide aus demselben Material bestehen. Mit Hilfe einer Phototechnik wird nun ein Kontaktloch 11 geätzt, so daß sowohl ein Teil der oberen leitenden Schicht 4 als auch der unteren leitenden Schicht 3 freigelegt werden, d.h. es wird durch die zweite Schicht 6 bzw. durch die zweite und erste isolierende Schicht 6, 5 hindurchgeätzt. Ent- sprechend muß ein Ätzprozeß eingesetzt werden, der eine hohe Slektivität zu den leitenden Schichten, insbe¬ sondere zur oberen, besitzt, und das Kontaktloch 11 muß die untere leitende Schicht 3 an einer Stelle freilegen, an der sie nicht von der oberen leitenden Schicht 4 über- deckt wird. Anderenfalls kann kein reproduzierbarer Über- 1 gangswiderstand erzielt werden. Nun wird die indirekte
Verbindung in Form der Kontaktzone 12 selbstjustiert zum Kontaktloch 11 hergestellt, indem eine Kontaktloch-Auffül¬ lung eingesetzt wird. Dabei kann das Auffüllmaterial,
5 meist Wolfram, ganzflächig unter Auffüllung des Kontakt¬ lochs 11 abgeschieden und rückgeätzt werden, es kann aber auch eine selektive Abscheidung vorgenommen werden. In jedem Fall liegt nach diesem Schritt eine Kontaktzone 12 vor, die das Kontaktloch 11 im wesentlichen (d.h. in etwa 10 bis zur Oberkante der zweiten isolierenden Schicht 6) auf¬ füllt. Die Oberfläche 13 der zweiten isolierenden Schicht 6 wird nicht von dem Material der Kontaktzone 12 bedeckt.
Anschließend wird im allgemeinen die dritte leitende je Schicht abgeschieden und zu Leitbahnen mit Hilfe einer
Phototechnik und eines Ätzprozesses strukturiert. Dieser Ätzprozeß darf das Material der Kontaktzone 12 nicht oder nur minimal abtragen. Besteht die Kontaktzone beispiels¬ weise aus Wolfram, die dritte leitende Schicht aus einer 2Q Aluminiumlegierung, so ist diese Bedingung meist erfüllt oder problemlos zu erfüllen. Das Material der Kontaktzone 12 dient als Ätzstop. Es ist auch möglich, die Kontaktzone 12 nach Bedarf mit einer Leitbahn der dritten leitenden Schicht zu verbinden, indem die Leitbahn die Kontaktzone 25 12 an einer beliebigen Stelle auf einer ausreichend großen Fläche überlappt, z.B. quer über die Kontaktzone 12 hinüber¬ geführt wird. Ein besonderer Vorteil der Erfindung ist, daß diese Verbindung als sogenannter non-capped-contact ausgeführt werden kann.
30
Vorteile des erfindungsgemäßen Verfahrens sind vor allem seine Einfachheit und seine einfache Integrationsmöglich¬ keit mit den üblichen Prozessen bei der Herstellung inte¬ grierter Schaltungen. Besonders interessannt ist der Ein- ,5 satz der Erfindung für hochintegrierte DRAM-Speicher. Kon- tinuierliche Fortschritte beim Entwurf der eigentlichen Speicherzelle führen zu immer kleineren Zellrastern (Ab¬ stand zwischen Wortleitungen oder Bitleitungen). Die an¬ schließenden, im Zellraster periodischen Schaltungen zum Auswählen, Ansprechen und Auslesen der Zellen (Raster¬ schaltungen) können meist nicht im entsprechenden Maßstab verkleinert werden, da in der Speicherzelle bestimmte Spe- zialtechnologien wie selbst ustierte Kontakte oder Graben¬ kondensatoren zum Einsatz kommen, während die umgebenden Schaltungen weitgehend konventionell entworfen werden. Oft müssen dann diese Schaltungen zwei- oder mehrfach gestaf¬ felt werden, um die verfügbare Periodenlänge (Abstand zwi¬ schen zwei solchen Schaltungen) an das Zellraster anzu¬ passen. Dies ist mit einem beträchtlichen Platzverbrauch verbunden.
Brückenverbindungen, auf die diese Erfindung anwendbar ist, sind in den Rasterschaltungen meist recht häufig vertreten, so daß der Einsatz der Erfindung in vielen Fällen einen deutlichen Platzgewinn erbringt.

Claims

Patentansprüche
1. Anordnung zum Kontaktieren von leitenden Schichten auf einem Halbleitersubstrat (1) mit - einer unteren leitenden Schicht (3),
- mindestens einer oberen leitenden Schicht (4), die die untere leitende Schicht (3) höchstens teilweise über¬ deckt und durch eine erste isolierende Schicht (5) von der unteren leitenden Schicht (3) getrennt ist, - einer zweiten isolierenden Schicht (6) auf der oberen leitenden Schicht (4) und der ersten isolierenden Schicht (5),
- einem Kontaktloch (11), welches in der ersten (5) und der zweiten isolierenden Schicht (6) so angeordnet ist, daß es waagerechte Oberflächenteile der unteren (3) und oberen leitenden Schicht (4) freilegt,
- einer Kontaktzone (12), die das Kontaktloch (11) im wesentlichen ausfüllt und die die waagerechte Oberfläche (13) der zweiten isolierenden Schicht (6) nicht bedeckt.
2. Anordnung nach Anspruch 1, g e k e n n z e i c h n e t d u r c h eine aus Wolf¬ ram bestehende Kontaktzone (12).
3. Anordnung nach einem der Ansprüche 1 bis 2, d a d u r c h g e k e n n z e i c h n e t, daß die erste isolierende Schicht (5) und die zweite isolierende Schicht (6) aus demselben Material bestehen.
4. Anordnung nach einem der Ansprüche 1 bis 3, g e k e n n z e i c h n e t d u r c h ein Diffusions¬ gebiet als untere leitende Schicht (3).
5. Verfahren zum Kontaktieren von leitenden Schichten auf einem Halbleitersubstrat mit folgenden Schritten: - Herstellen einer unteren leitenden Schicht (3),
- Herstellen einer ersten isolierenden Schicht (5),
- Herstellen einer oberen leitenden Schicht (4) derart, daß die untere leitende Schicht (3) höchstens teilweise überdeckt wird,
- Herstellen einer zweiten isolierenden Schicht (6) auf der vorliegenden Oberfläche,
- Erzeugen eines Kontaktlochs (11) durch Ätzen der ersten und zweiten isolierenden Schicht (5,6) selektiv zu den leitenden Schichten (3,4) derart, daß das Kontaktloch (11) waagerechte Oberflächenteile der unteren (3) und der oberen leitenden Schicht (4) freilegt,
- Bilden einer Kontaktzone (12) durch Auffüllen des Kon¬ taktlochs (11) mit einem leitenden Material, so daß das leitende Material das Kontaktloch (11) im wesentlichen ausfüllt und die waagerechte Oberfläche (13) der zweiten isolierenden Schicht (6) freiläßt.
6. Verfahren nach Anspruch 5, g e k e n n z e i c h n e t d u r c h eine selektive Abscheidung von Wolfram zur Auffüllung des Kontaktlochs (11).
7. Verfahren nach Anspruch 5, g e k e n n z e i c h n e t d u r c h eine nicht¬ selektive Abscheidung von Wolfram und anschließende ganz¬ flächige Rückätzung zur Auffüllung des Kontaktlochs (11).
PCT/DE1992/000523 1991-07-05 1992-06-25 Anordung und verfahren zum kontaktieren von leitenden schichten WO1993001618A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4122362A DE4122362A1 (de) 1991-07-05 1991-07-05 Anordnung und verfahren zum kontaktieren von leitenden schichten
DEP4122362.4 1991-07-05

Publications (1)

Publication Number Publication Date
WO1993001618A1 true WO1993001618A1 (de) 1993-01-21

Family

ID=6435555

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1992/000523 WO1993001618A1 (de) 1991-07-05 1992-06-25 Anordung und verfahren zum kontaktieren von leitenden schichten

Country Status (2)

Country Link
DE (1) DE4122362A1 (de)
WO (1) WO1993001618A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HUE034630T2 (en) * 2014-12-17 2018-02-28 Mayr Melnhof Karton Ag A method for producing a carrier and a carrier for packaging in particular

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0243707A2 (de) * 1986-04-30 1987-11-04 International Business Machines Corporation Verfahren zur Herstellung einer Verbindungsleitung
US4874719A (en) * 1986-05-06 1989-10-17 Kabushiki Kaisha Toshiba Method for manufacturing an electrical connection between conductor levels
EP0435717A1 (de) * 1989-12-21 1991-07-03 Bull S.A. Verfahren zur Vermaschung von Metallschichten einer Mehrschichtschaltung einer elektronischen Leiterkarte und auf diese Weise produzierte Leiterkarte

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58213449A (ja) * 1982-06-04 1983-12-12 Nec Corp 半導体集積回路装置
JPH0620101B2 (ja) * 1986-09-29 1994-03-16 三菱電機株式会社 半導体装置
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
US4944682A (en) * 1988-10-07 1990-07-31 International Business Machines Corporation Method of forming borderless contacts
JPH02105519A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0243707A2 (de) * 1986-04-30 1987-11-04 International Business Machines Corporation Verfahren zur Herstellung einer Verbindungsleitung
US4874719A (en) * 1986-05-06 1989-10-17 Kabushiki Kaisha Toshiba Method for manufacturing an electrical connection between conductor levels
EP0435717A1 (de) * 1989-12-21 1991-07-03 Bull S.A. Verfahren zur Vermaschung von Metallschichten einer Mehrschichtschaltung einer elektronischen Leiterkarte und auf diese Weise produzierte Leiterkarte

Also Published As

Publication number Publication date
DE4122362A1 (de) 1993-01-14

Similar Documents

Publication Publication Date Title
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE19945820A1 (de) Halbleitervorrichtung
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
EP0513715A1 (de) Leitbahnanorndung für höchstintegrierte Schaltungen
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE10314595A1 (de) Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
DE19820488A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
EP1421619B1 (de) Kontaktierung des emitterkontakts einer halbleitervorrichtung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE19817129A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10008683B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102006018675A1 (de) Dünnschichtstruktur und Herstellungsverfahren derselben
WO1993001618A1 (de) Anordung und verfahren zum kontaktieren von leitenden schichten
DE19841435C2 (de) Halbleitervorrichtung mit einer verbesserten Zuführungsverbindungsstruktur und Herstellungsverfahren hierfür
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase