TWM623674U - 低溫共燒陶瓷(ltcc)立體封裝結構(二) - Google Patents

Abstract

一種低溫共燒陶瓷(LTCC)立體封裝結構，其包含：一中介 板，在該中介板設有複數晶片輸入/輸出連接點，並在周緣部位設有複數晶片信號通路節點，該晶片輸入/輸出連接點通過埋設在該中介板中的傳導線路而電性連接至該晶片信號通路節點；至少一對間隔條，在其內部設有複數匯流信號導線，該間隔條堆疊組合在該中介板下面，且電性連接至該中介板的該晶片信號通路節點；至少一半導體晶片，其被電性連接於該中介板的晶片輸入/輸出連接點；以及一載板，該載板上表面的周緣部位設有複數匯流信號節點，並在該載板底表面設有複數匯流信號外接點，該匯流信號節點通過內埋於該載板中的傳導線路而電性連接至該匯流信號外接點，該載板堆疊組合在該間隔條下面，且該載板的匯流信號節點電性連接該間隔條的匯流信號導線。

Description

低溫共燒陶瓷(LTCC)立體封裝結構(二)

本新型係有關於一種低溫共燒陶瓷(LTCC)立體封裝結構，尤指一種以低溫共燒陶瓷為基材且具有立體連接線路架構的晶片封裝結構。

導入矽中介板封裝結構可有效避免半導體晶片與封裝基板間熱膨脹係數不匹配所產生的問題，提升封裝成品的結構穩定性，如圖22所示，矽中介板封裝結構略係將半導體晶片80接置於一具有矽貫孔91的矽中介板90上，以該矽中介板90做為一轉接板，進而將半導體晶片80電性連接至封裝基板95上；矽中介板封裝結構除了可以克服熱膨脹係數不匹配的問題之外，也因其電性傳輸距離較短，也具有提昇半導體晶片80的電性傳輸速度的優點；惟，由於習知矽中介板的使用了半導體製程增加了製程技術的困難度及加工成本，且隨著半導體晶片80性能提升，半導體晶片80的輸入輸出(I/O)數逐漸倍增，封裝結構的連接線電路複雜化，導致習知矽中介板的平面式連接線電路架構逐漸不敷使用，因此，如何避免上述習知技術中之種種問題，實為目前業界所急需解決的課題。

有鑒於上述習知技術之缺失，本新型提供一種具有中介板、間隔條及載板的封裝架構，其藉由間隔條電性連接並在上下二層中介板之間或是中介板與載板之間界定出一晶片容置空間，以便供作安裝晶片；其中，該中介板及載板由複數陶瓷層與導線層通過低溫共燒(LTCC)加工形成，在板體內具有3D架構的連接線電路，將複雜的連接線電路整合在陶瓷層與導線層的多層複合疊構中，本新型可簡化封裝成本、增加封裝成品良率，且可提升封裝元件設置密度以及縮小封裝成品體積，此外，本新型中介板及載板的陶瓷材料膨脹係數與所搭載的半導體晶片匹配，可避免產生熱應力，完全革除封裝膠體產生脫層(delaminating)問題，且陶瓷板材提供剛性支撐以避免封裝成品發生翹曲現象，此外，由陶瓷材料製成的中介板及載板，其具備的熱傳導速率、耐候穩定性、硬度高、絕緣性等特性均優於習知的矽中介板及PCB載板。

根據本新型所提供的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其包含：一中介板，在所述中介板的上表面和下表面的至少一表面的中央部位設有複數晶片輸入/輸出連接點，以及在周緣部位設有複數晶片信號通路節點，所述晶片輸入/輸出連接點通過埋設在所述中介板中的傳導線路而電性連接至所述晶片信號通路節點；至少一對間隔條，在所述間隔條內部設有複數匯流信號導線，所述匯流信號導線的貫穿設置於所述間隔條的上表面和下表面，個別所述間隔條分別被設置於所述中介板下表面的對邊，且使所述間隔條的匯流信號 導線電性連接至所述中介板的晶片信號通路節點；至少一半導體晶片，所述半導體晶片電性連接於所述晶片輸入/輸出連接點；以及一載板，所述載板上表面的周緣部位設有複數匯流信號節點，在所述載板底表面設有複數匯流信號外接點，所述匯流信號節點通過內埋於所述載板中的傳導線路而電性連接至所述匯流信號外接點，所述載板堆疊組合在所述間隔條下面，且使所述間隔條的匯流信號導線電性連接所述載板的匯流信號節點，再由封裝膠體包覆所述中介板、所述半導體晶片、所述間隔條與所述載板的堆疊組合體。

其中，所述中介板包含至少一陶瓷層及至少一導線層，個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置，通過低溫共燒陶瓷工藝將各疊層燒結後形成所述中介板；在所述導線層上具有至少一沿水平方向設置的所述傳導線路，在所述陶瓷層上設有至少一連通導體，所述連通導體係垂直貫穿所述陶瓷層的上表面和下表面；其中，一所述傳導線路的一端可通過一或多個所述連通導體而電性連接至所述晶片輸入/輸出連接點之一，且另一端可通過一或多個所述連通導體而電性連接至所述晶片信號通路節點之一。

其中，所述間隔條的橫向截面形狀是選自於矩型、工字型、C型或L型。

其中，所述載板包含至少一陶瓷層、至少一導線層及一基底陶瓷層，個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置，所述基底陶瓷層作為最下面疊層，通過低溫共燒陶瓷工藝將各疊層燒結後形成所述載板；在所述陶瓷層上設有至少一連通導體， 所述連通導體係垂直貫穿所述陶瓷層的上表面和下表面，其中所述陶瓷層之一作為所述載板的最上面疊層，其於上表面的周緣部位設置複數所述匯流信號節點；在所述導線層上具有至少一沿水平方向設置的所述傳導線路；在所述基底陶瓷層設有敞露在底表面上的複數所述匯流信號外接點；其中，在所述載板內，一所述傳導線路的一端可通過一或多個所述連通導體而電性連接至所述匯流信號節點之一，且另一端可通過一或多個所述連通導體而電性連接至所述匯流信號外接點之一。

在一實施例中，還包含設有二對所述間隔條，個別所述間隔條分別被設置於所述中介板下表面的四邊，使所述間隔條的匯流信號導線電性連接至所述中介板的晶片信號通路節點，且令在任意二個相鄰接的所述間隔條之間形成一間隙，所述間隙作為封裝膠體的灌注通口。

在一實施例中，還包含在所述堆疊組合體上方電性連接一疊加組合單元，所述疊加組合單元包含：一所述中介板；至少一對所述間隔條，個別所述間隔條分別被設置於所述中介板下表面的對邊，且使所述間隔條的匯流信號導線電性連接至所述中介板的晶片信號通路節點；以及至少一半導體晶片，所述半導體晶片電性連接於所述晶片輸入/輸出連接點；其中，所述疊加組合單元堆疊組合在所述堆疊組合體上面，且使所述疊加組合單元的所述間隔條的匯流信號導線電性連接所述堆疊組合體的所述中介板的晶片信號通路節點。

在一實施例中，更包含在所述疊加組合單元上方電性連接至少一所述疊加組合單元，其中，複數所述疊加組合單元彼此呈上下堆疊組合，且使上方所述疊加組合單元的所述間隔條的匯流信號導線電性連接下方所述疊加組合單元的所述中介板的晶片信號通路節點。

本「新型內容」係以簡化形式介紹一些選定概念，在下文之「實施方式」中將進一步對其進行描述。本「新型內容」並非意欲辨識申請專利之標的之關鍵特徵或基本特徵，亦非意欲用於限制申請專利之標的之範圍。

1:中介板

15、15a、15b、15c、15d、16、16a、16b、16c、16d:晶片輸入/輸 出連接點(晶片I/O連接點)

17、18、18a、18b、18c、18d:晶片信號通路節點

111:第一陶瓷分層

112:第一導線分層

113:第二陶瓷分層

114:第二導線分層

115:第三陶瓷分層

112a、114a:第一傳導線路

112b、114b:第二傳導線路

112c、114c:第三傳導線路

111a、111b、111c、111d、113a、113b、113c、113d、115a、115b、115c、115d、115e、115f、115g、115h:連通導體

21:第一半導體晶片

22:第二半導體晶片

21a、22a:端口接點

27、28:半導體晶片

3:載板

31:第一陶瓷層

32:第一導線層

33:第二陶瓷層

34:第二導線層

35:基底陶瓷層

32a、34a:第一傳導線路

32b、34b:第二傳導線路

33a、33b、33c、33d、35a、35b、35c、35d:連通導體

36、36a、36b、36c、36d:匯流信號節點

37、37a、37b、37c、37d:匯流信號外接點

4:封裝膠體

5:第二中介板

71、72、73、74:間隔條

71a、71b、72a、72b:匯流信號導線

77、78:第二間隔條

G:間隙

100:堆疊組合體

200:疊加組合單元

圖1係本新型實施例的封裝結構示意圖。

圖2係本新型實施例的中介板的疊層剖面結構示意圖。

圖3係本新型實施例的中介板的俯視平面圖。

圖4係圖3的IV-IV截面線的側面剖示圖

圖5係本新型實施例的中介板與半導體晶片的組合結構示意圖。

圖6係本新型實施例的間隔條的俯視平面圖。

圖7係圖6的VII-VII截面線的側面剖示圖。

圖8至圖10係具有不同截面形狀的間隔條的側面剖示圖。

圖11係本新型實施例的間隔條與中介板組合的仰視平面圖。

圖12係圖11的XII-XII截面線的側面剖示圖。

圖13係本新型另一實施例的4間隔條與中介板組合的仰視平面圖。

圖14係本新型實施例的載板的疊層結構示意圖。

圖15係本新型實施例的載板的俯視平面圖。

圖16係本新型實施例的載板的仰視平面圖。

圖17係圖15的XVII-XVII截面線的側面剖示圖。

圖18係本新型實施例的中介板、半導體晶片、間隔條及載板之堆疊組合體的側面剖示圖。

圖19係本新型實施例的封裝結構經灌膠封裝後的示意圖。

圖20係本新型另一實施例的疊加組合單元的側面剖示圖

圖21係本新型另一實施例的封裝結構示意圖，顯示在堆疊組合體上增設置了一疊加組合單元。

第22圖係習知使用矽中介板的封裝結構的示意圖。

於下文中將以實施例，進一步闡明本新型的技術特徵，其中，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本新型可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本新型所能產生之功效及所能達成之目的下，均應仍落在本新型所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之用語亦僅為便於 敘述之明瞭，而非用以限定本新型可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本新型可實施之範疇。

圖1所示為本新型之低溫共燒陶瓷(LTCC)立體封裝結構的一個最簡構造實施例，其主要包含一中介板1，第一半導體晶片21、第二半導體晶片22，二間隔條71、72以及一載板3；其中，該中介板的結構詳如如圖2至圖4所示，在該中介板1的上表面和下表面分別在中央部位設有複數晶片輸入/輸出連接點(以下稱”晶片I/O連接點)15、16，以及在周緣部位設有複數晶片信號通路節點17、18，且在板體內設有立體連接線路架構；該中介板1包含至少一導線分層及至少一陶瓷分層，導線分層形成在陶瓷分層的表面上，且個別導線分層與個別陶瓷分層彼此之間呈間隔疊層設置；在導線分層上具有沿水平方向設置的傳導線路，傳導線路可通過黃光製程(Yellow light process)或網印(Screen Printing)等工藝設置到陶瓷分層上，在陶瓷分層設有垂直貫穿該陶瓷分層上表面和下表面的連通導體，通過該連通導體可電性連接位於不同疊層上的傳導線路或接點，據此在該中介板1內形成一立體架構的連接線路；通過低溫共燒陶瓷(LTCC)工藝將各層依序堆疊(stacking)、層壓(lamination)、剪裁(knife cutting)及燒結(burn-out and sintering)等步驟以製作成一中介板。

圖4已更具體地描述出本新型實施例中介板1的內部結構，該中介板1包括第一陶瓷分層111、第一導線分層112、第二陶瓷分層113、第二導線分層114及第三陶瓷分層115；其中，因應連接線路設計，前述各陶瓷分層上分別在相應位置設有多個連通導體，例 如，第一導線分層112上的第一傳導線路112a分別通過連通導體111a而電性連接至上方的晶片I/O連接點15a，以及通過連通導體113a、115a而電性連接至下方的晶片信號通路節點18a；第一導線分層112上的第二傳導線路112b分別通過連通導體111b而電性連接至上方的晶片I/O連接點15b，以及通過連通導體113b、115b而電性連接至下方的晶片I/O連接點16a；第一導線分層112上的第三傳導線路112c分別通過連通導體111c而電性連接至上方的晶片I/O連接點15c，以及通過連通導體113c、115c而電性連接至下方的晶片信號通路節點18b。第二導線分層114上的第一傳導線路114a分別通過連通導體115d而電性連接至下方的晶片I/O連接點16b，以及通過連通導體115e而電性連接至下方的晶片信號通路節點18c；第二導線分層114上的第二傳導線路114b分別通過連通導體113d、111d而電性連接至上方的晶片I/O連接點15d，以及通過連通導體115f而電性連接至下方的晶片I/O連接點16c；第二導線分層114上的第三傳導線路114c分別通過連通導體115g而電性連接至下方的晶片I/O連接點16d，以及通過連通導體115h而電性連接至下方的晶片信號通路節點18d。

前述本新型實施例中，該中介板1具有二層的導線分層及三層的陶瓷分層，但在實際的應用中該中介板的組合層數量並不限定，例如是採用具有三層的導線分層及二層的陶瓷分層的組合結構，這樣的疊層結構具有更多數量的導線分層，以及較少數量的陶瓷分層，因此有益於節省加工成本及材料成本，且可增加晶片I/O連接點的數量，提升連接線路效能；更具體來說，當該中介板具有更多的組 合層數量時，也意味著該中介板上可以提供更多數量的晶片I/O連接點，以將更多數量的半導體晶片及各種電子元件整合在同一封裝結構內。

請參閱圖5所示，二半導體晶片分別被安裝在該中介板的上表面和下表面，其中，將第一半導體晶片21組裝於該中介板1的上方，藉由複數微凸塊(Micro bump)連結在晶片I/O連接點15上，使第一半導體晶片上的端口接點21a與晶片I/O連接點15作電性連接並固定在一起；同樣的，將第二半導體晶片22安裝於該中介板1的下方，藉由複數微凸塊連結在晶片I/O連接點16上，使第二半導體晶片上的端口接點22a與晶片I/O連接點16作電性連接並固定在一起。

如圖6、圖7及圖11、圖12所示，一對間隔條71、72分別被設置於該中介板1表面下的對邊；其中，在該對間隔條71、72內部分別具有多條沿垂直方向設置的匯流信號導線71a、71b、72a、72b，且使該匯流信號導線的端點延伸設置於該間隔條的上表面和下表面；該對間隔條71、72被呈對稱地設置於該中介板1的下表面上的對邊，且使間隔條的匯流信號導線71a、71b、72a、72b電性連接至該中介板的晶片信號通路節點18a、18c、18d、18b。在前述實施例中，該間隔條的橫向截面形狀是呈矩型的，但在實際的應用中並不限於此，間隔條的橫向截面形狀也可以是工字型、C型或L型(如圖8至圖10所示)，例如工字型截面的間隔條具有兼顧搭接結構穩固、增加晶片容納空間與節省材料成本的優點。

另外，如圖13所示，提供了一種具有二對間隔條的結構方案，其在該中介板1的四個邊都分別設置一間隔條71、72、73、74，但這些間隔條的長度都被設定成短於該中介板的邊長，據此使任意二個相鄰接的間隔條之間均可形成一間隙G，該間隙G所形成的通口可便於封裝膠體被灌注到晶片安裝空間內的各個角落，據此增益晶片封裝結構的膠合穩固性。

再如圖14至圖18所示，該載板3包含至少一導線層、至少一陶瓷層及一基底陶瓷層，其中，導線層形成在陶瓷層的表面上，且個別導線層與個別陶瓷層彼此之間呈間隔疊層設置；在導線層上具有沿水平方向設置的傳導線路，傳導線路可通過黃光製程或網印等工藝設置到陶瓷層上；在基底陶瓷層上設有複數匯流信號外接點；以及在陶瓷層設有垂直貫穿該陶瓷層上表面和下表面的連通導體，通過該連通導體可電性連接位於不同疊層上的傳導線路或接點，據此在該載板內形成一立體架構的連接線路。

該載板3是由第一陶瓷層31、第一導線層32、第二陶瓷層33、第二導線層34及基底陶瓷層35共同組成，且通過低溫共燒陶瓷工藝將各層依序堆疊、層壓、剪裁及燒結等步驟以製作成一載板；其中，在該載板最上面疊層的第一陶瓷層31的上表面的周緣部位設置複數匯流信號節點36，以及在該基底陶瓷層35設有敞露在底表面上的複數匯流信號外接點37，且因應連接線路設計，前述各陶瓷層上分別在相應位置設有多個連通導體，例如，第一導線層32上的第一傳導線路32a分別電性連接至匯流信號節點36a，以及通過連通導體33a、35a而 電性連接至底面的匯流信號外接點37a；第一導線層32上的第二傳導線路32b分別電性連接至匯流信號節點36b，以及通過連通導體33b、35b而電性連接至底面的匯流信號外接點37b；第二導線層34上的第一傳導線路34a分別通過連通導體33c而電性連接至匯流信號節點36c，以及通過連通導體35c而電性連接至底面的匯流信號外接點37c；第二導線層34上的第二傳導線路34b分別通過連通導體33d而電性連接至匯流信號節點36d，以及通過連通導體35d而電性連接至底面的匯流信號外接點37d。

前述本新型實施例中的載板3具有二層的導線層及三層的陶瓷層，但在實際的應用中該載板的組合層數量並不限定，例如是該載板可以採用具有二層的導線層及一陶瓷層及一基底陶瓷層的組合結構，與前面的實施例相較，這個方案的載板結構具有較少數量的陶瓷層，因此有益於節省加工成本及材料成本。

如圖18所示，該載板3被疊接在間隔條的下方，且令間隔條的匯流信號導線71a、71b、72a、72b電性連接於載板3設在相應位置的匯流信號節點36，據此使中介板1，半導體晶片21、22，間隔條71、72與載板3共同形成一個堆疊組合體100。

最後，如圖19所示，以封裝膠體4包覆該堆疊組合體100，得到本新型之立體封裝結構。

請參閱圖20及圖21所示為本新型另一實施例，其係在前述本新型實施例的堆疊組合體100上方增加設置一疊加組合單元200；其中，圖20顯示該疊加組合單元200包含：一所述第二中介板 5，第二中介板5的結構與前述本新型實施例中的中介板1的結構實質相同；一對第二間隔條77、78，第二間隔條77、78的結構與前述本新型實施例中的間隔條71、72的結構實質相同，第二間隔條77、78分別被設置在第二中介板5於所述中介板下表面的對邊，且使第二間隔條內的匯流信號導線電性連接至第二中介板的晶片信號通路節點；；以及二個半導體晶片27、28，其分別被安裝在第二中介板5的上表面和下表面，且使電性連接於晶片I/O連接點。圖21所示，疊加組合單元200設置在堆疊組合體100上面，且使該疊加組合單元200的第二間隔條77、78的匯流信號導線電性連接該堆疊組合體100的中介板1的晶片信號通路節點，據此使疊加組合單元200與堆疊組合體100呈電性連接；藉由增設該疊加組合單元200可增加安裝多個半導體晶片或其他電子元件；其中，本新型的間隔條的高度可依晶片容置空間的需求而定，例如供作安裝雙層晶片的第二間隔條77、78的隔條高度大於供作安裝單層晶片的間隔條71、72的隔條高度。

在上述實施例中揭示了一種在堆疊組合體100g上方增加設置一疊加組合單元200的晶片封裝結構，但在實際應用上，還可在疊加組合單元200上方電性連接至少一疊加組合單元，該疊加組合單元的組合堆疊並不限層數，更多的組合堆疊層數可增加安裝更多的半導體晶片或其他電子元件在封裝結構內。

雖然本新型已以實施例揭露如上，然其並非用以限定本新型，任何熟習此技術者，在不脫離本新型之精神和範圍內，當可 作各種之更動與潤飾，因此本新型之保護範圍當視後附之新型申請專利範圍所界定者為準。

1:中介板

3:載板

4:封裝膠體

21:第一半導體晶片

22:第二半導體晶片

71、72:間隔條

100:堆疊組合體

Claims (10)

1. 一種低溫共燒陶瓷(LTCC)立體封裝結構(二)，包含：一中介板，在所述中介板的上表面和下表面的至少一表面的中央部位設有複數晶片輸入/輸出連接點，以及在周緣部位設有複數晶片信號通路節點，所述晶片輸入/輸出連接點通過埋設在所述中介板中的傳導線路而電性連接至所述晶片信號通路節點；至少一對間隔條，在所述間隔條內部設有複數匯流信號導線，所述匯流信號導線的貫穿設置於所述間隔條的上表面和下表面，個別所述間隔條分別被設置於所述中介板下表面的對邊，且使所述間隔條的匯流信號導線電性連接至所述中介板的晶片信號通路節點；至少一半導體晶片，所述半導體晶片電性連接於所述晶片輸入/輸出連接點；以及一載板，所述載板上表面的周緣部位設有複數匯流信號節點，在所述載板底表面設有複數匯流信號外接點，所述匯流信號節點通過內埋於所述載板中的傳導線路而電性連接至所述匯流信號外接點，所述載板堆疊組合在所述間隔條下面，且使所述間隔條的匯流信號導線電性連接所述載板的匯流信號節點，再由封裝膠體包覆所述中介板、所述半導體晶片、所述間隔條與所述載板的堆疊組合體。
2. 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，所述中介板包含至少一陶瓷層及至少一導線層，個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置，通過低溫共燒陶瓷工藝將各疊層燒結後形成所述中介板；在所述導線層上具有至 少一沿水平方向設置的所述傳導線路，在所述陶瓷層上設有至少一連通導體，所述連通導體係垂直貫穿所述陶瓷層的上表面和下表面；其中，一所述傳導線路的一端可通過一或多個所述連通導體而電性連接至所述晶片輸入/輸出連接點之一，且另一端可通過一或多個所述連通導體而電性連接至所述晶片信號通路節點之一。
3. 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，所述間隔條的橫向截面形狀是選自於矩型、工字型、C型或L型。
4. 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，所述載板包含至少一陶瓷層、至少一導線層及一基底陶瓷層，個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置，所述基底陶瓷層作為最下面疊層，通過低溫共燒陶瓷工藝將各疊層燒結後形成所述載板；在所述陶瓷層上設有至少一連通導體，所述連通導體係垂直貫穿所述陶瓷層的上表面和下表面，其中所述陶瓷層之一作為所述載板的最上面疊層，其於上表面的周緣部位設置複數所述匯流信號節點；在所述導線層上具有至少一沿水平方向設置的所述傳導線路；在所述基底陶瓷層設有敞露在底表面上的複數所述匯流信號外接點。
5. 如請求項4所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，在所述載板內，一所述傳導線路的一端可通過一或多個所述連通導體而電性連接至所述匯流信號節點之一，且另一端可通過一或多個所述連通導體而電性連接至所述匯流信號外接點之一。
6. 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，還包含設有二對所述間隔條，個別所述間隔條分別被設置於所述中介板下表面的四邊，使所述間隔條的匯流信號導線電性連接至所述中介板的晶片信號通路節點，且令在任意二個相鄰接的所述間隔條之間形成一間隙，所述間隙作為封裝膠體的灌注通口。
7. 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，還包含在所述堆疊組合體上方電性連接一疊加組合單元，所述疊加組合單元包含：一所述中介板；至少一對所述間隔條，個別所述間隔條分別被設置於所述中介板下表面的對邊，且使所述間隔條的匯流信號導線電性連接至所述中介板的晶片信號通路節點；以及至少一半導體晶片，所述半導體晶片電性連接於所述晶片輸入/輸出連接點；其中，所述疊加組合單元堆疊組合在所述堆疊組合體上面，且使所述疊加組合單元的所述間隔條的匯流信號導線電性連接所述堆疊組合體的所述中介板的晶片信號通路節點。
8. 如請求項7所述的低溫共燒陶瓷(LTCC)立體封裝結構(二)，其中，更包含在所述疊加組合單元上方電性連接至少一所述疊加組合單元，其中，複數所述疊加組合單元彼此呈上下堆疊組合，且使上方所述疊加組合單元的所述間隔條的匯流信號導線電性連接下方所述疊加組合單元的所述中介板的晶片信號通路節點。
9. 一種低溫共燒陶瓷(LTCC)立體封裝結構的中介板，其特徵為：在所述中介板的上表面和下表面的至少一表面設有複數晶片輸入/輸出連接點，以及在周緣部位設有複數晶片信號通路節點，所述晶片輸入/輸出連接點通過埋設在所述中介板中的傳導線路而電性連接至所述晶片信號通路節點。
10. 如請求項9所述的低溫共燒陶瓷(LTCC)立體封裝結構的中介板，其中，所述中介板包含至少一陶瓷層及至少一導線層，個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置，通過低溫共燒陶瓷工藝將各疊層燒結後形成所述中介板；在所述導線層上具有至少一沿水平方向設置的所述傳導線路，在所述陶瓷層上設有至少一連通導體，所述連通導體係垂直貫穿所述陶瓷層的上表面和下表面；其中，一所述傳導線路的一端可通過一或多個所述連通導體而電性連接至所述晶片輸入/輸出連接點之一，且另一端可通過一或多個所述連通導體而電性連接至所述晶片信號通路節點之一。

Images