TWM556019U - 晶片封裝體及電子總成 - Google Patents

晶片封裝體及電子總成 Download PDF

Info

Publication number
TWM556019U
TWM556019U TW106215115U TW106215115U TWM556019U TW M556019 U TWM556019 U TW M556019U TW 106215115 U TW106215115 U TW 106215115U TW 106215115 U TW106215115 U TW 106215115U TW M556019 U TWM556019 U TW M556019U
Authority
TW
Taiwan
Prior art keywords
substrate surface
substrate
item
chip
patent application
Prior art date
Application number
TW106215115U
Other languages
English (en)
Inventor
陳偉政
宮振越
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Priority to TW106215115U priority Critical patent/TWM556019U/zh
Priority to CN201820063344.0U priority patent/CN208014692U/zh
Publication of TWM556019U publication Critical patent/TWM556019U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一種晶片封裝體包括一封裝基板、一晶片、多個導電接點及一被動元件。封裝基板具有一第一基板面及相對於第一基板面的一第二基板面。晶片接合至第一基板面。這些導電接點設置於第二基板面並適於連接至一電路板。被動元件具有一對電極。各電極較靠近封裝基板的一側連接至第二基板面。各電極較遠離封裝基板的另一側適於連接至電路板。此外，也提出一種電子總成包含一電路板及前述晶片封裝體，其安裝在電路板上。

Description

晶片封裝體及電子總成
本新型創作是有關於一種晶片封裝體，且特別是有關於一種應用於半導體積體電路晶片的晶片封裝體以及包含此晶片封裝體的電子總成。
晶片封裝技術的常見類型是覆晶封裝，其是將半導體積體電路晶片經由覆晶接合方式安裝在封裝基板上，並經由導電接點（例如銲料球等）連接至下一層級的元件，例如電路板（PCB）。為了高效能的需求，在電路板上也需要安裝多個被動元件（例如電容元件、電阻元件及電感元件等），而這些被動元件需要靠近晶片封裝體，例如中央處理器（CPU）。
然而，當被動元件的數量很多時，將這些被動元件安裝在封裝基板的頂面會佔據很大的佈局空間。為了高效能的需求，封裝基板及電路板也會安裝很多被動元件，這減少電路板及封裝的佈局空間或增加晶片封裝體的尺寸。
本新型創作提供一種晶片封裝體，用以提高更好的電氣效能。
本新型創作提供一種電子總成，用以提高更好的電氣效能。
本新型創作的一種晶片封裝體包括一封裝基板、一晶片、多個導電接點及一被動元件。封裝基板具有一第一基板面及相對於第一基板面的一第二基板面。晶片接合至第一基板面。這些導電接點設置於第二基板面並適於連接至一電路板。被動元件具有一對電極。各電極較靠近封裝基板的一側連接至第二基板面。各電極較遠離封裝基板的另一側適於連接至電路板。
本新型創作的一種電子總成包括一電路板及安裝至電路板的一晶片封裝體。晶片封裝體包括一封裝基板、一晶片、多個導電接點及一被動元件。封裝基板具有一第一基板面及相對於第一基板面的一第二基板面。晶片接合至第一基板面。這些導電接點設置於第二基板面並連接至電路板。被動元件具有一對電極。被動元件經由各電極較靠近封裝基板的一側連接至第二基板面，且這些被動元件經由各電極較遠離封裝基板的另一側連接至電路板。
基於上述，在本新型創作中，將被動元件設置在電路板與封裝基板之間，並連接電路板與封裝基板，這提供從電路板到晶片的電氣負載的較短路徑，因而提供更號的電氣效能。此外，也可減少電路板及封裝的佈局空間或減少晶片封裝體的尺寸。
為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參考圖1，在本實施例中，電子總成50包括一電路板52及一晶片封裝體100。晶片封裝體100安裝至電路板52。晶片封裝體100包括一封裝基板110、一晶片120（例如半導體積體電路元件）、多個導電接點130及一被動元件140。封裝基板110具有一第一基板面及相對於第一基板面的一第二基板面。晶片120接合至第一基板面。這些導電接點130設置於第二基板面並連接至電路板52。被動元件140同樣設置於第二基板面並連接至電路板52。被動元件140具有一對電極142。被動元件140經由各電極142較靠近封裝基板110的一側連接（例如焊接）至第二基板面，且這些被動元件140經由各電極142較遠離封裝基板110的另一側連接（例如焊接）至電路板52。前述的焊接是經由銲料來同時達成結構連接及電連接。
在本實施例中，晶片120具有一主動面120a及多個導電凸塊122（例如銲料凸塊），這些導電凸塊122設置於動面，且晶片120的主動面120a經由這些導電凸塊122接合至第一基板面。在本實施例中，這些導電接點130可為銲料球，以同時達成結構連接及電連接。在本實施例中，被動元件140為電容元件，而在其他實施例中，被動元件140亦可為電阻元件或電感元件。在本實施例中，被動元件140可位於晶片120的正下方，而在其他實施例中，也可依照實際需求來調整被動元件140的數量及分布。
請參考圖2，相較於圖1的封裝基板110下方的單一的被動元件140，在本實施例中，在封裝基板110下的同一位置的被動元件140的數量為多個（例如兩個）。這些被動元件140相互重疊，且各被動元件140的成對的電極142分別相互焊接。為了過濾低頻及高頻的雜訊，特別是高效能的需求，當這些被動元件140為電容元件時，這些被動元件140可以具有不同的電容值。此外，相互堆疊的同一組的被動元件140的一端的電極142可將封裝基板110的電源接墊連接至電路板52的電源接墊，而相互堆疊的同一組的被動元件140的另一端的電極142可將封裝基板110的接地接墊連接至電路板52的接地接墊。
請參考圖3，相較於圖2的封裝基板110下方的成組的被動元件140，在本實施例中，晶片封裝體100更包括多個第一導電彈性件150，各第一導電彈性件150設置於對應的電極142，以電接觸第二基板面。此外，各電極142可經由一銲料塊170連接至第二基板面，且銲料塊170包覆各第一導電彈性件150。另外，晶片封裝體100更包括多個第二導電彈性件160，各第二導電彈性件160設置於對應的電極142，以電接觸電路板52。在本實施例中，可將一段金屬線接合至電極142並彎折成所需形狀，以構成第一導電彈性件150或第二導電彈性件160。同一電極142的一側可設置多個第一導電彈性件150，而同一電極142的另一側也可設置多個第二導電彈性件160，如圖4所示。
綜上所述，在本新型創作中，將被動元件設置在電路板與封裝基板之間，並連接電路板與封裝基板，這提供從電路板到晶片的電氣負載的較短路徑，因而提供更號的電氣效能。此外，也可減少電路板及封裝的佈局空間或減少晶片封裝體的尺寸。
雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
50‧‧‧電子總成
52‧‧‧電路板
100‧‧‧晶片封裝體
110‧‧‧封裝基板
120‧‧‧晶片
120a‧‧‧主動面
122‧‧‧導電凸塊
130‧‧‧導電接點
140‧‧‧被動元件
142‧‧‧電極
150‧‧‧第一導電彈性件
160‧‧‧第二導電彈性件
170‧‧‧銲料塊
圖1是依照本新型創作的一實施例的一種電子總成的剖面示意圖。 圖2是依照本新型創作的另一實施例的一種電子總成的剖面示意圖。 圖3是依照本新型創作的另一實施例的一種電子總成的剖面示意圖。 圖4是依照本新型創作的另一實施例的成組的被動元件的立體圖。
50‧‧‧電子總成
52‧‧‧電路板
100‧‧‧晶片封裝體
110‧‧‧封裝基板
120‧‧‧晶片
120a‧‧‧主動面
122‧‧‧導電凸塊
130‧‧‧導電接點
140‧‧‧被動元件
142‧‧‧電極
150‧‧‧第一導電彈性件
160‧‧‧第二導電彈性件
170‧‧‧銲料塊

Claims (16)

  1. 一種晶片封裝體，包括： 一封裝基板，具有一第一基板面及相對於該第一基板面的一第二基板面； 一晶片，接合至該第一基板面； 多個導電接點，設置於該第二基板面並適於連接至一電路板；以及 一被動元件，具有一對電極，其中各該電極較靠近該封裝基板的一側連接至該第二基板面，且各該電極較遠離該封裝基板的另一側適於連接至該電路板。
  2. 如申請專利範圍第1項所述的晶片封裝體，其中該晶片具有一主動面及多個導電凸塊，該些導電凸塊設置於該動面，且該晶片的該主動面經由該些導電凸塊接合至該第一基板面。
  3. 如申請專利範圍第1項所述的晶片封裝體，其中該被動元件為電容元件。
  4. 如申請專利範圍第1項所述的晶片封裝體，其中該被動元件的數量為多個，且該些被動元件相互重疊及相互焊接。
  5. 如申請專利範圍第1項所述的晶片封裝體，其中該些被動元件為電容元件，且該些被動元件具有不同的電容值。
  6. 如申請專利範圍第1項所述的晶片封裝體，更包括： 多個第一導電彈性件，各該第一導電彈性件設置於對應的該電極，以電接觸該第二基板面。
  7. 如申請專利範圍第1項所述的晶片封裝體，其中各該電極經由一銲料塊連接至該第二基板面，且該銲料塊包覆各該第一導電彈性件。
  8. 如申請專利範圍第1項所述的晶片封裝體，更包括： 多個第二導電彈性件，各該第二導電彈性件設置於對應的該電極，以適於電接觸該電路板。
  9. 一種電子總成，包括： 一電路板：以及 一晶片封裝體，安裝至該電路板，該晶片封裝體包括： 一封裝基板，具有一第一基板面及相對於該第一基板面的一第二基板面； 一晶片，接合至該第一基板面； 多個導電接點，設置於該第二基板面並連接至該電路板；以及 一被動元件，具有一對電極，其中該被動元件經由各該電極較靠近該封裝基板的一側連接至該第二基板面，且該些被動元件經由各該電極較遠離該封裝基板的另一側連接至該電路板。
  10. 如申請專利範圍第9項所述的電子總成，其中該晶片具有一主動面及多個導電凸塊，該些導電凸塊設置於該動面，且該晶片的該主動面經由該些導電凸塊接合至該第一基板面。
  11. 如申請專利範圍第9項所述的電子總成，其中該被動元件為電容元件。
  12. 如申請專利範圍第9項所述的電子總成，其中該被動元件的數量為多個，且該些被動元件相互重疊及相互焊接。
  13. 如申請專利範圍第9項所述的電子總成，其中該些被動元件為電容元件，且該些被動元件具有不同的電容值。
  14. 如申請專利範圍第9項所述的電子總成，其中該晶片封裝體更包括： 多個第一導電彈性件，各該第一導電彈性件設置於對應的該電極，以電接觸該第二基板面。
  15. 如申請專利範圍第9項所述的電子總成，其中各該電極經由一銲料塊連接至該第二基板面，且該銲料塊包覆各該第一導電彈性件。
  16. 如申請專利範圍第9項所述的電子總成，其中該晶片封裝體更包括： 多個第二導電彈性件，各該第二導電彈性件設置於對應的該電極，以電接觸該電路板。
TW106215115U 2017-10-13 2017-10-13 晶片封裝體及電子總成 TWM556019U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106215115U TWM556019U (zh) 2017-10-13 2017-10-13 晶片封裝體及電子總成
CN201820063344.0U CN208014692U (zh) 2017-10-13 2018-01-15 芯片封装体及电子总成

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106215115U TWM556019U (zh) 2017-10-13 2017-10-13 晶片封裝體及電子總成

Publications (1)

Publication Number Publication Date
TWM556019U true TWM556019U (zh) 2018-02-21

Family

ID=62015558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106215115U TWM556019U (zh) 2017-10-13 2017-10-13 晶片封裝體及電子總成

Country Status (2)

Country Link
CN (1) CN208014692U (zh)
TW (1) TWM556019U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827335B (zh) * 2022-11-03 2023-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827335B (zh) * 2022-11-03 2023-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
CN208014692U (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US7005747B2 (en) Semiconductor device having additional functional element and method of manufacturing thereof
JP2005521231A (ja) 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法
TWI570877B (zh) Multi-component chip package structure
JP2010199286A (ja) 半導体装置
TWI521666B (zh) Multi-component chip package structure
TWI646561B (zh) 電子模組及電路板
US20130140664A1 (en) Flip chip packaging structure
TWI594338B (zh) 電子堆疊結構及其製法
JP2005521228A (ja) 横方向接続キャパシタを有する電子アセンブリ及びその製造方法
KR20110020547A (ko) 스택 패키지
TWM556019U (zh) 晶片封裝體及電子總成
TW201446089A (zh) 半導體封裝件及其製法
TWI634823B (zh) 電子裝置
TWI581392B (zh) 電子封裝組件
US7329958B1 (en) Method and apparatus with power and ground strips for connecting to decoupling capacitors
JP2007221133A (ja) 集積回路パッケージ
TWI528510B (zh) 晶片組裝結構及晶片組裝方法
TWI423405B (zh) 具載板之封裝結構
US20130341806A1 (en) Substrate structure and semiconductor package using the same
KR20150139190A (ko) 소자 및 소자 패키지
US20080272480A1 (en) Land grid array semiconductor package
TWM553878U (zh) 電子封裝件及其封裝基板
TWI710093B (zh) 天線置頂之半導體封裝結構
JP2016119379A (ja) 半導体装置及び電子装置