TWI844068B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI844068B
TWI844068B TW111129559A TW111129559A TWI844068B TW I844068 B TWI844068 B TW I844068B TW 111129559 A TW111129559 A TW 111129559A TW 111129559 A TW111129559 A TW 111129559A TW I844068 B TWI844068 B TW I844068B
Authority
TW
Taiwan
Prior art keywords
insulating resin
wiring
semiconductor device
head
semiconductor element
Prior art date
Application number
TW111129559A
Other languages
English (en)
Other versions
TW202339027A (zh
Inventor
本間荘一
宮崎力
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202339027A publication Critical patent/TW202339027A/zh
Application granted granted Critical
Publication of TWI844068B publication Critical patent/TWI844068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種高可靠性之半導體裝置及其製造方法。 實施形態之半導體裝置具有：第1半導體元件；第1絕緣樹脂，其將上述第1半導體元件密封；配線基板，其具有焊墊；第1配線，其自上述第1半導體元件向上述配線基板延伸，具有第1頭部與第1柱部，上述第1柱部與上述第1半導體元件連接，上述第1頭部於上述第1絕緣樹脂之表面露出；及第1導電性接合劑，其將上述第1配線之上述第1頭部與上述焊墊電性連接；於將上述第1頭部之朝向上述第1絕緣樹脂側之面設為第1面，將上述第1絕緣樹脂之上述配線基板側之面設為第2面時，將自上述配線基板之上述第1絕緣樹脂側之面至上述第1面之距離設為第1距離，將自上述配線基板之上述第1絕緣樹脂側之面至上述第2面之距離設為第2距離，上述第1距離短於上述第2距離。

Description

半導體裝置及其製造方法
本發明之實施形態係關於一種半導體裝置及其製造方法。
先前，將NAND快閃記憶體晶片積層等之封裝時，積層之NAND快閃記憶體晶片彼此以接合連接。除該構造外，還研究了自NAND快閃記憶體晶片朝向配線基板形成垂直之配線，將NAND快閃記憶體晶片覆晶化，並以焊料將垂直之配線之前端部分與配線基板接合之形態。
本發明提供一種高可靠性之半導體裝置及其製造方法。
實施形態之半導體裝置具有：第1半導體元件；第1絕緣樹脂，其將上述第1半導體元件密封；配線基板，其具有焊墊；第1配線，其自上述第1半導體元件向上述配線基板延伸，具有第1頭部與第1柱部，上述第1柱部與上述第1半導體元件連接，上述第1頭部於上述第1絕緣樹脂之表面露出；及第1導電性接合劑，其將上述第1配線之上述第1頭部與上述焊墊電性連接；於將上述第1頭部之朝向上述第1絕緣樹脂側之面設為第1面，將上述第1絕緣樹脂之上述配線基板側之面設為第2面時，將自上述配線基板之上述第1絕緣樹脂側之面至上述第1面之距離設為第1距離，將自上述配線基板之上述第1絕緣樹脂側之面至上述第2面之距離設為第2距離，上述第1距離短於上述第2距離。
1A:第1半導體元件
1B:第3半導體元件
1C:第4半導體元件
2A:第1焊墊
2B:第5焊墊
2C:第7焊墊
3A:第1配線
3Aa:第1柱部
3Ab:第1頭部
3b:第3配線
3B:第3配線
3Ba:第3柱部
3Bb:第3頭部
3C:第4配線
3Ca:第4柱部
3Cb:第4頭部
4:第1絕緣樹脂
5A:第1導電性接合劑
5B:第3導電性接合劑
5C:第4導電性接合劑
6:配線基板
7A:第2焊墊
7B:第6焊墊
7C:第8焊墊
8:焊料球
9:第2半導體元件
10:第3焊墊
11:第2配線
11a:第2柱部
11b:第2頭部
12:第2導電性接合劑
13:第4焊墊
14:第2絕緣樹脂
20:支持基板
21:配線
22:被去除之部分
23:第3絕緣樹脂
24:第4絕緣樹脂
31:第1打線接合
32:第2打線接合
33:第3打線接合
100:半導體裝置
101:半導體裝置
102:半導體裝置
103:半導體裝置
104:半導體裝置
105:半導體裝置
106:半導體裝置
107:半導體裝置
a:第1面
b:第2面
c:第1距離
d:第2距離(厚度)
e:中心
f:距離
g:點
h:距離
i:點
S01~S09:步驟
圖1係實施形態之半導體裝置之模式剖視圖。
圖2係實施形態之半導體裝置之局部模式圖。
圖3係實施形態之半導體裝置之局部模式圖。
圖4係實施形態之半導體裝置之局部模式圖。
圖5係實施形態之半導體裝置之製造方法之流程圖。
圖6係實施形態之半導體裝置之步驟模式剖視圖。
圖7係實施形態之半導體裝置之步驟模式剖視圖。
圖8係實施形態之半導體裝置之步驟模式剖視圖。
圖9係實施形態之半導體裝置之步驟模式剖視圖。
圖10係實施形態之半導體裝置之步驟模式剖視圖。
圖11係實施形態之半導體裝置之步驟模式剖視圖。
圖12係實施形態之半導體裝置之步驟模式剖視圖。
圖13係實施形態之半導體裝置之模式剖視圖。
圖14係實施形態之半導體裝置之局部模式圖。
圖15係實施形態之半導體裝置之局部模式圖。
圖16係實施形態之半導體裝置之製造方法之流程圖。
圖17係實施形態之半導體裝置之步驟模式剖視圖。
圖18係實施形態之半導體裝置之步驟模式剖視圖。
圖19係實施形態之半導體裝置之步驟模式剖視圖。
圖20係實施形態之半導體裝置之製造方法之流程圖。
圖21係實施形態之半導體裝置之步驟模式剖視圖。
圖22係實施形態之半導體裝置之步驟模式剖視圖。
圖23係實施形態之半導體裝置之步驟模式剖視圖。
圖24係實施形態之半導體裝置之步驟模式剖視圖。
圖25係實施形態之半導體裝置之模式剖視圖。
圖26係實施形態之半導體裝置之模式剖視圖。
圖27係實施形態之半導體裝置之模式剖視圖。
圖28係實施形態之半導體裝置之模式剖視圖。
圖29係實施形態之半導體裝置之模式剖視圖。
圖30係實施形態之半導體裝置之模式剖視圖。
以下，對於實施形態，參考圖式進行說明。
於本說明書中，對若干要件附加複數種表現例。另，該等表現例僅為例示，並非否定以其他表現來表現上述要件者。又，關於未附加複數種表現之要件，亦可以其他表現予以表現。
又，圖式為模式性者，有厚度與平面尺寸之關係或各層之厚度之比率等與實物不同之情況。又，於圖式相互間亦有包含彼此之尺寸關係或比率不同之部分之情況。又，於圖式中，省略了一部分符號。
實施形態中表示之物性值為大氣壓下25。C之值。又，直徑值為外切圓直徑之值。
於本說明書中，於步驟中不僅包含獨立之步驟，還包含與其他步驟或其他處理之組合。於本說明書中之數值條件中記載有複數個數值範圍之情形時，亦可將該數值範圍之上限值或下限值置換為其他數值範圍之上限值或下限值。於本說明書中記載有數值條件之上限值與下限值之情形時，亦可置換為將上限值與下限值組合之數值範圍之條件。
(第1實施形態)
第1實施形態係關於一種半導體裝置及其製造方法。於圖1顯示半導體裝置100之模式剖視圖。更具體而言，實施形態之半導體裝置100為搭載有NAND快閃記憶體晶片等之半導體封裝。另，X方向、Y方向及Z方向較佳為互相交叉，且互相正交。
半導體裝置100為記憶裝置之一例。半導體裝置100具有第1半導體元件1A、第2半導體元件9、第3半導體元件1B、第4半導體元件1C、第1焊墊2A、第3焊墊10、第5焊墊2B、第7焊墊2C、第1配線3A、第2配線11、第3配線3B、第4配線3C、第1絕緣樹脂4、第1導電性接合劑5A、第2導電性接合劑12、第3導電性接合劑5B、第4導電性接合劑5C、配線基板6、第2焊墊7A、第4焊墊13、第6焊墊7B、第8焊墊7C、焊料球8及第2絕緣樹脂14。第1導電性接合劑5A、第2導電性接合劑12、第3導電性接合劑5B及第4導電性接合劑5C例如為使用錫合金之焊料。
第1半導體元件1A例如為半導體記憶體晶片。第1半導體元件1A由第1絕緣樹脂4覆蓋。第1半導體元件1A經由第1配線3A與配線基板6電性連接。
第1半導體元件1A具有第1焊墊2A。具體而言，第1半導體元件1A具有複數個第1焊墊2A。第1焊墊2A包含信號用焊墊及電源用焊墊。第1焊墊2A設置於第1半導體元件1A之朝向配線基板6側之面上。
第1焊墊2A與配線基板6之第2焊墊7A經由第1配線3A電性連接。第1配線3A具有第1柱部3Aa與第1頭部3Ab。第1柱部3Aa與第1頭部3Ab電性且直接連接。
第1配線3A自第1半導體元件1A向配線基板6延伸。第1配 線3A具有由Cu或Pd被覆之Cu之線狀導體部分與鍍覆部分。導體部分與鍍覆部分之邊界位於自第1柱部3Aa與第1頭部3Ab之邊界往第1半導體元件1A側0[μm]以上且5[μm]以下之間、0.1[μm]以上且5[μm]以下之間、或1[μm]以上且5[μm]以下之間的位置。或，導體部分與鍍覆部分之邊界位於與第1柱部3Aa和第1頭部3Ab之邊界相同之場所。由Cu或Pd被覆之Cu之線狀導體部分包含於第1柱部3Aa。鍍覆部分包含於第1頭部3Ab、或第1頭部3Ab與第1柱部3Aa之第1頭部3Ab側之一部分。
於第1配線3A與第2焊墊7A之間，設置有第1導電性接合劑5A。第1配線3A與第2焊墊7A經由第1導電性接合劑5A電性連接。第1導電性接合劑5A之第1半導體元件1A側之面與第1頭部3Ab之配線基板6側之面電性且直接相接。第1導電性接合劑5A之第2焊墊7A側之面與第2焊墊7A之第1半導體元件1A側之面電性且直接相接。
於第1半導體元件1A具有複數個第1焊墊2A之情形時，於半導體裝置100中包含複數個第1配線3A。於包含複數個第1配線3A之情形時，包含複數個第2焊墊7A，且第1半導體元件1A與配線基板6藉由複數個第1配線3A電性連接。
第1半導體元件1A經由配線基板6與第2半導體元件9、第3半導體元件1B及第4半導體元件1C電性連接。
半導體記憶體晶片為進行資料之讀寫之半導體晶片。作為非揮發性記憶體晶片，可使用NAND記憶體晶片、相變記憶體晶片、電阻變化記憶體晶片、強介電質記憶體晶片、磁性記憶體晶片等。作為揮發性記憶體晶片，可使用DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)等。
第2半導體元件9為與第1半導體元件1A不同之半導體元件。第2半導體元件9例如為邏輯IC晶片。於第1實施形態中，第2半導體元件9由第1絕緣樹脂4覆蓋。於半導體裝置100為記憶裝置時，例如，第1半導體元件1A為半導體記憶體晶片，第2半導體元件9為控制器晶片。控制器晶片為控制半導體記憶體晶片之讀寫及抹除等之半導體晶片。
第2半導體元件9具有第3焊墊10。第2半導體元件9經由第2配線11與配線基板6電性連接。第2半導體元件9具有第3焊墊10。第3焊墊10經由第4配線3C與配線基板6之第4焊墊13電性連接。
第2半導體元件9具有第3焊墊10。具體而言，第2半導體元件9具有複數個第3焊墊10。第3焊墊10包含信號用焊墊及電源用焊墊。第3焊墊10設置於第2半導體元件9之朝向配線基板6側之面上。
第3焊墊10經由第2配線11與配線基板6之第4焊墊13電性連接。第2配線11具有第2柱部11a與第2頭部11b。第2柱部11a與第2頭部11b電性且直接連接。
第2配線11自第2半導體元件9向配線基板6延伸。第2配線11具有由Cu或Pd被覆之Cu之線狀導體部分與鍍覆部分。導體部分與鍍覆部分之邊界位於自第2柱部11a與第2頭部11b之邊界往第2半導體元件9側0[μm]以上且5[μm]以下之間、0.1[μm]以上且5[μm]以下之間、或1[μm]以上且5[μm]以下之間的位置。或，導體部分與鍍覆部分之邊界位於與第2柱部11a和第2頭部11b之邊界相同之場所。由Cu或Pd被覆之Cu之線狀導體部分包含於第2柱部11a。鍍覆部分包含於第2頭部11b、或第2頭部11b與第2柱部11a之第2頭部11b側之一部分。
於第2配線11與第4焊墊13之間，設置有第2導電性接合劑 12。第2配線11與第4焊墊13經由第2導電性接合劑12電性連接。第2導電性接合劑12之第2半導體元件9側之面與第2頭部11b之配線基板6側之面電性且直接相接。第2導電性接合劑12之第4焊墊13側之面與第4焊墊13之第2半導體元件9側之面電性且直接相接。
於第2半導體元件9具有複數個第3焊墊10之情形時，於半導體裝置100中包含複數個第2配線11。於包含複數個第2配線11之情形時，包含複數個第4焊墊13，且第2半導體元件9與配線基板6藉由複數個第2配線11電性連接。
第2半導體元件9經由配線基板6與第1半導體元件1A、第3半導體元件1B及第4半導體元件1C電性連接。
第3半導體元件1B例如為半導體記憶體晶片。第3半導體元件1B由第1絕緣樹脂4覆蓋。較佳為於第1半導體元件1A與第3半導體元件1B之間設置有接著層，藉由接著層，將第1半導體元件1A與第3半導體元件1B接著。第3半導體元件1B經由第3配線3B與配線基板6電性連接。
第3半導體元件1B具有第5焊墊2B。具體而言，第3半導體元件1B具有複數個第5焊墊2B。第5焊墊2B包含信號用焊墊及電源用焊墊。第5焊墊2B設置於第3半導體元件1B之朝向配線基板6側之面上。
第5焊墊2B經由第3配線3B與配線基板6之第6焊墊7B電性連接。第3配線3B具有第3柱部3Ba與第3頭部3Bb。第3柱部3Ba與第3頭部3Bb電性且直接連接。
第3配線3B自第3半導體元件1B向配線基板6延伸。第3配線3B具有由Cu或Pd被覆之Cu之線狀導體部分與鍍覆部分。導體部分與鍍覆部分之邊界位於自第3柱部3Ba與第3頭部3Bb之邊界往第3半導體元件 1B側0[μm]以上且5[μm]以下之間、0.1[μm]以上且5[μm]以下之間、或1[μm]以上且5[μm]以下之間的位置。或，導體部分與鍍覆部分之邊界位於與第3柱部3Ba和第3頭部3Bb之邊界相同之場所。由Cu或Pd被覆之Cu之線狀導體部分包含於第3柱部3Ba。鍍覆部分包含於第3頭部3Bb、或第3頭部3Bb與第3柱部3Ba之第3頭部3Bb側之一部分。
於第3配線3B與第6焊墊7B之間，設置有第3導電性接合劑5B。第3配線3B與第6焊墊7B經由第3導電性接合劑5B電性連接。第3導電性接合劑5B之第3半導體元件1B側之面與第3頭部3Bb之配線基板6側之面電性且直接相接。第3導電性接合劑5B之第6焊墊7B側之面與第6焊墊7B之第3半導體元件1B側之面電性且直接相接。
於第3半導體元件1B具有複數個第5焊墊2B之情形時，於半導體裝置100中包含複數個第3配線3B。於包含複數個第3配線3B之情形時，包含複數個第6焊墊7B，且第3半導體元件1B與配線基板6藉由複數個第3配線3B電性連接。
第3半導體元件1B經由配線基板6與第1半導體元件1A、第2半導體元件9及第4半導體元件1C電性連接。
第4半導體元件1C例如為半導體記憶體晶片。第4半導體元件1C由第1絕緣樹脂4覆蓋。較佳為於第3半導體元件1B與第4半導體元件1C之間設置有接著層，且藉由接著層，將第3半導體元件1B與第4半導體元件1C接著。第4半導體元件1C經由第4配線3C與配線基板6電性連接。
第4半導體元件1C具有第7焊墊2C。具體而言，第4半導體元件1C具有複數個第7焊墊2C。第7焊墊2C包含信號用焊墊及電源用焊墊。第7焊墊2C設置於第4半導體元件1C之朝向配線基板6側之面上。
第7焊墊2C經由第4配線3C與配線基板6之第8焊墊7C電性連接。第4配線3C具有第4柱部3Ca與第4頭部3Cb。第4柱部3Ca與第4頭部3Cb電性且直接連接。
第4配線3C自第4半導體元件1C向配線基板6延伸。第4配線3C具有由Cu或Pd被覆之Cu之線狀導體部分與鍍覆部分。導體部分與鍍覆部分之邊界位於自第4柱部3Ca與第4頭部3Cb之邊界往第4半導體元件1C側0[μm]以上且5[μm]以下之間、0.1[μm]以上且5[μm]以下之間、或1[μm]以上且5[μm]以下之間的位置。或，導體部分與鍍覆部分之邊界位於與第4柱部3Ca和第4頭部3Cb之邊界相同之場所。由Cu或Pd被覆之Cu之線狀導體部分包含於第4柱部3Ca。鍍覆部分包含於第4頭部3Cb、或第4頭部3Cb與第4柱部3Ca之第4頭部3Cb側之一部分。
於第4配線3C與第8焊墊7C之間，設置有第4導電性接合劑5C。第4配線3C與第8焊墊7C經由第4導電性接合劑5C電性連接。第4導電性接合劑5C之第4半導體元件1C側之面與第4頭部3Cb之配線基板6側之面電性且直接相接。第4導電性接合劑5C之第8焊墊7C側之面與第8焊墊7C之第4半導體元件1C側之面電性且直接相接。
於第4半導體元件1C具有複數個第7焊墊2C之情形時，於半導體裝置100中包含複數個第4配線3C。於包含複數個第4配線3C之情形時，包含複數個第8焊墊7C，且第4半導體元件1C與配線基板6藉由複數個第4配線3C電性連接。
第1半導體元件1A、第3半導體元件1B及第4半導體元件1C等包含於半導體裝置100之半導體記憶體晶片，較佳為除個體差異外，為相同電路且相同構造之半導體晶片。又，於本實施形態中，可使用非揮發 性記憶體晶片、揮發性記憶體晶片，作為半導體記憶體晶片。使半導體記憶體晶片一面於X方向上偏移一面積層之層數，不僅可如圖1所示般設為3層，還可設為僅1層、或設為2層、或設為4層以上。
第4半導體元件1C經由配線基板6與第1半導體元件1A、第2半導體元件9及第3半導體元件1B電性連接。
不包含將由第1絕緣樹脂4密封之半導體元件(於第1實施形態中，為第1半導體元件1A、第2半導體元件9、第3半導體元件1B、第4半導體元件1C)之間直接連接之配線。
用於將由第1絕緣樹脂4密封之半導體元件(於第1實施形態中，為第1半導體元件1A、第2半導體元件9、第3半導體元件1B、第4半導體元件1C)之間連接之再配線層等有時不存在於第1絕緣樹脂4內。即，於本實施形態中，與由第1絕緣樹脂4密封之半導體元件連接之所有配線皆與配線基板6連接，但於第1絕緣樹脂4內不連接。與上述構成不同，於實施形態中亦包含以下構成：包括將由第1絕緣樹脂4密封之半導體元件(於第1實施形態中，為第1半導體元件1A、第2半導體元件9、第3半導體元件1B、第4半導體元件1C)之間連接之接合線。
第1焊墊2A、第3焊墊10、第5焊墊2B、第7焊墊2C、第2焊墊7A、第4焊墊13、第6焊墊7B及第8焊墊7C例如為電極焊墊。電極焊墊為包含以下膜之低電阻金屬膜，上述膜包含Cu、Ni、W、Au、Ag、Pd、Sn、Bi、Zn、Cr、Al、Ti、Ni-P及Ni-B等膜或選自由Cu、Ni、W、Au、Ag、Pd、Sn、Bi、Zn、Cr、Al、Ti、Ni-P、Ni-B所組成之群之2種以上之膜。更具體而言，電極焊墊更佳為Al、Al-Cu、Ni/Pd/Au、Ni/Au或Cu。
第1絕緣樹脂4以絕緣性包含樹脂。第1絕緣樹脂4包含選自由環氧系樹脂、苯酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、聚苯并惡唑系樹脂、矽酮系樹脂及苯并環丁烯系樹脂所組成之群之1種以上。作為環氧系樹脂之例，無特別限定，例如，列舉雙酚A型、雙酚F型、雙酚AD型、雙酚S型等雙酚型環氧樹脂、酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型環氧樹脂、間苯二酚型環氧樹脂、三酚甲烷三縮水甘油醚(triphenol methane triglycidyl ether)等芳香族環氧樹脂、萘型環氧樹脂、芴型環氧樹脂、雙環戊二烯型環氧樹脂、聚醚改性環氧樹脂、二苯甲酮型環氧樹脂、苯胺型環氧樹脂、NBR(Nitrile Rubber：丁腈橡膠)改性環氧樹脂、CTBN(端羧基液體丁腈橡膠)改性環氧樹脂、及其等之氫化物等。其中，基於與Si之密接性良好之點，較佳為萘型環氧樹脂、雙環戊二烯型環氧樹脂。又，因容易獲得快速硬化性，故二苯甲酮型環氧樹脂亦較佳。該等環氧樹脂可單獨使用，亦可2種以上並用。又，於第1絕緣樹脂4中亦可包含二氧化矽或氧化鋁等絕緣性填料。
第1導電性接合劑5A、第2導電性接合劑12、第3導電性接合劑5B及第4導電性接合劑5C例如為焊料等接合構件。第1導電性接合劑5A、第2導電性接合劑12、第3導電性接合劑5B及第4導電性接合劑5C較佳為選自由Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In及Ge所組成之群之1種單體、包含2種以上選自由Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In及Ge所組成之群之1種單體之複合膜、或包含選自由Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In及Ge所組成之群之2種以上之合金之任一者。
配線基板6為多層配線基板。於配線基板6設置有以第1絕 緣樹脂4將第1半導體元件1A等密封之構件。於配線基板6之與設置有由第1絕緣樹脂4密封之構件之面相反側之面側，設置有用以與半導體裝置100之外部連接之焊料球8等半球狀之電極。
較佳為於第1絕緣樹脂4與配線基板6之間設置有第2絕緣樹脂14。第2絕緣樹脂14以絕緣性包含樹脂。第2絕緣樹脂14包含選自由環氧系樹脂、苯酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、聚苯并惡唑系樹脂、矽酮系樹脂及苯并環丁烯系樹脂所組成之群之1種以上。作為環氧系樹脂之例無特別限定，例如，列舉雙酚A型、雙酚F型、雙酚AD型、雙酚S型等雙酚型環氧樹脂、酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型環氧樹脂、間苯二酚型環氧樹脂、三酚甲烷三縮水甘油醚等芳香族環氧樹脂、萘型環氧樹脂、芴型環氧樹脂、雙環戊二烯型環氧樹脂、聚醚改性環氧樹脂、二苯甲酮型環氧樹脂、苯胺型環氧樹脂、NBR改性環氧樹脂、CTBN改性環氧樹脂、及其等之氫化物等。其中，基於與Si之密接性良好之點，較佳為萘型環氧樹脂、雙環戊二烯型環氧樹脂。又，因容易獲得快速硬化性，故二苯甲酮型環氧樹脂亦較佳。該等環氧樹脂可單獨使用，亦可2種以上並用。又，於第2絕緣樹脂14中亦可包含二氧化矽或氧化鋁等絕緣性填料。又，硬化後變為第2絕緣樹脂14之樹脂中亦可包含乙醇類及/或有機酸。硬化後變為第2絕緣樹脂14之樹脂為作為底部填充劑用於安裝覆晶片之硬化性絕緣性樹脂。硬化後變為第2絕緣樹脂14之樹脂中包含之乙醇類及/或有機酸較佳為具有去除第1配線3A之表面之氧化膜之助焊劑功能。作為硬化後變為第2絕緣樹脂14之樹脂中包含之乙醇類，列舉選自甲醇、乙醇、異丙醇、聚乙烯醇、乙二醇、丙二醇、二乙二醇、甘油、三乙二醇、四乙二醇、卡必醇、溶纖醇等之至少1種。又，亦 可為烷基醚系之材料。例如，列舉二乙二醇單丁醚、三乙二醇二甲醚等。亦可使用烷烴、胺化合物等。例如，列舉甲醯胺、二甲基甲醯胺等。其等可為單體，亦可將複數個混合。作為硬化後變為第2絕緣樹脂14之樹脂中包含之有機酸，列舉甲酸、乙酸、苯甲酸、松脂酸、長葉松酸、脫氫松脂酸、異海松酸、新松香酸、海松酸、松香等。乙醇類及/或有機酸可為單體，亦可將複數個混合。塗佈具有去除氧化膜之功能之樹脂之方法以點膠法、印刷法、噴射法、螺旋法等各種方法進行塗佈。
第2絕緣樹脂14之熱膨脹係數較佳為大於第1絕緣樹脂4及配線基板6。更佳為滿足第2絕緣樹脂14之熱膨脹係數>配線基板6之熱膨脹係數>第1絕緣樹脂4之熱膨脹係數之關係。若第2絕緣樹脂14之熱膨脹係數小於配線基板6之熱膨脹係數，則於將密封第1半導體元件1A等之構件安裝於配線基板6時，第2絕緣樹脂14之延伸無法追隨配線基板6之伸展，第2絕緣樹脂14可能會被剝離。因此，第2絕緣樹脂14之熱膨脹係數較佳為20[ppm/℃]以上60[ppm/℃]之範圍，更佳為20[ppm/℃]以上40[ppmm/℃]。若第2絕緣樹脂14之熱膨脹係數小於20[ppm/℃]，則接近配線基板6之熱膨脹係數，無法追隨配線基板6之伸展，而有第2絕緣樹脂14變得容易剝離之情形。若第2絕緣樹脂14之熱膨脹係數大於60[ppm/℃]，則有第3樹脂過度伸展，而第2絕緣樹脂14變得容易剝離之情形。第2絕緣樹脂14之熱膨脹係數較佳為較配線基板6之熱膨脹係數高出10%以上。配線基板6之熱膨脹係數較佳為較第1絕緣樹脂4之熱膨脹係數高出10%以上。
第2絕緣樹脂14之彈性率較佳為小於第1絕緣樹脂4之彈性率及配線基板6之彈性率。更佳為滿足第1絕緣樹脂4之彈性率>配線基板 6之彈性率>第2絕緣樹脂14之彈性率之關係。因此，第2絕緣樹脂14之彈性率較佳為0.1[GPa]以上且20[GPa]以下，更佳為1[GPa]以上且15[GPa]以下。若第2絕緣樹脂14之彈性率未達0.1[GPa]，則難以利用第2絕緣樹脂14固定密封第1半導體元件1A之構件。若第2絕緣樹脂14之彈性率超過20[GPa]，則有因第2絕緣樹脂14與配線基板6之翹曲，第2絕緣樹脂14容易自配線基板6之阻焊劑剝離之情形。第1絕緣樹脂4之彈性率較佳為較配線基板6之彈性率高出10%以上。配線基板6之彈性率較佳為較第2絕緣樹脂14之彈性率高出10%以上。
接著，參考圖2所示之半導體裝置100之局部模式圖，對以第1絕緣樹脂4密封第1半導體元件1A等之構件與配線基板6之連接部分進行說明。以下，對第1配線3A之連接部分進行說明。第2配線11、第3配線3B及第4配線3C之連接部分與第1配線3A之連接部分同樣。關於第2配線11、第3配線3B及第4配線3C之連接部分，省略與第1配線3A之連接部分共通之內容之說明。
圖2係顯示第1配線3A之與配線基板6之連接部分之模式圖。於圖2，顯示出第1配線3A、第1絕緣樹脂4、第1導電性接合劑5A、第2焊墊7A、配線基板6及第2絕緣樹脂14。於圖2中，第1配線3A之單點長劃線為線狀導體部分與鍍覆部分之邊界。於圖1中及圖2中，較第1配線3A之單點長劃線上方例如為線狀導體部分，較單點長劃線下方為鍍覆部分。
第1配線3A之第1柱部3Aa之直徑較佳為10[μm]以上且50[μm]以下，較佳為15[μm]以上且30[μm]以下。若第1柱部3Aa之直徑過細，則強度較弱，於以第1絕緣樹脂4密封時，第1柱部3Aa可能會變形。 又，若第1柱部3Aa之直徑過粗，則存在形成於半導體元件上之焊墊之第1配線之連接部分超出焊墊之問題。因此，較佳為直徑為上述範圍之第1柱部3Aa。
第1配線3A之第1頭部3Ab之直徑較佳為15[μm]以上且100[μm]以下，較佳為20[μm]以上且80[μm]以下。由於第1柱部3Aa之直徑較細，故難以將第1柱部3Aa直接與配線基板6側之第2焊墊7A接合。若可將第1配線3A之第1柱部3Aa設為50[μm]以上，則可經由第1導電性接合劑5A直接連接第1柱部3Aa之前端部分與第2焊墊7A。但，因第1焊墊2A之間距關係，難以加粗第1柱部3Aa之直徑。因此，藉由將第1頭部3Ab設置於第1配線3A之前端側，可加粗第1配線3A之前端側之直徑而形成良好之接合。又，若第1柱部3Aa之直徑過粗，則於與配線基板連接之情形時，會産生與相鄰之導電性接合劑發生短路之問題。因此，較佳為直徑為上述範圍之第1柱部3Aa。
將第1頭部3Ab之朝向第1絕緣樹脂4側之面設為第1面a，將第1絕緣樹脂4之配線基板6側之面設為第2面b。此時，將自配線基板6之第1絕緣樹脂4側之面至第1面a之距離設為第1距離c。且，將自配線基板6之第1絕緣樹脂4側之面至第2面b之距離設為第2距離d。第1距離c較第2距離d短。
第1距離c與第2距離d之差較佳為50[nm]以上且5000[nm]以下，更佳為100[nm]以上且1000[nm]以下。若第1距離c與第2距離d之差較少，則第1導電性接合劑5A或第2絕緣樹脂14不易侵入第1面a與第2面b之間，從而難以與第1面a形成良好之結合。若第1距離c與第2距離d之差(d-c)過大，則加工困難，自經濟性及良率之觀點而言不佳。
若第1距離c與第2距離d相同，則成為第1面a與第2面b相接之狀態(實質上相接)。第1配線3A之鍍覆部分即第1頭部3Ab於形成第1絕緣樹脂4之後形成。於是，由於鍍覆部分不與第1絕緣樹脂4結合，故第1面a與第2面b未接著。於第1面a與第2面b未接著之情形時，於對由第1絕緣樹脂4密封之構件與配線基板6離開之方向施加應力之情形時，線狀導體部分與鍍覆部分容易破斷。例如，於將由第1絕緣樹脂4密封之構件連接於配線基板6時，有可能因由第1絕緣樹脂4密封之構件之翹曲而於第1柱部3Aa與第1頭部3Ab之邊界或線狀導體部分與鍍覆部分之邊界處破斷。
自配線基板6之第1絕緣樹脂4側之面至第1面a之距離即第1距離c如以下般定義。第1頭部3Ab之第1面a有時並不平坦。於平坦與不平坦兩者之情形時，以相同基準確定第1距離c。因此，於如圖2般之剖面中，將距離f設為[第1柱部3Aa之半徑]+[5[μm]]，將X方向(圖2之剖面中，自第1配線3A朝向第3配線3b之方向)上與第1頭部3Ab之中心e距離f之位置設為點g，第1距離c為Z方向(第1配線3A之延伸方向)上自點g至配線基板6之距離。又，於第1絕緣樹脂4之第2面b中，將X方向(圖2之剖面中，自第1配線3A朝向第3配線3b之方向(圖1之X之箭頭方向))上與第1絕緣樹脂4和第1配線3A之邊界距離h(50[μm])之位置設為點i，第2距離d為Z方向(第1配線3A之延伸方向)上自點i至配線基板6之距離。
未形成鍍覆未設置頭部之細線狀導體部分無法直接與第1導電性接合劑5A形成良好之接合，造成線狀導體部分與第1導電性接合劑5A之連接部分之可靠性較低。因此，可藉由將第1距離c設得較第2距離d短，而使第1頭部3Ab之第1面a與第1導電性接合劑5A或第2絕緣樹脂14連接，從而提高配線之可靠性。
於圖2之模式圖所示之半導體裝置100中，第1頭部3Ab之第1面a與第1導電性接合劑5A相接。藉由第1頭部3Ab之第1面a與第1導電性接合劑5A相接，第1頭部3Ab之第1面a與第1導電性接合劑5A接合。第1頭部3Ab之第1面a之表面與第1導電性接合劑5A藉由氫鍵結或共價鍵結或金屬擴散而接合，藉此第1頭部3Ab之第1面a與第1導電性接合劑5A相接(直接相接)。
圖3係顯示第1配線3A之與配線基板6之連接部分之模式圖。圖3之模式圖為圖2之模式圖之變化例，與圖2之局部模式圖之不同處在於，第1頭部3Ab之第1面a與第2絕緣樹脂14(直接)相接。第1導電性接合劑5A存在於第1面a與配線基板6之第1絕緣樹脂4側之面之間。於圖3之模式圖所示之形態中，藉由第1頭部3Ab之第1面a與第2絕緣樹脂14相接，第1頭部3Ab之第1面a與第2絕緣樹脂14接合。第1頭部3Ab之第1面a之表面與第2絕緣樹脂14藉由氫鍵結或共價鍵結而接合，藉此第1頭部3Ab之第1面a與第2絕緣樹脂14相接(直接相接)。
圖4係顯示第1配線3A之與配線基板6之連接部分之模式圖。圖4之模式圖為圖2之模式圖之變化例，與圖2之局部模式圖之不同處在於，第2面b與第1導電性接合劑5A(直接)相接。第1導電性接合劑5A存在於第2面b與配線基板6之第1絕緣樹脂4側之面之間。於圖4之模式圖所示之形態中，藉由第1頭部3Ab之第1面a與第1導電性接合劑5A相接，第1頭部3Ab之第1面a與第1導電性接合劑5A接合。第1頭部3Ab之第1面a之表面與第1導電性接合劑5A藉由氫鍵結或共價鍵結或金屬擴散而接合，藉此第1頭部3Ab之第1面a與第1導電性接合劑5A相接(直接相接)。
第1配線3A之鍍覆部分藉由鍍覆，更具體而言，藉由無電 解鍍覆形成於線狀導體部分之前端。因此，形成鍍覆部分時之基底金屬即線狀導體部分與鍍覆部分結合。但，由於無法對非金屬即樹脂部分進行鍍覆，故無法對基底之樹脂部分，例如第1絕緣樹脂4之表面進行鍍覆，樹脂部分與鍍覆部分未接合(結合)。於是，由於第1頭部3Ab之第1面a側未與基底之樹脂部分接著，故於施加由第1絕緣樹脂4密封之構件與配線基板6離開之方向之應力時，第1配線3A容易破斷。若為實施形態之構成，則第1頭部3Ab之第1頭部3Ab側與第1導電性接合劑5A或第2絕緣樹脂14相接並接合，從而不易破斷。
接著，對半導體裝置100之製造方法進行說明。於圖5顯示半導體裝置100之製造方法之流程圖。於圖6至圖12顯示半導體裝置100之步驟剖面模式圖。
半導體裝置100之製造方法具有：步驟(S01)，其形成於相對於第1半導體元件1A之面垂直之方向延伸之柱狀配線21；步驟(S02)，其以第1絕緣樹脂4將形成有柱狀配線21之第1半導體元件1A密封；步驟(S03)，其使柱狀配線21之前端露出；步驟(S04)，其對露出之柱狀配線21之前端進行無電解鍍覆而形成第1頭部3Ab；步驟(S05)，其將形成有第1頭部3Ab側之第1絕緣樹脂4薄化；及步驟(S06)，其將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接。
首先，參考圖6與圖7之步驟模式剖視圖，對於第1半導體元件1A之第1焊墊2A上形成於相對於第1半導體元件1A之面垂直之方向延伸之柱狀配線21之步驟(S01)進行說明。於圖6之步驟模式剖視圖中，顯示出於支持基板20上將第1半導體元件1A、第3半導體元件1B、第4半導體 元件1C及第2半導體元件9依序積層之構件。較佳為於支持基板20與第1半導體元件1A之間、第1半導體元件1A與第3半導體元件1B之間、第3半導體元件1B與第4半導體元件1C之間及第4半導體元件1C與第2半導體元件9之間具有未圖示之中間層，且藉由中間層接著。於圖1之半導體裝置100中，雖未顯示出中間層，但較佳為於第1半導體元件1A與第3半導體元件1B之間、第3半導體元件1B與第4半導體元件1C之間及第4半導體元件1C與第2半導體元件9之間設置有中間層。亦可於第1焊墊2A側之相反側之面，即由第1絕緣樹脂4密封之構件之表面存在中間層。中間層例如為晶粒附著膜之接著層。
於圖7之步驟模式剖視圖中，自圖6之步驟模式剖視圖之構件之第1焊墊2A、第3焊墊10、第5焊墊2B及第7焊墊2C分別形成柱狀配線21。設置於第1半導體元件1A之第1焊墊2A之柱狀配線21於相對於第1半導體元件1A之面垂直之方向延伸。設置於第2半導體元件9之第3焊墊10之柱狀配線21於相對於第2半導體元件9之面垂直之方向延伸。設置於第3半導體元件1B之第5焊墊2B之柱狀配線21於相對於第3半導體元件1B之面垂直之方向延伸。設置於第4半導體元件1C之第7焊墊2C之柱狀配線21於相對於第4半導體元件1C之面垂直之方向延伸。柱狀配線21延伸之方向亦為第1半導體元件1A、第3半導體元件1B、第4半導體元件1C及第2半導體元件9之積層方向。
柱狀配線21之長度如圖7之步驟模式剖視圖所示，較佳為與支持基板20之距離為相同程度。較佳為自複數個柱狀配線21之前端至支持基板20之距離之偏差較小，自複數個柱狀配線21之前端至支持基板20之距離之最大值與最小值之差較佳為5[μm]以上且50[μm]以下，若為 0[μm]以上且未達5[μm]，則更佳。
柱狀配線21例如將毛細管之前端按壓至第1焊墊2A，而將導線與第1焊墊2A接合，抽出相當於欲形成之柱狀配線21之高度之長度之導線，將毛細管按壓至平面或焊墊部分。受按壓之部分之導線變細，不抽出導線上拉毛細管切斷導線而形成柱狀配線21。第2半導體元件9、第3半導體元件1B及第4半導體元件1C之柱狀配線21亦同樣形成。
接著，參考圖8之步驟模式剖視圖，對以第1絕緣樹脂4將形成有柱狀配線21之第1半導體元件1A密封之步驟(S02)進行說明。如圖8之步驟模式剖視圖所示，於圖7之步驟模式剖視圖中以第1絕緣樹脂4密封構件之第1半導體元件1A。如圖8之步驟模式剖視圖所示般，於第1半導體元件1A積層有其他半導體元件(若為第1實施形態之構成，則為第2半導體元件9、第3半導體元件1B及第4半導體元件1C)之情形時，以第1絕緣樹脂4將包含第1半導體元件1A之積層體密封。以柱狀配線21之前端部分亦被覆蓋之方式以第1絕緣樹脂4進行密封。較佳為於以第1絕緣樹脂4密封後去除支持基板20。支持基板20之去除為任意，可於其他步驟中進行，亦可不去除支持基板20而於半導體裝置100中包含支持基板20。第1絕緣樹脂4藉由加熱或UV(Ultraviolet：紫外線)而硬化。
接著，參考圖9之步驟模式剖視圖，對使柱狀配線21之前端露出之步驟(S03)進行說明。如圖9之步驟模式剖視圖所示，以使柱狀配線21之前端露出之方式將圖8之構件之第1絕緣樹脂4薄化。例如，藉由以機械研磨法或化學研磨法或CMP(Chemical Mechanical Polishing：化學機械研磨)等對第1絕緣樹脂4之表面進行研磨，而使柱狀配線21之前端露出。於研磨時可使柱狀配線21之前端位置一致。於第1實施形態中，與第 1半導體元件1A連接且前端露出之柱狀配線21為第1配線3A之線狀導體部分，即第1柱部3Aa。
接著，參考圖10之步驟模式剖視圖，就對露出之柱狀配線21之前端進行無電解鍍覆而形成第1頭部3Ab之步驟(S04)進行說明。如圖10之步驟模式剖視圖所示，對圖9之步驟模式剖視圖所示之構件之柱狀之前端露出之部分進行鍍覆而形成第1頭部3Ab。要對第1半導體元件1A之柱狀配線21進行鍍覆，鍍覆但因無法取出電極，故電解鍍覆較為困難。因此，進行無電解鍍覆。又，由於以無電解鍍覆形成第1頭部3Ab，故第1面a不與第1絕緣樹脂4相接。雖第1頭部3Ab之形狀圖示為半球形，但形狀不限定於此，只要鍍覆部分之前端較柱狀配線21粗(例如第1頭部3Ab之外切圓直徑較第1柱部3Aa之外切圓直徑粗10%以上)即可。
接著，參考圖11之模式剖視圖，對將形成有第1頭部3Ab側之第1絕緣樹脂4薄化之步驟(S05)進行說明。如圖11之步驟模式剖視圖所示，將圖10之步驟模式剖視圖之構件之形成有第1頭部3Ab側之第1絕緣樹脂4之表面薄化。於是，第1柱部3Aa之第1頭部3Ab側之一部分露出。於是，可於第1頭部3Ab之第1面a側形成空間。於其他步驟中使與第1頭部3Ab接合之構件侵入至該空間，而將第1頭部3Ab之第1面a側與其他構件(具體而言，為第1導電性接合劑5A或第2絕緣樹脂14)而非第1絕緣樹脂4接合。於本步驟中，較佳為藉由乾蝕刻或濕蝕刻，將圖10之步驟模式剖視圖之構件之形成有第1頭部3Ab側之第1絕緣樹脂4之表面薄化。作為乾蝕刻，較佳為利用電漿蝕刻，使用O2氣體、氟系氣體(CF4等)、O2與氟氣體之混合氣體等。
作為將形成有第1頭部3Ab側之第1絕緣樹脂4薄化之方法， 較佳為蝕刻。若進行研磨，亦會將第1頭部3Ab削去，且第1柱部3Aa之側面不露出。將第1絕緣樹脂4薄化之厚度d為可形成足以讓另外構件進入第1頭部3Ab之第1面a側之空間之厚度。將第1絕緣樹脂4薄化之厚度d較佳為50[nm]以上且5000[nm]以下，更佳為100[nm]以上且1000[nm]以下。
接著，參考圖12之步驟模式剖視圖，對將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接之步驟(S06)進行說明。如圖12之步驟模式剖視圖所示，使圖11之第1頭部3Ab露出且已將第1絕緣樹脂4薄化之構件與配線基板6接合。於配線基板6之第2焊墊7A形成有第1導電性接合劑5A，第1導電性接合劑5A與第1頭部3Ab接合。
於第1頭部3Ab之第1面a與第1絕緣樹脂4之間設置有第2絕緣樹脂14或/及第1導電性接合劑5A。於圖12之步驟模式剖視圖中，第2絕緣樹脂14與第1導電性接合劑5A外側之表面相接。於本步驟中，較佳為可將具有去除氧化膜之助焊劑功能之絕緣性樹脂塗佈於配線基板6中設置有第2焊墊7A及第1導電性接合劑5A側之面上，之後與已將第1絕緣樹脂4薄化之構件接合。具有去除氧化膜之助焊劑功能之絕緣性樹脂硬化而變為第2絕緣樹脂14。
於本步驟中，可以覆晶接合器將以第1絕緣樹脂4密封第1半導體元件1A等之構件加熱，而連接第1導電性接合劑5A與第1配線3A，亦可於以覆晶接合器暫時壓著後，放入回流爐中而連接第1導電性接合劑5A與第1配線3A。亦可於半導體元件或基板塗佈助焊劑而連接。
藉由以於第1配線3A之第1頭部3Ab與第1絕緣樹脂4之間設置間隙之方式加工，第1導電性接合劑5A或第2絕緣樹脂14可進入第1頭部 3Ab與第1絕緣樹脂4之間，且第1導電性接合劑5A或第2絕緣樹脂14與第1頭部3Ab之第1面a接合，從而可獲得不易破斷之高可靠性之配線構造。
(第2實施形態)
第2實施形態係關於一種半導體裝置及其製造方法。於圖13顯示第2實施形態之半導體裝置101之模式剖視圖。更具體而言，實施形態之半導體裝置101為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態與第2實施形態中共通之內容，省略其說明。
半導體裝置101之第2絕緣樹脂14自第1絕緣樹脂4之底面設置至側面之一部分。
半導體裝置101中之第1配線3A之線狀導體部分與鍍覆部分之邊界即單點長劃線位於較半導體裝置100之位置更靠近第1半導體元件1A側。雖柱狀之鍍覆部分與第1絕緣樹脂4未接合，但可加厚鍍覆厚度。
接著，參考圖14與圖15所示之半導體裝置101之局部模式圖，對以第1絕緣樹脂4密封第1半導體元件1A等之構件與配線基板6之連接部分進行說明。
圖14係顯示第1配線3A之與配線基板6之連接部分之模式圖。於圖14，顯示出第1配線3A、第1絕緣樹脂4、第1導電性接合劑5A、第2焊墊7A、配線基板6及第2絕緣樹脂14。圖14之局部模式圖與圖2之局部模式圖之不同處在於，第1頭部3Ab之第1面a與第2絕緣樹脂14(直接)相接。第1導電性接合劑5A不存在於第1頭部3Ab之第1面a與第1絕緣樹脂4之第2面b之間。於第1實施形態之半導體裝置100與第2實施形態之半導體裝置101中，第1導電性接合劑5A與第1配線3A之相接之形態不同。於圖14之局部模式圖之半導體裝置101中，第1距離c亦短於第2距離d。
於圖14之局部模式圖所示之形態中，由於第1頭部3Ab之第1面a與第2絕緣樹脂14接合，故第1配線3A不易於第1柱部3Aa與第1頭部3Ab之邊界附近破斷，可靠性高。
圖15係顯示第1配線3A中之配線基板6之連接部分之模式圖。圖15為圖14之形態之變化例。於圖15，顯示出第1配線3A、第1絕緣樹脂4、第2絕緣樹脂14、第1導電性接合劑5A、第2焊墊7A及配線基板6。圖15之局部模式圖與圖2及圖15之局部模式圖之不同處在於，第1頭部3Ab之第1面a及第1絕緣樹脂4之第2面b與第1導電性接合劑5A(直接)相接。於圖14之局部模式圖之半導體裝置101中，第1距離c亦短於第2距離d。
於圖15之局部模式圖所示之形態中，由於第1頭部3Ab之第1面a與第1導電性接合劑5A接合，故第1配線3A不易於第1柱部3Aa與第1頭部3Ab之邊界附近破斷，可靠性高。
接著，對半導體裝置101之製造方法進行說明。於圖16顯示半導體裝置101之製造方法之流程圖。於圖17顯示半導體裝置101之步驟剖面模式圖。
半導體裝置101之製造方法具有：步驟(S01)，其形成於相對於第1半導體元件1A之面垂直之方向延伸之柱狀配線21；步驟(S02)，其以第1絕緣樹脂4將形成有柱狀配線21之第1半導體元件1A密封；步驟(S03)，其使柱狀配線21之前端露出；步驟(S07)，其對柱狀配線21之前端進行蝕刻；步驟(S04)，其對露出之柱狀配線21之前端進行無電解鍍覆而形成第1頭部3Ab；步驟(S05)，其將形成有第1頭部3Ab側之第1絕緣樹脂4薄化；及步驟(S06)，其將形成有第1導電性接合劑5A之配線基板6之第1 導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接。
除將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接之步驟(S06)與對柱狀配線21之前端進行蝕刻之步驟(S07)以外之步驟，與第1實施形態之半導體裝置100之製造方法之步驟同樣。
對柱狀配線21之前端進行蝕刻之步驟(S07)於使柱狀配線21之前端露出之步驟(S03)與對露出之柱狀配線21之前端進行無電解鍍覆而形成第1頭部3Ab之步驟(S04)之間進行。於被蝕刻之柱狀配線21之前端形成第1頭部3Ab。如圖17之步驟模式剖視圖所示，將柱狀配線21之前端以乾蝕刻或濕蝕刻去除一部分。由於在被除去之部分22亦形成無電解鍍覆，故第2實施形態之鍍覆部分之厚度較第1實施形態厚。藉由有無實施對柱狀配線21之前端進行蝕刻之步驟(S07)及蝕刻深度，可控制鍍覆部分之厚度。
於第2實施形態之將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接之步驟(S06)中，使用塗佈有硬化後會變為第2絕緣樹脂14之樹脂之配線基板6。
硬化後變為第2絕緣樹脂14之樹脂中，可包含乙醇類及/或有機酸。硬化後變為第2絕緣樹脂14之樹脂為作為底部填充劑用於覆晶安裝之硬化性之絕緣性樹脂。硬化後變為第2絕緣樹脂14之樹脂中包含之乙醇類及/或有機酸較佳為具有去除第1配線3A之表面之氧化膜之助焊劑功能。
第2絕緣樹脂14以絕緣性包含樹脂。第2絕緣樹脂14包含選 自由環氧系樹脂、苯酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、聚苯并惡唑系樹脂、矽酮系樹脂及苯并環丁烯系樹脂所組成之群之1種以上。作為環氧系樹脂之例無特別限定，例如，列舉雙酚A型、雙酚F型、雙酚AD型、雙酚S型等雙酚型環氧樹脂、酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型環氧樹脂、間苯二酚型環氧樹脂、三酚甲烷三縮水甘油醚等芳香族環氧樹脂、萘型環氧樹脂、芴型環氧樹脂、雙環戊二烯型環氧樹脂、聚醚改性環氧樹脂、二苯甲酮型環氧樹脂、苯胺型環氧樹脂、NBR改性環氧樹脂、CTBN改性環氧樹脂、及其等之氫化物等。其中，基於與Si之密接性良好之點，較佳為萘型環氧樹脂、雙環戊二烯型環氧樹脂。又，因容易獲得快速硬化性，故二苯甲酮型環氧樹脂亦較佳。該等環氧樹脂可單獨使用，亦可2種以上並用。又，於第2絕緣樹脂14中亦可包含二氧化矽或氧化鋁等絕緣性填料。又，於硬化後變為第2絕緣樹脂14之樹脂中，亦可包含乙醇類及/或有機酸。於硬化後變為第2絕緣樹脂14之樹脂為作為底部填充劑用於安裝倒裝晶片之硬化性之絕緣性樹脂。於硬化後變為第2絕緣樹脂14之樹脂中包含之乙醇類及/或有機酸較佳為具有去除第1配線3A之表面之氧化膜之助焊劑功能。
作為硬化後變為第2絕緣樹脂14之樹脂中包含之乙醇類，列舉選自甲醇、乙醇、異丙醇、聚乙烯醇、乙二醇、丙二醇、二乙二醇、甘油、三乙二醇、四乙二醇、卡必醇、溶纖醇等之至少1種。又，亦可為烷基醚系之材料。例如，列舉二乙二醇單丁醚、三乙二醇二甲醚等。亦可使用烷烴、胺化合物等。例如，列舉甲醯胺、二甲基甲醯胺等。其等可為單體，亦可將複數個混合。作為硬化後變為第2絕緣樹脂14之樹脂中包含之有機酸，列舉甲酸、乙酸、苯甲酸、松脂酸、長葉松酸、脫氫松脂酸、 異海松酸、新松香酸、海松酸、松香等。乙醇類及/或有機酸可為單體，亦可將複數個混合。塗佈具有去除氧化膜之功能之樹脂之方法以點膠法、印刷法、噴射法、螺旋法等各種方法進行塗佈。
藉由以於第1配線3A之第1頭部3Ab與第1絕緣樹脂4之間設置間隙之方式加工，第1導電性接合劑5A或/及第2絕緣樹脂14可進入第1頭部3Ab與第1絕緣樹脂4之間，第1導電性接合劑5A或第2絕緣樹脂14與第1頭部3Ab之第1面a接合，從而可獲得不易破斷之高可靠性之配線構造。
第2實施形態之第2絕緣樹脂14與第1絕緣樹脂4、第1配線3A、第1導電性接合劑5A及配線基板6形成良好之接合。由於形成良好之接合之面積較多且第1配線3A之第1頭部3Ab及其附近與其他構件穩定接合，故配線之可靠性高。
(第3實施形態)
第3實施形態係關於一種半導體裝置及其製造方法。於圖18顯示第3實施形態之半導體裝置102之模式剖視圖。更具體而言，第3實施形態之半導體裝置102為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態、第2實施形態及第3實施形態中共通之內容，省略其說明。
於半導體裝置102之第2絕緣樹脂14與配線基板6之間存在間隙，第1頭部3Ab之前端側為平坦面。第2絕緣樹脂14與第1配線3A之配線基板6側之面為同一平面。
半導體裝置102中之第1配線3A之線狀導體部分與鍍覆部分之邊界之單點長劃線位於第2絕緣樹脂14中。雖柱狀之鍍覆部分未與第1絕緣樹脂4接合，但與第2絕緣樹脂14接合。
接著，參考圖19所示之半導體裝置102之局部模式圖，對以第1絕緣樹脂4將第1半導體元件1A等密封之構件與配線基板6之連接部分進行說明。
圖19係顯示第1配線3A之與配線基板6之連接部分之模式圖。於圖19，顯示出第1配線3A、第1絕緣樹脂4、第1導電性接合劑5A、第2焊墊7A、配線基板6及第2絕緣樹脂14。圖19之局部模式圖與圖2之局部模式圖之不同處在於，第1頭部3Ab之前端之平坦面與第1導電性接合劑5A接合，第1頭部3Ab之第1面a與第2絕緣樹脂14接合。第1導電性接合劑5A不存在於第1頭部3Ab之第1面a與第1絕緣樹脂4之第2面b之間。於第1實施形態之半導體裝置100與第3實施形態之半導體裝置102中，第1導電性接合劑5A與第1配線3A相接之形態不同。於圖19之局部模式圖之半導體裝置102中，第1距離c亦短於第2距離d。
於圖19之局部模式圖所示之形態中，由於第1頭部3Ab之第1面a與第2絕緣樹脂14接合，故第1配線3A不易於第1柱部3Aa與第1頭部3Ab之邊界附近破斷，可靠性高。
於圖19之局部模式圖所示之形態中，顯示出第1絕緣樹脂4之厚度於第1柱部3Aa之周邊部分變厚。於對第1絕緣樹脂4進行蝕刻而去除一部分之過程中，存在未將與第1柱部3Aa之側面相接之部分之第1絕緣樹脂4進行一部分去除而殘存之情形。第1絕緣樹脂4亦可如圖19之局部模式圖所示，包含自第1半導體元件1A側朝第1頭部3Ab側之錐狀(第1柱部3Aa存在於中心處之中空之圓錐梯形形狀)之部分。圖2之點i為以下程度：偏離第1絕緣樹脂4在第1柱部3Aa之周圍錐狀變厚之部分，或即便為錐狀變厚之部分，因變厚之部分之厚度亦極小，故於計算第2距離d時，可忽略有 無第1絕緣樹脂4於第1柱部3Aa之周圍錐狀變厚之部分之差異。
接著，對半導體裝置102之製造方法進行說明。於圖20顯示半導體裝置102之製造方法之流程圖。於圖21至圖25顯示半導體裝置102之步驟剖面模式圖。
半導體裝置102之製造方法具有：步驟(S01)，其形成於相對於第1半導體元件1A之面垂直之方向延伸之柱狀配線21；步驟(S02)，其以第1絕緣樹脂4將形成有柱狀配線21之第1半導體元件1A密封；步驟(S03)，其使柱狀配線21之前端露出；步驟(S07)，其對柱狀配線21之前端進行蝕刻；步驟(S04)，其對露出之柱狀配線21之前端進行無電解鍍覆而形成第1頭部3Ab；步驟(S05)，其將形成有第1頭部3Ab側之第1絕緣樹脂4薄化；步驟(S08)，其於已將第1絕緣樹脂4薄化之面形成第2絕緣樹脂14；步驟(S09)，其將第2絕緣樹脂14薄化而使第1頭部3Ab露出；及步驟(S06)，其將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接。
除於已將第1絕緣樹脂4薄化之面形成第2絕緣樹脂14之步驟(S08)、將第2絕緣樹脂14薄化使第1頭部3Ab露出之步驟(S09)、及將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接之步驟(S06)以外之步驟，與第1實施形態之半導體裝置100之製造方法之步驟或第2實施形態之半導體裝置101之製造方法之步驟同樣。
於已將第1絕緣樹脂4薄化之面形成第2絕緣樹脂14之步驟(S08)於將形成有第1頭部3Ab側之第1絕緣樹脂4薄化之步驟(S05)之後進行。於將形成有第1頭部3Ab側之第1絕緣樹脂4薄化之步驟(S05)中，鍍覆 部分與線狀導體部分之邊界存在於第2絕緣樹脂14中。因此，如圖21與圖22之步驟模式剖視圖所示，對第1絕緣樹脂4進行蝕刻將第1絕緣樹脂4薄化直至鍍覆部分與線狀導體部分之邊界露出為止。接著，如圖23之步驟模式剖視圖所示，於已將第1絕緣樹脂4薄化之構件之將第1絕緣樹脂4薄化之面上形成第2絕緣樹脂14。第3實施形態之第2絕緣樹脂14較佳為於再配線等中使用之有機絕緣樹脂。第2絕緣樹脂14形成為完全覆蓋第1配線3A。藉由調節第1絕緣樹脂4之蝕刻深度(亦包含鍍覆部分與線狀導體部分之邊界之位置之調整)，可製造鍍覆部分與線狀導體部分之邊界存在於第1絕緣樹脂4中之形態之半導體裝置102(省略圖示)，亦可製造鍍覆部分與線狀導體部分之邊界存在於第2絕緣樹脂14中之形態之半導體裝置102。
將第2絕緣樹脂14薄化而使第1頭部3Ab露出之步驟(S09)於在已將第1絕緣樹脂4薄化之面形成第2絕緣樹脂14之步驟(S08)、與將形成有第1導電性接合劑5A之配線基板6之第1導電性接合劑5A與第1頭部3Ab露出之構件之第1頭部3Ab電性連接之步驟(S06)之間進行。如圖24之步驟模式剖視圖所示，將圖23之步驟模式剖視圖之形成有第2絕緣樹脂14之構件之第2絕緣樹脂14薄化。以利用機械研磨法或化學研磨法或CMP(Chemical Mechanical Polishing)等將第1頭部3Ab之前端亦削去之方式將第2絕緣樹脂14薄化。藉由如此將第2絕緣樹脂14薄化，可獲得圖25之步驟模式剖視圖所示之第2絕緣樹脂14與第1配線3A之配線基板6側之面為同一平面之構件。可將圖25之步驟模式剖視圖所示之構件與形成有第1導電性接合劑5A之構件接合。
藉由以於第1配線3A之第1頭部3Ab與第1絕緣樹脂4之間設置間隙之方式加工，第2絕緣樹脂14可進入第1頭部3Ab與第1絕緣樹脂4之 間，第2絕緣樹脂14與第1頭部3Ab之第1面a接合，從而可獲得不易破斷之高可靠性之配線構造。
第3實施形態之第2絕緣樹脂14與第1絕緣樹脂4及第1配線3A形成良好之接合。由於形成良好之接合之面積較多，且第1配線3A之第1頭部3Ab及其附近與其他構件穩定地接合，故配線之可靠性高。
(第4實施形態)
第4實施形態係關於一種半導體裝置。於圖26顯示第4實施形態之半導體裝置103之模式剖視圖。更具體而言，第4實施形態之半導體裝置103為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態、第2實施形態、第3實施形態及第4實施形態中共通之內容，省略其說明。
圖26所示之半導體裝置103為第1實施形態之半導體裝置100與第2實施形態之半導體裝置101之變化例。半導體裝置103對第1實施形態之半導體裝置100之第2絕緣樹脂14使用第2實施形態之第2絕緣樹脂14。半導體裝置103具有覆蓋第1絕緣樹脂4及第2絕緣樹脂14之第3絕緣樹脂23。
第3絕緣樹脂23為絕緣性之樹脂。第3絕緣樹脂23與以第1絕緣樹脂4將第1半導體元件1A密封之構件、第2絕緣樹脂14及配線基板6相接。
第3絕緣樹脂23包含選自由環氧系樹脂、苯酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、聚苯并惡唑系樹脂、矽酮系樹脂及苯并環丁烯系樹脂所組成之群之1種以上。作為環氧系樹脂之例無特別限定，例如，列舉雙酚A型、雙酚F型、雙酚AD型、雙酚S型等雙酚型環氧樹脂、酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型環氧樹脂、間 苯二酚型環氧樹脂、三酚甲烷三縮水甘油醚等芳香族環氧樹脂、萘型環氧樹脂、芴型環氧樹脂、雙環戊二烯型環氧樹脂、聚醚改性環氧樹脂、二苯甲酮型環氧樹脂、苯胺型環氧樹脂、NBR改性環氧樹脂、CTBN改性環氧樹脂、及其等之氫化物等。其中，基於與Si之密接性良好之點，較佳為萘型環氧樹脂、雙環戊二烯型環氧樹脂。又，因容易獲得快速硬化性，故二苯甲酮型環氧樹脂亦較佳。該等環氧樹脂可單獨使用，亦可2種以上並用。又，於第3絕緣樹脂23中亦可包含二氧化矽或氧化鋁等絕緣性填料。
於第4實施形態之半導體裝置103中，藉由以於第1配線3A之第1頭部3Ab與第1絕緣樹脂4之間設置間隙之方式加工，第1導電性接合劑5A或第2絕緣樹脂14可進入第1頭部3Ab與第1絕緣樹脂4之間，第1導電性接合劑5A與第1頭部3Ab之第1面a接合，從而可獲得不易破斷之高可靠性之配線構造。
第4實施形態之第1導電性接合劑5A與第1絕緣樹脂4、第2絕緣樹脂14及第1配線3A形成良好之接合。由於形成良好之接合之面積較多，且第1配線3A之第1頭部3Ab及其附近與其他構件穩定地接合，故配線之可靠性高。
(第5實施形態)
第5實施形態係關於一種半導體裝置。於圖27顯示第5實施形態之半導體裝置104之模式剖視圖。更具體而言，第5實施形態之半導體裝置104為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態、第2實施形態、第3實施形態、第4實施形態及第5實施形態中共通之內容，省略其說明。
圖27所示之半導體裝置104為第2實施形態之半導體裝置 101與第4實施形態之半導體裝置103之變化例。半導體裝置104中，第2半導體元件9未被第1絕緣樹脂4密封，第2半導體元件9不經由第2配線11而與第2導電性接合劑12連接。雖未圖示，但亦可於第2半導體元件9與配線基板6之間塗佈與第2絕緣樹脂14不同之樹脂。
於採用實施形態之配線構造之情形時，可提高配線之可靠性，且自由地設計例如作為控制器晶片使用之第2半導體元件9之佈局。
(第6實施形態)
第6實施形態係關於一種半導體裝置。於圖28顯示第6實施形態之半導體裝置105之模式剖視圖。更具體而言，第6實施形態之半導體裝置105為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態、第2實施形態、第3實施形態、第4實施形態、第5實施形態及第6實施形態中共通之內容，省略其說明。
圖28所示之半導體裝置105為第5實施形態之半導體裝置104之變化例。半導體裝置105配合第2半導體元件9之形狀，於第1絕緣樹脂4設置有凹形狀。藉由第2半導體元件9位於凹陷之部分，可降低半導體裝置105之高度，或將第2絕緣樹脂14之厚度薄化。又，亦可於半導體裝置105之第3絕緣樹脂23與第1半導體元件1A之間設置支持基板20。雖於第1實施形態等去除了支持基板20，但亦可於保留支持基板20之狀態下進行封裝。雖未圖示，但亦可於第2半導體元件9與配線基板6之間塗佈與第2絕緣樹脂14不同之樹脂。
於採用實施形態之配線構造之情形時，可提高配線之可靠性，且自由地設計例如作為控制器晶片使用之第2半導體元件9之佈局。
(第7實施形態)
第7實施形態係關於一種半導體裝置。於圖29顯示第7實施形態之半導體裝置106之模式剖視圖。更具體而言，第7實施形態之半導體裝置106為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態、第2實施形態、第3實施形態、第4實施形態、第5實施形態、第6實施形態及第7實施形態中共通之內容，省略其說明。
圖29所示之半導體裝置106為第2實施形態之半導體裝置101、第3實施形態之半導體裝置102及第4實施形態之半導體裝置103之變化例。半導體裝置106於第2絕緣樹脂14與配線基板6之間設置有第4絕緣樹脂24，且將第2半導體元件9設置於圖29之於Y方向偏移之位置。
第2絕緣樹脂14與第1配線3A之配線基板6側之面為同一平面，於與配線基板6為同一平面之第2絕緣樹脂14與第1配線3A之間設置有第4絕緣樹脂24。第4絕緣樹脂24較佳為選自以第2實施形態之第2絕緣樹脂14所示之材料。
第4絕緣樹脂24之熱膨脹係數較佳為大於第1絕緣樹脂4及配線基板6。更佳為滿足第4絕緣樹脂24之熱膨脹係數>配線基板6之熱膨脹係數>第1絕緣樹脂4之熱膨脹係數之關係。若第4絕緣樹脂24之熱膨脹係數小於配線基板6之熱膨脹係數，則於將密封有第1半導體元件1A等之構件安裝於配線基板6時，第4絕緣樹脂24之延伸無法追隨配線基板6之伸展，而有第4絕緣樹脂24剝離之可能性。因此，第4絕緣樹脂24之熱膨脹係數較佳為20[ppm/℃]以上60[ppm/℃]之範圍，更佳為20[ppm/℃]以上40[ppmm/℃]。若第4絕緣樹脂24之熱膨脹係數小於20[ppm/℃]，則接近配線基板6之熱膨脹係數，無法追隨配線基板6之伸展，而有第4絕緣樹脂24變得容易剝離之情形。若第4絕緣樹脂24之熱膨脹係數大於 60[ppm/℃]，則第3樹脂過度伸展，而有第4絕緣樹脂24變得容易剝離之情形。第4絕緣樹脂24之熱膨脹係數較佳為較配線基板6之熱膨脹係數高出10%以上。配線基板6之熱膨脹係數較佳為較第1絕緣樹脂4之熱膨脹係數高出10%以上。
第4絕緣樹脂24之彈性率較佳為小於第1絕緣樹脂4之彈性率及配線基板6之彈性率。更佳為滿足第1絕緣樹脂4之彈性率>配線基板6之彈性率>第4絕緣樹脂24之彈性率之關係。因此，第4絕緣樹脂24之彈性率較佳為0.1[GPa]以上且10[GPa]以下，更佳為1[GPa]以上且5[GPa]以下。若第4絕緣樹脂24之彈性率未達0.1[GPa]，則難以利用第4絕緣樹脂24固定密封有第1半導體元件1A之構件。若第4絕緣樹脂24之彈性率超過10[GPa]，則有因第4絕緣樹脂24與配線基板6之翹曲，使得第4絕緣樹脂24容易自配線基板6之阻焊劑剝離之情形。第1絕緣樹脂4之彈性率較佳為較配線基板6之彈性率高出10%以上。配線基板6之彈性率較佳為較第4絕緣樹脂24之彈性率高出10%以上。
於第1實施形態等中，為第1半導體元件1A與第2半導體元件9於Z方向上重疊之形態，但亦可採用第1半導體元件1A與第2半導體元件9於Z方向上不重疊之形態。
於採用實施形態之配線構造之情形時，可提高配線之可靠性，且自由地設計例如作為控制器晶片使用之第2半導體元件9之佈局。
製造具有實施形態之構造之複數個半導體裝置，搭載於配線基板6上，供溫度循環試驗，調查其可靠性。另，溫度循環試驗以-55[℃](30[min])~25[℃](5[min])~125[℃](30[min])為1個循環而進行。其結果，即便於3000個循環後，連接部位亦完全沒有發現破斷之發生。
(第8實施形態)
第8實施形態係關於一種半導體裝置。於圖30顯示第8實施形態之半導體裝置107之模式剖視圖。更具體而言，第7實施形態之半導體裝置107為搭載有NAND快閃記憶體晶片等之半導體封裝。關於第1實施形態、第2實施形態、第3實施形態、第4實施形態、第5實施形態、第6實施形態、第7實施形態及第8實施形態中共通之內容，省略其說明。
圖30所示之半導體裝置107為第1實施形態之半導體裝置101之變化例。於第1實施形態中，第1半導體元件1A、第3半導體元件1B、第4半導體元件1C及第2半導體元件9彼此於第1絕緣樹脂4之內部未連接。可代替此，而如圖30所示，以第1打線接合31連接第1焊墊2A與第5焊墊2B，以第2打線接合32連接第5焊墊2B與第7焊墊2C，以第3打線接合連接第7焊墊2C與第3焊墊10。若半導體裝置107中包含之半導體元件之數量不同，則連接之接合線相對於圖30所示之形態變更。例如，於半導體裝置107中包含之半導體元件為第1半導體元件1A與第2半導體元件9之情形時，第1打線接合31連接第1半導體元件1A與第2半導體元件9。
第1打線接合31可與第1配線3A直接相接，亦可不與第1配線3A直接相接，而為2根實體分開之配線(第1配線3A及第1打線接合31)自第1焊墊2A朝不同方向(第1配線3A於朝向配線基板6之方向直進，第1打線接合31描畫朝向第3半導體元件1B之方向圓弧)延伸。
第2打線接合32可與第3配線3B直接相接，亦可不與第3配線3B直接相接，而為2根實體分開之配線(第3配線3B及第2打線接合32)自第5焊墊2B朝不同方向延伸(第3配線3B於朝向配線基板6之方向直進，第2打線接合32描畫朝向第4半導體元件1C之方向圓弧)。
第3打線接合33可與第4配線3C直接相接，亦可不與第4配線3C直接相接，而為2根實體分開之配線(第4配線3C及第3打線接合33)自第7焊墊2C朝不同方向延伸(第4配線3C於朝向配線基板6之方向直進，第3打線接合33描畫朝向第2半導體元件9之方向圓弧)。
第1打線接合31、第2打線接合32及第3打線接合33例如為選自由Au、Au合金、Ag合金、Cu及Cu合金所組成之群之導線。第1打線接合31、第2打線接合32及第3打線接合33亦可由Pd等被覆。第1打線接合31、第2打線接合32及第3打線接合33之直徑典型而言為10[μm]以上且50[μm]以下。
可以打線接合將所有積層之半導體元件彼此進一步連接，亦可以打線接合僅將一部分半導體元件彼此進一步連接。
以下，附記實施形態之技術方案。
[技術方案1]
一種半導體裝置，其具有：第1半導體元件；第1絕緣樹脂，其將第1半導體元件密封；配線基板，其具有焊墊；第1配線，其自上述第1半導體元件向上述配線基板延伸，具有第1頭部與第1柱部，上述第1柱部與上述第1半導體元件連接，上述第1頭部於上述第1絕緣樹脂之表面露出；及第1導電性接合劑，其將上述第1配線之上述第1頭部與上述焊墊電性連接；且於將上述第1頭部之朝向上述第1絕緣樹脂側之面設為第1面， 將上述第1絕緣樹脂之上述配線基板側之面設為第2面時，將自上述配線基板之上述第1絕緣樹脂側之面至上述第1面之距離設為第1距離，將自上述配線基板之上述第1絕緣樹脂側之面至上述第2面之距離設為第2距離；上述第1距離短於上述第2距離。
[技術方案2]
如技術方案1記載之半導體裝置，其中於上述第1絕緣樹脂與上述配線基板之間進而具有第2絕緣樹脂；上述第2絕緣樹脂之第1絕緣樹脂側之面與上述第2面相接；上述第2絕緣樹脂之上述配線基板側之面位於較上述第1面更靠上述配線基板側。
[技術方案3]
如技術方案1或2記載之半導體裝置，其中上述第1距離與上述第2距離之差為50[nm]以上且5000[nm]以下。
[技術方案4]
如技術方案1至3中任一技術方案記載之半導體裝置，其中上述第1面與上述第1導電性接合劑相接。
[技術方案5]
如技術方案2記載之半導體裝置，其中上述第1面與上述第2絕緣樹脂相接。
[技術方案6]
如技術方案1至5中任一技術方案記載之半導體裝置，其中 上述第1配線之直徑為10[μm]以上且50[μm]以下。
[技術方案7]
如技術方案1至6中任一技術方案記載之半導體裝置，其中上述第1距離與上述第2距離之差為50[nm]以上且5000[nm]以下。
[技術方案8]
如技術方案1至7中任一技術方案記載之半導體裝置，其中上述第1配線之直徑為15[μm]以上且30[μm]以下。
[技術方案9]
如技術方案1至7中任一技術方案記載之半導體裝置，其中上述第1頭部之直徑為15[μm]以上且100[μm]以下。
[技術方案10]
如技術方案1至9中任一技術方案記載之半導體裝置，其進而包含：第2半導體元件；且上述第2半導體元件由上述第1絕緣樹脂密封。
[技術方案11]
如技術方案1至10中任一技術方案記載之半導體裝置，其具有：第3半導體元件，其與上述第1半導體元件除個體差異外具有相同電路；且上述第3半導體元件與第1半導體元件積層。
[技術方案12]
如技術方案1至11中任一技術方案記載之半導體裝置，其中上述第1配線包含由Cu或Pd被覆之Cu之線狀導體部分。
[技術方案13]
一種半導體裝置之製造方法，其具有以下步驟：形成於相對於第1半導體元件之面垂直之方向延伸之柱狀配線；以第1絕緣樹脂將形成有上述柱狀配線之上述第1半導體元件密封；使上述柱狀配線之前端露出；對上述露出之柱狀配線之前端進行無電解鍍覆而形成第1頭部；將形成有上述第1頭部側之上述第1絕緣樹脂薄化；及將形成有第1導電性接合劑之配線基板之上述第1導電性接合劑與上述第1頭部露出之構件之上述第1頭部電性連接。
[技術方案14]
一種半導體裝置之製造方法，其中於使上述柱狀配線之前端露出之步驟、與對上述露出之柱狀配線之前端進行無電解鍍覆而形成上述第1頭部之步驟之間，進而具有對上述柱狀配線之前端進行蝕刻之步驟。
[技術方案15]
一種半導體裝置之製造方法，其中於將形成有上述第1頭部側之上述第1絕緣樹脂薄化之步驟、與將形成有上述第1導電性接合劑之上述配線基板之上述第1導電性接合劑與上述第1頭部露出之構件之上述第1頭部電性連接之步驟之間，進而具有於已將上述第1絕緣樹脂薄化之面形成第2絕緣樹脂之步驟、及將上述第2絕緣樹脂薄化而使上述第1頭部露出之步驟。
[技術方案16]
如技術方案13至15中任一技術方案記載之半導體裝置之製造方法，其中 將第1絕緣樹脂4薄化之厚度為50[nm]以上且5000[nm]以下。
[技術方案17]
如技術方案13至16中任一技術方案記載之半導體裝置之製造方法，其中將第1絕緣樹脂4薄化之厚度為100[nm]以上且1000[nm]以下。
[技術方案18]
如技術方案13至17中任一技術方案記載之半導體裝置之製造方法，其中上述第1配線之直徑為10[μm]以上且50[μm]以下。
[技術方案19]
如技術方案13至18中任一技術方案記載之半導體裝置之製造方法，其中上述第1配線之直徑為15[μm]以上且30[μm]以下。
[技術方案20]
如技術方案13至19中任一技術方案記載之半導體裝置之製造方法，其中上述第1頭部之直徑為15[μm]以上且100[μm]以下。
以上，雖已說明本發明之若干個實施形態，但該等實施形態係作為例而提示者，並未意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化例包含於發明之範圍或主旨中，且包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案]
本申請案享受以日本專利申請案第2022-047566號(申請日：2022年3月23日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
1A:第1半導體元件
1B:第3半導體元件
1C:第4半導體元件
2A:第1焊墊
2B:第5焊墊
2C:第7焊墊
3A:第1配線
3Aa:第1柱部
3Ab:第1頭部
3B:第3配線
3Ba:第3柱部
3Bb:第3頭部
3C:第4配線
3Ca:第4柱部
3Cb:第4頭部
4:第1絕緣樹脂
5A:第1導電性接合劑
5B:第3導電性接合劑
5C:第4導電性接合劑
6:配線基板
7A:第2焊墊
7B:第6焊墊
7C:第8焊墊
8:焊料球
9:第2半導體元件
10:第3焊墊
11:第2配線
11a:第2柱部
11b:第2頭部
12:第2導電性接合劑
13:第4焊墊
14:第2絕緣樹脂
100:半導體裝置

Claims (20)

  1. 一種半導體裝置，其具有：第1半導體元件；第1絕緣樹脂，其將上述第1半導體元件密封；配線基板，其具有焊墊；第1配線，其自上述第1半導體元件向上述配線基板延伸，具有第1頭部與第1柱部，上述第1柱部與上述第1半導體元件連接，上述第1頭部於上述第1絕緣樹脂之表面露出；及第1導電性接合劑，其將上述第1配線之上述第1頭部與上述焊墊電性連接；且於將上述第1頭部之朝向上述第1絕緣樹脂側之面設為第1面，將上述第1絕緣樹脂之上述配線基板側之面設為第2面時，將自上述配線基板之上述第1絕緣樹脂側之面至上述第1面之距離設為第1距離，將自上述配線基板之上述第1絕緣樹脂側之面至上述第2面之距離設為第2距離；上述第1距離短於上述第2距離。
  2. 如請求項1之半導體裝置，其中於上述第1絕緣樹脂與上述配線基板之間進而具有第2絕緣樹脂；上述第2絕緣樹脂之第1絕緣樹脂側之面與上述第2面相接；上述第2絕緣樹脂之上述配線基板側之面位於較上述第1面更靠上述 配線基板側。
  3. 如請求項1之半導體裝置，其中上述第1距離與上述第2距離之差為50[nm]以上且5000[nm]以下。
  4. 如請求項1之半導體裝置，其中上述第1面與上述第1導電性接合劑直接相接。
  5. 如請求項2之半導體裝置，其中上述第1面與上述第2絕緣樹脂直接相接。
  6. 如請求項1之半導體裝置，其中上述第1柱部之直徑為10[μm]以上且50[μm]以下。
  7. 如請求項1之半導體裝置，其中上述第1距離與上述第2距離之差為50[nm]以上且5000[nm]以下。
  8. 如請求項1之半導體裝置，其中上述第1柱部之直徑為15[μm]以上且30[μm]以下。
  9. 如請求項1之半導體裝置，其中上述第1頭部之直徑為15[μm]以上且100[μm]以下。
  10. 如請求項1之半導體裝置，其進而包含第2半導體元件；且上述第2半導體元件由上述第1絕緣樹脂密封。
  11. 如請求項1之半導體裝置，其具有第3半導體元件，該第3半導體元件與上述第1半導體元件除個體差異外具有相同電路；且上述第3半導體元件與上述第1半導體元件積層。
  12. 如請求項1之半導體裝置，其中上述第1配線包含Cu之線狀導體部分或由Pd被覆之Cu之線狀導體部分。
  13. 一種半導體裝置之製造方法，其具有以下步驟：形成於相對於第1半導體元件之面垂直之方向延伸之柱狀配線；以第1絕緣樹脂將形成有上述柱狀配線之上述第1半導體元件密封；使上述柱狀配線之前端露出；對上述露出之柱狀配線之前端進行無電解鍍覆而形成第1頭部；將形成有上述第1頭部側之上述第1絕緣樹脂薄化；及將形成有第1導電性接合劑之配線基板之上述第1導電性接合劑與上述第1頭部露出之構件之上述第1頭部電性連接。
  14. 如請求項13之半導體裝置之製造方法，其中於使上述柱狀配線之前端露出之步驟、與對上述露出之柱狀配線之前端進行無電解鍍覆而形成上述第1頭部之步驟之間，進而具有對上述柱 狀配線之前端進行蝕刻之步驟。
  15. 如請求項13之半導體裝置之製造方法，其中於將形成有上述第1頭部側之上述第1絕緣樹脂薄化之步驟、與將形成有上述第1導電性接合劑之上述配線基板之上述第1導電性接合劑與上述第1頭部露出之構件之上述第1頭部電性連接之步驟之間，進而具有於已將上述第1絕緣樹脂薄化之面形成第2絕緣樹脂之步驟、及將上述第2絕緣樹脂薄化而使上述第1頭部露出之步驟。
  16. 如請求項13之半導體裝置之製造方法，其中將上述第1絕緣樹脂薄化之厚度為50[nm]以上且5000[nm]以下。
  17. 如請求項13之半導體裝置之製造方法，其中將上述第1絕緣樹脂薄化之厚度為100[nm]以上且1000[nm]以下。
  18. 如請求項13之半導體裝置之製造方法，其中上述柱狀配線之直徑為10[μm]以上且50[μm]以下。
  19. 如請求項13之半導體裝置之製造方法，其中上述柱狀配線之直徑為15[μm]以上且30[μm]以下。
  20. 如請求項13之半導體裝置之製造方法，其中上述第1頭部之直徑為15[μm]以上且100[μm]以下。
TW111129559A 2022-03-23 2022-08-05 半導體裝置及其製造方法 TWI844068B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-047566 2022-03-23
JP2022047566A JP2023141317A (ja) 2022-03-23 2022-03-23 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
TW202339027A TW202339027A (zh) 2023-10-01
TWI844068B true TWI844068B (zh) 2024-06-01

Family

ID=88096472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129559A TWI844068B (zh) 2022-03-23 2022-08-05 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20230307419A1 (zh)
JP (1) JP2023141317A (zh)
CN (1) CN116864483A (zh)
TW (1) TWI844068B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201743420A (zh) * 2016-06-02 2017-12-16 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
TW201943039A (zh) * 2018-03-27 2019-11-01 力成科技股份有限公司 半導體封裝及其製造方法
US20210098425A1 (en) * 2019-10-01 2021-04-01 SK Hynix Inc. Semiconductor package including stacked semiconductor chips
US20210398946A1 (en) * 2020-06-19 2021-12-23 Kioxia Corporation Semiconductor device and manufacturing method of the same
TW202203393A (zh) * 2020-07-07 2022-01-16 日商鎧俠股份有限公司 半導體裝置及半導體裝置之製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201743420A (zh) * 2016-06-02 2017-12-16 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
TW201943039A (zh) * 2018-03-27 2019-11-01 力成科技股份有限公司 半導體封裝及其製造方法
US20210098425A1 (en) * 2019-10-01 2021-04-01 SK Hynix Inc. Semiconductor package including stacked semiconductor chips
US20210398946A1 (en) * 2020-06-19 2021-12-23 Kioxia Corporation Semiconductor device and manufacturing method of the same
TW202203393A (zh) * 2020-07-07 2022-01-16 日商鎧俠股份有限公司 半導體裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
JP2023141317A (ja) 2023-10-05
TW202339027A (zh) 2023-10-01
CN116864483A (zh) 2023-10-10
US20230307419A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
JP4512027B2 (ja) 半導体パッケージの製造方法
JP3877717B2 (ja) 半導体装置およびその製造方法
US8035202B2 (en) Electronic device having a wiring substrate
JP5085932B2 (ja) 実装体及びその製造方法
US8298874B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
US20230207476A1 (en) Package structure with adhesive element over semiconductor chip
TWI336515B (en) Circuit substrate and semiconductor device
JP2003007921A (ja) 回路装置およびその製造方法
US20110100549A1 (en) Method for manufacturing component-embedded module
JP2003007918A (ja) 回路装置の製造方法
KR100644977B1 (ko) 회로 장치의 제조 방법
KR20020096968A (ko) 회로 장치의 제조 방법
JP6495130B2 (ja) 半導体装置及びその製造方法
TWI844068B (zh) 半導體裝置及其製造方法
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP2021125565A (ja) 配線基板及び配線基板の製造方法
JP4396533B2 (ja) 実装体の製造方法
JP2012174791A (ja) 配線基板およびその製造方法ならびに半導体装置
TWI813942B (zh) 半導體裝置
JP3339472B2 (ja) 半導体装置及びその製造方法
JPH1167823A (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2021125507A (ja) 配線基板及び配線基板の製造方法
JP2024132735A (ja) 半導体装置とその製造方法
JP4413206B2 (ja) 半導体装置およびその製造方法