TWI832080B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI832080B
TWI832080B TW110130016A TW110130016A TWI832080B TW I832080 B TWI832080 B TW I832080B TW 110130016 A TW110130016 A TW 110130016A TW 110130016 A TW110130016 A TW 110130016A TW I832080 B TWI832080 B TW I832080B
Authority
TW
Taiwan
Prior art keywords
layer
heat transfer
channel
transfer layer
material layer
Prior art date
Application number
TW110130016A
Other languages
English (en)
Other versions
TW202236528A (zh
Inventor
洪以則
周昂昇
江宏禮
陳自強
鄭兆欽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202236528A publication Critical patent/TW202236528A/zh
Application granted granted Critical
Publication of TWI832080B publication Critical patent/TWI832080B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公開是關於一種半導體元件及其製造方法。所述半導體元件包括設置在基底上方的熱傳遞層、通道材料層、閘極結構，以及源極與汲極端子。通道材料層具有第一表面及與第一表面相對的第二表面，且設置在所述熱傳遞層上，其中第一表面與所述熱傳遞層接觸。閘極結構設置在所述通道材料層上方。源極與汲極端子與所述通道材料層接觸，且位於閘極結構的相對的兩側。

Description

半導體元件及其製造方法
本發明的實施例是有關於一種半導體元件，以及其製造方法。
半導體元件的縮小的尺寸及高集積度使散熱成為挑戰。
在一些實施例中，本公開的半導體元件包括第一熱傳遞層、通道材料層、閘極結構，以及源極與汲極端子。所述第一熱傳遞層設置在基底上方。所述通道材料層具有第一表面及與所述第一表面相對的第二表面，其中所述通道材料層設置在所述第一熱傳遞層上，所述第一表面與所述第一熱傳遞層接觸。所述閘極結構設置在所述通道材料層上方。所述源極與汲極端子與所述通道材料層接觸，且位於所述閘極結構的相對的兩側處。
在其他實施例中，本公開的半導體元件包括熱傳遞層、通道層、閘極結構、閘介電層，以及源極與汲極。所述熱傳遞層的材料包含氮化硼。所述通道層設置在所述熱傳遞層上，其中所述通道層的材料包含低維材料。所述閘極結構設置在所述通道層上方。所述閘介電層設置在所述閘極結構與所述通道層之間。所 述源極與汲極設置在所述閘極結構旁邊，且接觸所述通道層。
在其他實施例中，本公開的製造半導體元件的方法包括：在基底上方形成熱傳遞層、在所述熱傳遞層上形成通道材料層、在所述通道材料層上形成介電層、將所述介電層圖案化以在所述介電層中形成開口、在所述開口中形成源極與汲極端子，以及在所述介電層上方形成閘極結構。
12、14、16’、16”:堆疊結構
16:堆疊
18:電晶體元件/結構
19:電晶體結構/堆疊結構
20、90A、90B:電晶體結構
90:電晶體元件/電晶體結構
100、300:基底
102:疊蓋層
103:隔離結構
104、104’、104”:熱傳遞層
104A:圖案化的熱傳遞層
106、106’、106”、306、306’、306”:通道材料層
106A:圖案化的通道材料層
108:光阻圖案
110、310:源極與汲極端子
112、112A:介電層
112A、112’、112”、309:閘介電層
120、320:閘極結構
130:層間介電(ILD)層
142、144:接觸窗
302:材料層
304、304’、304”:第一熱傳遞層
308、308’、308”:第二熱傳遞層
C1、C2:載體
CR:通道區/主動通道區/通道層
DR:元件區
I-I’、II-II’:剖面線
O:開口
S1:溝渠開口
S2:接觸窗開口
SF:條形鰭狀圖案
WP:寬橫條圖案
當結合附圖閱讀時，從以下詳細描述最好地理解本公開的各方面。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清楚起見，可以任意地增大或減小各種特徵的尺寸。
圖1至圖9是本公開一些實施例的半導體元件的製造方法中的各個階段的示意圖。
圖10及圖11是本公開一些實施例的半導體元件的示意性剖面圖。
圖12至圖18是本公開一些實施例的電晶體元件製作方法中的各個階段的示意性俯視圖及剖面圖。
圖19及圖20是本公開另一些實施例的半導體元件的示意性剖面圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下描述組件、值、操作、材料、佈 置等的具體實例以簡化本公開。當然，這些僅為實例且非旨在進行限制。其他組件、值、操作、材料、佈置等也在考慮之內。舉例來說，在以下說明中，在第二特徵上方或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開在各種實例中可重複使用參考編號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...下方」、「在...下面」、「下部的「、「在...上方」、「上部的」等空間相對性用語來描述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。裝置可另外取向(旋轉90°或處於其他取向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。
另外，為易於說明，本文中可使用例如「第一」、「第二」、「第三」、「第四」等用語來描述圖中所示相似或不同的元件或特徵，且可依據存在的次序或說明的上下文而互換地使用。
應理解，本公開的以下實施例提供可在各種各樣的特定上下文中實施的可應用概念。所述實施例旨在提供進一步的闡釋，但不用於限制本公開的範圍。本文中描述的具體實施例涉及包含一個或多個半導體元件的結構，且不旨在限制本公開的範圍。本公開的實施例描述形成有一個或多個半導體元件(例如， 電晶體)的結構的示例性製程以及由此製作的集成結構。本公開的某些實施例涉及包括半導體電晶體及其他元件的結構。基底和/或晶片中可包括一種或多種類型的積體電路或電子元件。半導體元件可形成在整塊(bulk)半導體基底或絕緣體上有矽/鍺(silicon/germanium-on-insulator)基底上。
圖1~9是本公開一些實施例的半導體元件製造方法中的各個階段的示意圖。圖1~7及圖9繪示所述結構的元件區DR的示意性剖面圖，而圖8繪示所述結構的示意性俯視圖。
請參照圖1，在一些實施例中，提供上有疊蓋層(overlay layer)102的基底100。如圖1所示，在一些實施例中，在基底100上元件區DR內形成疊蓋層102。應理解，基底100中可包括隔離結構103(圖8所示)，且可藉由隔離結構來界定元件區DR。出於例示的目的，圖1~7僅示出基底100的元件區DR的一部分。請參照圖1，在一些實施例中，基底100包括半導體基底。在一實施例中，基底100包括整塊半導體基底，例如晶體矽基底或經摻雜的半導體基底(例如，p型或n型半導體基底)。在一實施例中，基底100包括絕緣體上有矽基底或絕緣體上有鍺基底。在某些實施例中，依照設計要求，基底100包括一或多個摻雜區或各種類型的摻雜區。在一些實施例中，摻雜區摻有p型摻雜劑和/或n型摻雜劑。舉例來說，p型摻雜劑是硼或BF2，n型摻雜劑是磷或砷。在一些實施例中，基底100包括由以下製成的半導體基底：其他合適的元素半導體，例如鑽石或鍺；合適的化合物半導體，例如砷化鎵、碳化矽、砷化銦或磷化銦；或者合適的合金半導體，例如碳化矽鍺、磷化鎵砷或磷化鎵銦。在一些實施例中，基底100 包括藍寶石基底。在一些實施例中，基底100包括玻璃基底，例如氧化銦錫(ITO)基底。
在一些實施例中，疊蓋層102包括氮化矽層。在一些實施例中，疊蓋層102是選擇性的且可省略。在一些實施例中，圖8中的隔離結構103是溝渠隔離結構。在其他實施例中，隔離結構103包括矽的局部氧化(local oxidation of silicon，LOCOS)結構。在一些實施例中，隔離結構103的絕緣材料包括氧化矽、氮化矽、氮氧化矽、旋塗介電材料或低介電材料。在一實施例中，絕緣材料可藉由化學氣相沉積(CVD)(例如，高密度電漿化學氣相沉積(HDP-CVD)及次大氣壓CVD(SACVD))形成或藉由旋塗形成。
低維材料包括奈米粒子、一維(1D)材料(例如碳奈米管或奈米線)以及二維(2D)材料(例如，石墨烯、六方氮化硼(hexagonal boron nitride，h-BN)、黑磷及過渡金屬二硫化物(transition metal dichalcogenide，TMD))。在2D材料中，不同類型的2D材料可基於其等的特性分類為半導體2D材料(例如，2H TMD)、金屬2D材料(例如，1T TMD)及絕緣2D材料(例如，h-BN)。TMD具有化學式MX2，其中M是過渡金屬(例如，鉬(Mo)或鎢(W))，且X是硫族元素(例如，硫(S)、硒(Se)或碲(Te))。對於具有各種晶體結構的TMD，最常見的晶體結構是具有三角對稱的2H相，其導致半導體特性(例如，MoS2、WS2、MoSe2或WSe2)。TMD的另一可能的晶體結構是1T相，其導致金屬特性(例如，WTe2)。
TMD塊狀晶體是由藉由凡得瓦力彼此結合的單層形成。TMD單層具有直接帶隙，且可用於電子元件(例如，TMD系 場效應電晶體(TMD-based field-effect transistor，TMD-FET))中。
請參照圖2，提供熱傳遞層104。在一些實施例中，由載體C1承載熱傳遞層104，且將載體C1及熱傳遞層104移動到基底100上方的位置。在一個實施例中，將熱傳遞層104放置在元件區DR內的預定位置上。在一些實施例中，將熱傳遞層104設置在基底100上方，從而覆蓋基底100的整個元件區DR。在一些實施例中，熱傳遞層104具有圖案而設置在基底100上方，覆蓋基底100的元件區DR的一部分。形成熱傳遞層104包括化學氣相沉積(CVD)、基於溶液的化學合成和/或機械或液體剝離的方法。在一些實施例中，熱傳遞層104可由具有約30W/m/K以上的熱導率的材料製成。在一些實施例中，熱傳遞層104可由具有約200~400W/m/K的熱導率的材料製成。在一些實施例中，熱傳遞層104的材料包括絕緣2D材料。在一些實施例中，熱傳遞層104的材料包括氮化硼。舉例來說，氮化硼可為非晶氮化硼、六方氮化硼(h-BN)或立方氮化硼(cubic boron nitride，c-BN)。舉例來說，形成熱傳遞層104包括在金屬或銅合金箔上藉由CVD形成h-BN單層且然後將其轉移到載體上。在一些實施例中，熱傳遞層104的材料包括氮化鋁(AlN)。在一些實施例中，熱傳遞層104的材料包括氧化鎂(MgO)或氮化矽。
請參照圖3，將熱傳遞層104轉移到基底100上並設置在疊蓋層102上。在一些實施例中，熱傳遞層104具有約0.3nm至約10nm的厚度。在一個實施例中，熱傳遞層104包括多層h-BN。隨後，通道材料層106由載體C2提供並承載。將載體C2及通道材料層106移動到基底100上方的位置。在一個實施例中， 將通道材料層106放置在熱傳遞層104上元件區DR內的預定位置處。形成通道材料層106包括脈衝鐳射沉積(pulse lase deposition，PLD)、CVD、電漿增強型原子層沉積(plasma-enhanced atomic layer deposition，PEALD)、基於溶液的化學合成和/或機械或液體剝離的方法。在一些實施例中，通道材料層106的材料包括半導體2D材料。在一些實施例中，通道材料層106的材料包括具有化學式MX2的過渡金屬二硫化物(TMD)，其中M是鉬(Mo)或鎢(W)，且X是硫(S)、硒(Se)或碲(Te)。在一些實施例中，通道材料層106的材料包括MoS2、WS2或WSe2。舉例來說，形成通道材料層106包括藉由CVD選擇性地形成TMD(例如MoS2、WS2或WSe2的2H相)的單層，且然後轉移到載體上。在一些實施例中，通道材料層106包括碳奈米管或奈米帶(nanoribbon)。
請參照圖4，在一些實施例中，將通道材料層106轉移到基底100上，且設置在熱傳遞層104上。在一些實施例中，通道材料層106的厚度為約0.3nm至約5nm，或者約0.3nm至約1nm。在一個實施例中，通道材料層106包括一個或幾個MoS2的原子層。在一些實施例中，藉由不同的載體C1及C2各別地轉移熱傳遞層104及通道材料層106，而將熱傳遞層104及通道材料層106依序放置在疊蓋層102上。在一些其他實施例中，將熱傳遞層104及通道材料層106轉移並層壓為位於一個載體上的堆疊，然後將所述堆疊放置在基底100上的疊蓋層102上。
作為另外一種選擇，在一些實施例中，可藉由生長製程在基底100上方形成熱傳遞層104或通道材料層106或熱傳遞層104及通道材料層106二者。利用圖案化的成核晶種(nucleation seed)形成TMD的生長製程是很好控制的製程，且可在原位置(在相同位置)進行所述形成。在一些實施例中，生長製程包括CVD製程。CVD製程可包括藉由例如電子迴旋共振CVD(ECR-CVD)、微波電漿CVD、電漿增強型CVD(PECVD)、低壓CVD(LPCVD)、熱CVD或熱絲CVD(hot filament CVD)進行的製程。在其他實施例中，生長製程是物理氣相沉積(PVD)製程。與轉移形成法相比，所述生長製程非常適用于高密度或細節距的積體電路系統。
在一些實施例中，在基底100上方設置通道材料層106而覆蓋基底100的整個元件區DR。在一實施例中，藉由微影及蝕刻技術將熱傳遞層104及通道材料層106圖案化，以使其具有實質上相同的圖案。在一些實施例中，通道材料層106具有圖案且設置在基底100上方，覆蓋基底100的元件區DR的一部分。在一個實施例中，熱傳遞層104的圖案與通道材料層106的圖案實質上相同。在一個實施例中，熱傳遞層104的圖案的跨度大於通道材料層106的圖案的跨度。
如上所述，在一些實施例中，熱傳遞層104及直接設置在熱傳遞層104上的通道材料層106形成堆疊膜，且下方的熱傳遞層104有助於增強元件的散熱。在一些實施例中，由於通道材料層106可包含半導體2D材料，且熱傳遞層可包含高熱導率的2D材料，因此材料相容性使得通道材料層106與熱傳遞層104之間的介面是原子平滑介面，且沒有太多表面散射。
在一些實施例中，跳過疊蓋層102並將熱傳遞層104直接設置在基底100的表面上，其中通道材料層106堆疊在熱傳遞層104上方，如圖8所示。
請參照圖4，在提供通道材料層106並將其設置在熱傳遞層104上之後，在通道材料層106上及基底100上方形成具有開口O的光阻圖案108。形成光阻圖案108的步驟包括：藉由CVD或塗覆在基底100上方形成光阻層(未示出)，以及藉由曝光及顯影對光阻層進行圖案化，以形成具有開口O的光阻圖案108。舉例來說，光阻圖案的開口O形成有界定之後形成的源極區與汲極區的輪廓或形狀，並形成在與之後形成的源極區與汲極區對應的位置。在一些實施例中，光阻圖案108覆蓋通道材料層106，其中開口O暴露出部分的通道材料層106。
請參照圖5，使用光阻圖案108作為罩幕，進行蝕刻製程以移除部分的通道材料層106及下方的部分的熱傳遞層104，以形成圖案化的通道材料層106A及圖案化的熱傳遞層104A。在一些實施例中，藉由蝕刻製程，移除通道材料層106的被開口O暴露出的部分及直接位於下方的熱傳遞層104的部分，直到暴露出疊蓋層102，而在圖案化的通道材料層106A及圖案化的熱傳遞層104A中形成暴露出疊蓋層102的溝渠開口S1。
在一些實施例中，蝕刻製程包括進行一個或多個非等向性蝕刻製程、等向性蝕刻製程或其組合。在一些實施例中，蝕刻製程可包括進行反應性離子蝕刻製程或原子層蝕刻製程。在一些實施例中，蝕刻製程可包括進行反應性氣體輔助蝕刻(reactive gas-assisted etching)製程或金屬輔助化學蝕刻(metal-assisted chemical etching)製程。在一些實施例中，蝕刻製程可包括進行鐳射蝕刻製程和/或熱退火製程。
在一些實施例中，使用光阻圖案108作為罩幕，進行蝕 刻製程以移除通道材料層106的被開口O暴露出的部分，而不移除下方的熱傳遞層104。
請參照圖6，在溝渠開口S1中疊蓋層102上形成源極與汲極端子110。在一些實施例中，在光阻圖案108保留在圖案化的通道材料層106A上的情況下形成溝渠開口S1之後，在溝渠開口S1內形成源極與汲極端子110而填充溝渠開口S1。在形成源極與汲極端子110之後，移除光阻圖案108。藉由形成源極與汲極端子110，圖案化的通道材料層106A的位於源極與汲極端子110之間的區域可用作通道區CR。另一方面，圖案化的通道材料層106A的位於源極與汲極端子110外部的部分是電浮置的而無功能。
形成源極與汲極端子110的步驟包括：在圖案化的通道材料層106A上及溝渠開口S1中形成金屬材料(未示出)，其填滿溝渠開口S1而形成金屬源極與汲極端子110。舉例來說，在形成金屬材料之前，可形成覆蓋溝渠開口S1的側壁及底部的選擇性的晶種/襯墊材料層(未示出)。在一些實施例中，金屬材料包括例如選自鈦(Ti)、鉻(Cr)、鎢(W)、鈧(Sc)、鈮(Nb)、鎳(Ni)、鈀(Pd)、鉑(Pt)、銀(Ag)、金(Au)、鋁(Al)、釕(Ru)、鉬(Mo)、鉭(Ta)、其合金及其氮化物中的一種或多種材料。在一些實施例中，金屬材料包括鈦(Ti)、鉻(Cr)、鎢(W)、鈧(Sc)、鈮(Nb)、鎳(Ni)、鈀(Pd)、鉑(Pt)、銀(Ag)、金(Au)、鋁(Al)或其組合。在一些實施例中，金屬材料藉由CVD(例如，金屬有機CVD)或PVD(例如，熱蒸鍍)形成。在一些實施例中，形成金屬材料可包括進行鍍覆製程(例如，電化學鍍覆(electrochemical plating，ECP))。在一些實施例中，金屬材料包 括藉由金屬有機CVD製程形成的金、鈀或鈦。
在一些實施例中，可藉由進行平坦化製程、蝕刻製程或其他合適的製程來移除額外的晶種/襯墊材料及額外的金屬材料。在一些實施例中，平坦化製程可包括進行化學機械研磨(chemical mechanical polishing，CMP)製程。
如上所述，在一些實施例中，熱傳遞層包括在結構中，且熱傳遞層包含高熱導率的2D材料。位於基底與通道層之間並具有高熱導率的熱傳遞層(或散熱材料)增強元件的散熱能力而改善元件性能。另外，當穿透過通道層的源極與汲極端子110直接著落在熱傳遞層上時，可實現更好的散熱，且在操作期間產生的熱可藉由位於源極與汲極端子下方的熱傳遞層散發。
請參照圖7，在圖案化的通道材料層106A以及源極與汲極端子110上形成介電層112。在一些實施例中，介電層112共形地覆蓋元件區DR內的圖案化的通道材料層106A以及源極與汲極端子110。在一些實施例中，介電層112的材料包括氧化物材料，例如氧化鉿(例如，HfO2)、氧化鋁(例如，Al2O3)或氧化鋯(例如，ZrO2)或其他合適的高介電材料。應注意，高介電材料一般來說是介電常數大於3.9或大於約10、或大於約12、或甚至大於約16的介電材料。舉例來說，高介電材料可包括金屬氧化物，例如ZrO2、Gd2O3、HfO2、BaTiO3、Al2O3、LaO2、TiO2、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO或其組合。在一些實施例中，介電層112的材料包括六方氮化硼(h-BN)。舉例來說，介電層112可藉由CVD(例如，高密度電漿化學氣相沉積(HDP-CVD)、次大氣壓CVD(SACVD)或原子 層沉積(ALD))形成。在一些實施例中，介電層112的厚度介於約0.5nm至約15nm之間。
請參照圖7、8，在形成介電層112之後，在介電層112上源極與汲極端子110之間形成閘極結構120。在一些實施例中，閘極結構120形成在圖案化的通道材料層106A的主動通道區CR上方。在一些實施例中，在形成閘極結構120之後，移除位於閘極結構120外的介電層112。閘極結構120下方的剩餘介電層112A用作閘介電層。在一些實施例中，如圖8所示，在由隔離結構103界定的元件區內，圖案化的熱傳遞層104A及圖案化的通道材料層106A各自被形成為在X方向上延伸的條形，而源極與汲極端子110以及閘極結構120被形成為沿與X方向實質上垂直的Y方向延伸的平行條形。從圖8的俯視圖來看，源極與汲極端子110以及閘極結構120與圖案化的熱傳遞層104A及圖案化的通道材料層106A的條狀圖案個別地相交並覆蓋所述條狀圖案。應理解，基於元件的設計要求，閘極結構可被分離/切割成不同的部分。在一些實施例中，可藉由以下方式形成閘極結構120：毯覆式地形成閘極材料層(未示出)且然後將其圖案化成條狀的閘極結構。在一些實施例中，閘極結構120的厚度介於約1nm至約30nm之間。
在一些實施例中，閘極結構120的材料包括金屬或金屬合金或金屬氮化物。舉例來說，在一些實施例中，閘極結構120的材料包括Ti、Pt、Pd、Au、W、Ag、Ni、Al、TiN、氮化鉭(TaN)、氮化鎢(WN)或其組合。此外，閘極結構可進一步包括襯墊層、介面層、功函數層或其組合。在一些替代性實施例中，在閘極結構120與通道材料層106A之間還可包括晶種層、阻障層、黏合層 或其組合。在一些實施例中，閘極結構120藉由CVD(例如，MOCVD)或PVD(例如，熱蒸鍍)形成。在一些實施例中，閘極結構120之形成可包括進行鍍覆製程(例如，ECP)。
請參照圖9，在基底100上方毯覆式地形成層間介電(ILD)層130，覆蓋圖案化的通道材料層106A及介電層112A。在一些實施例中，ILD層130覆蓋閘極結構120及源極與汲極端子110。在一些實施例中，ILD層130的材料包括氧化矽、氮化矽或一種或多種低介電材料。低介電材料的實例包括磷矽酸鹽玻璃(PSG)及硼磷矽酸鹽玻璃(BPSG)等矽酸鹽玻璃、BLACK DIAMOND®、SILK®、氫倍半矽氧烷(HSQ)、氟化氧化矽(SiOF)、非晶形氟化碳、聚對二甲苯、雙苯並環丁烯(BCB)、摻氟聚對二甲苯醚(FLARE)或其組合。應理解，ILD層130可包括一或多種介電材料或者一或多個介電層。在一些實施例中，藉由可流動CVD(flowable CVD，FCVD)、PECVD、HDPCVD、SACVD、旋塗或其他合適的方法將ILD層130形成為合適的厚度。舉例來說，ILD材料層(未示出)可藉由PECVD形成，且可進行蝕刻或研磨製程以減小ILD材料層的厚度，直到形成ILD層130的期望厚度。
請參照圖9，在形成ILD層130之後，形成接觸窗142及144而完成電晶體元件90(例如，FET元件)。在一些實施例中，接觸窗142在ILD層130中形成在源極與汲極端子110正上方的位置，且接觸窗144(僅示出一個)在ILD層130中形成在閘極結構120正上方的位置。在一些實施例中，接觸窗142和144分別直接接觸源極與汲極端子110和閘極結構120而分別電性連接到源極與汲極端子110和閘極結構120。
在一些實施例中，形成接觸窗142及144的步驟包括：在ILD層130上方形成圖案化罩幕層(未示出)，然後使用圖案化罩幕層作為罩幕對ILD層進行乾式蝕刻，以形成暴露出源極與汲極端子110以及閘極結構120的接觸窗開口S2。如圖9所示，接觸窗開口S2被示出為具有傾斜的側壁。應理解，如果可行的話，接觸窗開口可形成有實質上垂直的側壁，且接觸窗開口S2的數目僅是示例性的，而不是為了限制本公開的範圍。在一些實施例中，ILD層130中可進一步包括蝕刻中止層(未示出)，用於幫助形成接觸窗開口。此後，沉積金屬材料並將金屬材料填充到接觸窗開口中，以形成接觸窗142及144。金屬材料包括例如Al、銅(Cu)、W、鈷(Co)、其合金或其氮化物。在一個實施例中，藉由進行CVD製程或PVD製程來形成金屬材料。選擇性地，可藉由進行平坦化製程、蝕刻製程或其他合適的製程來移除多餘的金屬材料。在一些實施例中，平坦化製程可包括進行CMP製程。如圖9所示，ILD層130的頂面與接觸窗142及144的頂面實質上齊平且平坦。
請參照圖9，電晶體元件90的結構包括設置在基底100上的疊蓋層102、設置在疊蓋層102上的圖案化的熱傳遞層104A及圖案化的通道材料層106A。在一些實施例中，電晶體元件90的結構更包括：設置在圖案化的通道材料層106A上的閘極結構120及閘介電層112A，以及設置在疊蓋層102上的源極與汲極端子110。在一些實施例中，位於源極與汲極端子110之間的通道材料層106A用作電晶體的通道區CR(通道層)，且源極與汲極端子110與電晶體的通道區CR(通道層)電性連接(例如，邊緣接觸(edge-contacted))。在一些實施例中，在電晶體元件90中，夾在 閘極結構120與通道材料層106A之間的閘介電層112A與通道區CR接觸，但與源極與汲極端子110間隔開。在一些實施例中，電晶體結構90更包括分別和源極與汲極端子110及閘極結構120接觸的接觸窗142及144。在一些實施例中，電晶體結構90是頂閘(top-gated)電晶體結構。
在例示的實施例中，所描述的方法及結構可形成為與目前的半導體製程相容。在示例性實施例中，所描述的方法及結構是在前段(FEOL)製程期間形成的。在一實施例中，電晶體元件90是邏輯元件。在一些實施例中，通道材料層106的材料包括TMD，且電晶體元件90是TMD系場效應電晶體(TMD-FET)。
電晶體元件90的所示結構可為積體電路的一部分。在一些實施例中，所示結構可包括主動元件(例如，薄膜電晶體、高電壓電晶體)、被動元件(例如，電阻器、電容器、電感器、熔絲和/或其他合適的元件)。在一些實施例中，可在圖1~9所示的製程步驟之前、期間及之後提供附加步驟，且對於所述方法的附加實施例可替換或消除上述步驟中的一些步驟。
圖10及圖11是示出根據本公開一些實施例的半導體元件的示意性剖面圖。圖10及圖11所示的示例性結構可在如圖1~9所示的前面實施例中描述的製程步驟之後製作而成，且可使用如前面實施例中所述的可使用的類似材料。然而，應理解，可使用任何其他相容的製程步驟或方法或任何其他合適材料，且可進行可理解的修改或調整以形成本公開的示例性結構。
請參照圖10，電晶體結構90A包括直接設置在基底100上的堆疊結構12，且堆疊結構12包括從底部到頂部依序堆疊的熱 傳遞層104’、通道材料層106’及閘介電層112’。在一些實施例中，電晶體結構90A包括設置在熱傳遞層104’上並穿透過通道材料層106’及閘介電層112’的源極與汲極端子110。在一些實施例中，位於源極與汲極端子110之間的通道材料層106’用作電晶體的通道區CR(通道層)，且源極與汲極端子110與通道區電連接。換句話說，源極與汲極端子110與電晶體的通道區CR(通道層)邊緣接觸。在一些實施例中，電晶體結構90A包括位於堆疊結構12的頂部並與閘介電層112’接觸的閘極結構120。在一些實施例中，電晶體結構90A包括分別與源極與汲極端子110、閘極結構120接觸的接觸窗142、144。在一些實施例中，電晶體結構90A是頂閘電晶體結構。
請參照圖11，示出類似於電晶體結構90A的電晶體結構90B。電晶體結構90B包括直接設置在基底100上的堆疊結構14，且堆疊結構14包括從底部到頂部依序堆疊的熱傳遞層104”、通道材料層106”及閘介電層112”。在一些實施例中，電晶體結構90B包括直接設置在通道材料層106”上並穿透過閘介電層112”的源極與汲極端子110。在一些實施例中，位於源極與汲極端子110之間的通道材料層106”用作電晶體的通道區CR(通道層)，且源極與汲極端子110與通道區CR電性連接(例如，頂部接觸)。在一些實施例中，電晶體結構90B包括位於堆疊結構14的頂部上與閘介電層112”接觸的閘極結構120。在一些實施例中，電晶體結構90B更包括分別與源極與汲極端子110、閘極結構120接觸的接觸窗142、144。
如上所述，藉由具有高熱導率的熱傳遞層，將熱傳遞層 104’或104”直接佈置在基底100上及基底100與通道層CR之間進一步增強了元件的散熱能力而改善元件性能。另外，當源極與汲極端子110與通道層CR邊緣接觸且直接著落在熱傳遞層104’上時，可實現更好的散熱，且在操作期間產生的熱量可藉由位於源極與汲極端子下方的熱傳遞層散發。此外，由於源極與汲極端子110與通道層CR邊緣接觸，因此實現清楚的費米能級去釘紮效應(Fermi level de-pinning effect)，而提高元件的電流注入效率。
圖12至圖18是本公開一些實施例的電晶體元件製造方法中的各個階段的示意性俯視圖及剖面圖。下面將詳細描述根據一些實施例的FET元件製程。
圖12是本公開一些實施例的FET製造方法中的一個階段的示意性俯視圖。請參照圖12，提供基底300，且在基底300上形成材料層302。在一些實施例中，基底300類似前面實施例描述的基底100，且出於例示的目的，僅示出基底300的元件區DR的一部分。在一些實施例中，材料層302之形成包括：藉由CVD在基底300上方形成絕緣材料(未示出)，以及藉由一個或多個蝕刻製程將絕緣材料圖案化成為材料層302，而部分地暴露出下方的基底300。在一些實施例中，材料層302包含絕緣材料，例如氧化矽、氮氧化矽或氮化矽。在一些實施例中，材料層302藉由化學氣相沉積(CVD)(例如，電漿增強型CVD(PECVD)或低壓CVD(LPCVD)或原子層沉積(ALD))形成。在一些實施例中，材料層302包括在X方向上延伸的條形鰭狀圖案SF，且鰭狀圖案從基底300的表面(在厚度方向上)豎直突出。如圖12所示，條形鰭狀圖案SF具有一個條形鰭，但是本公開中兩個或更多個條形鰭是 可能的，且圖案的數目、幾何形狀及佈置不限於本公開的實施例。
圖13是本公開一些實施例的FET元件製造方法中的一個階段的示意性俯視圖。圖14及圖15示出圖13所示結構分別沿剖面線I-I’及II-II’的示意性剖面圖。請參照圖13~15，在基底300及材料層302上依序形成第一熱傳遞層304、通道材料層306及第二熱傳遞層308。在一些實施例中，如圖15中所示，第一熱傳遞層304、通道材料層306及第二熱傳遞層308依次堆疊為堆疊16。從圖13的俯視圖來看，堆疊16被形成為具有在X方向上延伸的寬橫條圖案WP，從而完全覆蓋下方的條形鰭狀圖案SF，且寬橫條圖案WP具有比條形鰭狀圖案SF的寬度更寬的寬度(在Y方向上)。如圖14中所示，沿材料層302的條形鰭狀圖案SF的輪廓形成通道材料層306，且三維結構(條形鰭狀圖案SF)的存在可增加有效通道寬度，這有利於元件性能且節省主動區面積而獲得更高的元件密度。
在一些實施例中，第一熱傳遞層304或第二熱傳遞層308由熱導率約為30W/m/K以上的材料製成。在一些實施例中，第一熱傳遞層304或第二熱傳遞層308由導熱率約為200~400W/m/K的材料製成。在一些實施例中，第一熱傳遞層304的材料包括絕緣2D材料。在一些實施例中，第一熱傳遞層304的材料包括氮化硼。舉例來說，氮化硼可為非晶氮化硼、六方氮化硼(h-BN)或立方氮化硼(c-BN)。在一些實施例中，第二熱傳遞層308的材料包括絕緣2D材料。在一些實施例中，第二熱傳遞層308的材料包括氮化硼，例如六方氮化硼(h-BN)或立方氮化硼(c-BN)。在一些實施例中，第二熱傳遞層308的材料與第一熱傳遞層304的 材料實質上相同。在一些實施例中，第二熱傳遞層308的材料不同於第一熱傳遞層304的材料。在一些實施例中，第二熱傳遞層308的材料的熱導率低於第一熱傳遞層304的材料的熱導率。在一些實施例中，第二熱傳遞層308的材料包括氮化鋁(AlN)。在一些實施例中，第二熱傳遞層308的材料包括氧化鎂(MgO)或氮化矽。
在一些實施例中，通道材料層306的材料包括半導體2D材料。在一些實施例中，通道材料層306的材料包括具有化學式MX2的過渡金屬二硫化物(TMD)，其中M是鉬(Mo)或鎢(W)，且X是硫(S)、硒(Se)或碲(Te)。在一些實施例中，通道材料層306的材料包括MoS2、WS2或WSe2。在一些實施例中，通道材料層306包括碳奈米管或奈米帶。
舉例來說，形成堆疊16的步驟包括各別地藉由CVD形成第一熱傳遞層304、通道材料層306及第二熱傳遞層308，並將第一熱傳遞層304、通道材料層306及第二熱傳遞層308轉移到基底300上，而覆蓋材料層302的條形鰭狀圖案SF。在一些實施例中，藉由不同的生長製程，第一熱傳遞層304、通道材料層306及第二熱傳遞層308可局部地且直接地在基底300上以及在材料層302的條形鰭狀圖案SF上方外延生長。在一些實施例中，如圖14中所示，由第一熱傳遞層304、通道材料層306及第二熱傳遞層308形成的堆疊16覆蓋條形鰭狀圖案SF的側壁及頂面，並覆蓋基底300的一部分。
在一些實施例中，當第一熱傳遞層304及第二熱傳遞層308包含絕緣2D材料且通道材料層306包含半導體2D材料時， 由於材料的相容性，通道材料層306與第一熱傳遞層304之間以及通道材料層306與第二熱傳遞層308之間的介面是原子級平滑介面，且沒有太多表面散射。在一些實施例中，當第一熱傳遞層304包含絕緣2D材料且通道材料層306包含半導體2D材料時，通道材料層306與第一熱傳遞層304之間的平滑介面有助於將表面散射最小化。
圖16是本公開一些實施例的FET元件製造方法中的一個階段的示意性俯視圖。圖17及圖18示出圖16所示結構分別沿剖面線I-I’及II-II’的示意性剖面圖。請參照圖16~18，在通道材料層306上形成穿透過第二熱傳遞層308的源極與汲極端子310。從圖16的俯視圖來看，源極與汲極端子310被形成為在Y方向上延伸並與堆疊16相交的平行橫條圖案，且源極與汲極端子310佈置在堆疊16的寬橫條圖案WP的兩端附近。隨後，在第二熱傳遞層308上源極與汲極端子310之間形成閘極結構320。在一個實施例中，第二熱傳遞層308可用作閘介電層。從圖16的俯視圖來看，閘極結構320被形成為在Y方向上延伸並與堆疊16相交的橫條圖案，且閘極結構320佈置在源極與汲極端子310之間並與源極與汲極端子310間隔開。用於形成源極與汲極端子以及閘極結構的形成方法及材料可類似於前面實施例中描述的形成方法及材料，此處不再重複細節。
請參照圖18，在形成閘極結構320之後，在包括電晶體元件18的結構上方形成一或多個ILD層及接觸窗。應理解，與前面實施例中描述的類似的元件、材料及形成方法適用於結構18。電晶體元件18的所示結構可為積體電路的一部分。在一些實施例 中，所示結構可包括主動元件(例如，薄膜電晶體、高電壓電晶體)、被動元件(例如，電阻器、電容器、電感器、熔絲和/或其他合適的元件)。在一些實施例中，可在圖12~18所示的製程步驟之前、期間及之後提供附加步驟，且對於所述方法的附加實施例可替換或消除所述步驟中的一些步驟。
儘管所述方法的步驟被示出並描述為一系列動作或事件，但是應理解，這些動作或事件的所示次序不應被解釋為限制性含義。另外，並非所有示出的製程或步驟均為實施本公開的一個或多個實施例所必需的。
圖19及圖20是本公開一些實施例的半導體元件的示意性剖面圖。圖19及圖20所示的示例性結構可在如圖1~9或圖12~18所示的前面實施例中描述的製程步驟之後製作而成，且可使用如前面實施例所述的可使用的類似材料。然而，應理解，可使用任何其他相容的製程步驟或方法或任何其他合適的材料，且可進行可理解的修改或調整以形成本公開的示例性結構。
請參照圖19，電晶體結構19包括：直接設置在基底300上的材料層302，以及設置在材料層302的條形鰭狀圖案SF上及上方的堆疊結構16’。在一些實施例中，堆疊結構16’包括從底到頂依序堆疊的第一熱傳遞層304’、通道材料層306’及第二熱傳遞層308’。在一些實施例中，電晶體結構19更包括設置在基底300上穿透過第二熱傳遞層308’、通道材料層306’及第一熱傳遞層304’的源極與汲極端子310。在一些實施例中，位於源極與汲極端子310之間的通道材料層306’用作電晶體的通道區CR(通道層)，且源極與汲極端子310與通道區電性連接。換句話說，源極與汲 極端子310與電晶體的通道區CR(通道層)邊緣接觸。在一些實施例中，電晶體結構19更包括位於堆疊結構16’的頂部上與第二熱傳遞層308’接觸的閘極結構320。在一些實施例中，電晶體結構19是頂閘電晶體結構。
請參照圖20，其繪示類似電晶體結構19的電晶體結構20，包括直接設置在基底300上的材料層302及直接設置在材料層302的條形鰭狀圖案SF上及上方的堆疊結構16”。在一些實施例中，堆疊結構16”包括從底到頂依序堆疊的第一熱傳遞層304”、通道材料層306”、第二熱傳遞層308”及閘介電層309。在一些實施例中，電晶體結構20包括直接設置在第一熱傳遞層304”上穿透過閘介電層309、第二熱傳遞層308”及通道材料層306”的源極與汲極端子310。在一些實施例中，位於源極與汲極端子310之間的通道材料層306”用作電晶體的通道區CR(通道層)，且源極與汲極端子310與通道區CR電連接(例如，側接觸或邊緣接觸)。在一些實施例中，電晶體結構20更包括位於堆疊結構16”的頂部上與閘介電層309接觸的閘極結構320。在一實施例中，可跳過第二熱傳遞層308”並使閘介電層309直接位於通道材料層306”上。
如上所述，藉由具有高導熱率的熱傳遞層，將熱傳遞層設置在基底與通道層CR之間可進一步增強元件的散熱能力而改善元件性能。另外，當源極與汲極端子310與通道層CR邊緣接觸且直接著落在熱傳遞層上時，可實現更好的散熱，且在操作期間產生的熱量可藉由位於源極與汲極端子下方的熱傳遞層散發。
在示例性實施例中，在通道材料層下面且在通道層與源極與汲極端子之間存在一或多個熱傳遞層，可以為源/汲極端子及 元件帶來更高的散熱效率。因此，半導體元件的性能得以提高。
在本公開的一些實施例中，描述一種半導體元件。所述半導體元件包括設置在基底上方的第一熱傳遞層、通道材料層、閘極結構，以及源極與汲極端子。所述通道材料層具有第一表面及與所述第一表面相對的第二表面，且設置在所述第一熱傳遞層上，其中所述第一表面與所述第一熱傳遞層接觸。所述閘極結構設置在通道材料層上方。所述源極與汲極端子與所述通道材料層接觸，且位於閘極結構的相對的兩側。在一些實施例中，所述源極與汲極端子位於第一熱傳遞層上且穿透通道材料層；在這些實施例中的部分實施例中，所述半導體元件更包括第二熱傳遞層，其設置在所述通道材料層上，且與所述通道材料層的第二表面接觸，其中所述源極與汲極端子穿透第二熱傳遞層及通道材料層。在另一些實施例中，源極與汲極端子直接位於通道材料層上；在這些實施例中的部分實施例中，所述半導體元件更包括第二熱傳遞層，其設置在通道材料層上，且與通道材料層的第二表面接觸，其中所述源極與汲極端子穿透第二熱傳遞層。在一些實施例中，所述半導體元件更包括設置在第一熱傳遞層與基底之間的材料層，其中所述材料層具有鰭狀圖案，且第一熱傳遞層及通道材料層覆蓋所述鰭狀圖案的側壁及頂面。在一些實施例中，通道材料層的材料包括低維材料，且第一熱傳遞層的材料包括二維材料。在另一些實施例中，通道材料層的材料包括半導體二維材料，且第一熱傳遞層的材料包括絕緣二維材料。在一些實施例中，所述半導體元件更包括位於閘極結構與通道材料層之間的閘介電層。
在本公開的一些實施例中，描述一種半導體元件。所述 半導體元件包括熱傳遞層、通道層、閘極結構、閘介電層，以及源極與汲極。所述熱傳遞層包含氮化硼。所述通道層設置在所述熱傳遞層上，且包含低維材料。閘極結構設置在所述通道層上方，且閘介電層設置在閘極結構與通道層之間。所述源極與汲極設置在所述閘極結構旁邊，並接觸所述通道層。在一些實施例中，通道層的低維材料包括表示為MX2的過渡金屬二硫化物(TMD)，其中M是鉬或鎢，且X是硫、硒或碲；在這些實施例中的部分實施例中，通道層的低維材料包括MoS2、WS2或WSe2。在一些實施例中，所述半導體元件更包括附加熱傳遞層，所述附加熱傳遞層設置在所述通道層上且在閘介電層與所述通道層之間，其中接觸所述通道層的所述源極與汲極設置在所述通道層上，且穿透附加熱傳遞層。在另一些實施例中，所述半導體元件更包括附加熱傳遞層，其設置在所述通道層上且在閘介電層與所述通道層之間，其中接觸所述通道層的所述源極與汲極設置在所述熱傳遞層上，且穿透附加熱傳遞層及通道層。在一些實施例中，接觸所述通道層的所述源極與汲極設置在所述熱傳遞層上且穿透所述通道層。在一些實施例中，所述半導體元件更包括設置在所述熱傳遞層及通道層下方的材料層，其中所述材料層具有鰭狀圖案，且所述熱傳遞層及所述通道層覆蓋所述鰭狀圖案的側壁及頂面。
在本公開的一些實施例中，描述一種形成半導體元件的方法。在基底上方形成熱傳遞層。在所述熱傳遞層上形成通道材料層。在所述通道材料層上形成介電層。將所述介電層圖案化以在所述介電層中形成開口。在所述開口中形成源極與汲極端子。在所述介電層上方形成閘極結構。在一些實施例中，形成所述熱 傳遞層包括進行化學氣相沉積製程以形成多層氮化硼。在一些實施例中，形成所述通道材料層包括進行化學氣相沉積製程，選擇性地形成選自MoS2、WS2或WSe2的過渡金屬二硫化物的至少一個單層。在一些實施例中，形成在所述開口中的所述源極與汲極端子與所述通道材料層直接接觸。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，其可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
90:電晶體元件/電晶體結構
100:基底
102:疊蓋層
104A:圖案化的熱傳遞層
106A:圖案化的通道材料層
110:源極與汲極端子
112A:閘介電層
120:閘極結構
130:層間介電(ILD)層
142、144:接觸窗
CR:通道區/主動通道區/通道層
S2:接觸窗開口

Claims (10)

  1. 一種半導體元件，包括：第一熱傳遞層，設置在基底上方；通道材料層，具有第一表面及與所述第一表面相對的第二表面，其中所述通道材料層設置在所述第一熱傳遞層上，所述第一表面與所述第一熱傳遞層接觸；閘極結構，設置在所述通道材料層上方；以及源極與汲極端子，與所述通道材料層接觸，且位於所述閘極結構的相對的兩側處。
  2. 如請求項1所述的半導體元件，其中所述源極與汲極端子位於所述第一熱傳遞層上，且穿透過所述通道材料層。
  3. 如請求項2所述的半導體元件，其更包括第二熱傳遞層，所述第二熱傳遞層設置在所述通道材料層上，且與所述通道材料層的所述第二表面接觸，其中所述源極與汲極端子穿透過所述第二熱傳遞層及所述通道材料層。
  4. 如請求項1所述的半導體元件，其中所述源極與汲極端子直接位於所述通道材料層上。
  5. 如請求項4所述的半導體元件，其更包括第二熱傳遞層，所述第二熱傳遞層設置在所述通道材料層上，且與所述通道材料層的所述第二表面接觸，其中所述源極與汲極端子穿透過所述第二熱傳遞層。
  6. 一種半導體元件，包括：熱傳遞層，所述熱傳遞層的材料包含氮化硼； 通道層，設置在所述熱傳遞層上，所述通道層的材料包含低維材料；閘極結構，設置在所述通道層上方；閘介電層，設置在所述閘極結構與所述通道層之間；以及源極與汲極，設置在所述閘極結構旁邊，且接觸所述通道層。
  7. 如請求項6所述的半導體元件，其中所述通道層的所述低維材料包括表示為MX2的過渡金屬二硫化物，其中M是鉬或鎢，且X是硫、硒或碲。
  8. 如請求項7所述的半導體元件，其中所述通道層的所述低維材料包括MoS2、WS2或WSe2。
  9. 一種製造半導體元件的方法，包括：在基底上方形成熱傳遞層；在所述熱傳遞層上形成通道材料層；在所述通道材料層上形成介電層；將所述介電層圖案化以在所述介電層中形成開口；在所述開口中形成源極與汲極端子；以及在所述介電層上方形成閘極結構。
  10. 如請求項9所述的製造半導體元件的方法，其中形成所述熱傳遞層包括進行化學氣相沉積製程以形成多層氮化硼。
TW110130016A 2021-03-05 2021-08-13 半導體元件及其製造方法 TWI832080B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163156932P 2021-03-05 2021-03-05
US63/156,932 2021-03-05
US17/351,244 US11749718B2 (en) 2021-03-05 2021-06-18 Semiconductor device and manufacturing method thereof
US17/351,244 2021-06-18

Publications (2)

Publication Number Publication Date
TW202236528A TW202236528A (zh) 2022-09-16
TWI832080B true TWI832080B (zh) 2024-02-11

Family

ID=82026635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130016A TWI832080B (zh) 2021-03-05 2021-08-13 半導體元件及其製造方法

Country Status (6)

Country Link
US (2) US11749718B2 (zh)
JP (1) JP7386279B2 (zh)
KR (1) KR20220125699A (zh)
CN (1) CN114664760A (zh)
DE (1) DE102021116987A1 (zh)
TW (1) TWI832080B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190103486A1 (en) * 2016-07-02 2019-04-04 Intel Corporation Germanium transistor structure with underlap tip to reduce gate induced barrier lowering/short channel effect while minimizing impact on drive current

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
JP2003131588A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
US7973361B2 (en) * 2005-03-30 2011-07-05 Panasonic Corporation High breakdown voltage semiconductor device and fabrication method of the same
KR100761825B1 (ko) * 2005-10-25 2007-09-28 삼성전자주식회사 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
US7619257B2 (en) 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
US9252251B2 (en) * 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
DE102007018631B4 (de) * 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
US7875951B2 (en) * 2007-12-12 2011-01-25 Infineon Technologies Austria Ag Semiconductor with active component and method for manufacture
JP5734725B2 (ja) * 2011-04-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8785995B2 (en) * 2011-05-16 2014-07-22 International Business Machines Corporation Ferroelectric semiconductor transistor devices having gate modulated conductive layer
US9761702B2 (en) * 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
US9263542B2 (en) * 2014-06-13 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having a charged insulating layer
US9978868B2 (en) * 2015-11-16 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance field effect transistor with charged dielectric material
KR102460937B1 (ko) 2015-12-31 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
US20170365719A1 (en) * 2016-06-15 2017-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Negative Capacitance Field Effect Transistor
CN108172612B (zh) 2016-12-07 2020-07-10 清华大学 一种薄膜晶体管及其制备方法
KR20180097377A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10157983B2 (en) * 2017-03-09 2018-12-18 Maxpower Semiconductor Inc. Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US10490631B2 (en) * 2017-11-24 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US10962497B2 (en) * 2017-12-19 2021-03-30 International Business Machines Corporation Sensors based on negative capacitance field effect transistors
US10495603B1 (en) * 2018-05-11 2019-12-03 Globalfoundries Singapore Pte. Ltd. High performance ISFET with ferroelectric material
US11222958B2 (en) * 2018-09-28 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor with external ferroelectric structure
JP2020136312A (ja) 2019-02-13 2020-08-31 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
US10879391B2 (en) * 2019-05-07 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wakeup-free ferroelectric memory device
US11031490B2 (en) * 2019-06-27 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Fabrication of field effect transistors with ferroelectric materials
US20210408227A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Transition metal dichalcogenide nanowires and methods of fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190103486A1 (en) * 2016-07-02 2019-04-04 Intel Corporation Germanium transistor structure with underlap tip to reduce gate induced barrier lowering/short channel effect while minimizing impact on drive current

Also Published As

Publication number Publication date
US20230361177A1 (en) 2023-11-09
US20220285495A1 (en) 2022-09-08
KR20220125699A (ko) 2022-09-14
TW202236528A (zh) 2022-09-16
DE102021116987A1 (de) 2022-09-08
JP7386279B2 (ja) 2023-11-24
CN114664760A (zh) 2022-06-24
JP2022136004A (ja) 2022-09-15
US11749718B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US9978868B2 (en) Negative capacitance field effect transistor with charged dielectric material
US9257505B2 (en) Structures and formation methods of finFET device
US20200127113A1 (en) Dummy dielectric fin design for parasitic capacitance reduction
US11804486B2 (en) Backside power rail and methods of forming the same
JP2020526018A (ja) 半導体デバイスを製造するための方法および半導体デバイス
US20210375891A1 (en) Semiconductor chip
TW201820479A (zh) 半導體元件的製造方法
US20240030325A1 (en) Semiconductor device and method of fabricating the same
CN111755506A (zh) 半导体装置与其形成方法
US10825891B2 (en) Metal-insulator-metal capacitor structure
US20240015985A1 (en) Semiconductor chip
US11393924B2 (en) Structure and formation method of semiconductor device with high contact area
TWI832080B (zh) 半導體元件及其製造方法
US20210408049A1 (en) Semiconductor chip
US20240113172A1 (en) Semiconductor device and manufacturing method thereof
TWI781489B (zh) 電晶體與其形成方法
US20230411482A1 (en) Semiconductor device and method for forming the same