TWI830486B - 封裝結構 - Google Patents
封裝結構 Download PDFInfo
- Publication number
- TWI830486B TWI830486B TW111142342A TW111142342A TWI830486B TW I830486 B TWI830486 B TW I830486B TW 111142342 A TW111142342 A TW 111142342A TW 111142342 A TW111142342 A TW 111142342A TW I830486 B TWI830486 B TW I830486B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- packaging structure
- bent
- electroplating
- substrate
- Prior art date
Links
- 238000007747 plating Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000004806 packaging method and process Methods 0.000 claims description 33
- 238000009713 electroplating Methods 0.000 claims description 32
- 238000000465 moulding Methods 0.000 claims description 9
- 238000005452 bending Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Abstract
一種封裝結構，包括基板、晶片以及多條銲線。基板具有相對的第一表面的與第二表面與由第一表面貫穿至第二表面的槽孔。第一表面上設置有多條電鍍線，且多條電鍍線分別連接至多個連接件。晶片設置於第二表面上且具有多個銲墊。多條銲線分別連接多個連接件，以使晶片與基板電性連接。多條電鍍線中具有至少一彎折電鍍線，以使在俯視方向上，至少一彎折電鍍線與相鄰的銲線之間具有大於零的距離。
Description
本發明是有關於一種封裝結構。
目前現行的封裝結構中常會具有電鍍線(plating line)的應用，而電鍍線通常具有在俯視方向上順導腳(例如是金手指)或順銲線(wire)方向的設計方式，然而，隨著晶片的銲墊間距(pitch)及/或導腳間距日益縮小，製程造成的偏移現象(如槽孔偏移、晶片偏移及/或導腳偏移)亦或銲線的打線弧度過低皆容易使銲線碰觸到相鄰的電鍍線，進而產生電性短路(short)的風險。
本發明提供一種封裝結構，其可以降低銲線碰觸到相鄰的電鍍線而產生電性短路的機率。
本發明的一種封裝結構，包括基板、晶片以及多條銲線。基板具有相對的第一表面的與第二表面與由第一表面貫穿至第二表面的槽孔。第一表面上設置有多條電鍍線，且多條電鍍線分別連接至多個連接件。晶片設置於第二表面上且具有多個銲墊。多條銲線分別連接多個連接件，以使晶片與基板電性連接。多條電鍍線中具有至少一彎折電鍍線，以使在俯視方向上，至少一彎折電鍍線與相鄰的銲線之間具有大於零的距離。
在本發明的一實施例中，在俯視方向上，上述的至少一彎折電鍍線與相鄰的銲線於第一表面上的正投影沒有重疊。
在本發明的一實施例中，在俯視方向上，上述的至少一彎折電鍍線與相鄰的銲線於第一表面上的正投影錯開。
在本發明的一實施例中，上述的至少一彎折電鍍線具有至少一折角，且至少一折角位於槽孔與多個連接件之間。
在本發明的一實施例中，上述的至少一折角由兩個朝不同方向延伸的斜線部分所構成。
在本發明的一實施例中，上述的至少一折角為多個折角。
在本發明的一實施例中，上述的至少一彎折電鍍線為多條彎折電鍍線。
在本發明的一實施例中，上述的槽孔具有中心線，且晶片朝斜向方向偏移中心線。
在本發明的一實施例中，上述的封裝結構更包括包封晶片且填入槽孔內的模封體。
在本發明的一實施例中，上述的更包括設置於第一表面上且電性連接至基板的多個導電端子。
基於上述，本發明的封裝結構使用多條電鍍線中具有彎折電鍍線，以使在俯視方向上，彎折電鍍線與相鄰的銲線之間具有大於零的距離的設計，如此一來，可以有效地拉開銲線與相鄰電鍍線之間的距離，進而可以降低銲線碰觸到相鄰的電鍍線而產生電性短路的機率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。
圖1A是本發明一實施例的封裝結構的俯視示意圖。圖1B是本發明一實施例的封裝結構的剖面示意圖。圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9是本發明一些實施例的封裝結構的俯視示意圖。
請參考圖1A與圖1B，本實施例的封裝結構100包括基板110、晶片120以及多條銲線130，其中基板110具有第一表面110a、相對於第一表面110a的第二表面110b與由第一表面110a貫穿至第二表面110b的槽孔(slot)112，且晶片120具有多個銲墊122。在此，基板110可以是球柵陣列(BGA)基板或是任何其他適宜的基板型態，因此封裝結構100可以是窗口型球柵陣列(WBGA, Window Ball Grid Array)封裝結構，但本發明不限於此。
此外，基板110的第一表面110a上設置有多條電鍍線114，且多條電鍍線114分別連接至多個連接件116，而晶片120設置於第二表面110b上，且多條銲線130分別連接多個銲墊122與多個連接件116，以使晶片120與基板110電性連接，其中電鍍線114、連接件116、銲墊122、銲線130可以是以一對一方式在同一個延伸方向上對應連接，如圖1A所示。在此，晶片120例如是通過黏著層10貼附於基板110上，而黏著層10例如是黏著劑(B-stage)，但本發明不限於此。
進一步而言，本實施例的封裝結構100使用多條電鍍線114中具有彎折電鍍線114a，以使在俯視方向上，彎折電鍍線114a與相鄰的銲線130之間具有大於零的距離的設計，如此一來，可以有效地拉開銲線130與相鄰電鍍線114之間的距離，進而可以降低銲線130碰觸到相鄰的電鍍線114而產生電性短路的機率。在此，彎折電鍍線114a可以視實際設計上的需求為一條或多條，本發明不加以限制，只要封裝結構中具有至少一彎折電鍍線114a皆屬於本發明的保護範圍。
在一實施例中，在俯視方向上，彎折電鍍線114a與相鄰的銲線130於第一表面110a上的正投影沒有重疊，亦即在俯視方向上，彎折電鍍線114a與相鄰的銲線130於第一表面110a上的正投影錯開，因此銲線130與相鄰位於第一表面110a上的電鍍線114之間沒有因為碰觸而形成電性連接進而產生電性短路的現象發生，但本發明不限於此。
在一實施例中，彎折電鍍線114a具有折角B1，且折角B1位於槽孔112與多個連接件116之間，以使銲線130在連接至連接件116的過程中可以更確實地避開相鄰的電鍍線114，以進一步降低電性短路的風險，但本發明不限於此。在此，折角B1可以是由兩個朝不同方向延伸的斜線部分所構成，使彎折電鍍線114a非為直線型態。
在一實施例中，折角B1可以是藉由模擬銲線130與相鄰電鍍線114之間的距離的方式進行設計。進一步而言，可以經由模擬評估出銲線130與相鄰電鍍線114之間是否具有電性短路的風險，舉例來說，當銲線130與右邊的相鄰電鍍線114的距離太小而具有電性短路的風險時，此時折角B1可以向左彎折且彎折過來的長度可以是銲線130與左邊的相鄰電鍍線114之間的最大距離的二分之一，但本發明不限於此。
在一實施例中，電鍍線114與連接件116的形成方法可以是藉由電鍍製程先形成銅層，以作為基板110的電性連接線路，其中銅層可以具有位於基板110內的部分以及位於第一表面110a上的部分，且位於第一表面110a上的部分可以具有用於與銲線130電性連接的區域，如圖1B所示。接著，在前述電鍍線114用於與銲線130電性連接的區域上藉由電鍍製程形成金層，其中連接件116可以是銅層與金層所形成的複合層(未繪示)的部分(例如是金手指(gold finger))，電鍍線114可以是基板110的銅層除了連接器116的部分，且折角B1可以是設計於電鍍線114位於基板110內的部分及第一表面110a上，但本發明不限於此。
在一實施例中，在形成電鍍線114與連接件116後可以通過適宜的開窗製程形成槽孔112，因此槽孔112將基板110區分成左邊區域與右邊區域，如此一來，多條電鍍線114的內側邊緣可以是切齊槽孔112的邊緣，且僅在基板110的左邊區域與右邊區域由槽孔112向基板110的外側邊緣的方向延伸至多個連接件116，但本發明不限於此。
在一實施例中，封裝結構100更包括包封晶片120且填入槽孔112內的模封體140，舉例而言，模封體140會形成於基板110的第二表面110b上且經由槽孔112延伸至基板110的第一表面110a上。此外，由於銲線130是在槽孔112內延伸，因此模封體140也可以包封銲線130，但本發明不限於此。
在一實施例中，模封體140例如是藉由模塑製程(molding process)所形成的模塑化合物(molding compound)，但本發明不限於此。
在一實施例中，封裝結構100更包括設置於第一表面110a上且電性連接至基板110的多個導電端子150，其中多個導電端子150可以通過電鍍線114及連接件116與基板110進行電性連接。在此，多的導電端子150可以是經由適宜的製程形成於槽孔112兩側的多個焊球，且基板110上具有與多個焊球連接的多個球墊(未繪示)，但本發明不限於此。
請參考圖1A、圖2至圖9，在本發明中，槽孔112具有中心線C，且晶片120可以朝斜向方向偏移中心線C，舉例而言，在圖1A的封裝結構100與圖6的封裝結構200A中，晶片120的銲墊122朝左上的斜向方向偏移中心線C (右下銲墊122較靠近中心線C的中心點)，在圖2的封裝結構100A與圖7的封裝結構200B中，晶片120A的銲墊122A朝右上的斜向方向偏移中心線C的中心點(左下銲墊122A較靠近中心線C的中心點)，在圖3的封裝結構100B與圖8的封裝結構200C中，晶片120B的銲墊122B朝左下的斜向方向偏移中心線C的中心點(右上銲墊122B較靠近中心線C的中心點)，在圖4的封裝結構100C與圖9的封裝結構200D中，晶片120C的銲墊122C朝右下的斜向方向偏移中心線C的中心點(左上銲墊122C較靠近中心線C的中心點)，亦即本發明的彎折電鍍線的設計可以應用於各個方向的晶片偏移的態樣，但本發明不限於此，本發明的彎折電鍍線114a的設計亦可以應用於晶片沒有偏移的態樣，如圖5所示的封裝結構200的晶片120D的銲墊122D。
此外，本發明亦不限制折角B1數量，折角B1數量皆可以視實際設計上的需求而定，舉例而言，在圖1A的封裝結構100、圖2的封裝結構100A、圖3的封裝結構100B與圖4的封裝結構100C中，彎折電鍍線114a的折角B1的數量可以為一個，而在圖5的封裝結構200、圖6的封裝結構200A、圖7的封裝結構200B、圖8的封裝結構200C與圖9的封裝結構200D中，電鍍線214中的彎折電鍍線214a的折角B1的數量可以為多個。
綜上所述，本發明的封裝結構包括多條電鍍線中具有彎折電鍍線，以使在俯視方向上，彎折電鍍線與相鄰的銲線之間具有大於零的距離的設計，如此一來，可以有效地拉開銲線與相鄰電鍍線之間的距離，進而可以降低銲線碰觸到相鄰的電鍍線而產生電性短路的機率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:黏著層
100、100A、100B、100C、200、200A、200B、200C、200D:封裝結構
110:基板
110a、110b:表面
112:槽孔
114、114a、214、214a、:電鍍線
116:連接件
120、120A、120B、120C、120D:晶片
122、122A、122B、122C、122D:銲墊
130:銲線
140:模封體
150:導電端子
B1:折角
C:中心線
圖1A是本發明一實施例的封裝結構的俯視示意圖。
圖1B是本發明一實施例的封裝結構的剖面示意圖。
圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9是本發明一些實施例的封裝結構的俯視示意圖。
應說明的是，上述俯視示意圖採透視繪法，且省略繪示模封體、基板內的電鍍線部分或其他沒有進行說明的構件。
100:封裝結構
110:基板
112:槽孔
114、114a:電鍍線
116:連接件
122:銲墊
130:銲線
B1:折角
C:中心線
Claims (10)
- 一種封裝結構，包括： 基板，具有第一表面、相對於所述第一表面的第二表面與由所述第一表面貫穿至所述第二表面的槽孔，其中所述第一表面上設置有多條電鍍線，且所述多條電鍍線分別連接至多個連接件； 晶片，設置於所述第二表面上且具有多個銲墊；以及 多條銲線，分別連接所述多個銲墊與所述多個連接件，以使所述晶片與所述基板電性連接，其中所述多條電鍍線中具有至少一彎折電鍍線，以使在俯視方向上，所述至少一彎折電鍍線與相鄰的所述銲線之間具有大於零的距離。
- 如請求項1所述的封裝結構，其中在俯視方向上，所述至少一彎折電鍍線與相鄰的所述銲線於所述第一表面上的正投影沒有重疊。
- 如請求項1所述的封裝結構，其中在俯視方向上，所述至少一彎折電鍍線與相鄰的所述銲線於所述第一表面上的正投影錯開。
- 如請求項1所述的封裝結構，其中所述至少一彎折電鍍線具有至少一折角，且所述至少一折角位於所述槽孔與所述多個連接件之間。
- 如請求項4所述的封裝結構，其中所述至少一折角由兩個朝不同方向延伸的斜線部分所構成。
- 如請求項4所述的封裝結構，其中所述至少一折角為多個折角。
- 如請求項1所述的封裝結構，其中所述至少一彎折電鍍線為多條彎折電鍍線。
- 如請求項1所述的封裝結構，其中所述槽孔具有中心線，且所述晶片朝斜向方向偏移所述中心線。
- 如請求項1所述的封裝結構，更包括模封體，包封所述晶片且填入所述槽孔內。
- 如請求項1所述的封裝結構，更包括多個導電端子，設置於所述第一表面上且電性連接至所述基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111142342A TWI830486B (zh) | 2022-11-07 | 2022-11-07 | 封裝結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111142342A TWI830486B (zh) | 2022-11-07 | 2022-11-07 | 封裝結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI830486B true TWI830486B (zh) | 2024-01-21 |
| TW202420537A TW202420537A (zh) | 2024-05-16 |
Family
ID=90459254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111142342A TWI830486B (zh) | 2022-11-07 | 2022-11-07 | 封裝結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI830486B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200501283A (en) * | 2003-04-25 | 2005-01-01 | Matsushita Electric Ind Co Ltd | Electronic circuit device |
| US20070023886A1 (en) * | 2005-07-28 | 2007-02-01 | Harry Hedler | Method for producing a chip arrangement, a chip arrangement and a multichip device |
| TWM625098U (zh) * | 2021-11-02 | 2022-04-01 | 福懋科技股份有限公司 | 具有屏蔽層的晶片封裝結構 |
-
2022
- 2022-11-07 TW TW111142342A patent/TWI830486B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200501283A (en) * | 2003-04-25 | 2005-01-01 | Matsushita Electric Ind Co Ltd | Electronic circuit device |
| US20070023886A1 (en) * | 2005-07-28 | 2007-02-01 | Harry Hedler | Method for producing a chip arrangement, a chip arrangement and a multichip device |
| TWM625098U (zh) * | 2021-11-02 | 2022-04-01 | 福懋科技股份有限公司 | 具有屏蔽層的晶片封裝結構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI443787B (zh) | 防止彎曲的電路基板以及使用該基板的封裝 | |
| CN101834166B (zh) | 具有支架触点以及管芯附垫的无引脚集成电路封装 | |
| US7656031B2 (en) | Stackable semiconductor package having metal pin within through hole of package | |
| CN100437956C (zh) | 半导体器件的制造方法 | |
| TW200405491A (en) | A semiconductor device and a method of manufacturing the same | |
| KR20020019410A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| TW201320275A (zh) | 晶片封裝結構 | |
| KR100368025B1 (ko) | 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지 | |
| JP3471270B2 (ja) | 半導体装置 | |
| TWI728143B (zh) | 半導體裝置 | |
| US6380634B1 (en) | Conductor wires and semiconductor device using them | |
| JP2008124470A (ja) | パターンフィルム及びその製造方法 | |
| TWI227051B (en) | Exposed pad module integrated a passive device therein | |
| TWI566352B (zh) | 封裝基板及封裝件 | |
| TWI514530B (zh) | 線路基板、半導體封裝結構及線路基板製程 | |
| TWI704858B (zh) | 電子模組 | |
| TWI830486B (zh) | 封裝結構 | |
| TWI493668B (zh) | 接墊結構、線路載板及積體電路晶片 | |
| TWI378546B (en) | Substrate and package for micro bga | |
| JP4083142B2 (ja) | 半導体装置 | |
| TWI831465B (zh) | 用於球柵陣列封裝的基板結構 | |
| CN103515329B (zh) | 基板结构与使用该基板结构的半导体封装件 | |
| TWI836695B (zh) | 用於窗口型球柵陣列封裝的基板結構 | |
| KR100891538B1 (ko) | 칩 스택 패키지 | |
| TWI797049B (zh) | 軟性電路基板之線路結構 |