TWI831465B - 用於球柵陣列封裝的基板結構 - Google Patents
用於球柵陣列封裝的基板結構 Download PDFInfo
- Publication number
- TWI831465B TWI831465B TW111143051A TW111143051A TWI831465B TW I831465 B TWI831465 B TW I831465B TW 111143051 A TW111143051 A TW 111143051A TW 111143051 A TW111143051 A TW 111143051A TW I831465 B TWI831465 B TW I831465B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layer
- pad area
- ball pad
- ball
- substrate structure
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 62
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000084 colloidal system Substances 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種用於球柵陣列封裝的基板結構，包括基板本體、上部線路層、下部線路層以及導孔。基板本體具有相對的上表面與下表面以及下表面上的球墊區。上部線路層設置於上表面。下部線路層設置於下表面。導孔從上表面貫穿至下表面且分別實體連接及電性連接上部線路層與下部線路層。導孔於下表面的正投影與球墊區不重疊。
Description
本發明是有關於一種用於球柵陣列封裝的基板結構。
現行球柵陣列封裝的基板常會採用上下層板的設計，然而，其線路佈局方式通常是先使上部線路層往球墊區上方延伸，再藉由球墊區內的導孔向下連接至下部線路層，如此一來，上下層板之間容易產生寄生電容效應，而此種效應會導致諸如串音、電磁干擾和訊號完整性被破壞等問題，進而對產品產生不良的影響。
本發明提供一種用於球柵陣列封裝的基板結構，其可以減少串音、電磁干擾和訊號完整性被破壞等問題產生。
本發明的一種用於球柵陣列封裝的基板結構，包括基板本體、上部線路層、下部線路層以及導孔。基板本體具有相對的上表面與下表面以及下表面上的球墊區。上部線路層設置於上表面。下部線路層設置於下表面。導孔從上表面貫穿至下表面且分別實體連接及電性連接上部線路層與下部線路層。導孔於下表面的正投影與球墊區不重疊。
在本發明的一實施例中，上述的導孔位於球墊區的邊緣與基板本體的邊緣之間。
在本發明的一實施例中，上述的球墊區內具有多個球墊，且多個球墊與上部線路層在正投影方向上錯開。
在本發明的一實施例中，上述的上部線路層不延伸至球墊區內。
在本發明的一實施例中，上述的上部線路層在基板本體的邊緣與導孔之間延伸。
在本發明的一實施例中，上述的下部線路層的一部分位於球墊區之外。
在本發明的一實施例中，上述的下部線路層由球墊區外延伸至球墊區內。
在本發明的一實施例中，上述的球墊區內不包括具有導電特性的通孔。
在本發明的一實施例中，上述的導孔為多個，且排列於球墊區的多側。
在本發明的一實施例中，上述的上表面具有用於與球柵陣列封裝的銲線電性連接的連接件，且連接件位於導孔與基板本體的邊緣之間。
基於上述，本發明改良了基板線路設計方法，調整了連接上部線路層與下部線路層的導孔的位置，使導孔於下表面的正投影與球墊區不重疊，藉此縮短上部線路層的延伸路徑，上部線路層便無須跨越至球墊區上方，如此一來，可以有效改善上下層板層之間的寄生電容效應，進而減少串音、電磁干擾和訊號完整性被破壞等問題產生。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
在以下詳細描述中，為了說明而非限制，闡述揭示特定細節之示例性實施例以提供對本發明之各種原理之透徹理解。然而，本領域一般技術者將顯而易見的是，得益於本揭示案，可在脫離本文所揭示特定細節的其他實施例中實踐本發明。此外，可省略對熟知裝置、方法及材料之描述以免模糊對本發明之各種原理之描述。
本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。
圖1A是包括本發明一實施例的基板結構的俯視示意圖。圖1B是圖1A的區域A的放大立體示意圖。圖2是包括本發明一實施例的基板結構的球柵陣列封裝的剖面示意圖。
請參考圖1與圖2，本實施例的基板結構100可以用於球柵陣列封裝200中，其中基板結構100可以包括基板本體110、上部線路層120、下部線路層130以及導孔140。進一步而言，基板本體110具有上表面111、相對於上表面111的下表面112與下表面112上的球墊區113，上部線路層120設置於上表面111，下部線路層130設置於下表面112，導孔130從上表面111貫穿至下表面112且分別實體連接及電性連接上部線路層120與下部線路層130。在此，球柵陣列封裝200可以包括多個晶片210(圖2中示意地繪示2個，實際晶片210數量可以依照實際設計上的需求而定)、膠體220與多條銲線230(例如是金線)，且膠體220會包封多個晶片210，而晶片210可以藉由多條銲線230電性連接至基板結構100。
此外，本實施例調整了連接上部線路層120與下部線路層130的導孔140的位置，使導孔140於下表面112的正投影與球墊區113不重疊，藉此縮短上部線路層120的延伸路徑，亦即上部線路層120便無須跨越至球墊區113上方，如此一來，可以有效改善上下層板層之間的寄生電容效應，進而減少串音、電磁干擾和訊號完整性被破壞等問題產生。
在一些實施例中，導孔140位於球墊區113的邊緣113e與基板本體110的邊緣110e之間，亦即導孔140可以設置在球墊區113之外的基板本體110的邊緣110e附近區域上，以先行把上部線路層120往下延伸連接至下部線路層130，再透過下部線路層130的走線設計電性連接至球墊區113內的多個球墊113a，因此多個球墊113a與上部線路層120在正投影方向上可以錯開，進而確實減少上下層線路重疊產生的寄生電容的問題，但本發明不限於此。在此，球墊區113的邊緣113e可以藉由多個球墊113a中的外側球墊113a所界定出來，如圖1A所示的矩形框線，且多個球墊113a可以用於實體連接與電性連接至球柵陣列封裝200中的導電端子240，如圖2所示。
進一步而言，基板結構100的線路設計可以是上部線路層120不延伸至球墊區113內，下部線路層130的一部分位於球墊區113之外，上部線路層120在基板本體110的邊緣110e與導孔140之間延伸，且下部線路層130由球墊區113外延伸至球墊區113內，但本發明不限於此。
在一些實施例中，球墊區113內不包括具有導電特性的通孔(via)，也就是說，基板結構110的線路在進入球墊區113之前就已經全部藉由導孔140導引至下表面112的下部線路層130上，因此球墊區113內不用進一步設置用於連接上下層板的通孔，但本發明不限於此。
在一些實施例中，導孔140為多個且排列於球墊區113的多側，舉例而言，多個導孔140的一部分可以位於球墊區113的一側，而多個導孔140的另一部分可以位於球墊區113相對的另一側，因此球墊區113可以被多個導孔140所圍繞，但本發明不限於此，在其他未繪示的實施例中，導孔140為多個且排列於球墊區113的四個側邊上。
在一些實施例中，上表面111具有用於與球柵陣列封裝200的銲線230電性連接的連接件150(例如是金手指)，且連接件150位於導孔140與基板本體110的邊緣110e之間，但本發明不限於此。
在一些實施例中，貫孔140具有雙層設計，舉例而言，貫孔140可以是由不同的導電材料所形成(如剖面線部分與被剖面線包圍的空白部分)，以獲得更好的電特性，但本發明不限於此。
在一些實施例中，基板本體110可以是球柵陣列(BGA)基板或是任何其他適宜的基板型態，晶片210可以是DRAM的堆疊晶片設計或其他任何適宜的堆疊晶片型態，本發明不加以限制。此外，上部線路層120、下部線路層130、導孔140可以是藉由適宜的導電材料及製程形成於為核心層(core layer)的基板本體110上/內，且上部線路層120與下部線路層130可以分別埋設於上部防焊層122與下部防焊層132內，本發明亦不加以限制。
在一些實施例中，晶片210中可以使用低介電係數(low k)材料的設計，以降低晶片210內部的寄生電容效應，進而進一步提升產品的性能，但本發明不限於此。
在一些實施例中，晶片210例如是通過黏著層10貼附於基板110上，且例如是通過黏著層20相互堆疊，而黏著層10與黏著層20例如是環氧樹脂黏著銀膠或其他適宜的黏著膜，但本發明不限於此。
在一些實施例中，膠體220例如是藉由模塑製程(molding process)所形成的模塑化合物(molding compound)，但本發明不限於此。
在一些實施例中，多的導電端子240可以是經由適宜的製程形成的多個焊球(例如是錫球)，但本發明不限於此。
綜上所述，本發明調整了連接上部線路層與下部線路層的導孔的位置，使導孔於下表面的正投影與球墊區不重疊，藉此縮短上部線路層的延伸路徑，亦即上部線路層就不需要跨越至球墊區上方，如此一來，可以有效改善上下層板層之間的寄生電容效應，因此可以減少串音、電磁干擾和訊號完整性被破壞等問題產生。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:黏著層
100:基板結構
110:基板本體
110e、113e:邊緣
111:上表面
112:下表面
113:球墊區
113a:球墊
120:上部線路層
122:上部防焊層
130:下部線路層
132:下部防焊層
140:導孔
150:連接件
200:球柵陣列封裝
210:晶片
220:膠體
230:銲線
240:導電端子
A:區域
圖1A是包括本發明一實施例的基板結構的俯視示意圖。
圖1B是圖1A的區域A的放大立體示意圖。
圖2是包括本發明一實施例的基板結構的球柵陣列封裝的剖面示意圖。
應說明的是，為求清楚說明，上述俯視示意圖採透視繪法，且圖2僅繪示出下部線路層的一部分。
100:基板結構
110:基板本體
110e、113e:邊緣
113:球墊區
113a:球墊
120:上部線路層
130:下部線路層
140:導孔
150:連接件
A:區域
Claims (8)
- 一種基板結構，用於球柵陣列封裝，包括：基板本體，具有上表面、相對於所述上表面的下表面與所述下表面上的球墊區；上部線路層，設置於所述上表面；下部線路層，設置於所述下表面；以及導孔，從所述上表面貫穿至所述下表面且分別實體連接及電性連接所述上部線路層與所述下部線路層，其中所述導孔於所述下表面的正投影與所述球墊區不重疊，所述上表面具有連接件，所述連接件用於與所述球柵陣列封裝的銲線電性連接，所述連接件位於所述導孔與所述基板本體的邊緣之間，且所述球墊區內不包括具有導電特性的通孔。
- 如請求項1所述的基板結構，其中所述導孔位於所述球墊區的邊緣與所述基板本體的邊緣之間。
- 如請求項1所述的基板結構，其中所述球墊區內具有多個球墊，且所述多個球墊與所述上部線路層在正投影方向上錯開。
- 如請求項1所述的基板結構，其中所述上部線路層不延伸至所述球墊區內。
- 如請求項4所述的基板結構，其中所述上部線路層在所述基板本體的邊緣與所述導孔之間延伸。
- 如請求項1所述的基板結構，其中所述下部線路層的一部分位於所述球墊區之外。
- 如請求項6所述的基板結構，其中所述下部線路層由所述球墊區外延伸至所述球墊區內。
- 如請求項1所述的基板結構，其中所述導孔為多個，且排列於所述球墊區的多側。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111143051A TWI831465B (zh) | 2022-11-10 | 2022-11-10 | 用於球柵陣列封裝的基板結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111143051A TWI831465B (zh) | 2022-11-10 | 2022-11-10 | 用於球柵陣列封裝的基板結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI831465B true TWI831465B (zh) | 2024-02-01 |
| TW202420538A TW202420538A (zh) | 2024-05-16 |
Family
ID=90824655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111143051A TWI831465B (zh) | 2022-11-10 | 2022-11-10 | 用於球柵陣列封裝的基板結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI831465B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW457671B (en) * | 2000-07-25 | 2001-10-01 | Phoenix Prec Technology Corp | Processing for via in pad of BGA substrate |
| TW200733336A (en) * | 2006-02-17 | 2007-09-01 | Advanced Semiconductor Eng | Ball grid array package structure with identification marks and substrate thereof |
-
2022
- 2022-11-10 TW TW111143051A patent/TWI831465B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW457671B (en) * | 2000-07-25 | 2001-10-01 | Phoenix Prec Technology Corp | Processing for via in pad of BGA substrate |
| TW200733336A (en) * | 2006-02-17 | 2007-09-01 | Advanced Semiconductor Eng | Ball grid array package structure with identification marks and substrate thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202420538A (zh) | 2024-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710647B2 (en) | Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board | |
| KR100753415B1 (ko) | 스택 패키지 | |
| TWI590392B (zh) | 電子封裝件及其製法 | |
| KR100744151B1 (ko) | 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 | |
| US9087710B2 (en) | Semiconductor device with stacked semiconductor chips | |
| US20050104209A1 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| KR20180046990A (ko) | 비대칭 칩 스택들을 가지는 반도체 패키지 | |
| KR101481571B1 (ko) | 반도체 패키지 장치 및 그의 제작방법 | |
| CN109087905B (zh) | 半导体封装装置及其半导体配线基板 | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| CN107195589A (zh) | 半导体装置 | |
| KR102620867B1 (ko) | 브리지 다이를 포함한 반도체 패키지 | |
| US20050093152A1 (en) | Multi-surface contact IC packaging structures and assemblies | |
| CN110718541A (zh) | 包括应力均衡芯片的半导体封装件 | |
| TWI566352B (zh) | 封裝基板及封裝件 | |
| TWI831465B (zh) | 用於球柵陣列封裝的基板結構 | |
| US20070029663A1 (en) | Multilayered circuit substrate and semiconductor package structure using the same | |
| US11166368B2 (en) | Printed circuit board and semiconductor package including the same | |
| TWI423405B (zh) | 具載板之封裝結構 | |
| JP2010287859A (ja) | 貫通電極を有する半導体チップ及びそれを用いた半導体装置 | |
| KR20170016551A (ko) | 반도체 패키지 | |
| TWI841208B (zh) | 封裝結構及其形成方法 | |
| US11721686B2 (en) | Semiconductor package structure and packaging method thereof | |
| US20230361012A1 (en) | Window ball grid array (wbga) package | |
| US20230361073A1 (en) | Method for manufacturing window ball grid array (wbga) package |