TWI823150B - 半導體結構及其應用 - Google Patents

半導體結構及其應用 Download PDF

Info

Publication number
TWI823150B
TWI823150B TW110136609A TW110136609A TWI823150B TW I823150 B TWI823150 B TW I823150B TW 110136609 A TW110136609 A TW 110136609A TW 110136609 A TW110136609 A TW 110136609A TW I823150 B TWI823150 B TW I823150B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
chamber
semiconductor
light
Prior art date
Application number
TW110136609A
Other languages
English (en)
Other versions
TW202230786A (zh
Inventor
陳衛軍
Original Assignee
大陸商深圳市晶相技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202011060031.8A external-priority patent/CN112267106A/zh
Application filed by 大陸商深圳市晶相技術有限公司 filed Critical 大陸商深圳市晶相技術有限公司
Publication of TW202230786A publication Critical patent/TW202230786A/zh
Application granted granted Critical
Publication of TWI823150B publication Critical patent/TWI823150B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Medicinal Preparation (AREA)

Abstract

本發明公開的一種半導體結構及其應用，包括：襯底；半導體外延結 構，設置在所述襯底上；透明導電層，設置在所述半導體外延結構上；以及填平層，設置在所述透明導電層上。通過本發明提供的一種半導體結構，可改善發光效果。

Description

半導體結構及其應用
本發明涉及半導體領域，特別涉及一種半導體結構及其應用。
半導體結構的在背光領域的應用中，具有省電、清晰度高、反應時間快等特點，最新的顯示器機種上，頻頻使用這項新型態的產品。一般的外延表面由於長晶的過程之中，外延有缺陷，產生表面凹凸不平，導致後面鍍上反射鏡之後，不會形成完全的鏡面，導致於色散，光不集中，在封裝成白光後，導致光效不好。
鑒於上述現有技術的缺陷，本發明提出一種半導體結構及其應用，旨在改善半導體結構的色散，光不集中等問題，進而提高半導體結構的光效。
為實現上述目的及其他目的，本發明提出一種半導體結構及其應用，該半導體結構包括：襯底；半導體外延結構，設置在所述襯底上；透明 導電層，設置在所述半導體外延結構上；以及填平層，設置在所述透明導電層上。
在本發明一實施例中，所述填平層包括：第一填平層，設置在所述透明導電層上；以及第二填平層，設置在所述第一填平層電層上，且所述第一填平層的顆粒密度大於所述第二填平層的顆粒密度。
在本發明一實施例中，所述第一填平層的顆粒密度為3~4g/cm3，所述第二填平層的顆粒密度為1.5~3g/cm3。
在本發明一實施例中，所述第一填平層的材料為氧化鋁或氟化鎂，所述第二填平層的材料為二氧化矽或氮化矽。
在本發明一實施例中，所述第一填平層的厚度為200~500nm，所述第二填平層的厚度為50~300nm。
在本發明一實施例中，且多個所述開孔呈陣列設置，且所述開孔穿透所述第一填平層和所述第二填平層。
在本發明一實施例中，所述開孔的孔徑為3~5um，相鄰所述開孔之間的間隔為3~5um。
在本發明一實施例中，所述開孔的截面為圓形、方形或多邊形。
在本發明一實施例中，所述半導體結構還包括反射層和保護層，所述反射層設置在所述填平層上，所述保護層設置在所述保護層上。
在本發明一實施例中，所述半導體結構還包括壓合層，所述壓合層設置在所述保護層上。
在本發明一實施例中，所述壓合層包括第一壓合層和第二壓合層，所述第一壓合層和所述第二壓合層的厚度之比為3：8。
在本發明一實施例中，所述第一壓合層的材料為SiO2，所述第二壓合層的材料為TiO2或Ti2O5。
本發明還提供一種發光二極體，包括如上所述之半導體結構。
本發明還提供一種微型發光二極體，包括如上所述之半導體結構
本發明還提供一種微型發光二極體顯示面板，包括如上所述之微型發光二極體。
本發明還提供一種電子裝置，包括如上所述之微型發光二極體顯示面板。
綜上所述，本發明提出一種半導體結構及其應用，利用複合填平層，使外延表面填平，同時使用壓合層，確保整體的膜層應力平衡，避免因張應力造成鍍膜層裂開，同時此兩種設計，也將倒裝所需要的光垂直反射能力強化，可增加出光效果。
100:半導體設備
101:主腔體
102:底座
103:射頻元件
104:進氣管路
104a:第一進氣管路
104b:第二進氣管路
1041:第一管路
1042:第二管路
105:外部氣源
106:第一閥體
107:快速接頭
108:擴散板
1081:擴散孔
109:排氣管路
1011:伸縮門
1012:鎖緊單元
1013:抽氣泵
1014:第二閥體
110:傳送腔
111:基板裝卸機械手臂
111a:第一機械手臂
111b:第二機械手臂
112:狹縫閥
113:製造介面
120:過渡腔
120a:殼體
121:升降基座電機
122:載台
123:托盤
124:多層開口式傳送盒
125:鐳射感測器
126:氣源
127:真空泵
128:進氣口
130:清洗腔
131:基板支撐組件
1311:台座電極
1312:靜電卡盤
132:電極
133:升降旋轉機構
134:升降旋轉機構
135:氣體源
136:真空泵
137:射頻電源
138:射頻偏壓電源
140:預熱腔
140a:殼體
141:支架
142:加熱器
143:托盤
144:基板
145:真空泵
146:升降旋轉機構
147:氣體源
148:射頻電源
149:電極
150:生長腔
1501:外軸
1502:內軸
1504:輸出軸
1508:迴圈水冷裝置
1509:背板
1510:保護環
151:生長腔殼體
152:基座
153:靶材
154:磁體
155:基板
156:驅動單元
157:第一電機
158:傳動杆
159:第二電機
161:第一沉積腔
162:第二沉積腔
163:第三沉積腔
164:第四沉積腔
170:反應腔
171:第一反應腔
172:第二反應腔
173:第一腔門
174:第二腔門
180:鍍膜系統
181:傳輸軌道
182:進氣管路
20:半導體外延結構
200:襯底
201:緩衝層
202:氮化鎵層
203:第一半導體層
203a:N型氮化鎵層
203b:N型氮化鎵層
204:有源層
205:第二半導體層
206:第一摻雜層
207:第二摻雜層
208:應力釋放層
209:第一有源層
210:第二有源層
21:第二半導體結構
211:第三半導體層
212:第四半導體層
213:超晶格結構
214:電阻層
215:開孔
22:空穴注入層
220:透明導電層
221:第一導電插塞
222:第二導電插塞
223:反射層
224:保護層
225:絕緣層
226:第一電極
227:第二電極
228:臺階
229:溝槽
23:缺口
230:散光疊層
231:引光層
232:第一反射層
233:光震盪層
234:第二反射層
235:遮擋層
236:還原層
237:鍍膜層
238:第一組合層
239:第二組合層
240:填平層
240a:第一填平層
240b:第二填平層
241:開孔
243:壓合層
244:基板
245:第一焊盤
246:第二焊盤
250:金屬疊層
251:介質層
252:軟性金屬層
260:第一導電結構
261:第二導電結構
262:墊平層
263:黏合層
264:伸縮層
265:疊嶂層
266:焊接層
270:防水保護層
271:保護膜層
272:疏水性膜層
273:水柵欄層
274:第一防水保護層
275:第二防水保護層
276:第三防水保護層
280:支撐層
291:第一半導體層
292:第二半導體層
293:奈米孔
294:綠色量子點
295:紅色量子點
296:驅動電路
301:基座
302:筒座
303:升降臺
304:旋轉台
305:懸臂
306:固定臂
307:螺栓
308:轉移板
309:矩陣切割條
310:矩陣吸盤
311:晶圓
314:懸臂端部運動軌跡線
315:橫向切割槽
316:縱向切割槽
317:鋸力線
318:應力集中面
511:射頻(radio frequency，RF)開關元件
512:射頻(radio frequency，RF)被動元件
513:控制元件
514:射頻(radio frequency，RF)主動元件
600:微型發光二極體顯示面板
601:電子裝置本體
602:控制器
603:記憶體
604:電源
701:源極
702:漏極
703:柵極
704:漏摻雜區
705:源摻雜區
S10~S30:步驟流程
圖1：本發明一實施例中半導體設備結構示意圖。
圖2：本發明一實施例中一過渡腔結構示意圖。
圖3：本發明一實施例中清洗腔結構示意圖。
圖4：本發明一實施例中預熱腔結構示意圖。
圖5：本發明一實施例中生長腔結構示意圖。
圖6：本發明一實施例中靶材及背板結構簡要示意圖。
圖7：本發明一實施例中另一半導體設備結構簡要示意圖。
圖8：本發明一實施例中沉積腔結構示意圖。
圖9：第一沉積腔體的結構示意圖。
圖10：擴散板的示意圖。
圖11：第一進氣管路和第二進氣管路的結構示意圖。
圖12：基板入口的示意圖。
圖13：第二管路的示意圖。
圖14：一種半導體設備的結構示意圖。
圖15：一種設置有空穴注入層的半導體外延結構圖。
圖16：一種極性面與非極性面示意圖。
圖17：一種具有穩定波長的半導體外延結構圖。
圖18：一種設置有電阻層的半導體外延結構圖。
圖19：圖18所示的半導體外延結構等效電路圖。
圖20：一種微型發光二極體結構示意圖。
圖21：一種大角度微型發光二極體結構示意圖。
圖22：一種小角度微型發光二極體結構示意圖。
圖23：圖21所示的遮擋層結構示意圖。
圖24：一種覆蓋兩個側面的遮擋層示意圖。
圖25：一種覆蓋四個側面的遮擋層示意圖。
圖26：一種設置有填平層的微型發光二極體結構示意圖。
圖27：圖25所示的填平層的結構示意圖。
圖28：圖25所示的微型發光二極體焊接在基板上的受力示意圖。
圖29：未設置填平層的微型發光二極體結構的發光角度示意圖。
圖30：圖25所示微型發光二極的發光角度示意圖。
圖31：一種電極上設置有金屬疊層的微型發光二極體示意圖。
圖32：一種具有特殊導電結構的微型發光二極體示意圖。
圖33：一種具有防水保護層的微型發光二極體示意圖。
圖34：圖32所示的保護膜層的結構示意圖。
圖35：圖33所示的突出結構的電鏡圖。
圖36：疏水性不同的表面，液滴邊緣切線與基準面之間的夾角示意圖。
圖37：一種電極之間設置支撐層的微型發光二極體示意圖。
圖38：一種微型發光二極體轉移裝置結構示意圖。
圖39：一種微型發光二極體轉移裝置的結構俯視圖。
圖40：一種微型發光二極體轉移裝置的切割槽示意圖。
圖41：一種微型發光二極體轉移裝置的切割位置示意圖。
圖42：一種微型發光二極體顯示面板的結構示意圖。
圖43：一種微型發光二極體顯示面板的俯視圖。
圖44：一種電子裝置結構示意圖。
圖45：一種半導體器件結構示意圖。
圖46：一種射頻模組結構示意圖。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功 效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖1，本實施例提出一種半導體設備100，例如可以為化學氣相沉積設備，也可以為物理氣相沉積設備，當然也可以是物理氣相沉積設備、化學氣相沉積設備或其他半導體設備的組合。
如圖1所示，在本發明一實施例中，半導體設備100內設置多個腔室，在本發明一實施例中，半導體設備100例如可以包括傳送腔110，預熱腔140，清洗腔130，過渡腔120及多個生長腔150。在半導體器件製造過程中，可先對基板進行襯底預熱以及等離子清洗，將清洗完成後的襯底轉移至生長腔150，在生長腔150中進行薄膜生長，之後進行冷卻處理。
如圖1所示，在本實施例中，傳送腔110包括基板裝卸機械手臂111，可操作基板裝卸機械手臂111，以於各腔室之間傳送基板。還可以根據不同腔體的空間尺寸大小調整基板裝卸機械手臂111的大小。更具體地，基板裝卸機械手臂111可具有適以同時將兩基板從一個腔室傳送至另一個腔室的雙基板裝卸葉片。基板可經由狹縫閥112在傳送腔110與其它腔室之間傳送。基板裝卸機械手臂111的移動可由馬達驅動系統(未示出)控制，而馬達驅動系統可包括伺服電動機或步進電動機。
如圖1，在一些實施例中，該半導體設備還包括一製造介面113，在製造介面113內包括卡匣及基板裝卸機械手臂(未示出)，卡匣含有需要進行處理的基板，基板裝卸機械手臂可包含基板規劃系統，以將卡匣內的基板裝載至過渡腔120內，具體地，將基板放置在載台的托盤上。
如圖1，在本實施例中，預熱腔140連接傳送腔110，預熱腔140位於傳送腔110的側壁上，當基板進入過渡腔120時，傳送腔110內的基板裝卸機械手臂111隨後將基板從過渡腔120傳送至預熱腔140中以進行預熱並進行等離子體清潔。
如圖1，在本實施例中，在該傳送腔110的側壁上設置多個生長腔150，當基板完成相應的工藝後，傳送腔110內的基板裝卸機械手臂111將基板傳送至生長腔150內進行作業，由於在生長腔150內形成均勻的磁場，由此可在基板的表面形成均勻的濺射離子，從而在基板上形成均勻的薄膜。
如圖2，在本實施例中，該過渡腔120連接傳送腔110，其中該過渡腔120位於製造介面113與傳送腔110之間。過渡腔120在製造介面113與傳送腔110之間提供真空介面。
如圖1和圖2，在一些實施例中，過渡腔120可實現基板的傳遞、預熱以及清洗的過程。該過渡腔120包括一殼體120a，該殼體120a例如為密封的圓柱體，同時在該殼體120a的側壁上設有抽氣口及排氣口。過渡腔120設置多條氣路通道例如進氣口128。在過渡腔120內加裝多條氣路例如進氣口128以及電源實現烘烤預熱和等離子清洗過程，使用單獨泵進行氣體抽充，使整個工藝流程更加順暢以節省整體耗時。
如圖2，在一些實施例中，該過渡腔120內設有一載台122，載台122通過升降基座電機121固定在殼體120a的底部。載台122上可以設置托盤123，托盤123上可以設置多層開口式傳送盒124以起到同時傳盤的作用。在本實施例中，該載台122可例如為圓柱形或矩形或其他形狀，該載台122可例如通過升降基座電機121固定在殼體120a內。在殼體120a的內部可以設置鐳射感測器125。過渡腔120允許多盤同時進入，只 需在開始時抽真空一次，結束時充大氣一次，節省中間傳盤頻繁的充抽時間，減少了傳輸節點的充抽耗時。
如圖1和圖2，在一些實施例中，該過渡腔120還包括一抽氣口，該抽氣口連接真空泵127，通過該真空泵127對過渡腔120進行抽真空。在過渡腔120中新增多路N2氣路以通入氣體，使腔室未傳盤時可提供氣冷以代替冷卻腔。本實施例通過多個步驟實現抽真空處理，例如先使用幹泵(Dry Pump)將該過渡腔120真空度由大氣壓抽至例如5.00E-04Pa的時間不超過2.5min。將原有預熱腔140中的氣路和電源移裝到過渡腔120中，使用單獨泵進行氣體的充抽作業。既可以實現對襯底的預熱，同時可以進行等離子清洗。未做傳盤動作時通入氣體帶走其中的熱量以達到冷卻托盤的作用。在本實施例中，該過渡腔120連接至傳送腔110，傳送腔110內的基板裝卸機械手臂111將基板從過渡腔120內傳送至傳送腔110，然後在由基板裝卸機械手臂111將該基板傳輸至其他腔體，例如預熱腔，沉積腔或生長腔150，在生長腔150內，可在基板的表面上形成薄膜，該薄膜的材料可包括三氧化二鋁，氧化鉿，氧化鈦，氮化鈦，氮化鋁，氮化鋁鎵或氮化鎵中的一種或多種。當該基板完成鍍膜工作後，在該殼體120a的一側上還包括一排氣口，該排氣口連接一氣源126，當對過渡腔120進行破真空處理，通過氣源126通過排氣口向過渡腔120內通入氮氣或氬氣，對該過渡腔120進行破真空處理，從而避免基板在冷卻的同時，由於氮氣的通入使得基板上產生裂紋。當該過渡腔120完成破真空後，可將該基板取出，進行保存分析。
如圖2，在本實施例中，需要注意的是，在將基板放入過渡腔120或其他腔體時，首先通過排氣口向腔體通入氮氣或氬氣，使得該腔 體達到大氣壓力平衡，或者該腔體內的壓力大於大氣壓力，避免由於負壓差導致污染物進入到該腔體內。
請再參閱圖1和圖2，在本發明另一實施例中，過渡腔120僅實現基板的傳遞功能，在清洗腔130內實現基板的等離子清洗以及冷卻。在本實施例中，清洗腔130連接傳送腔110，清洗腔130位於傳送腔110的側壁上，當基板進入過渡腔120時，傳送腔110內的基板裝卸機械手臂111隨後將基板從過渡腔120傳送至清洗腔130中以進行清洗，在基板上生長薄膜後，將基板傳遞至清洗腔130冷卻。
如圖3，在該清洗腔130內設置有基板支撐組件131，基板支撐組件131設置在清洗腔130的底部，且基板支撐組件131未接觸清洗腔130。基板支撐組件131包括台座電極1311及靜電卡盤1312，靜電卡盤1312設置在台座電極1311上，靜電卡盤1312用於放置基板，該靜電卡盤1312上可至少放置一個基板，在一些實施例中，可在靜電卡盤1312上設置多個基板，同時對多個基板進行清洗工作，從而提高工作效率。
如圖3，在本實施例中，該基板支撐組件131連接有升降旋轉機構134，具體地，該升降旋轉機構134連接在台座電極1311上，通過該升降旋轉機構134可實現基板支撐組件131的升降或旋轉，間接實現基板的升降或旋轉。當基板支撐組件131旋轉上升或下降時，基板與電極132的距離發生變化，以調整台座電極1311與電極132之間的電場強度，使得等離子體能夠更好的清洗基板。
如圖3，在本實施例中，該清洗腔130內還包括一電極132，該電極132相對設置在基板支撐組件131的上方，該電極132未接觸清洗腔130的頂部，在一些實施例中，電極132與基板支撐組件131的距離可在2-25cm。該電極132同時還連接一升降旋轉機構133，該升降旋轉機 構133的與升降旋轉機構134的結構一致。當電極132進行旋轉上升或下降時，電極132與基板之間的距離發生變化，以調節電極132與基板之間的電場強度，使得等離子體能夠均勻的清洗基板。當電極132與基板支撐組件131同時發生旋轉時，電極132的旋轉速度與基板支撐組件131的旋轉速度可相同或存在一定的速度差，以使得等離子體均勻的清洗基板。
如圖3，在本實施例中，該基板支撐組件131還連接至少一個射頻偏壓電源138，具體地，該射頻偏壓電源138連接台座電極1311上。該射頻偏壓電源138的射頻頻率可以是高頻、中頻或低頻。其中，可利用高頻射頻可以進行矽刻蝕，利用中頻或者低頻射頻可以進行電介質的刻蝕，因此，可以在台座電極1311上同時連接不同頻率的射頻偏壓電源138以實現同時刻蝕矽和電介質。在本實施例中，該電極132還連接至少一射頻電源137，該射頻電源137的射頻頻率例如為10~15MHZ。該射頻電源137和射頻偏壓電源138均由同步脈衝來驅動，能夠同時開關，降低清洗腔130內的電子溫度，並且同步脈衝對於基板密集區域的清洗(刻蝕深度)具有良好的控制。
如圖3，在本實施例中，該清洗腔130還包括進氣口，該進氣口靠近電極132，該進氣口連接氣體源135，通過氣體源135向清洗腔130內輸送氣體，該氣體為用於清洗應用的前驅物氣體。當啟動射頻電源137和/或射頻偏壓電源138時，以在基板表面附件產生等離子體。所產生的等離子體一般含有由氣體混合物形成的自由基和離子。在一些情況下，等離子體用來修改基板的表面結構，以確保在基板與沉積的外延薄膜層(例如含AlN的緩衝層)之間有更好的晶體對準。可調節等離子體密度、偏壓和處理時間以高效地處理基板表面，但不損害基板表面。在本實施例 中，該清洗腔130還包括抽氣口，該抽氣口靠近基板支撐組件131，該抽氣口連接一真空泵136，該真空泵136用於抽取清洗腔130內的氣體。
如圖3，在本實施例中，清洗腔130不僅需要實現清洗的功能，且在生長腔150內形成薄膜後，需要再將基板轉移至清洗腔130內進行冷卻，為保證冷卻效果。可在清洗腔130的側壁內加裝水迴圈裝置，以加速基板上薄膜的冷卻。為保證冷卻效果，可將清洗腔130側壁內的水迴圈裝置可例如圖6所示的波浪狀設置的迴圈水冷裝置1508，以增加水迴圈裝置的冷卻效果。
如圖1、圖3和圖4所示，在本發明又一實施例中，在進行半導體製備時，需要在基板上生長薄膜前需要將基板放在預熱腔140內進行預加熱，預熱後的基板傳輸至清洗腔130清潔，將清潔後的基板傳輸至生長腔150生長薄膜，在薄膜生長完成後，再傳送至清洗腔130中冷卻。在形成薄膜的過程中，因在預熱腔140內預熱基板與清洗腔130內清潔的過程中，易導致熱輻射流失，在本實施例中，在預熱腔140內加裝清洗結構，可在對基板進行預熱時，同時對基板進行等離子清洗。
如圖4所示，在本發明又一實施例中，該預熱腔140包括殼體140a，在該殼體140a的底部設有支架141，該支架141可例如為空心結構，然後將導線放置在支架141的內部結構中，將導線連接在加熱器142上。在本實施例中，該支架141可例如為耐高溫材料。
如圖4，在預熱腔140內設置有加熱器142，該加熱器142固定在支架141上，該加熱器142可包括底盤以及設置在地盤底部的加熱線圈。在托盤143上靠近基板144的一面上還設有多個測量點，然後將多個測量點連接一測溫裝置，該測溫裝置可設置在預熱腔140內或者設置在該 預熱腔140的外側，通過該測溫裝置可即時測出基板144上的溫度，從而可控制基板144的表面溫度及其熱均勻性。
如圖4，在該預熱腔140的底部還可設有至少一抽氣口，該抽氣口連接真空泵145，通過該真空泵145對預熱腔140進行抽真空處理，以獲得真空狀態的預熱腔140。在預熱腔140內設置至少一個加熱器142，需要說明的是，還可以在預熱腔140的側壁上設置多個加熱器142，或者在預熱腔140的頂部上設置多個加熱器，以保證預熱腔140整體溫度的均勻性。
請再參閱圖4，在預熱腔140的頂部，且位於基板144上方，可以設置至少一電極149，該電極149未接觸預熱腔140的頂部，且電極149與基板144的距離可在2~25cm，例如在10~20cm，又例如在16~18cm。該電極149同時還連接升降旋轉機構146，該升降旋轉機構146可以與圖3中的升降旋轉機構133的結構一致，當電極149進行旋轉上升或下降時，電極149與基板之間的距離發生變化，以調節電極149與基板之間的電場強度，使得等離子體能夠均勻的清洗基板。
請一併參閱圖3和圖4，在支架141和加熱器142上還可以有設置升降旋轉機構134和射頻偏壓電源138。當電極149與基板144同時發生旋轉時，電極149的旋轉速度與加熱器142上基板144的旋轉速度可相同或存在預設的速度差，以使得等離子體均勻的清洗基板。且電極149還連接至少一射頻電源148，該射頻電源148與圖3所示的射頻偏壓電源138相同設置。
請再參閱圖4，在預熱腔140的側壁上還設置有進氣口，該進氣口靠近電極149，該進氣口連接氣體源147，通過氣體源147向預熱腔140內輸送氣體，該氣體為用於清洗應用的前驅物氣體。
請一併參閱圖1、圖3和圖4，等離子清洗的過程需要在高溫恒定的環境中進行，在預熱腔140內加裝等離子清洗裝置，在進行預熱基板的同時，可同步對基板進行等離子清洗。將基板在預熱腔140中加熱後，可以不需要再轉移至清洗腔130進行清潔，可在預熱腔140內進行預熱及清潔後，直接轉移至生長腔150內形成薄膜。
請參閱圖5至圖7，生長腔150包括生長腔殼體151，基座152，靶材153及磁體154。請參閱圖6，在生長腔150內部或側壁加裝迴圈水冷裝置1508，如圖5所示。基座152可設置在生長腔殼體151的底端，在基座152上允許放置一個或多個基板155，例如可放置四個或六個或更多或更少個基板155。在一些實施例中，基座152的直徑範圍可例如在200mm-800mm，又例如在400-600mm。在一些實施例中，基座152的尺寸例如為2-12英寸。基座152可由多種材料形成，包括碳化矽或塗有碳化矽的石墨。在一些實施例中，基座152具有2000平方釐米或以上的表面積，例如為5000平方釐米、6000平方釐米或以上。基座152還連接一驅動單元156，驅動單元156連接控制單元(未顯示)，驅動單元156用於驅動基座152上升或下降，驅動單元156可以採用諸如伺服電機或步進電機等的驅動裝置，控制單元用於在磁控濺射的過程中控制驅動單元156驅動基座152上升，以使靶材153與基座152的間距始終保持預定值不變。因此，可在磁控濺射的過程中，通過控制驅動單元156驅動基座152上升，以使靶基間距始終保持最優值不變，可以提高薄膜均勻性和沉積速率，進而可以提高工藝品質。在一些實施例中，基座152還可連接有旋轉單元，旋轉單元用於在膜沉積期間使基座152旋轉，進一步改善鍍膜的厚度均勻性，及改善鍍膜的應力均勻性。
請參閱圖5至圖7，在本實施例中，靶材153設置在生長腔殼體151的頂部，靶材153與濺射電源(未顯示)電連接，在磁控濺射過程中，濺射電源向靶材153輸出濺射功率，以使在生長腔殼體151內形成的等離子體刻蝕靶材153。靶材153具有至少一個表面部分是由將在設置在基座152上的基板155上濺射沉積的材料組成的。在一些實施例中，當例如形成氮化鋁緩衝層時，可使用大體上的純鋁靶材形成含氮化鋁緩衝層，通過使用包括惰性氣體和含氮氣體的等離子體而濺射所述純鋁靶材。機台工藝腔中磁體154與托盤一樣大，例如小於或等於330mm時，托盤外圈靠外位置氮化鋁沉積厚度偏薄，會影響整體厚度均勻性。在本實施例中，靶材153及背板1509整體擴大，將靶材153受轟擊面的直徑設置為大於或等於例如400mm~600mm，則磁鐵運轉覆蓋面直徑大於或等於400mm~600mm。在靶材153和背板1509的外側，使用保護環1510將其包圍，且保護環為陶瓷環或不銹鋼環。在一些實施例中，在將基板155載入生長腔殼體151之後，可通過使用含鋁靶材和含氮處理氣體在基板155上沉積連續的氮化鋁薄膜，在濺射工藝期間使用的處理氣體可包括但不限於含氮氣體和惰性氣體。
請參閱圖5至圖7，在本實施例中，磁體154位於靶材153的上方，磁體154圍繞靶材153的中心軸進行旋轉，且磁體154可圍繞靶材153的中心軸旋轉任意角度。在本實施例中，該磁體154連接一驅動機構，該驅動機構帶動該磁體154進行旋轉的同時，還可以進行上下往復運動。該驅動機構包括第一電機157，傳動杆158，第二電機159及升降元件。其中第一電機157通過傳動杆158連接第二電機159，第一電機157可通過傳動杆158帶動第二電機159進行上下往復運動，第一電機157驅動傳動杆158正向，或反向轉動可使第二電機159作往復運動。在本實施例 中，該升降組件包括外軸1501及內軸1502，在本實施例中，第二電機159通過輸出軸1504連接內軸1502，輸出軸1504部分位於外軸1501內，第二電機159通過輸出軸1504可帶動內軸1502進行旋轉，同時第一電機157通過傳動杆158帶動第二電機159進行上下往復運動，當同時打開第一電機157及第二電機159時，內軸1502可在進行上下往復運動的同時，還可以進行旋轉運動，從而可以帶動內軸1502上的磁體154也作相應的運動。當打開第一電機157，關閉第二電機159時，該內軸1502可只進行上下往復運動。當關閉第一電機157，打開第二電機159時，該內軸1502可只進行旋轉運動。由此工作人員可根據實現情況選擇打開和/或關閉第一電機157和/或第二電機159。
請參閱圖5至圖7，在一些實施中，磁體154在作旋轉運動時，靶材153可保持靜止狀態，也可繞自身中心軸旋轉，但是靶材153和磁體154之間存在速度差。靶材153和磁體154的相對運動，可使得磁體154所產生的磁場均勻地掃描過靶材153的濺射面，且由於本實施例中電場與均勻分佈於靶材153濺射面的磁場同時作用於二次電子，可調整二次電子的運動軌跡以增加二次電子與氬原子的碰撞次數，使得靶材153濺射面附近的氬原子被充分電離，以產生更多的氬離子。且通過更多的氬離子轟擊靶材153，可有效地提高靶材153的濺射利用率和濺射均勻性，進一步提高沉積薄膜的品質和均勻性。
在本發明一實施例中，對於過渡腔可實現預熱以及清洗功能的半導體設備，本發明還提出一種半導體設備的使用方法，包括：S10：將所述多層開口式傳送盒放置在所述托盤上，在過渡腔中烘烤預熱，通入氣體進行等離子清洗；S20：在生長腔中進行噴霧熱分解工藝處理； S30：清洗腔冷卻處理，同時過渡腔通入氣體進行托盤冷卻。
在本發明又一實施例中，對於預熱腔可實現預熱以及清洗功能的半導體設備，本發明還提出一種半導體設備的使用方法，包括：S11：將過渡腔中的所述多層開口式傳送盒放置在所述托盤上，並將基板傳送至預熱腔；S12：在預熱腔中烘烤預熱，並通入氣體進行等離子清洗；S13：在生長腔中生長薄膜；S14：在清洗腔中腔通入氣體，進行托盤冷卻。
如圖1和圖8所示，在本發明一實施例中，在半導體設備100例如為化學氣相沉積設備，則在傳送腔110的側壁上，設置有多個沉積腔。在本實施例中顯示出四個沉積腔，即第一沉積腔161，第二沉積腔162，第三沉積腔163和第四沉積腔164。傳送腔110內的機械臂可以將基板或晶圓依次送入第一沉積腔161，第二沉積腔162，第三沉積腔體163和第四沉積腔164中，以在基板或晶圓上形成薄膜。在本實施例中，第一沉積腔161，第二沉積腔162，第三沉積腔163和第四沉積腔164中至少包括一個可拆卸腔體，所述可拆卸腔體是指該腔體可以單獨拆卸下來，不會影響整個半導體設備100的工作。本實施例例如將第一沉積腔161設置成可拆卸腔體。在其他實施例中，可單獨設置一可拆卸腔體。
如圖8所示，在本實施例中，第一沉積腔161例如可以為無摻雜及/或N型氮化鎵MOCVD反應腔室。第二沉積腔162例如可以為多量子阱MOCVD反應腔室。第三沉積腔163例如可以為P型氮化鎵MOCVD反應腔室。
如圖9所示，圖9顯示為第一沉積腔161的剖面圖。從圖中可以看出，該第一沉積腔161包括主腔體101，主腔體101內設置有底座102，底座102可以設置在主腔體101的底部。在主腔體101的頂部設置有射頻元件103，射頻元件103和底座102相對設置。射頻元件103和底座102形成等離子產生區域。主腔體101的材料例如為不銹鋼。在一些實施例中，射頻元件103在沉積過程中還可以進行旋轉，從而使得薄膜沉積更均勻。
如圖9所示，在本實施例中，該底座102用於放置基板，在本實施例中，在底座102的正面上允許放置多個基板，例如可放置四個或六個或更多或更少個基板。本實施例在底座102上設置一個基板，以減少第一沉積腔161的品質，方便拆卸第一沉積腔161。
如圖9所示，在一些實施例中，底座102還可連接一旋轉單元，用於在膜沉積期間使底座102旋轉，進一步改善鍍膜的厚度均勻性，及改善鍍膜的應力均勻性。
如圖9所示，當然，在一些實施例中，還可以在底座102的背面設置一加熱單元，通過該加熱單元可以對基板進行加熱。在一些實施例中，所述加熱單元具體可以為射頻加熱器、紅外輻射加熱器或電阻加熱器等，可以根據主腔體101的尺寸和材料進行不同的選擇。在射頻加熱方式中，石墨的底座102被射頻線圈通過誘導耦合加熱，這種加熱形式可以應用於大型的主腔體101，但是通常系統過於複雜。為了避免系統的複雜性，在稍小的主腔體101中，通常採用紅外輻射加熱方式，鹵鎢燈產生的熱能被轉化為紅外輻射能，石墨的底座102吸收這種輻射能並將其轉化回熱能。在電阻加熱方式中，通過電阻絲的發熱，進而實現對底座102的加熱。所述加熱單元還可以集成於所述底座102內。
如圖9所示，在本實施例中，該射頻元件103還連接一射頻電源，通過射頻電源向射頻元件103提供電壓，從而將反應源氣體電離成等離子體。
如圖9所示，在本實施例中，在主腔體101的頂部還包括一進氣口，進氣管路104連接該進氣口，進氣管路104的一端連接所述進氣口，進氣管路104的另一端連接外部氣源105。通過該外部氣源105，進氣管路104和進氣口可將反應氣體輸送至主腔體101內。
如圖9所示，在本實施例中，該進氣口設置在射頻元件103的一側，進氣管路104包括第一管路1041和第二管路1042。第一管路1041的一端連接外部氣源105，第一管路1041的另一端連接第二管路1042。第一管路1041例如通過快速接頭107連接第二管路1042。通過旋轉該快速接頭107即可將第一管路1041和第二管路1042連接或分開。在第一管路1041上設置有第一閥體106，當向主腔體101內輸送氣體時，第一閥體106例如是打開狀態，當需要拆卸該腔體時，該第一閥體106例如是關閉狀態，從而可以防止重金屬粉塵進入無塵室內。
如圖9和圖10所示，在本實施例中，第二管路1042的一端延伸至主腔體101內，且在第二管路1042的一端設置有擴散板108。擴散板108上具有多個擴散孔1081。反應氣體通過擴散孔1081可以均勻的擴散到主腔體101內。需要說明的時，這些擴散孔1081的直徑可以相同也可以不同，這些擴散孔1081的排列密度也可以進行改變。
如圖9和圖11所示，在一些實施例中，還可以主腔體101的頂部設置多個進氣口，也就是設置多個進氣管路104，例如設置第一進氣管路104a和第二進氣管路104b，第一進氣管路104a可以連接第一進氣裝置，第二進氣管路104b可以連接第二進氣裝置。第一進氣管路104a和第 二進氣管路104b位於主腔體101的兩側，且第一進氣管路104a的高度大於第二進氣管路104b的高度，由於第一進氣管路104a和第二進氣管路104b具有高度差，通過第一進氣管路104a和第二進氣管路104b向主腔體101輸送的氣體不會相互影響。第一進氣管路104a向主腔體101內輸送的氣體例如為第一氣體，所述第一氣體包括反應前體、載氣、吹掃氣體中的一種或多種。第二進氣管路104b向主腔體101內輸送的氣體例如為第二氣體，所述第二氣體也包括反應前體、載氣、吹掃氣體中的一種或多種，可以根據傳輸氣體的不同，使所述第一進氣裝置與所述第二進氣裝置具有不同的溫度，因此所述第一氣體與所述第二氣體具有不同的溫度。在本實施例中，所述第一進氣裝置用於傳輸III族金屬有機源，所述第二進氣裝置用於傳輸V族氫化物源為例進行說明。由於MOCVD生長工藝要求極高，通常需要極高的溫度控制，且需要精確控制反應氣體的配比，而III族金屬有機源的分解溫度與V族氫化物源的分解溫度有較大差異，因此當控制使III族金屬有機源和V族氫化物源的溫度不同時，可以減少副反應的發生，提高III-V族化合物半導體薄膜的品質和沉積速率，同時防止III族金屬有機源和V族氫化物源的浪費。此時所述第一進氣裝置的溫度小於所述第二進氣裝置的溫度，但不應以此限制本發明的保護範圍。值得說明的是，在第一進氣裝置傳輸III族金屬有機源和第二進氣裝置傳輸V族氫化物源的同時，第一進氣裝置和第二進氣裝置還可以同時傳輸載氣，如氫氣或氮氣。
如圖9所示，在本實施例中，在主腔體101的底部還設置至少一排氣口，排氣管路109的一端連接排氣口，另一端連接抽氣泵1013，通過該抽氣泵1013對主腔體101進行抽氣作業，以抽走多餘的等離子體，進而減少多餘的離子落到薄膜上的幾率，提高薄膜的品質。在主腔體101的底部還設置第二閥體1014，第二閥體1014位於排氣口上，當進行抽氣 作業時，第二閥體1014處於打開狀態，當完成沉積作業時，第二閥體1014可以處於關閉狀態，以防止等離子體擴散出去。
如圖8和圖12所示，在本實施例中，該主腔體101還包括基板入口，傳送腔110內的機械臂通過該基板入口將基板放置在主腔體101內。該基板入口包括兩個伸縮門1011。當兩個伸縮門1011打開時，也就是打開基板入口。當兩個伸縮門1011關閉時，也就是關閉基板出口。該主腔體101還連接一鎖緊單元1012，當拆卸該主腔體101時，該鎖緊單元1012可以使得基板入口保持鎖緊狀態，也就是當主腔體101斷電後，鎖緊單元1012可以使得基板入口保持關閉或鎖緊狀態。當基板入口保持鎖緊狀態時，可以防止主腔體101內剩餘的等離子體向無塵室內擴散，從而防止造成無塵室重金屬污染。
如圖9所示，在本實施例中，該基板入口還可以作為基板出口，也就是說機械臂通過該基板入口將基板放進主腔體101內或者將基板拿出主腔體101。在一些實施例中，主腔體101還可以包括一基板出口，也就是說基板出口與基板入口相對設置，因此當機械臂通過基板入口將基板放置在主腔體101內，然後通過基板出口將基板拿出主腔體101。由於基板出口和基板入口相對設置，因此打開基板出口時，主腔體101內的重金屬粉塵不會擴散至無塵室內，因此不會造成無塵室污染。
如圖13所示，在一些實施例中，第二管路1042的端部還可以設計成彎折狀，所述彎折狀朝向射頻元件103和底座102之間，使得氣體在射頻元件103和底座102之間擴散。
如圖1和圖9所示，在本實施例中，半導體設備100包括傳送腔110和可拆卸腔體，傳送腔110內的機械臂將基板傳送或傳出可拆卸腔體內，當在任意一腔體完成作業時(包括預熱、清洗、沉積、生長以及 冷卻)，通過關閉第一閥體和第二閥體，從而氣源內的氣體無法進入可拆卸腔體內，同時可拆卸腔體內的反應氣體也無法從排氣口內排出，同時通過鎖緊單元關閉可拆卸腔體的基板入口，然後將該可拆卸腔體移動至另一無塵室內，打開基板入口，然後取出基板，從而避免造成原來無塵室的重金屬污染，然後可以對可拆卸腔體進行保養，然後在將該可拆卸腔體設置在傳送腔310的外側。
如圖14，在一些實施例中，半導體設備100的鍍膜系統180內設置有多個反應腔170，反應腔170可以是物理氣相沉積設備中的生長腔，也可以是化學沉積設備中的沉積腔。在本實施例中，反應腔170例如包括第一反應腔171和第二反應腔172。且第一反應腔171和第二反應腔172上均設置有兩個腔門，例如為第一腔門173和第二腔門174。每個腔門與一個基板裝卸機械手臂111對應傳送，例如包括與第一腔門173對應的第一機械手臂111a，以及與第二腔門174對應的第二機械手臂111b，且反應腔170的一側還設有進氣管路182以及傳輸軌道181。且第一反應腔171和第二反應腔172之間通過開閉閥門連接，可方便運輸基片，並提高加工效率。
如圖14所示，第一腔門173和第二腔門174設置在第一反應腔171和第二反應腔172上，在一些實施例中，第一腔門173和第二腔門174設置在反應腔的同側，在其他實施例中，第一腔門173和第二腔門174設置在反應腔的相對側設置。第一腔門173和第二腔門174的具體結構可以為圖12所示的伸縮門，在此不再次敘述。且在實際的薄膜生長過程中，第一腔門173作為基板入口/基板出口，第二腔門174作為基板出口/基板入口。將基板出口與基板入口分開，可減少基片的污染。與腔門對應設置的基板裝卸機械手臂111，包括第一機械手臂111a和第二機械手臂111b。在 基板的傳送過程中，第一機械手臂111a例如可以通過第一腔門173將基板傳入反應腔170內，第二機械手臂111b例如可以通過第二腔門174將基板從反應腔170內傳出。設置兩個機械臂可方便基板的拾取，同時傳入和傳出基板，且將傳入和傳出的基板裝卸機械手臂111區分，可進一步減少基片的污染，進而可以提高沉積薄膜的品質和均勻性。
如圖14所示，基座152(或底座102)設置在反應腔170的頂部，靶材153(或射頻元件103)設置在反應腔170的底部。與圖5(或圖9)中的位置相反，反應物由下而上運動。在一些實施例中，基座152上具有固定卡扣，用於固定基片。在本實施例中，基座152為磁性基座，允許在靶材153的相對側放置多個磁性基座，此時，基座152可直接將基板吸附在基座152上，而不需要其他的結構固定基板。基座152可包括藍寶石，碳化矽，矽，氮化鎵，金剛石，鋁酸鋰，氧化鋅，鎢，銅和/或鋁氮化鎵等材料製成，且可以將基座152蒸鍍上金屬層，使得基座152具有金屬性。在基座152內設置磁體，使基座152具有吸附功能。磁體在作旋轉運動時，基座152可繞自身中心軸旋轉。當磁體進行旋轉時，可以通過動力源如電機來驅動基座152環繞自身中心軸旋轉，使得磁體所產生的磁場緊緊吸附基座152，進一步提高沉積薄膜的品質和均勻性，且基座152的尺寸例如為2-12英寸。
如圖14所示，傳輸軌道181將反應腔170與其他半導體設備連接，例如將腔門與其他半導體設備連接，其中其他半導體設備可以為清洗設備、預熱設備或其他半導體設備。進氣管路182連接外部氣源，外部氣源通過進氣管路182向該反應腔170內送入氣體。進氣管路182可包括第一進氣管路和第二進氣管路，第一進氣管路連接第一反應腔171，第二進氣管路連接第二反應腔172，該進氣管路的設計方便氣體的輸入輸出。
本發明的半導體設備可製造高品質無污染的薄膜，例如金屬薄膜、半導體薄膜、絕緣薄膜、化合物薄膜或其他材料的薄膜。
如圖15所示，在本發明一實施例中，當利用本公開的半導體設備來製造一半導體外延結構20時，半導體外延結構20可包括襯底200，以及依次設於襯底200上的第一半導體層203、有源層204和第二半導體結構21。
如圖15所示，襯底200可以為藍寶石襯底。在其他實施例中，襯底200也可以採用矽(Si)、碳化矽(SiC)、砷化鎵(GaAs)、鋁酸鋰(LiAlO2)等材料製成。
如圖15至圖16所示，在一些實施例中，襯底200可選用無極化效應的晶軸材料製成，或者在襯底200上形成一層特殊的鋪平層，以對襯底200的晶相方向進行選擇，消除壓電效應對襯底200的影響。在一些實施例中，襯底200可以選用N面(1100)或A面(1120)的材料製成，例如可以選用SiCO3，GaN以及SiC等材料製成。在其他實施例中，當襯底200為其他襯底時，可在襯底200上形成鋪平層，以消除晶格缺陷。鋪平層的材料可以選用第IIA族元素與氮組成的化合物作，具體例如為非極性的AlN材料或者非極性GaN材料。選用特殊的晶軸材料或設置鋪平層，可避免導入大電流時導致襯底200內晶格扭力的產生，進而產生壓電空洞，導致材料的發熱裂化。
如圖15所示，在一些實施例中，為獲取平整的襯底200表面，可對襯底200表面進行碎晶顆粒處理，並將襯底200表面的碎晶顆粒進行氧化，形成碎晶氧化物，再使用氧化物刻蝕液清洗碎晶氧化物，進而獲取平整的襯底200表面。在一具體實施例中，襯底200例如為矽襯底，可通過研磨或者刨削等工藝進行初步表面加工，在襯底200表面形成矽的 碎晶顆粒。碎晶顆粒的產生導致晶體晶格上出現應力痕，影響晶體的生長，因而需要對碎晶顆粒進行處理。在本實施例中，可選用物理或者化學的方法消除碎晶顆粒帶來的影響。當使用物理方法時，可以在預熱腔種加熱襯底200，使得襯底200表面達到例如300~400度，同時向腔內通入氧氣、或其他氧化物，使碎晶顆粒發生氧化反應，以生成碎晶氧化物。當使用化學方法時，可以使用雙氧水等氧化劑與碎晶顆粒反應生成碎晶氧化物。在反應過程中，可以通過升溫的方法提高氧化反應速率，溫度的範圍例如為40~80度。在本實施例中，碎晶氧化物為二氧化矽，在進行氧化後，襯底200表面形成一層緻密的二氧化矽層，可通過氧化物刻蝕液清洗，進而獲取完整晶型。在本實施例中，可以使用氫氟酸或氨去除碎晶氧化物。在其他實施例中，襯底200材料不限於矽襯底，也可以選取SiC襯底以及其他襯底，因襯底200的材料不同，可以選用不同的方法氧化碎晶顆粒，以及不同的溶液去除碎晶氧化物。
如圖15所示，在一些實施例中，會在第一半導體層203和襯底200之間設置緩衝層201，以減緩第一半導體層203和襯底200之間的晶格不匹配，進而導致位錯、層錯或者空洞型的缺陷。緩衝層201的材料可以但不僅限制為氮化鋁、氮化鎵等材料，但緩衝層201並不足以解決晶格不匹配的問題。在本實施例中，通過在襯底200和緩衝層201之間設置一層過渡金屬層，可進一步減緩第一半導體層203和和緩衝層201之間的晶格不匹配問題。過渡金屬層的材料可選用第IIA族元素，例如可以選用鋁。在襯底200上沉積一層過渡金屬層後，再對過渡金屬層進行退火處理，在矽襯底表面和過渡層之間形成退火介面，在退火時，過渡金屬層中的金屬Al和襯底200中的Si的晶格轉換，進而減少了直接在矽底上生長緩 衝層201產生的位錯等缺陷。其中退火溫度的範圍可以為例如400-600度，退火處理的時間範圍可以為例如5~30分鐘。
如圖15所示，在另一些實施例中，緩衝層201例如包括週期性的氮化鋁層和遮擋層，因只有氮化鋁層作為緩衝層的缺陷過多，可進行在氮化鋁層內週期性插入遮擋層，以改善晶格缺陷。具體可先生長厚度例如為10~25nm的氮化鋁層，並停止生長。此時將反應腔的溫度設置為例如500~1000度，並使用氮氧化物或氧氣吹掃氮化鋁層的表面，進而在氮化鋁層的表面形成厚度例如為3~5nm氧化鋁層，作為遮擋層。遮擋層可阻擋晶格缺陷，以改善緩衝層201的品質。其中氮氧化物可以為一氧化二氮(N2O)、二氧化氮(NO2)或氧氣(O2)。如此重複生長氮化鋁層，再在氮化鋁層上形成遮擋層，最終形成厚度例如為20~300nm的緩衝層201。其中每層遮擋層都可減緩其上一層氮化鋁層中的晶格缺陷，使緩衝層201的厚度越高，缺陷越少。具體跟根據所需緩衝層201的厚度設置每次生長的氮化鋁層厚度，本發明對此並無限制。
如圖15所示，在其他實施例中，緩衝層201例如為氮化鎵層。具體可在溫度例如為500~850℃，又例如為500~550℃，反應腔壓力例如為100Torr~650Torr，又例如為200~500Torr的條件下，向反應腔內通入氨氣和三甲基鎵(TMGa)，進而在襯底200上生長一層厚度例如為200~400埃或400~600埃的氮化鎵，形成緩衝層201。
如圖15所示，在形成緩衝層201後，可在緩衝層201上生長一層無摻雜的氮化鎵層202，具體可在溫度例如為1000~1200℃，又例如為1050℃~1200℃，反應腔壓力例如為100Torr~500Torr，有例如為200~500Torr的條件下，向反應腔內通入氨氣和三甲基鎵(TMGa)，進而在緩衝層201上生長一層厚度例如為10000~30000埃的氮化鎵，形成無 摻雜的氮化鎵層202。通過設置在襯底200和第一半導體層203之間設置緩衝層201和無摻雜的氮化鎵層202，可減緩襯底200和第一半導體層203之間的晶格不匹配問題，提高半導體外延結構20的品質。
如圖15所示，第一半導體層203例如為第一類型的氮化鎵層，具體例如為N型氮化鎵層，則第一半導體層203的摻雜離子可為矽。在本實施例中，可在溫度例如為1000~1200℃，又例如為1050℃~1200℃，在反應腔壓力例如為100Torr~600Torr，又例如為200~500Torr的條件下，向反應腔內通入氨氣、三甲基鎵(TMGa)和矽烷(SiH4)，進而在無摻雜的氮化鎵層202上生長一層厚度例如為10000~30000埃，又例如為20000~40000埃的N型氮化鎵層。第一半導體層203中矽離子的離子濃度例如為1×1018~7×1018atom/cm3，又例如為8×1018~2×1019atoms/cm3。在一些實施例中，第一半導體層203可以為摻雜了矽離子的N型氮化鎵層和非摻雜的氮化鎵層的超晶格結構，在其他實施例中，第一半導體層203可以包括N型氮化鎵層以及設置在N型氮化鎵上的超晶格結構。
如圖15所示，有源層204位於第一半導體層203上，在本實施例中，有源層204包括一個或多個交替形成的週期性量子壘層和量子阱層，且量子壘層例如包括GaN/AlGaN超晶格結構，量子阱層例如包括InGaN。有源層204的厚度例如為200nm~300nm，且每個週期的量子阱層的厚度例如為3nm~4nm，每個週期的量子壘層的厚度例如為12nm~16nm，其中，構成量子壘層的中GaN的厚度例如為1.5nm~3nm，構成量子壘層的中AlGaN的厚度例如為1.5nm~3nm。本實施例中的有源層204採用調製摻雜的GaN/AlGaN超晶格結構，可有效的引導衝擊電流，使脈衝電流在GaN/AlGaN結構的二維電子氣中，在橫向方向上傳導，使 得脈衝電流的密度分佈更加均勻，可以有效的提升電子與空穴的複合效率。
如圖15所示，可在溫度例如為810~860℃、壓力例如為200~500Torr的條件下，生長一層厚度例如為1nm~3nm的GaN，然後在GaN上生長一層厚度例如為1nm~3nm調製摻雜的AlGaN。GaN和AlGaN組成一超晶格單元結構，交替連續生長2~6個週期的超晶格單元結構，可形成超晶格結構的量子壘層。在形成量子壘層後，改變生長條件，在溫度例如為710~760℃、壓力例如為200~500Torr的條件下，在量子壘層上生長厚度例如為2~6nm的InGaN，形成量子阱層，其中銦源例如為三甲基銦(TMIn)。交替連續生長2~6或9~12個週期的量子壘層和量子阱層，可形成有源層204。
如圖15所示，在一些實施例中，第二半導體結構21可包括第二半導體層205和空穴注入層22，第二半導體層205位於有源層204上，空穴注入層22位於第二半導體層205上。其中第二半導體層205為電子阻擋層，可以為第二類型的氮化鎵層，或可以為第二類型的氮化鋁鎵層，也可以為採用非或低摻雜鎂的AlGaN製成，在一些實施例中，第二半導體層205包括3~10週期迴圈的P型GaN層和P型AlGaN層。
具體的，如圖15所示，在一實施例中，第二半導體層205為P型AlGaN層，則可以在溫度例如為700~950℃、壓力例如為50~500Torr的條件下，在有源層204上生長厚度為5~10nm的AlGaN，形成P型AlGaN層，其中Mg摻雜濃度為0~1×1016atom/cm3。
具體的，如圖15所示，在其他實施例中，第二半導體層205包括單層的P型GaN層和P型AlGaN層，則可以在溫度為例如為700~900℃，壓力例如為200~500Torr的條件下，生長厚度例如為 20~30nm的GaN，形成P型GaN層，其中Mg的摻雜濃度為1×1019~1×1020atom/cm3。之後在溫度例如為800~950℃、壓力例如為200~500Torr的條件下，在P型GaN層上生長厚度例如為5~10nm的AlGaN，形成P型AlGaN層，其中Mg摻雜濃度例如為1×1019atom/cm3。
具體的，如圖15所示，在又一實施例中，第二半導體層205包括週期性的P型GaN層和P型AlGaN層，則可以在溫度例如為700~800℃、壓力例如為200~500Torr的條件下，在有源層204上生長厚度例如為5~10nm的GaN，形成P型GaN層，其中Mg摻雜濃度為1×10E19atom/cm3。在溫度例如為700~950℃、壓力例如為50~500Torr的條件下，在P型GaN層上生長厚度例如為5~10nm的AlGaN，形成P型AlGaN層，其中Mg摻雜濃度為0~1×10E16atom/cm3。並交替連續生長3~10個週期的P型GaN層和P型AlGaN層。
如圖15所示，空穴注入層22位於第二半導體層205上，且空穴注入層22包括非或低摻雜InxGayN層，和/或摻雜InxGayN層，即空穴注入層22包括InxGayN層，且0
Figure 110136609-A0305-02-0030-49
x
Figure 110136609-A0305-02-0030-50
1，0
Figure 110136609-A0305-02-0030-51
y
Figure 110136609-A0305-02-0030-52
1。其中非摻雜InxGayN層為未摻雜其他離子的InxGayN層，摻雜InxGayN層例如由摻雜了Mg的InxGayN製成。
如圖15所示，在一具體實施例中，第二半導體層205例如為P型氮化鋁鎵層，其上設置的空穴注入層22至少包括第一摻雜層206和第二摻雜層207，第一摻雜層206位於第二半導體層205上，第二摻雜層207位於第一摻雜層206上。第一摻雜層206為非或低摻雜InxGayN層，且第一摻雜層206的摻雜濃度例如為第一摻雜濃度，第二摻雜層207為摻雜InxGayN層，且第二摻雜層207的摻雜濃度例如為第二摻雜濃度，第二半導體層205例如具有第三摻雜濃度。其中第一摻雜濃度小於第二摻雜濃 度，第三摻雜濃度小於第二摻雜濃度，且第一摻雜濃度的範圍為0~1×1019atom/cm3。且第一摻雜層206的厚度小於第二摻雜層207的厚度，第一摻雜層206的厚度例如為第二摻雜層207厚度的40%~50%，具體例如為第二摻雜層207厚度的30%。
如圖15所示，在本發明又一實施例中，空穴注入層22包括第一摻雜層206和第二摻雜層207，且第一摻雜層206為非摻雜InxGayN層，第二摻雜層207為摻雜InxGayN層，即第一摻雜層206的第一摻雜濃度為零，第二摻雜層207為摻雜了鎂的InxGayN層。
如圖15所示，在其他實施例中，空穴注入層22還包括第三摻雜層，第三摻雜層位於第二摻雜層207上，第三摻雜層例如為摻雜了鎂的InxGayN，且第三摻雜層的第四摻雜濃度大於第二摻雜濃度。
如圖15所示，在一具體實施例中，第一摻雜層206為非摻雜InxGayN層，第二摻雜層207為低摻雜InxGayN層，第三摻雜層為摻雜InxGayN層。則在溫度例如為800~950℃，壓力例如為200~500Torr的條件下，生長厚度例如為2~5nm的GaN，形成的非摻雜InxGayN層為第一摻雜層206。其次，在在溫度例如為800~950℃，壓力例如為200~500Torr的條件下，生長厚度為例如5~50nm的GaN，其中，鎂的摻雜濃度例如為1×1016~1×1017atom/cm3，形成低摻雜InxGayN層為第二摻雜層207。最後，在溫度例如為800~950℃，壓力例如為200~500Torr的條件下，生長厚度例如為10~20nm的GaN，其中，鎂的摻雜濃度為1×1018~1×1019atom/cm3，形成摻雜InxGayN層為第三摻雜層。
如圖15所示，在本發明再一實施例中，摻雜InxGayN層包括但不限由n層Inx1Gay1N、Inx2Gay2N、Inx3Gay3N的疊加，或是交替的Inx1Gay1N與Inx2Gay2N的n個週期迴圈，其中n
Figure 110136609-A0305-02-0031-47
1，X3<X2<X1
Figure 110136609-A0305-02-0031-48
1， Xn<...<X3<X2<X1
Figure 110136609-A0305-02-0032-53
1。在一具體實施例中，N等於3，X1等於1，X2等於0.2，X3等於0.05，即空穴注入層22包括依次設置的InN、In0.2Ga0.8N、In0.05Ga0.95N摻雜層。本發明中所述之空穴注入層22能有效提高外延結構的空穴濃度，提高發光效率。
如圖17所示，在本發明另一實施例中，還提供一種高波長穩定性好的半導體外延結構20，且所述半導體外延結構20為一種綠光外延結構，且有源層204例如包括應力釋放層208、第一有源層209和第二有源層210，且第一有源層209位於應力釋放層208上，第二有源層210位於第一有源層209上。
如圖17所示，應力釋放層208的材料為InxGa(1-x)N和GaN，其中0.17<x<0.35，且GaN中摻雜有矽離子，且矽離子的摻雜濃度例如為a，且a範圍為5×1017~1×1018atoms/cm3，且應力釋放層208的厚度為3~40nm。具體的，應力釋放層208可包週期迴圈的量子阱層和量子壘層，且應力釋放層208的生長週期例如為2~6，又例如為3。在本實施例中，可在溫度例如為750~950℃，反應腔壓力例如為200~500Torr的條件下，通入流量例如為30000~60000sccm的氨氣(NH3)、50~100sccm的三乙基鎵(TEGa)和500~1000sccm的三甲基銦(TMIn)和100~130L/min的氮氣(N2)，進而在第一半導體層203上生長一層1nm~3nm的InGaN，形成量子阱層。之後，可以在溫度例如為750~950℃，反應腔壓力例如為200~500Torr的條件下，通入流量為30000~60000sccm的氨氣(NH3)、100~200sccm的三甲基鎵(TMGa)、100~130L/min的氮氣(N2)及1~2sccm的矽烷(SiH4)，進而在量子阱層上生長一層30~40nm的N型GaN層，形成量子壘層。重複生長2~6個週期的量子阱層和量子壘層，可獲得應力釋放層208。
如圖17所示，第一有源層209包括例如3~8個週期迴圈的勢壘層和勢阱層，所述週期數具體例如為5。在一些實施例中，勢壘層的材料例如為AlzGa(1-z)N，且0
Figure 110136609-A0305-02-0033-54
z<0.3，勢阱層的材料例如為InyGa(1-y)N，且0.17<y<0.4。其中勢壘層中摻雜有矽離子，且矽離子的摻雜濃度為b，且a>b，且b範圍為5×1016~1×1017atoms/cm3。在其他實施例中，勢壘層的材料還可以為GaN，或AlGaN與GaN的交替生長的2~6個週期的超晶格層，且勢壘層的厚度L1例如為70~150埃，又例如為120埃。在本實施例中，可以在溫度例如為750~900℃，反應腔壓力例如為200~500Torr的條件下，向反應腔通入流量為50000-70000sccm的氨氣(NH3)、200-1000sccm的三乙基鎵(TEGa)、1-2sccm的矽烷(SiH4)及100-130L/min的氮氣(N2)，進而在應力釋放層208上生長一層1nm~3nm的N型GaN，形成勢壘層。進一步的，在溫度例如為710~760℃。反應腔壓力例如為200~500Torr的條件下，在勢壘層上生長一層厚度為2~6nm的InGaN，形成勢阱層。重複生長3~8個週期的勢壘層和勢阱層，可形成第一有源層209。
如圖17所示，第二有源層210包括2~6個週期迴圈的InuGa1-uN和GaN，所述週期具體例如為3，且第二有源層210內InuGa1-uN的銦含量為0.17<u<0.40，第二有源層210的GaN內摻雜有矽離子，且矽離子的摻雜濃度為c，且a>c>b，c範圍為5×1016-1×1017atoms/cm3且c可以是b的1.4倍。在本發明一具體實施例中，第二有源層210包括材料為N型GaN的量子阱層，以及材料為InGaN的量子壘層。在其他實施例中，量子阱層也可以為非摻雜Si的GaN與摻Si層的GaN的超晶格層。在本實施例中，例如在溫度例如為750~900℃，反應腔壓力例如為200~500Torr的條件下，想反應腔內通入流量例如為50000-70000sccm的氨氣(NH3)、 200-1000sccm的三乙基鎵(TEGa)、1-2sccm的矽烷(SiH4)及100-130L/min的氮氣(N2)，進而在第一有源層209上生長除一層1nm~3nm的N型GaN，可形成量子阱層，量子阱層的厚度L2的範圍為70~150埃，且L1>L2=100埃。進一步的，在在溫度例如為710~760℃，反應腔壓力例如為200~500Torr的條件下，在量子壘層上生長一層厚度為2~6nm的InGaN，形成量子阱層。重複生長2~6個週期的量子壘層和量子阱層，可形成第二有源層210。
如圖17所示，第二半導體結構21包括第二半導體層205、第三半導體層211和第四半導體層212，且第三半導體層211位於第二半導體層205上，第四半導體層212位於第三半導體層211上。且第二半導體層205為P型AlGaN層，第三半導體層211和第四半導體層212為P型GaN層，P型GaN層例如是摻雜Mg的GaN層，且第四半導體層212的摻雜濃度大於第三半導體層211的摻雜濃度。在本實施例中，可在溫度例如為700~800℃，反應腔壓力例如為200~500Torr的條件下，有源層204上生長厚度為5~10nm的AlGaN，形成第二半導體層205。其中，第二半導體層205中Mg的摻雜濃度為1×1018~1×1019atom/cm3。之後，在溫度例如為800~950℃，反應腔壓力例如為200~500Torr的條件下，生長厚度為20~30nm的GaN，形成第三半導體層211。其中，Mg的摻雜濃度為1×1019~1×1020atom/cm3。最後，在溫度例如為800~950℃，反應腔壓力例如為200~500Torr的條件下，生長厚度為10~20nm的GaN，形成第四半導體層212。其中，Mg的摻雜濃度為1×1018~1×1019atom/cm3。
如圖18所示，在本發明又一實施例中，為保證形成的微型發光二極體不會因反應過快，而出現閃爍的情況，可在第一半導體層203和有源層204之間設置一特殊結構的電阻層214，可延遲二極體熄滅的時 間。且具有特殊結構的電阻層214的半導體外延結構20可製成微型發光二極體，配合節能電源使用，可減少總通電時間，以節約能耗，同時可保持人眼感受相同亮度，減少閃爍帶來的影響，進而降低強光對於人眼的傷害。
如圖18所示，第一半導體層203為氮化鎵層，且在氮化鎵上設置有超晶格結構213，將電阻層214設置在氮化鎵層203上，且位於氮化鎵層和超晶格結構213之間。在本實施例中，氮化鎵層例如包括輕摻雜的N型氮化鎵層203a和重摻雜的N型氮化鎵層203b。在重摻雜的N型氮化鎵層203b設置一層電阻層214，並在電阻層214上設置超晶格結構213，有源層204位於超晶格結構213上。本實施例提供的電阻層214可減緩最終形成的微型發光二極體的放電速度，延長微型發光二極體的放電時間，避免因電源不穩定或占空比低導致的微型發光二極體的閃爍。
如圖18所示，電阻層214的材料例如為AlxGa1-xN，且x<0.15，電阻層214的厚度例如為50~200nm，可避免電阻層214太薄不好控制生長，以及電阻層214太厚出現開裂現象。在光阻層上蝕刻有多個開孔215，開孔215的方向平行於電阻層214的生長方向，且開孔215的直徑例如為3~20um，相鄰開孔215之間的間距例如為3~10um。在本實施例中，可在溫度例如為700~900，反應腔的壓力例如為500mbar的條件下，在反應腔內通入氣體三乙基鎵(TEGa)、三甲基鋁(TMAL)以及氨氣(NH3)，採用金屬有機化合物化學氣相沉澱(MOCVD)的方式生成電阻層214。在生成的電阻層214後，採用電感耦合等離子體的蝕刻方法，蝕刻電阻層214形成開孔215，且開孔215穿透電阻層214，與重摻雜的N型氮化鎵層203b接觸。
如圖19所示的蝕刻後的的半導體外延結構20的等效電路，C為不添加電阻層214時半導體外延結構20的等效電容，R0為不添加電阻層214時半導體外延結構20的等效電阻，RL為電阻層214的等效電阻，且RL可通過調節電阻層214上開孔的數量或直徑調節，E為半導體外延結構20兩端的電壓。則電容的放電公式為：Vt=E×(exp(-t/R*C))，電容的放電時間為：t=RC×Ln〔E/Vt〕，且R=R0+RL。由上述公式可知，放電時間的長短與電阻R呈正比，電阻R越大，電子流動越困難，放電時間越長。可根據實際需求調節RL的大小，即可通過開孔215的數量和直徑調整電阻層214的等效電阻，且開口的數量越多、直徑越大，電阻層214的等效電阻越小，且開孔還可限制電流流出。
本發明中所形成高品質薄膜可應用於各種半導體結構、電子原件或電子裝置中，例如開關元件、功率元件、射頻元件、發光二極體、微型發光二極體、顯示面板、手機、手錶、筆記型電腦、投載式裝置、充電裝置、充電樁、虛擬實境(VR)裝置、擴充現實(AR)裝置、可攜式電子裝置、遊戲機或其他電子裝置。
如圖20所示，本實施例提供的一種微型發光二極體，包括襯底200、設置在襯底200上的半導體外延結構20，且半導體外延結構20包括第一半導體層203、有源層204和第二半導體結構21，所述微型發光二極體還包括與第一半導體層203連接的第一電極226以及與第二半導體結構21連接的第二電極227。且襯底200例如為藍寶石襯底，所述半導體外延結構20可以為如圖15或圖17所示的半導體外延結構20。在一些實施例中，在半導體外延結構20的一側，如圖15以及圖17所示，可設置一缺口23，缺口23設置在半導體外延結構20的一側，且缺口23的底部與第一半導體層203接觸。在一些實施例中，缺口23與第一半導體層203的表面 接觸，在其他實施例中，可蝕刻第二半導體結構21、有源層204以及部分第一半導體層203，形成缺口23。
如圖20所示，在第二半導體結構21上形成一層透明導電層220，透明導電層220覆蓋第二半導體結構21，透明導電層220可採用氧化銦錫、氧化鎵鋅、氧化鋅或氧化銦鋅等材料製成。在一些實施例中，透明導電層220覆蓋部分第二半導體結構21，在透明導電層220的兩側，透明導電層220與第二半導體層形成臺階228。在其他實施例中，透明導電層220可完全覆蓋第二半導體結構21。當半導體外延結構20上設置有缺口23時，透明導電層220可覆蓋第一半導體層203。
如圖20所示，在形成透明導電層220後，可分別在第一半導體層203和透明導電層220上沉積金屬材料，例如沉積鈦/氮化鈦阻擋層及金屬鎢，在第一半導體層203上形成第一導電插塞221，在透明導電層220上形成第二導電插塞222。第一導電插塞221和第二導電插塞222齊平，且第一導電插塞221覆蓋部分第一半導體層203，第二導電插塞222覆蓋部分透明導電層220。在一些實施例中，可在半導體外延結構20的一側開設開孔，且開孔的底壁與第一半導體層203接觸，在開孔的側壁上鋪設絕緣物質，並在開孔內以及開口上形成第一導電插塞221。在其他實施例中，半導體外延結構20上設置有缺口23，可直接在缺口23上形成第一導電插塞221。
如圖20所示，在形成第一導電插塞221和第二導電插塞222後，在第一半導體層203和透明導電層220上依次沉積反射層223和保護層224。反射層223覆蓋透明導電層220和臺階228，且暴露部分第一導電插塞221和第二導電插塞222。保護層224覆蓋反射層223，以及部分或全部第一導電插塞221和第二導電插塞222。在形成反射層223和保護層224 後，蝕刻二極體晶片外側的保護層224、反射層223和半導體外延結構20，形成溝槽229。在溝槽229內以及保護層224上沉積絕緣層225，絕緣層225完全覆蓋第一導電插塞221和第二導電插塞222。對絕緣層225和保護層224進行蝕刻，在第一導電插塞221和第二導電插塞222上方形成開口，且開口暴露出部分第一導電插塞221和部分第二導電插塞222，且開口的面積大於第一導電插塞221和第二導電插塞222的徑向尺寸，在開口內沉積金屬，形成與第一導電插塞221連接的第一電極226，與第二導電插塞222連接的第二電極227。再經過鐳射切割與劈裂，點分完成後，形成微型發光二極體。
如圖21所示，可在發光二極體上增加其他結構以改變微型發光二極體的出光方向，具體可根據具體需求改變微型發光二極體的出光方向。當微型發光二極體作為背光時，為減少混光距離，進而實現顯示器等電子設備的超薄需求，可設置大角度的微型發光二極體。在一實施例中，可在微型發光二極體的襯底200上，且位於相對於半導體外延結構20的一側，設置散光疊層230，以增加微型發光二極體的出光角度，使微型發光二極體的角度大於等於160度。為方便描述，本發明將半導體外延結構20所在的一側定義為襯底200的上表面，將襯底200相對於半導體外延結構20的一側定義為下表面。
如圖21所示，散光疊層230包括設置在襯底200下表面的引光層231、第一反射層232、光震盪層233和第二反射層234。具體的，引光層231覆蓋第一反射層232的下表面，且引光層231的折射率與襯底200的折射率相同，可保證光在引光層231上不發生偏轉。引光層231的厚度可根發光層發出的光的波長以及引光層231的厚度設定，且引光層231的厚度符合的關係為：引光層231的厚度=波長/4×折射率。在一些實施例 中，襯底200為藍寶石襯底，藍寶石的折射率為1.77，則引光層231選用與藍寶石折射率相同的氧化鋁(Al2O3)或氧化鎂(MgO)製成。引光層231的厚度具體例如為10~200nm，又例如為60~80nm。在其他實施例中，當襯底200為其它材料製成時，可選擇對應的引光層231材料，以及對應設置引光層231的厚度。
如圖21所示，第一反射層232位於引光層231相對於襯底200的一側，且第一反射層232覆蓋引光層231。第一反射層232為正向反射層，允許由襯底200方向發出的光穿過第一反射層232，第一反射層232相對於襯底200方向發出的光將被第一反射層232反射。在一些實施例中，第一反射層232為週期迴圈生長的三氧化二鈦(Ti2O3)層和二氧化矽(SiO2)層，且第一反射層232例如包括4~6個週期的Ti2O3和SiO2，又例如包括5個週期的Ti2O3和SiO2。其中三氧化二鈦層覆蓋引光層231，且三氧化二鈦層的厚度例如為55~60nm，二氧化矽層覆蓋三氧化二鈦層，且二氧化矽層的厚度例如為90~100nm。
如圖21所示，光震盪層233位於第一反射層232相對於引光層231的一側，且光震盪層233覆蓋第一反射層232。光震盪層233的折射率小於襯底200的折射率，在一些實施例中，光震盪層233可選用折射率為1.46的二氧化矽(SiO2)、折射率為1.38的氟化鎂(MgF2)，折射率為1.351的氮化鈦(TiN)或折射率為1.433的氟化鈣(CaF2)中的一種或多種製成。光震盪層233的厚度例如為100~500nm，又例如為300~400nm，可避免光震盪層233過厚，容易開裂，以及震盪層太薄，導致亮度損失太大，微型發光二極體最終發光的光的強度較弱。
如圖21所示，第二反射層234位於光震盪層233相對於第一反射層232的一側，且第二反射層234覆蓋光震盪層233。第二反射層234 為反向反射層，第二反射層234相對於襯底200方向發出的光穿過，由襯底200方向發出的光將被第二反射層234反射。在一些實施例中，第二反射層234為週期迴圈生長的二氧化矽(SiO2)層和三氧化二鈦(Ti2O3)層，且第二反射層234例如包括2~3個週期的SiO2和Ti2O3，且二氧化矽層的厚度例如為90~100nm，三氧化二鈦層覆蓋二氧化矽層，三氧化二鈦層的厚度例如為55~60nm。
如圖21所示，通過在微型發光二極體的襯底200下表面設置散光疊層230，當半導體外延結構20發出的光依次穿過引光層231、第一反射層232、光震盪層233後，被第二反射層234反射，在光震盪層233內發生偏折，當光反射到第一反射層232時，再被第一反射層232反射，最終從光震盪層233的側邊溢出。導致最終發出的光與襯底200所在的平面所呈的角度大於160度。
如圖22所示，在另一實施例中，為避免在形成顯示裝置或照明裝置時，微型發光二極體的發光角度過大，造成相鄰不同顏色的微型發光二極體顏色互相干預。還可以通過在襯底200外側加遮擋層235，以縮小微型發光二極體的發光角度。在本實施例中，可通過在微型發光二極體的外側形成遮擋層235，以縮小發光角度。
如圖22所示，遮擋層235設置在微型發光二極體的外側，具體如圖23、圖24以及圖25所示，遮擋層235設置在襯底200的外側，且與襯底200的側壁貼合。遮擋層235可覆蓋襯底200的一個或多個側面，可通過在襯底200側壁的不同位置設置遮擋層235，以改變微型發光二極體的發光範圍。在一些實施例中，如圖24所示，遮擋層235可以覆蓋例如襯底200相對的兩個側面，此時微型發光二極體的發光角度的範圍例如為90~115度，最大發光角度例如為115度。在另一些實施例中，如圖25所 示，遮擋層235可以覆蓋襯底200的例如四個側面，此時微型發光二極體的發光角度的範圍例如為90~105，最大發光角度例如為105度。在其他實施例中，遮擋層235覆蓋襯底200的例如一個側面，此時微型發光二極體的發光角度的範圍例如為90~120，最大發光角度例如為120度。遮擋層235覆蓋襯底200的例如三個側面，此時微型發光二極體的發光角度的範圍例如為90~110，最大發光角度例如為110度。
如圖23，遮擋層235包括還原層236和鍍膜層237，其中還原層236為襯底200側壁的表面重新結晶與粗化形成。在本實施例中，襯底200例如是藍寶石襯底，可通過鐳射劃邊的方式將襯底200的側壁重新結晶粗化。其中鐳射的光線波長例如為800~1200nm，通過鐳射將藍寶石襯底(Al2O3)重新結晶成Al或AlO，最終重結晶後的襯底200側壁表面可自然粗化。且重新結晶形成的Al或AlO均為不透光層且可以對光線進行反射，自然粗化的襯底200側壁也可以增加反射。
如圖22和圖23，鍍膜層237覆蓋在還原層236上，且例如可以在真空環境下，且在壓力例如為1×103~9×103torr的條件下，通過蒸鍍或濺射的方式在還原層236上形成鍍膜層237。其中鍍膜層237包括多層組合層，例如包括第一組合層238和第二組合層239，且第二組合層239覆蓋在第一組合層238上。鍍膜層237可以為金屬層組合層，也可以為氧化層組合層。在一些實施例中，第一組合層238的材料為Al，或者為Al和Ni，第二組合層239的材料為Ti或Pt，且鍍膜層237的厚度例如為20~300nm。在其他實施例中，第一組合層238的材料為SiO2或MgF2，第二組合層239的材料為Ti2O5或SiNx，且鍍膜層237的厚度例如為50~100nm。其中，當鍍膜層237是氧化組合層時，鍍膜層237可以包括多個迴圈設置的第一組合層238和第二組合層239。
如圖26所示，在一些實施例中，半導體外延結構在長晶的過程中，半導體外延結構的表面可能會存在凹凸不平的缺陷，導致反射層223的效果不好。本實施例提供的一種微型發光二極體，可填平半導體外延結構的表面，同時可保證整體的膜層的應力平衡，避免因張應力造成鍍膜層裂開，還可以增加出光效果。
如圖26所示，半導體外延結構20與透明導電層220接觸的表面上存在凹凸不平的缺陷，可在圖20、圖21或圖22所示的微型發光二極體的基礎上，在透明導電層220和反射層223之間設置複合填平層240，以改善半導體外延結構上的缺陷，在保護層224和絕緣層225之間設置壓合層243，以確保整體的膜層應力平衡，避免因張造成鍍膜裂開。
如圖26至圖27，填平層240位於透明導電層220相對於半導體外延結構的一側，且覆蓋透明導電層220。填平層240透明且不導電，且填平層240中的顆粒先粗後細。具體的，填平層240包括第一填平層240a和第二填平層240b，且第一填平層240a覆蓋透明導電層220，且第一填平層240a的厚度例如為200~500nm，具體又例如為250nm或300nm，以完全覆蓋半導體外延結構上的缺陷。第二填平層240b覆蓋第一填平層240a，且第二填平層240b的厚度例如為50~300nm，以填滿第一填平層240a內顆粒之間的間隙。
如圖26至圖27，在本實施例中，可採用PECVD沉積或蒸鍍的方法在透明導電層220上形成填平層240，其中第一填平層240a的顆粒密度例如3~4g/cm3，且第一填平層240a的材料例如為氧化鋁(Al2O3)或氟化鎂(MgF3)，氧化鋁的密度為3.5~3.9g/cm3，氟化鎂的的密度為3.148g/cm3。第二填平層240b的顆粒密度例如為1.5~3g/cm3，且第二填平層240b的材料例如為二氧化矽(SiO2)或氮化矽(SiN)，二氧化矽的密度 為2.2g/cm3，氮化矽的密度為1.8~2.7g/cm3。填平層240先使用粗顆粒形成第一填平層240a，鍍的速度快，後面再補細顆粒填平形成第二填平層240b，就不會有空洞，且膜層質料好，不容易脫落。
如圖26至圖27，填平層240上設置有多個開孔241，且多個開孔241呈陣列設置。例如可以採用BOE蝕刻液濕蝕刻出開孔241，或採用電感耦合等離子體(ICP)幹蝕刻的方法蝕刻出開孔241。開孔241呈柱狀設置，且穿透第一填平層240a和第二填平層240b，其中開孔241的截面可呈圓形、方形、多邊形或其他形狀。在本實施例中，開孔241的孔徑例如為3~5um，相鄰開孔241之間的間隔例如為3~5um。孔徑以及相鄰開孔241之間的間隔設置可避免開孔241與間距過小，無法滿足工藝需求，同時避免開口過大，填平層240與導電層之間的接觸面積過小，而導致填平層240兩側電壓差過高。
如圖26所示，保護層224覆蓋在反射層223上，壓合層243覆蓋在保護層224上，絕緣層225覆蓋在壓合層243上。壓合層243包括包括第一壓合層和第二壓合層，且第二壓合層覆蓋在第一壓合層上。在室溫條件下，第一壓合層和第二壓合層的厚度之比例如為3：8。且第一壓合層和第二壓合層的厚度例如為30~600nm，可避免壓合層243太薄無法作用，以及太厚會出現開裂等問題。在一些施例中，壓合層243包括例如1層第一壓合層和例如1第二壓合層。在其他實施例中，壓合層243包括多個週期迴圈的第一壓合層和第二壓合層。
如圖26和圖27所示，可採用PECVD沉積或蒸鍍的方法在透明導電層220上形成壓合層243，其中第一壓合層的材料例如為二氧化矽(SiO2)，第二壓合層的材料例如為二氧化鈦(TiO2)或Ti2O5。
請結合圖26和圖28所示，微型發光二極體安裝在基板244上時，可通過第一焊盤245將第一電極226焊接在基板244上，通過第二焊盤246將第二電極227焊接在基板244上。當基板244表現出壓應力，基板244上設置的薄膜表現出張應力時，基板244和薄膜的兩側會向薄膜一側翹曲。當基板244表現出張應力，基板244上設置的薄膜表現出壓應力時，基板244和薄膜的兩側會向基板244一側翹曲。在本實施例中，基板244在室溫條件下會表現出較小的張應力，而壓合層243薄膜的應力變化情況如下：第二壓合層(TiO2或Ti2O5)的厚度在300nm時，在室溫下表現出的是張應力，例如為114Mpa，第一壓合層(SiO2)的厚度在400nm時，在室溫表現出是壓應力，例如為-56Mpa。因基板244本身是另一個方向的張應力，所以第一壓合層與第二壓合層厚度要在3：8的組合，此時壓合層243表現出的應力將近為0，且有多一點壓應力，可與基板244的表現出的張應力抵消。在其他溫度時，基板244會因應力過大翹曲，可通過調整薄膜的應力，使基板244和基板244上的薄膜達到平衡。
如圖29和圖30所示，為了配合微型發光二極體高效節能的要求，對於倒裝的亮度也需要越來越高。半導體外延結構在長晶的過程之中，由於表面易形成缺陷，產生表面凹凸不平，導致後面鍍上反射鏡之後，不會形成完全的鏡面，導致於色散，光不集中，在封裝成白光後，導致光效不好。本實施例提供的倒裝微型發光二極體，如圖29和圖30所示，利用一特殊複合填平層240，使外延表面填平，且使得光垂直反射能力增加。同時使用一壓合層243，確保整體的膜層應力平衡，避免因張應力造成鍍膜層237裂開，同時此兩種設計，也將倒裝所需要的光垂直反射能力強化，以增加出光效。
如圖31所示，微型發光二極體在使用時需要通過焊墊焊接在電路上，在焊接時，在焊墊與電極之間易產生空洞，可在電極上形成一層特殊形狀的金屬疊層250，以增加電極可焊性的良率。在本實施例中，金屬疊層250的厚度例如為20~100um，且包括介質層251和軟性金屬層252，介質層251設置在第一電極226和第二電極227上，軟性金屬層252設置在介質層251上。具體的，介質層251採用合金製成，且例如包括鎳(Ni)層，以及金(Au)、錫(Sn)的合金。可在黃光條件下，在第一電極226和第二電極227上首先蒸鍍或濺鍍一層厚度例如為10~15nm的鎳，再在鎳上面蒸鍍或濺鍍一層厚度例如30~1000nm的金、錫合金，形成介質層251，且金、錫合金中金與錫的比例例如為80：20。其中介質層251在各點的厚度相同，整體呈柱狀，具體可呈圓柱狀。在第一電極226和第二電極227上形成一層介質層251，可防止軟性金屬層252擴散。
如圖31所示，軟性金屬層252設置在介質層251上，且覆蓋介質層251。軟性金屬層252採用金屬或合金製成，例如為金(Au)、錫(Sn)或銀(Ag)製成，或採用錫(Sn)的合金製成。可在黃光條件下，在介質呈上鍍或濺鍍一層厚度例如為20~100um的金屬或者合金，形成軟性金屬層252。其中隨著軟性金屬層252厚度的增加，軟性金屬層252的半徑逐漸減小，軟性金屬層252具體例如可呈圓臺設置。當微型發光二極體與焊墊焊接時，可以將焊墊與電極之間的空洞順勢趕出去，再利用軟性金屬的特性，可填補不平的焊墊區域，更可以加大容許襯底200翹曲的視窗，增加產品的可靠性。
如圖32所示，在另一實施例中，可通過一種特殊的焊盤代替導電插塞和電極的作用，例如使用第一導電結構260代替第一導電插塞221和第一電極226，使用第二導電結構261代替第二導電插塞222。第一 導電結構260和第二導電結構261具有伸縮性，可以是使用不平整的基板，以及焊接中回流焊的熱膨脹產生的應力所產生的不良，同時減少封裝空洞率。在本實施例中，第一導電結構260電性連接於第一半導體層，第二導電結構261電性連接於第二半導體層。第一導電結構260包括墊平層262、黏合層263、伸縮層264、疊嶂層265以及焊接層266，第二導電結構261包括黏合層263、伸縮層264、疊嶂層265以及焊接層266。
如圖32所示，墊平層262設置在半導體外延結構20的第一半導體層上，且墊平層262的高度與透明導電層220的高度相等。通過設置墊平層262，可使第一導電結構260和第二導電結構261的高度相等，避免造成歪斜。可以在200~300度的條件下，採用化學氣相沉積法在第一半導體層上沉積一層墊平層262。且墊平層262的材料例如為SiO2、SiNx、Al2O3、MgO或AlN，墊平層262的厚度例如為900~1500nm，具體可與透明導電層220的高度相同。
如圖32所示，第一導電結構260的黏合層263設置在墊平層262上，第二導電結構261的黏合層263設置在透明導電層220上，第一導電結構260和第二導電結構261的黏合層263高度相等。可以在開黃光的條件下，在墊平層262或透明導電層220上蒸鍍或濺鍍一層黏合層263。黏合層263的材料例如為Cr、Ni、Ti或氧化銦錫(ITO)，黏合層263的厚度例如為5~100nm，且黏合層263低於絕緣層225的高度。
如圖32所示，第一導電結構260和第二導電結構261的黏合層263上設置有伸縮層264，且第一導電結構260上的伸縮層264和第二導電結構261上的伸縮層264高度相等。可以在開黃光的條件下，在黏合層263上蒸鍍或濺鍍一層伸縮層264。伸縮層264例為鈦和鋁的合金(Ti/Al)、鎳和鋁的合金(Ni/AL)、鈦和銀的合金(Ti/Ag)、或鎳和 銀的合金(Ni/Ag)形成的複合層。伸縮層264高於絕緣層225，且伸縮層264的厚度例如為(50~200)*Nnm，N的範圍為3~9，當N值太小時，伸縮層264沒有伸縮作用，當N數字太大，伸縮層264的電壓偏高。
如圖32所示，第一導電結構260和第二導電結構261的伸縮層264上設置有疊嶂層265，且第一導電結構260上的疊嶂層265和第二導電結構261上的疊嶂層265高度相等。可以在開黃光的條件下，在伸縮層264上蒸鍍或濺鍍一層疊嶂層265。疊嶂層265的材料例如為鉑(Pt)和鈦(Ti)的合金，或鈦(Ti)和鎳(Ni)的合金，且疊嶂層265的厚度例如為100~300nm。
如圖32所示，第一導電結構260和第二導電結構261的疊嶂層265上設置有焊接層266，且第一導電結構260上的焊接層266和第二導電結構261上的焊接層266高度相等。可以在開黃光的條件下，在疊嶂層265上蒸鍍或濺鍍一層焊接層266。焊接層266的材料例如為錫(Sn)或金錫合金(AuSn)，且焊接層266的厚度例如為80000~100000nm。
如圖33所示，微型發光二極體用於背光及照明時，由於各種不良環境的影響，常常造成微型發光二極體失效，尤其是水汽的滲入，對於微型發光二極體的損壞特別嚴重。本發明提供一種微型發光二極體，在發光區和電極上設置一特殊的防水保護層270，可以讓水份不致停留在晶片上，使晶片保持乾燥，進而避免水氣的不良可防止水汽入侵。
如圖33所示，防水保護層270包括保護膜層271、疏水性膜層272和水柵欄層273。其中，防水保護層270設置在透明導電層220以及部分第一電極226和第二電極227上，疏水性膜層272設置在防水保護層270上，水柵欄層273設置在疏水性膜層272上。請結合圖32所示，防水保護層270覆蓋透明導電層220，並向著第一電極226和第二電極227延伸， 且覆蓋第一電極226和第二電極227的側壁以及部分頂壁。如圖34所示，保護膜層271包括第一防水保護層274、第二防水保護層275和第三防水保護層276，第二防水保護層275設置再第一防水保護層274上，第三防水保護層276設置在第二防水保護層275上。且可以採用離子體增強化學的氣相沉積法分別沉積第一防水保護層274、第二防水保護層275和第三防水保護層276。其中，第一防水保護層274為氧化層，且厚度例如為100~300nm。第二防水保護層275為氧化層與氮化層的漸變層，且厚度例如為20nm，第三防水保護層276為非親水性材料的氮化層，且厚度例如為20~50nm。具體的，第一防水保護層274的材料例如為二氧化矽(SiO2)，第二防水保護層275的材料例如為氮氧化矽(SiON)，第三防水保護層276的材料例如為氮化矽(SiNx)。
如圖33所示，疏水性膜層272設置在防水保護層270上，並覆蓋防水保護層270，且可以使用電子束蒸鍍(Electron Beam Evaporation)的方式形成疏水性膜層272，疏水性膜層272的厚度例如為2~5um。其中疏水性膜層272為超疏水的氮化層，例如可以為金屬氮化層，具體例如可以為氮化硼(BN)或氮化鋁(AlN)，以及其他超疏水的金屬氮化層。
如圖33和圖35所示，水柵欄層273設置在疏水性膜層272上，可通過對疏水性膜層272退火再結晶，在疏水性膜層272上形成多個突出結構，以形成水柵欄層273。水柵欄層273的厚度大於或等於1um，具體例如為2um，且水柵欄層273的厚度具體例如為突出結構的高度。具體可以在形成疏水性膜層272的時候，設置較厚的疏水性膜層272，具體的，退火結晶前的疏水性膜層272的厚度等於最終形成的疏水性膜層272的厚度與水柵欄層273的厚度之和。在形成疏水性膜層272後，將疏水性 膜層272的頂部在200~300度的條件下，快速高溫退火或爐管退火，並持續時間30~60分後，使疏水性膜層272的頂部表面顆粒化，形成突出結構，多個突出結構組成水柵欄層273。
如圖36(a)所示，一般親水性表面上液滴邊緣切線與基準面之間的夾角小於90度，如圖36(b)所示，疏水性表面液滴邊緣切線與基準面之間的夾角範圍可以為例如90-150度，如圖36(c)所示，超疏水性表面液滴邊緣切線與基準面之間的夾角大於150度。本發明提供的保護膜層271的疏水性逐漸增強，在保護膜層271的最外層形成超疏水性表面，且在超疏水性的金屬氮化層表面形成突出結構的水柵欄層273，進一步防止水汽入侵。
如圖37所示，在將發光二極體轉移至顯示基板上後，需要將襯底200剝離，以提高亮度。因電極設置在半導體外延結構的兩側，且兩個電極之間為空洞結構，在襯底200剝離時，易導致半導體外延結構產生龜裂，造成漏電死燈。本發明提供一種微型發光二極體，可防止襯底200剝離時，半導體外延結構斷裂。
如圖37所示，本實施例提供的一種微型發光二極體，在第一電極226和第二電極227之間形成支撐層280，且支撐層280填滿第一電極226和第二電極227之間的間隙。具體可採用蒸鍍、濺射或化學氣相沉積法形成支撐層280，且支撐層280的材料例如為SiO2、SiNx、Al2O3或類鑽石膜(DLC)。支撐層280的高度不高於第一焊盤245和第二焊盤246，支撐層280的厚度具體例如可為300~4000nm。該微型發光二極體利用一個特殊的支撐層280，可以將會裂開的部份形成一個支撐，使其不會裂開，避免取晶頂傷，同時也可以避免因底層助焊劑或是錫膏擴散而導致漏電。
如圖38，形成微型發光二極體後，需要將多個微型發光二極體轉移至基板上，本發明提供一種半導體設備，可將多個微型發光二極體切割後轉移至基板上。其中，本實施例所述之半導體設備例如為一種微型發光二極體轉移裝置，所述微型發光二極體轉移裝置上設置有矩陣切割條，可將襯底上的多個微型發光二極體的區分成獨立的晶圓，且每個晶圓上中至少包括一個Mini LED或Micro LED。矩陣吸盤可將微型發光二極體轉移至基板上。本實施例提供的微型發光二極體轉移裝置可進行一體化切割，可提高作業效率。
如圖38所示，微型發光二極體轉移裝置包括基座301，筒座302設置在基座301上方，且筒座302內設置空槽，空槽的中性線與筒座302的中性線重合。升降臺303設置在所述空槽內，升降臺303頂面高出筒座302的頂面。旋轉台304設置在升降臺303上，懸臂305一端連接旋轉台304，固定臂306連接懸臂305遠離旋轉台304的一端。轉移板308設置在固定臂306下方，矩陣切割條309和矩陣吸盤310固定在轉移板308，且矩陣吸盤310位於相鄰矩陣切割條309之間。
如圖38，基座301設置在微型發光二極體轉移裝置的底部，對整個微型發光二極體轉移裝置起支撐作用。且在一些實施例中，為了實現微型發光二極體轉移裝置的移動，基座301可以設置運動輪組，運動輪組可以配置止動板。在運動輪組和止動板的作用下實現整個微型發光二極體轉移裝置位置的靈活調節。基座301上方可以設置筒座302，筒座302固定在基座301的上表面中心位置。筒座302的形狀可以為圓柱體，也可以為棱柱體等結構。筒座302的正投影落入基座301的上表面範圍內。筒座302內部可以設置空槽，在一些實施例中，空槽可以為圓柱形空槽，圓柱形空槽的旋轉軸線與筒座302的中軸線重合。筒座302的空槽內壁還 可以設置潤滑槽，潤滑液在潤滑槽中起潤滑作用。升降臺303設置在圓柱形空槽內，升降臺303可以為圓柱體。升降臺303的頂部高出筒座302，升降臺303的內部設置有升降電機，控制升降臺303在垂直方向上的運動。
如圖38，旋轉台304設置在升降臺303上，旋轉台304可以為圓柱體，旋轉台304的中心軸線與升降臺303的中心軸線重合，且旋轉台304的直徑小於升降臺303的直徑。在一些實施例中，旋轉台304的內部設置有旋轉馬達，旋轉馬達控制旋轉台304做雙向圓周運動。旋轉台304的側面連接懸臂305。懸臂305與旋轉台304焊接連接。懸臂305內部可以為中空結構，並可以設置有加強筋。懸臂305在旋轉台304內部旋轉電機的帶動下沿著懸臂端部運動軌跡線314做雙向圓周運動。
如圖38和圖39，懸臂305遠離旋轉台304的一端連接固定臂306，且固定臂306可以交叉設置。在一些實施例中，固定臂306可以設置兩條，相互交叉呈90度設置。在其他實施例中，固定臂306的數量也可以為三條、四條或其他可以起到固定作用的數量。在固定臂306設置為兩條的情況下，其交叉角度還可以為30度、45度、60度等不同的角度。固定臂306的端部設置有螺栓孔。
如圖38和圖39，轉移板308設置在固定臂306的下方。轉移板308上表面與固定臂306對應的位置設置有螺栓孔。轉移板308通過螺栓307和固定臂306連接。轉移板308通過懸臂305在旋轉台304內部旋轉電機的帶動下沿著懸臂端部運動軌跡線314做雙向圓周運動，實現晶圓在不同加工工藝腔中的轉移。轉移板308的下表面設置矩陣切割條309和矩陣吸盤310。連接轉移板308和矩陣切割條309固定在轉移板308下方，且矩陣吸盤310位於相鄰矩陣切割條309之間，矩陣吸盤310可批量提取並固定待轉移至目標陣列基板的晶圓311裸片。
如圖38和圖39，矩陣切割條309和矩陣吸盤310固定在轉移板308的下表面，且矩陣切割條309可以呈網格狀分佈，矩陣吸盤310交叉設置在矩陣切割條309的相鄰切割條之間的區域。矩陣吸盤310的高度小於矩陣切割條的高度。矩陣切割條309端部可以為倒梯形結構，也可以為棱錐形結構，也可以為其他類似結構的組合或者結合。
如圖38和圖41，晶圓311在載台312上完成不同的加工工藝過程，相鄰晶圓之間形成切割槽。切割槽可以分為橫向切割槽315和縱向切割槽316，切割槽的數量根據不同待加工晶圓的數量而不同。在一些實施例中，h1~h8為橫向切割槽315，S1~S8為縱向切割槽316。矩陣切割條309對應橫向切割槽315和縱向切割槽316，對晶圓311進行一體化切割，在橫向和縱向上分割不同晶圓311。如圖41所示，相鄰晶圓311之間可以確定鋸力線317，鋸力線317垂直距離的切割面為應力集中面318。切割力由鋸力線317作用于應力集中面318，分割完成後，矩陣吸盤310對晶圓311進行吸附固定。被吸附的晶圓311隨著轉移板308在旋轉台304的旋轉電機帶動下沿著懸臂端部運動軌跡線314做雙向圓周運動。在本發明的其他實施例中，可以將矩陣吸盤替換為如機械抓取、膠粘、靜電吸附、氣體吸附、電磁吸附等採用了相近原理的矩陣吸附體，實現晶圓311的一體化切割與轉移。
如圖41，在本實施例中，鋸片從晶圓311表面劃過，對於薄的晶圓，鋸片降低到晶圓的表面劃出一條深入1/3晶圓厚度的淺槽。晶片分離方法仍沿用劃片法和鑽石劃線法中所述之圓柱滾軸施壓完成。在其他實施例中，使用鋸片將晶圓完全鋸開單個晶片。對於要被完全鋸開或切割透的晶片，首先將其粘貼在彈性較好且粘性較好的聚酯膜上，通常是藍膜或UV膜。接著高速旋轉的鋸片按設定好的程式完全鋸開晶圓。之後晶 片還粘貼在聚酯膜上，這樣會對下一步的提取晶片有所說明。從聚酯膜上取下晶片，然後準備安放在封裝中。在完成晶圓的一體化切割與轉移後進行封裝。按照封裝膠的需要量取合適比例的環氧樹脂、膨脹單體和固化劑，將膨脹單體和固化劑依次加入環氧樹脂中，混合均勻，獲得封裝膠。分別將環氧樹脂和固化劑預熱至熔融透明液體狀態，將膨脹單體添加至熔融的環氧樹脂中，混合均勻，獲得複配樹脂，將熔融固化劑添加至複配樹脂，高速攪拌5min，至混合均勻，獲得熔融封裝膠。通過灌膠設備將封裝膠塗覆在二極體上，將塗覆了封裝膠的二極體固化處理，封裝膠將二極體封裝。為保證二極體表面的平整性以及能夠牢固的將二極體晶片封裝，塗覆厚度大於二極體的厚度，其具體塗覆厚度可結合二極體的實際厚度以及封裝要求進行選擇。
如圖42至圖43，在一些實施例中，將微型發光二極體轉移至基板244上後，基板244上設置有驅動電路296，發光二極體通過焊盤與驅動電路296連接，可形成微型發光二極體顯示面板。在本實施例中，還提供一種微型發光二極體顯示面板，包括基板244以及設置在基板244上的一種具有多個奈米孔的微型發光二極體，且奈米孔內設置有量子點。
如圖42至圖43，本實施例中的微型發光二極體包括第一半導體層291以及設置在第一半導體層291上的第二半導體層292。其中，第一半導體層291可以連接有電極，第一半導體層291例如為N型氮化鎵層。第二半導體層292設置在第一半導體層291上，且第二半導體層292也為氮化鎵層，且例如為N型氮化鎵層。在第二半導體層292上設置有多個陣列狀的奈米孔293，具體可以將N型氮化鎵層浸入酸性溶液中並施加偏壓，在N型氮化鎵層中形成奈米級孔隙，從而驅動N型氮化鎵層的電化學蝕 刻，形成奈米孔293，且可以通過改變施加的偏壓或GaN中矽摻雜濃度，改變奈米孔293的密度以及大小。
如圖42至圖43，在本實施例中，奈米孔293穿透第二半導體層292，當奈米孔293中不設置量子點時，微型發光二極體發出紫外光或藍色光。在奈米孔內293中設置有紅色量子點295時，微型發光二極體可以發出紅色的光，在奈米孔293內設置有綠色量子點294時，微型發光二極體可以發出綠色的光。在第二半導體層292上，紅色量子點295、綠色量子點294以及空置的奈米孔293依次排列。將量子點設置子奈米孔293內可以提高量子點的吸收率，延長量子點的使用壽命。
如圖42至圖43，在形成微型發光二極體顯示面板時，基板244上設置有驅動電路296，且驅動電路296可以設置在基板244的表面，也可以設置在基板244內。將微型發光二極體與基板244鍵合後，驅動電路296可驅動微型發光二極體顯示發光。在微型發光二極體上設置奈米孔293，並在奈米孔293內填充不同顏色的量子點，可避免不同色發光二極體的分揀，降低生產成本。
請參閱圖44，本公開還提供一種電子裝置，所述電子裝置包括微型發光二極體顯示面板600以及電子裝置本體601，微型發光二極體顯示面板600與電子裝置本體601連接，其中微型發光二極體顯示面板600包括電路基板和多個微型發光二極體晶片。電子裝置本體601包括控制器602、記憶體603、電源604。其中，電源604可以將市電(220V交流電)轉換為控制器602和記憶體603所需要的直流電，同時為微型發光二極體顯示面板600提供電源。記憶體603與電源604連接，用於存儲電子裝置工作的相關資料，控制器602與電源604連接，同時與記憶體603連接，電源604用於為控制器602供電，控制器執行記憶體603內的程式控制所述 電子裝置。其中，電子裝置可例如是顯示面板、手機、手錶、筆記型電腦、投載式裝置、充電裝置、充電樁、虛擬實境(VR)裝置、擴充現實(AR)裝置、可攜式電子裝置、遊戲機或其他電子裝置。
如圖45所示，當應用本公開的半導體外延結構來製造半導體器件時，所述半導體器件包括襯底200、緩衝層201、第一半導體層203、第二半導體層205、源極701、漏極702以及柵極703。其中，緩衝層201設置於襯底200上，第一半導體層203設置於緩衝層201上，第二半導體層205設置於第一半導體層203上，源極701形成於第二半導體層205上，漏極702形成於第二半導體層205上，柵極703形成於第二半導體層205上，且位於源極701和漏極702之間。在第二半導體層205上設置有源摻雜區705和漏摻雜區704，且源摻雜區705和漏摻雜區704例如為N型重摻雜區，且源極701設置在源摻雜區705上，漏極702設置在漏摻雜區704上。
如圖46，當應用本公開的半導體器件來制造射頻模組時，所述射頻模組包括所述半導體器件。所述射頻模組主要包括射頻(radio frequency，RF)開關元件511、射頻(radio frequency，RF)主動元件514、射頻(radio frequency，RF)被動元件512和控制元件513。其中射頻(radio frequency，RF)主動元件514可以是本發明中的所述半導體器件，射頻(radio frequency，RF)被動元件512可以是電容器、電阻器和電感器等被動元件。其中，射頻(radio frequency，RF)開關元件511、射頻(radio frequency，RF)主動元件514、射頻(radio frequency，RF)被動元件512和控制元件513均形成於半導體襯底200上。
以上描述僅為本發明的較佳實施例以及對所運用技術原理的說明，本領域技術人員應當理解，本發明中所涉及的發明範圍，並不限 於上述技術特徵的特定組合而成的技術方案，同時也應涵蓋在不脫離所述發明構思的情況下，由上述技術特徵或其等同特徵進行任意組合而形成的其它技術方案，例如上述特徵與本發明中公開的(但不限於)具有類似功能的技術特徵進行互相替換而形成的技術方案。
除說明書所述之技術特徵外，其餘技術特徵為本領域技術人員的已知技術，為突出本發明的創新特點，其餘技術特徵在此不再贅述。
20:半導體外延結構
200:襯底
220:透明導電層
223:反射層
224:保護層
225:絕緣層
226:第一電極
227:第二電極
240:填平層
241:開孔
243:壓合層
244:基板
245:第一焊盤
246:第二焊盤

Claims (15)

  1. 一種半導體結構，包括：襯底；半導體外延結構，設置在所述襯底上；透明導電層，設置在所述半導體外延結構上；以及填平層，設置在所述透明導電層上。 所述填平層包括：第一填平層，設置在所述透明導電層上；以及第二填平層，設置在所述第一填平層上，且所述第一填平層的顆粒密度大於所述第二填平層的顆粒密度。
  2. 如請求項2所述之半導體結構，其中，所述第一填平層的顆粒密度為3~4g/cm3，所述第二填平層的顆粒密度為1.5~3g/cm3。
  3. 如請求項2所述之半導體結構，其中，所述第一填平層的材料為氧化鋁或氟化鎂，所述第二填平層的材料為二氧化矽或氮化矽。
  4. 如請求項2所述之半導體結構，其中，所述第一填平層的厚度為200~500nm，所述第二填平層的厚度為50~300nm。
  5. 如請求項2所述之半導體結構，其中，所述填平層上設置有多個開孔，且多個所述開孔呈陣列設置，且所述開孔穿透所述第一填平層和所述第二填平層。
  6. 如請求項6所述之半導體結構，其中，所述開孔的孔徑為3~5um，相鄰所述開孔之間的間隔為3~5um。
  7. 如請求項6所述之半導體結構，其中，所述開孔的截面為圓形、方形或多邊形。
  8. 如請求項1所述之半導體結構，其中，所述半導體結構還包括反射層和保護層，所述反射層設置在所述填平層上，所述保護層設置在所述反射層上。
  9. 如請求項9所述之半導體結構，其中，所述半導體結構還包括壓合層，所述壓合層設置在所述保護層上。
  10. 如請求項10所述之半導體結構，其中，所述壓合層包括第一壓合層和第二壓合層，所述第一壓合層和所述第二壓合層的厚度之比為3：8。
  11. 如請求項11所述之半導體結構，其中，所述第一壓合層的材料為SiO2，所述第二壓合層的材料為TiO2或Ti2O5。
  12. 一種發光二極體，包括如請求項1所述之半導體結構。
  13. 一種微型發光二極體，包括如請求項1所述之半導體結構。
  14. 一種微型發光二極體顯示面板，包括如請求項14所述之微型發光二極體。
  15. 一種電子裝置，包括如請求項15所述之微型發光二極體顯示面板。
TW110136609A 2020-09-30 2021-09-30 半導體結構及其應用 TWI823150B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
CN202011060031.8A CN112267106A (zh) 2020-09-30 2020-09-30 一种半导体沉积设备及半导体设备系统
CN202011060031.8 2020-09-30
CN202011220663.6 2020-11-05
CN202011220663 2020-11-05
CN202110501830 2021-05-08
CN202110501094.0 2021-05-08
CN202110501830.2 2021-05-08
CN202110501094 2021-05-08
CN202110526992 2021-05-14
CN202110526992.1 2021-05-14

Publications (2)

Publication Number Publication Date
TW202230786A TW202230786A (zh) 2022-08-01
TWI823150B true TWI823150B (zh) 2023-11-21

Family

ID=78896749

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110136609A TWI823150B (zh) 2020-09-30 2021-09-30 半導體結構及其應用
TW110211579U TWM628422U (zh) 2020-09-30 2021-09-30 半導體設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110211579U TWM628422U (zh) 2020-09-30 2021-09-30 半導體設備

Country Status (3)

Country Link
CN (13) CN114121746A (zh)
TW (2) TWI823150B (zh)
WO (2) WO2022068940A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020261493A1 (ja) * 2019-06-27 2020-12-30 三菱電機株式会社 光半導体装置の製造方法
CN110643961B (zh) * 2019-09-20 2024-02-06 深圳市晶相技术有限公司 一种半导体设备的使用方法
TWI806571B (zh) * 2022-04-25 2023-06-21 錼創顯示科技股份有限公司 微型發光二極體結構與微型發光二極體顯示裝置
TWI845021B (zh) * 2022-11-15 2024-06-11 錼創顯示科技股份有限公司 微型半導體元件以及微型半導體結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449709A (zh) * 2016-10-31 2017-02-22 上海天马微电子有限公司 一种柔性有机电致发光显示器及电子设备
CN108859349A (zh) * 2018-05-18 2018-11-23 信利光电股份有限公司 一种低透过率的膜片和盖板
CN110429089A (zh) * 2019-08-15 2019-11-08 京东方科技集团股份有限公司 驱动背板及其制作方法、显示装置
CN111180565A (zh) * 2020-02-24 2020-05-19 佛山市国星半导体技术有限公司 一种倒装led芯片

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070228A (en) * 1990-06-18 1991-12-03 General Electric Company Method for plasma spray joining active metal substrates
JP3494554B2 (ja) * 1997-06-26 2004-02-09 東芝セラミックス株式会社 半導体用治具およびその製造方法
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2005340369A (ja) * 2004-05-25 2005-12-08 Shin Etsu Handotai Co Ltd 化合物半導体素子の製造方法
KR100838196B1 (ko) * 2007-07-20 2008-06-13 서울옵토디바이스주식회사 개선된 구조를 갖는 발광 다이오드
WO2009035648A1 (en) * 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
KR101028585B1 (ko) * 2009-06-15 2011-04-12 (주)웨이브스퀘어 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101143277B1 (ko) * 2009-12-29 2012-05-08 한국산업기술대학교산학협력단 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
KR20120100296A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
JP2014236038A (ja) * 2013-05-31 2014-12-15 信越半導体株式会社 発光素子
KR101493354B1 (ko) * 2013-09-25 2015-02-16 한국광기술원 발광 다이오드 장치 및 제조 방법
KR102261948B1 (ko) * 2014-06-30 2021-06-08 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
KR102359845B1 (ko) * 2014-08-19 2022-02-09 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR102264671B1 (ko) * 2014-09-30 2021-06-15 서울바이오시스 주식회사 자외선 발광소자
CN104862652B (zh) * 2015-05-11 2017-01-18 上海应用技术学院 一种TiAlSiN超硬梯度涂层的制备方法
US9966501B2 (en) * 2015-09-07 2018-05-08 Seoul Viosys Co., Ltd. Light emitting device with high efficiency
CN105261681B (zh) * 2015-09-08 2019-02-22 安徽三安光电有限公司 一种半导体元件及其制备方法
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
US10340416B2 (en) * 2016-02-26 2019-07-02 Riken Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor
CN107331745B (zh) * 2017-05-31 2019-05-14 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN109256443B (zh) * 2018-09-03 2020-05-29 淮安澳洋顺昌光电技术有限公司 一种利用溅射GaN衬底的外延生长的半导体发光二极管及制备方法
CN109742203A (zh) * 2019-01-14 2019-05-10 江西兆驰半导体有限公司 一种氮化物发光二极管
CN109980056B (zh) * 2019-02-28 2020-10-09 华灿光电(苏州）有限公司 氮化镓基发光二极管外延片及其制造方法
CN110060944B (zh) * 2019-04-03 2024-07-23 长电科技（宿迁）有限公司 一种具有等离子清洗功能的包封预热台
CN110600547B (zh) * 2019-09-19 2020-12-18 厦门市三安集成电路有限公司 氮化镓基半导体器件及其制作方法
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
CN111081832B (zh) * 2019-12-26 2021-08-24 福建兆元光电有限公司 一种Mini LED芯片及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449709A (zh) * 2016-10-31 2017-02-22 上海天马微电子有限公司 一种柔性有机电致发光显示器及电子设备
CN108859349A (zh) * 2018-05-18 2018-11-23 信利光电股份有限公司 一种低透过率的膜片和盖板
CN110429089A (zh) * 2019-08-15 2019-11-08 京东方科技集团股份有限公司 驱动背板及其制作方法、显示装置
CN111180565A (zh) * 2020-02-24 2020-05-19 佛山市国星半导体技术有限公司 一种倒装led芯片

Also Published As

Publication number Publication date
WO2022068940A1 (zh) 2022-04-07
CN216793639U (zh) 2022-06-21
CN114121747A (zh) 2022-03-01
WO2022068939A1 (zh) 2022-04-07
CN114300402A (zh) 2022-04-08
CN114300401A (zh) 2022-04-08
CN114121746A (zh) 2022-03-01
TWM628422U (zh) 2022-06-21
CN217562532U (zh) 2022-10-11
CN113871334A (zh) 2021-12-31
CN113871333A (zh) 2021-12-31
CN216793640U (zh) 2022-06-21
TW202230786A (zh) 2022-08-01
CN216793641U (zh) 2022-06-21
CN113871332A (zh) 2021-12-31
CN113808980A (zh) 2021-12-17
CN217361526U (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
TWI823150B (zh) 半導體結構及其應用
CN101379627B (zh) 发光元件
US8492186B2 (en) Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
US20220077355A1 (en) Solid-state light source
KR101286418B1 (ko) 3족 질화물 반도체 발광 소자 및 그 제조 방법
JP2009135466A (ja) 半導体発光素子およびその製造方法
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
CN111962018A (zh) 一种半导体外延结构及其应用与制造方法
WO2021052498A1 (zh) 一种半导体外延结构及其应用与制造方法
WO2017127958A1 (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
CN219873436U (zh) 一种半导体设备
CN217214665U (zh) 一种半导体结构
CN213327795U (zh) 一种半导体外延结构及其应用
US20230154968A1 (en) Thin-film led array with low refractive index patterned structures
WO2023086349A1 (en) Thin-film led array with low refractive index patterned structures and reflector