KR101493354B1 - 발광 다이오드 장치 및 제조 방법 - Google Patents

발광 다이오드 장치 및 제조 방법 Download PDF

Info

Publication number
KR101493354B1
KR101493354B1 KR20130113707A KR20130113707A KR101493354B1 KR 101493354 B1 KR101493354 B1 KR 101493354B1 KR 20130113707 A KR20130113707 A KR 20130113707A KR 20130113707 A KR20130113707 A KR 20130113707A KR 101493354 B1 KR101493354 B1 KR 101493354B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
epi
substrate
structured
Prior art date
Application number
KR20130113707A
Other languages
English (en)
Inventor
오화섭
주진우
정태훈
박형조
백종협
이상헌
탁 정
정성훈
김윤석
이승재
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR20130113707A priority Critical patent/KR101493354B1/ko
Application granted granted Critical
Publication of KR101493354B1 publication Critical patent/KR101493354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판의 양면에 에피 구조를 성장할 수 있도록 양면이 폴리싱된 기판을 사용하여 발광 출력의 향상과 이중 발광 스펙트럼을 제공하는 발광 다이오드 장치 및 제조 방법을 제공하는 것을 목적으로 한다. 이를 위해, 본 발명은 부도체 기판; 상기 부도체 기판의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층과, 제 1 활성층과, 제 3 반도체층을 형성한 제 1 에피 구조부; 상기 부도체 기판의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층과, 제 2 활성층과, 제 4 반도체층을 형성한 제 2 에피 구조부; 상기 제 1 에피 구조부의 제 1 및 제 3 반도체층에 형성한 제 1 전극과 제 3 전극; 및 상기 제 2 에피 구조부의 제 2 및 제 4 반도체층에 형성한 제 2 전극과 제 4 전극을 포함한다. 따라서 본 발명은 기판의 양면에 에피 구조를 성장할 수 있도록 양면이 폴리싱된 기판을 사용하여 발광 출력의 향상과 이중 발광 스펙트럼을 제공할 수 있으며, 기판의 앞면은 MOCVD를 이용하여 에피 구조를 성장시키고, 앞면에 성장된 에피 구조가 열화되는 것을 방지할 수 있도록 배면은 MBE를 이용하여 에피 구조를 성장시킴으로써 발광 다이오드의 불량률을 감소시켜 제조 효율을 향상시킬 수 있는 장점이 있다.

Description

발광 다이오드 장치 및 제조 방법{LIGHT EMITTING DIODE DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 발광 다이오드 장치 및 제조 방법에 관한 발명으로서, 더욱 상세하게는 기판의 양면에 에피 구조를 성장할 수 있도록 양면이 폴리싱된 기판을 사용하여 발광 출력의 향상과 이중 발광 스펙트럼을 제공하는 발광 다이오드 장치 및 제조 방법에 관한 것이다.
발광 다이오드는 전자가 천이될 때 빛을 방출하는 현상을 이용한 발광 소자로서, 발광 다이오드의 발광은 반도체 전도대(conduction band)의 전자들이 가전자대(valence band)의 정공(hole)과 재결합하는 과정에서 일어난다.
발광 다이오드는 종래의 광원에 비해 소형이고, 수명은 길며, 전기 에너지가 빛에너지로 직접 변환하기 때문에 전력이 적게 들고 효율이 좋다.
또한 고속응답이라 자동차 계기류의 표시소자, 광통신용 광원 등 각종 전자기기의 표시용 램프, 숫자표시 장치나 계산기의 카드 판독기 등에 쓰이고 있다.
최근에는 질화 갈륨을 이용한 발광 다이오드(LED;Light Emitting Diode), 레이저 다이오드(LD;Laser Diode)는 대규모 총천연색 평판 표시장치, 신호등, 실내 조명과 고밀도 광원, 고해상도 출력 시스템, 광통신 등의 응용 분야를 가지고 있어 많은 연구자들의 관심의 대상이 되고 있으며, 이의 상업화를 위한 시도도 끊임없이 진행되고 있는 실정이다.
이러한 발광 다이오드에서 방출되는 빛의 파장은 사용되는 반도체 재료의 밴드 갭 함수로서, 작은 밴드 갭(Band Gap)에서는 낮은 에너지와 더 긴 파장의 빛을 방출시키고, 더 짧은 파장의 빛을 방출하기 위해서는 더 넓은 밴드 갭을 갖는 재료가 요구된다.
상기 발광 다이오드의 발광 파장은 반도체에 첨가되는 불순물의 종류를 바꿈으로써 조절되고, 예를 들어, 인화 갈륨의 경우, 아연 및 산소 원자가 관여하는 발광은 적색(파장 700nm)이고, 질소 원자가 관여하는 발광은 녹색(파장 550nm)이다.
반면, 스펙트럼의 청색 또는 자외선 파장을 갖는 빛을 생성하기 위해서는 비교적 큰 밴드 갭을 갖는 반도체 재료인 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 GaN(질화 갈륨)이 있다.
단파장 발광 다이오드는 색 자체 외에도, 광기록장치의 저장 공간을 증가시킬 수 있다는 장점(적색 광에 비해 약 4배 증가 가능)을 갖고 있다.
도 1은 일반적인 발광 다이오드의 구조를 단면도로서, 기판(110) 상부에 N형 반도체층(11), 활성층(12) 및 P형 반도체층(13)이 순차적으로 형성되어 있고, 상기 P형 반도체층(13)에서 N형 반도체층(11)까지 메사(Mesa)식각되어 있으며, 상기 메사 식각된 N형 반도체층(11) 상부에 N-전극(15)이 형성되어 있고; 상기 P형 반도체층(13) 상부에는 P-전극(14)이 형성되어 있다.
이렇게 해서 완성된 발광 다이오드 칩은 P-전극(14)에 양의 부하를, N-전극(15)에 음의 부하를 가하게 되면, P형 반도체층(13)과 N형 반도체층(11)으로부터 각각 정공과 전자들이 활성층(12)으로 모여 재결합함으로써 활성층(12)에서 발광을 하게 된다.
한국 등록특허공보 등록번호 제10-1158126호(발명의 명칭: 질화 갈륨계 발광 다이오드)에서는 1차원 또는 2차원의 금속 패턴을 구비함으로써, 발광 다이오드의 전류 주입을 고르게 하고, 전류 주입 면적을 증가시켜 발광 효율을 증가시킬 수 있는 구조가 제안되었다.
그러나 이러한 종래 기술에 따른 발광 다이오드는 단일 발광 활성층 구조로 인하여 광출력의 향상이 제한되는 문제점이 있다.
또한, 종래 기술에 따른 발광 다이오드는 단일 발광 활성층 구조로 인한 이중 발광 파장을 갖는 다기능 소자의 구현이 어려운 문제점이 있다.
한국 등록특허공보 등록번호 제10-1158126호
이러한 문제점을 해결하기 위하여, 본 발명은 기판의 양면에 에피 구조를 성장할 수 있도록 양면이 폴리싱된 기판을 사용하여 발광 출력의 향상과 이중 발광 스펙트럼을 제공하는 발광 다이오드 장치 및 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명은 발광 다이오드 장치로서, 부도체 기판; 상기 부도체 기판의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층과, 제 1 활성층과, 제 3 반도체층을 형성한 제 1 에피 구조부; 상기 부도체 기판의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층과, 제 2 활성층과, 제 4 반도체층을 형성한 제 2 에피 구조부; 상기 제 1 에피 구조부의 제 1 및 제 3 반도체층에 형성한 제 1 전극과 제 3 전극; 및 상기 제 2 에피 구조부의 제 2 및 제 4 반도체층에 형성한 제 2 전극과 제 4 전극을 포함한다.
또한, 본 발명에 따른 발광 다이오드 장치는 상기 제 2 에피 구조부의 하부에 설치되는 서브 마운트 기판; 상기 서브 마운트 기판에 설치되는 제 1 및 제 2 리드부; 상기 제 2 에피 구조부의 하부에 설치되는 반사막; 상기 제 2 에피 구조부의 제 2 및 제 4 전극을 상기 제 1 및 제 2 리드부와 전기적으로 연결하는 제 1 및 제 2 본딩부; 및 상기 제 1 에피 구조부의 제 1 및 제 3 전극을 상기 제 1 및 제 2 리드부 또는 외부 전원단자와 연결하는 제 1 및 제 2 와이어를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 발광 다이오드 장치로서, 전도성 기판; 상기 전도성 기판의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층과, 제 1 활성층과, 제 3 반도체층을 형성한 제 1 에피 구조부; 상기 전도성 기판의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층과, 제 2 활성층과, 제 4 반도체층을 형성한 제 2 에피 구조부; 상기 제 1 에피 구조부의 제 3 반도체층에 형성한 제 1 전극; 상기 전도성 기판에 형성한 제 3 전극; 및 상기 제 2 에피 구조부의 제 4 반도체층에 형성한 제 2 전극을 포함한다.
또한, 본 발명에 따른 발광 다이오드 장치는 상기 제 2 에피 구조부의 하부에 설치되는 서브 마운트 기판; 상기 서브 마운트 기판에 설치되는 제 1 및 제 2 리드부; 상기 제 2 에피 구조부의 하부에 설치되는 반사막; 상기 제 2 에피 구조부의 제 2 전극을 상기 제 1 리드부와 전기적으로 연결하는 제 1 본딩부; 및 상기 제 1 에피 구조부의 제 1 및 제 3 전극을 상기 제 1 리드부 또는 제 2 리드부와 연결하는 제 1 및 제 2 와이어를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 제 1 에피 구조부와 제 2 에피 구조부는 동일한 파장의 빛을 발광하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 제 1 에피 구조부와 제 2 에피 구조부는 다른 파장의 빛을 발광하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 제 1 반도체층과 제 2 반도체층은 N형 반도체층이고, 상기 제 3 반도체층과 제 4 반도체층은 P형 반도체층인 것을 특징으로 한다.
또한, 본 발명은 발광 다이오드 제조 방법으로서, a) 부도체 기판의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층과, 제 1 활성층과, 제 3 반도체층을 포함한 제 1 에피 구조부를 성장시키는 단계; b) 상기 부도체 기판의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층과, 제 2 활성층과, 제 4 반도체층을 포함한 제 2 에피 구조부를 성장시키는 단계; c) 상기 제 3 반도체층에 제 1 전극을 형성하고, 상기 제 3 반도체층에서 제 1 반도체층까지 식각하여 상기 식각된 제 1 반도체층에 제 3 전극을 형성하는 단계; d) 상기 제 4 반도체층에 제 2 전극과 반사막을 형성하고, 상기 제 4 반도체층에서 제 2 반도체층까지 식각하여 상기 식각된 제 2 반도체층에 제 4 전극을 형성하는 단계; e) 상기 제 2 에피 구조부의 하부에 제 1 리드부와 제 2 리드부가 설치된 서브 마운트 기판를 설치하고, 상기 제 2 및 제 4 전극을 제 1 및 제 2 본딩부를 통해 상기 제 1 및 제 2 리드부와 연결하는 단계; 및 f) 상기 제 1 에피 구조부의 제 1 및 제 3 전극을 제 1 및 제 2 와이어를 통해 상기 제 1 및 제 2 리드부 또는 외부 전원단자와 연결하는 단계를 포함한다.
또한, 본 발명은 발광 다이오드 제조 방법으로서, i) 전도성 기판의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층과, 제 1 활성층과, 제 3 반도체층을 포함한 제 1 에피 구조부를 성장시키는 단계; ii) 상기 전도성 기판의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층과, 제 2 활성층과, 제 4 반도체층을 포함한 제 2 에피 구조부를 성장시키는 단계; iii) 상기 제 3 반도체층에 제 1 전극을 형성하고, 상기 제 3 반도체층에서 전도성 기판까지 식각하여 상기 식각된 전도성 기판에 제 3 전극을 형성하는 단계; iv) 상기 제 4 반도체층에 제 2 전극과 반사막을 형성하는 단계; v) 상기 제 2 에피 구조부의 하부에 제 1 리드부와 제 2 리드부가 설치된 서브 마운트 기판를 설치하고, 상기 제 2 전극을 제 1 본딩부를 통해 상기 제 1 리드부와 연결하는 단계; 및 vi) 상기 제 1 에피 구조부의 제 1 및 제 3 전극을 제 1 및 제 2 와이어를 통해 상기 제 1 및 제 2 리드부와 연결하는 단계를 포함한다.
또한, 본 발명은 상기 제 1 에피 구조부가 성장되면, 기판의 두께와 편평도를 유지하기 위해 기판의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명은 기판의 양면에 에피 구조를 성장할 수 있도록 양면이 폴리싱된 기판을 사용하여 발광 출력을 향상시킨 고출력 발광 다이오드와 이중 발광 스펙트럼을 출력하는 발광 다이오드를 제공할 수 있는 장점이 있다.
또한 본 발명은 기판의 앞면은 MOCVD를 이용하여 에피 구조를 성장시키고, 앞면에 성장된 에피 구조가 열화되는 것을 방지할 수 있도록 배면은 MBE를 이용하여 에피 구조를 성장시킴으로써 발광 다이오드의 불량률을 감소시켜 제조 효율을 향상시킬 수 있는 장점이 있다.
도 1 은 일반적인 발광 다이오드의 구조를 단면도.
도 2 는 본 발명에 따른 발광 다이오드 장치의 실시예를 나타낸 단면도.
도 3 은 도 2에 따른 발광 다이오드 장치의 제조 과정을 나타낸 예시도.
도 4 는 도 2에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도.
도 5 는 본 발명에 따른 발광 다이오드 장치를 개별 다이오드 회로로 구성한 실시예를 나타낸 단면도.
도 6 은 도 5에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도.
도 7 은 본 발명에 따른 발광 다이오드 장치를 교류 전원용 다이오드 회로로 구성한 실시예를 나타낸 단면도.
도 8 은 도 7에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도.
도 9 는 본 발명에 따른 발광 다이오드 장치의 다른 실시예를 나타낸 단면도.
도 10 은 도 9에 따른 발광 다이오드 장치의 제조 과정을 나타낸 예시도.
도 11 은 도 9에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 발광 다이오드 장치 및 제조 방법의 바람직한 실시예를 상세하게 설명한다.
(제 1 실시예)
도 2는 본 발명에 따른 발광 다이오드 장치의 실시예를 나타낸 단면도이고, 도 3은 도 2에 따른 발광 다이오드 장치의 제조 과정을 나타낸 예시도이며, 도 4는 도 2에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도이고, 도 5는 본 발명에 따른 발광 다이오드 장치를 개별 다이오드 회로로 구성한 실시예를 나타낸 단면도이며, 도 6은 도 5에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도이고, 도 7은 본 발명에 따른 발광 다이오드 장치를 교류 전원용 다이오드 회로로 구성한 실시예를 나타낸 단면도이며, 도 8은 도 7에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도이다.
도 2 내지 도 8에 나타낸 바와 같이, 본 발명의 제 1 실시예에 따른 발광 다이오드 장치(100)는 기판의 양면에 에피 구조를 성장시켜 발광 출력의 향상과 이중 발광 스펙트럼을 제공할 수 있도록 부도체 기판(110)과, 제 1 에피 구조부(111)와, 제 2 에피 구조부(112)와, 제 1 전극(150)과, 제 2 전극(151)과, 제 3 전극(160)과, 제 4 전극(161)과, 반사막(170)과, 서브 마운트 기판(180)과, 제 1 및 제 2 리드부(190, 191)와, 제 1 및 제 2 본딩부(200, 210)와, 제 1 및 제 2 와이어(220, 230)를 포함하여 구성된다.
상기 부도체 기판(110)은 절연성 기판으로서, 사파이어, 산화아연 등의 재질을 포함하여 구성되고, 상기 부도체 기판(110) 상면에는 버퍼층(미도시)을 더 포함하여 구성할 수도 있다.
상기 제 1 에피 구조부(111)는 부도체 기판(110)의 일측면(전면)에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 형성되는 발광 다이오드용 에피 구조로서, 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)과, 제 1 전극(150)과, 제 3 전극(160)을 포함하여 구성된다.
상기 제 1 및 제 3 반도체층(120, 140)은 도전형 반도체로 이루어지고, 상기 제 1 반도체층(120)은 N형 반도체층이고, 제 3 반도체층(140)은 P형 반도체층이다.
상기 제 1 반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나로 형성될 수 있다.
상기 제 1 활성층(130)은 임의의 파장을 갖는 빛을 발광할 수 있도록 하고, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
또한, 상기 제 1 활성층(130)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 구조로 형성될 수 있으나 이에 한정되지 않고, 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 제 3 반도체층(140)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있고, P형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제 1 및 제 3 전극(150, 160)은 제 1 및 제 3 반도체층(120, 140) 상의 투광성 전극(미도시)에 형성된 전극 패드로서, 제 1 에피 구조부(111)의 제 1 및 제 3 반도체층(120, 140)이 형성되면, 제 1 반도체층(120)이 노출될 수 있도록 제 1 활성층(130)과 제 3 반도체층(140)의 일부를 메사 식각 등을 통해 제거하고, 상기 제 3 반도체층(140)에는 P형 전극으로서 제 1 전극(150)을 형성하고, 상기 제 1 반도체층(120)에는 N형 전극으로서 제 3 전극(160)을 형성한다.
상기 투광성 전극은 오믹층일 수 있고, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있다.
상기 제 2 에피 구조부(112)는 부도체 기판(110)의 타측면(배면)에 MBE(Molecular Beam Epitaxy)를 이용하여 형성되는 발광 다이오드용 에피 구조로서, 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)과, 제 2 전극(151)과, 제 4 전극(161)을 포함하여 구성된다.
상기 제 2 에피 구조부(112)는 MBE(Molecular Beam Epitaxy)를 이용하여 부도체 기판(110)의 배면에 성장되는데, 이는 제 1 에피 구조부(111)가 성장된 후 상기 제 2 에피 구조부(112)를 성장시키는 과정에 이미 성장된 상기 제 1 에피 구조부(111)가 열화되는 것을 방지하기 위해 MOCVD에 의한 에피 성장온도보다 일정 온도 낮은 성장온도 조건을 갖는 MBE를 이용하여 에피 구조를 성장시킨다.
또한, 상기 제 2 에피 구조부(112)는 부도체 기판(110)의 전면에 제 1 에피 구조부(111)가 성장되면, 기판의 두께와 편평도를 유지하기 위해 기판의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)을 수행한 다음 성장시킨다.
상기 제 2 반도체층(121)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나로 형성될 수 있다.
상기 제 2 활성층(131)은 임의의 파장을 갖는 빛을 발광할 수 있도록 하고, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
또한, 상기 제 2 활성층(131)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 구조로 형성될 수 있으나 이에 한정되지 않고, 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
또한, 상기 제 2 활성층(131)은 제 1 활성층(130)과 동일한 파장의 빛을 발광할 수 있도록 동일한 물질로 형성되어 제 1 에피 구조부(111)와 제 2 에피 구조부(112)가 동일한 파장의 빛을 발광할 수 있게 한다.
또한, 상기 제 2 활성층(131)은 제 1 활성층(130)과 서로 다른 파장의 빛을 발광할 수 있도록 다른 물질로 형성되어 제 1 에피 구조부(111)와 제 2 에피 구조부(112)가 다른 파장의 빛을 발광할 수 있게 한다.
상기 제 4 반도체층(141)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있고, P형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제 2 및 제 4 반도체층(121, 141)은 도전형 반도체로서, 상기 제 2 반도체층(121)은 N형 반도체층이고, 제 4 반도체층(141)은 P형 반도체층이다.
상기 제 2 및 제 4 전극(151, 161)은 제 2 및 제 4 반도체층(121, 141) 상의 투광성 전극(미도시)에 형성된 전극 패드로서, 상기 제 2 에피 구조부(112)의 제 2 및 제 4 반도체층(121, 141)이 형성되면, 제 2 반도체층(121)이 노출될 수 있도록 제 2 활성층(131)과 제 4 반도체층(141)의 일부를 메사 식각 등을 통해 제거하고, 상기 제 4 반도체층(141)에는 P형 전극으로서 제 2 전극(151)을 형성하고, 상기 제 2 반도체층(121)에는 N형 전극으로서 제 4 전극(161)을 형성한다.
상기 제 2 및 제 4 전극(151, 161)은 제 2 및 제 4 반도체층(121, 141) 상에 형성된 투광성 전극(미도시)에 형성된 전극 패드로서, 상기 투광성 전극은 오믹층일 수 있고, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IZON, AGZO, IGZO, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있다.
상기 반사막(170)은 제 2 에피 구조부(112)의 하부에 설치되어 상기 제 2 에피 구조부(112)의 하방향으로 입사되는 빛을 반사시켜 상방향으로 향하게 함으로써, 발광 다이오드 장치(100)의 휘도를 향상시킬 수 있도록 한다.
상기 서브 마운트 기판(180)은 제 2 에피 구조부(112)의 하부에 설치되고, 상기 서브 마운트 기판(180)에는 임의의 도전 패턴을 형성한 제 1 리드부(190)와 제 2 리드부(191)가 설치된다.
상기 제 1 본딩부(200)는 제 2 에피 구조부(112)의 제 2 전극(151)과 서브 마운트 기판(180)의 제 1 리드부(190)가 전기적으로 연결되도록 한다.
상기 제 2 본딩부(210)는 제 2 에피 구조부(112)의 제 4 전극(161)과 서브 마운트 기판(180)의 제 2 리드부(191)가 전기적으로 연결되도록 한다.
상기 제 1 와이어(220)는 제 1 에피 구조부(111)의 제 1 전극(150)과 서브 마운트 기판(180)의 제 1 리드부(190)가 전기적으로 연결되도록 하고, 상기 제 2 와이어(230)는 제 1 에피 구조부(111)의 제 3 전극(160)과 서브 마운트 기판(180)의 제 2 리드부(191)가 전기적으로 연결되도록 하여 제 1 및 2 에피 구조부(111, 112)가 병렬로 연결된 도 4와 같은 발광 다이오드 회로를 구성할 수 있다.
또한, 상기 제 1 와이어(220)는 제 1 에피 구조부(111)의 제 1 전극(150)을 제 1 및 제 2 리드부(190, 191)가 아닌 외부 전원단자와 연결하고, 제 2 와이어(230)도 제 1 에피 구조부(111)의 제 3 전극(160)을 외부 전원단자와 연결하여 도 6과 같은 발광 다이오드 회로를 구성함으로써 개별 다이오드 회로를 구성할 수 있다.
또한, 상기 제 1 와이어(220)는 제 1 에피 구조부(111)의 제 1 전극(150)과 서브 마운트 기판(180)의 제 2 리드부(191)를 전기적으로 연결하고, 제 2 와이어(230)는 제 1 에피 구조부(111)의 제 3 전극(160)과 서브 마운트 기판(180)의 제 1 리드부(190)를 전기적으로 연결하여 도 8과 같은 발광 다이오드 회로를 구성함으로써, 교류 전원에 사용할 수 있도록 구성할 수 있다.
다음은 본 발명에 따른 발광 다이오드 제조 과정을 설명한다.
부도체 기판(110)의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 포함한 제 1 에피 구조부(111)를 성장시킨다.
상기 제 1 에피 구조부(111)의 성장이 완료되면, 상기 기판의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)하여 기판의 두께와 편평도가 유지될 수 있도록 한다.
상기 래핑 및 폴리싱을 수행하면, 부도체 기판(110)의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)을 포함한 제 2 에피 구조부(112)를 성장시킨다.
상기 제 1 및 제 2 에피 구조부(111, 112)의 성장이 완료되면, 제 1 에피 구조부(111)의 제 3 반도체층(140)에 제 1 전극(150)을 형성하고, 제 1 반도체층(120)이 노출되도록 상기 제 3 반도체층(140)에서 제 1 반도체층(120)까지 식각하며, 상기 식각을 통해 노출된 제 1 반도체층(120)에 제 3 전극(160)을 형성한다.
상기 제 1 및 제 3 전극(150, 160)이 형성되면, 제 2 에피 구조부(112)의 제 4 반도체층(141)에 제 2 전극(151)과 반사막(170)을 형성하고, 제 2 반도체층(121)이 노출되도록 상기 제 4 반도체층(141)에서 제 2 반도체층(121)까지 식각하며, 상기 식각을 통해 노출된 제 2 반도체층(121)에 제 4 전극(161)을 형성한다.
상기 제 2 및 제 4 전극(151, 161)이 형성되면, 제 2 에피 구조부(112)의 하부에 제 1 리드부(190)와 제 2 리드부(191)가 설치된 서브 마운트 기판(180)을 설치하고, 상기 제 2 및 제 4 전극(151, 161)을 제 1 및 제 2 본딩부(200, 210)를 통해 상기 제 1 및 제 2 리드부(190, 191)와 각각 연결한다.
상기 제 2 및 제 4 전극(151, 161)과, 제 1 및 제 2 리드부(190, 191)의 연결이 완료되면, 제 1 에피 구조부(111)의 제 1 및 제 3 전극(150, 160)을 미리 설정된 발광 다이오드 회로에 따라 제 1 및 제 2 와이어(220, 230)를 통해 상기 제 1 및 제 2 리드부(190, 191) 또는 외부 전원단자와 연결하여 제 1 및 제 2 에피 구조부(111, 112)가 병렬 연결된 다이오드 회로로 동작하거나, 개별 연결된 다이오드 회로로 동작하거나 또는 서로 반대방향으로 연결된 다이오드 회로로 동작할 수 있게 한다.
(제 2 실시예)
도 9는 본 발명에 따른 발광 다이오드 장치의 다른 실시예를 나타낸 단면도이고, 도 10은 도 9에 따른 발광 다이오드 장치의 제조 과정을 나타낸 예시도이며, 도 11은 도 9에 따른 발광 다이오드 장치의 다이오드 회로 구성을 나타낸 회로도이다.
도 9 내지 도 11에 나타낸 바와 같이, 제 2 실시예에 따른 발광 다이오드 장치(100')는 기판의 양면에 에피 구조를 성장시켜 발광 출력의 향상과 이중 발광 스펙트럼을 제공할 수 있도록 전도성 기판(110')과, 제 1 에피 구조부(111)와, 제 2 에피 구조부(112)와, 제 1 전극(150)과, 제 2 전극(151)과, 제 3 전극(160)과, 반사막(170)과, 서브 마운트 기판(180)과, 제 1 및 제 2 리드부(190, 191)와, 제 1 및 제 2 본딩부(200, 210)와, 제 1 및 제 2 와이어(220, 230)를 포함하여 구성된다.
상기 전도성 기판(110')은 투명한 고분자 기판에 철, 알루미늄, 티탄늄, 니켈, 구리 및 주석으로 이루어진 군에서 선택된 어느 하나의 금속이 형성되거나 스테인리스 스틸(stainless steel) 기판 또는 알루미늄 기판으로 구성한다.
상기 제 1 에피 구조부(111)는 전도성 기판(110')의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 형성한다.
상기 제 1 및 제 3 반도체층(120, 140)은 도전형 반도체로 이루어지고, 상기 제 1 반도체층(120)은 N형 반도체층이고, 제 3 반도체층(140)은 P형 반도체층이다.
상기 제 1 반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나로 형성될 수 있다.
상기 제 1 활성층(130)은 임의의 파장을 갖는 빛을 발광할 수 있도록 하고, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 제 1 전극(150)은 제 3 반도체층(140) 상에 형성되고, 제 3 전극(160)은 전도성 기판(110') 상에 형성된 전극 패드로서, 상기 제 1 에피 구조부(111)의 제 1 및 제 3 반도체층(120, 140)이 형성되면, 상기 전도성 기판(110')이 노출될 수 있도록 제 1 반도체층(120)과 제 1 활성층(130)과 제 3 반도체층(140)과 전도성 기판(110')의 일부를 식각 등을 통해 제거하고, 상기 제 3 반도체층(140)에는 P형 전극으로서 제 1 전극(150)을 형성하고, 상기 전도성 기판(110')에는 N형 전극으로서 제 3 전극(160)을 형성한다.
상기 제 2 에피 구조부(112)는 전도성 기판(110')의 타측면(배면)에 MBE(Molecular Beam Epitaxy)를 이용하여 형성되는 발광 다이오드용 에피 구조로서, 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)과, 제 2 전극(151)과, 제 4 전극(161)을 포함하여 구성된다.
상기 제 2 에피 구조부(112)는 MBE(Molecular Beam Epitaxy)를 이용하여 부도체 기판(110)의 배면에 성장되는데, 이는 제 1 에피 구조부(111)가 성장된 후 상기 제 2 에피 구조부(112)를 성장시키는 과정에 이미 성장된 상기 제 1 에피 구조부(111)가 열화되는 것을 방지하기 위해 MOCVD에 의한 에피 성장온도보다 일정 온도 낮은 성장온도 조건을 갖는 MBE를 이용하여 에피 구조를 성장시킨다.
또한, 상기 제 2 에피 구조부(112)는 전도성 기판(110')의 전면에 제 1 에피 구조부(111)가 성장되면, 기판의 두께와 편평도를 유지하기 위해 기판의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)을 수행한 다음 성장시킨다.
상기 제 2 반도체층(121)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나로 형성될 수 있다.
상기 제 2 활성층(131)은 임의의 파장을 갖는 빛을 발광할 수 있도록 하고, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있고, 상기 제 2 활성층(131)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 구조로 형성될 수 있으나 이에 한정되지 않고, 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
또한, 상기 제 2 활성층(131)은 제 1 활성층(130)과 동일한 파장의 빛을 발광할 수 있도록 동일한 물질로 형성되어 제 1 에피 구조부(111)와 제 2 에피 구조부(112)가 동일한 파장의 빛을 발광할 수 있게 한다.
또한, 상기 제 2 활성층(131)은 제 1 활성층(130)과 서로 다른 파장의 빛을 발광할 수 있도록 다른 물질로 형성되어 제 1 에피 구조부(111)와 제 2 에피 구조부(112)가 다른 파장의 빛을 발광할 수 있게 한다.
상기 제 4 반도체층(141)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있고, P형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제 2 및 제 4 반도체층(121, 141)은 도전형 반도체로서, 상기 제 2 반도체층(121)은 N형 반도체층이고, 제 4 반도체층(141)은 P형 반도체층이다.
상기 제 2 전극(151)은 제 4 반도체층(141) 상의 투광성 전극(미도시)에 형성된 전극 패드로서, 상기 제 2 에피 구조부(112)의 제 2 및 제 4 반도체층(121, 141)이 형성되면, 상기 제 4 반도체층(141)에 P형 전극으로 형성된다.
즉 제 2 실시예에 따른 발광 다이오드 장치(100')는 전도성 기판(110')을 사용하여 제 2 에피 구조부(112)에 제 2 전극(151)만을 형성하여 제 1 실시예에 따른 발광 다이오드 장치(100)와 구별된다.
상기 반사막(170)은 제 2 에피 구조부(112)의 하부에 설치되어 상기 제 2 에피 구조부(112)의 하방향으로 입사되는 빛을 반사시켜 상방향으로 향하게 함으로써, 발광 다이오드 장치(100')의 휘도를 향상시킬 수 있도록 한다.
상기 서브 마운트 기판(180)은 제 2 에피 구조부(112)의 하부에 설치되고, 상기 서브 마운트 기판(180)에는 임의의 도전 패턴을 형성한 제 1 리드부(190)와 제 2 리드부(191)가 설치된다.
상기 제 1 본딩부(200)는 제 2 에피 구조부(112)의 제 2 전극(151)과 서브 마운트 기판(180)의 제 1 리드부(190)가 전기적으로 연결되도록 한다.
상기 제 2 본딩부(210)는 제 1 에피 구조부(112)의 제 3 전극(160)과 서브 마운트 기판(180)의 제 2 리드부(191)가 제 2 와이어(230)를 통해 전기적으로 연결되도록 한다.
상기 제 1 와이어(220)는 제 1 에피 구조부(111)의 제 1 전극(150)과 서브 마운트 기판(180)의 제 1 리드부(190)가 전기적으로 연결되도록 하여 제 1 및 2 에피 구조부(111, 112)가 병렬로 연결된 발광 다이오드 회로를 구성할 수 있다.
다음은 제 2 실시예에 따른 발광 다이오드 제조 과정을 설명한다.
전도성 기판(110')의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 포함한 제 1 에피 구조부(111)를 성장시킨다.
상기 제 1 에피 구조부(111)의 성장이 완료되면, 상기 기판의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)하여 기판의 두께와 편평도가 유지될 수 있도록 한다.
상기 래핑 및 폴리싱을 수행하면, 상기 전도성 기판(110')의 타측면에 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)을 포함한 제 2 에피 구조부(112)를 성장시킨다.
상기 제 1 및 제 2 에피 구조부(111, 112)의 성장이 완료되면, 제 3 반도체층(140)에 제 1 전극(150)을 형성하고, 상기 제 3 반도체층(140)에서 전도성 기판(110')까지 식각하며, 상기 식각하여 노출된 전도성 기판(110')에 제 3 전극(160)을 형성한다.
상기 제 1 및 제 3 전극(150, 160)이 형성되면, 제 2 에피 구조부(112)의 제 4 반도체층(141)에 제 2 전극(151)과 반사막(170)을 형성한다.
상기 제 2 전극(151)이 형성되면, 제 2 에피 구조부(112)의 하부에 제 1 리드부(190)와 제 2 리드부(191)가 설치된 서브 마운트 기판(180)을 설치하고, 상기 제 2 전극(151)을 제 1 본딩부(200)를 통해 상기 제 1 리드부(190)와 연결한다.
상기 제 2 전극(151)과, 제 1 리드부(190)의 연결이 완료되면, 제 1 에피 구조부(111)의 제 1 및 제 3 전극(150, 160)을 미리 설정된 발광 다이오드 회로에 따라 제 1 및 제 2 와이어(220, 230)를 통해 상기 제 1 및 제 2 리드부(190, 191) 또는 외부 전원단자와 연결하여 도 11과 같이 제 1 및 제 2 에피 구조부(111, 112)가 병렬 연결된 다이오드 회로로 동작하거나, 개별 연결된 다이오드 회로로 동작할 수 있게 한다.
따라서 기판의 양면에 에피 구조를 성장할 수 있도록 양면이 폴리싱된 기판을 사용하여 발광 출력을 향상시킨 고출력 발광 다이오드와 이중 발광 스펙트럼을 출력하는 발광 다이오드를 제공할 수 있으며, 기판의 앞면은 MOCVD를 이용하여 에피 구조를 성장시키고, 앞면에 성장된 에피 구조가 열화되는 것을 방지할 수 있도록 배면은 MBE를 이용하여 에피 구조를 성장시킴으로써 발광 다이오드의 불량률을 감소시켜 제조 효율을 향상시킬 수 있게 된다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
또한, 본 발명의 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
100, 100' : 발광 다이오드 장치 110 : 부도체 기판
110' : 전도성 기판 111 : 제 1 에피 구조부
112 : 제 2 에피 구조부 120 : 제 1 반도체층
121 : 제 2 반도체층 130 : 제 1 활성층
131 : 제 2 활성층 140 : 제 3 반도체층
141 : 제 4 반도체층 150 : 제 1 전극
151 : 제 2 전극 160 : 제 3 전극
161 : 제 4 전극 170 : 반사막
180 : 서브 마운트 기판 190 : 제 1 리드부
191 : 제 2 리드부 200 : 제 1 본딩부
200' : 제 1 본딩부 와이어 210 : 제 2 본딩부
210' : 제 2 본딩부 와이어 220 : 제 1 와이어
230 : 제 2 와이어

Claims (10)

  1. 부도체 기판(110);
    상기 부도체 기판(110)의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 형성하고 일정 파장의 빛을 발광하는 제 1 에피 구조부(111);
    상기 부도체 기판(110)의 타측면에 래핑 및 폴리싱을 수행한 다음 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)을 형성하고, 상기 제 1 에피 구조부(111)와 동일한 파장 또는 다른 파장의 빛을 발광하는 제 2 에피 구조부(112);
    상기 제 1 에피 구조부(111)의 제 1 및 제 3 반도체층(120, 140)에 형성한 제 1 전극(150)과 제 3 전극(160);
    상기 제 2 에피 구조부(112)의 제 2 및 제 4 반도체층(121, 141)에 형성한 제 2 전극(151)과 제 4 전극(161);
    상기 제 2 에피 구조부(112)의 하부에 설치되는 서브 마운트 기판(180);
    상기 서브 마운트 기판(180)에 임의의 도전 패턴을 형성하며 설치한 제 1 및 제 2 리드부(190, 191);
    상기 제 2 에피 구조부(112)의 하부에 설치되어 상기 제 2 에피 구조부(112)의 하방향으로 입사되는 빛을 상방향으로 반사시키는 반사막(170);
    상기 제 2 에피 구조부(112)의 제 2 전극(151)과, 서브 마운트 기판(180)의 제 1 리드부(190)를 전기적으로 연결하는 제 1 본딩부(200);
    상기 제 2 에피 구조부(112)의 제 4 전극(161)을 서브 마운트 기판(180)의 제 2 리드부(191)와 전기적으로 연결하는 제 2 본딩부(210);
    상기 제 1 에피 구조부(111)의 제 1 전극(150)과, 서브 마운트 기판(180)의 제 1 리드부(190), 외부 전원단자, 서브 마운트 기판(180)의 제 2 리드부(191) 중 어느 하나와 전기적으로 연결하여 다이오드 회로가 형성되도록 하는 제 1 와이어(220); 및
    상기 제 1 에피 구조부(111)의 제 3 전극(160)과, 서브 마운트 기판(180)의 제 2 리드부(191), 외부 전원단자, 서브 마운트 기판(180)의 제 1 리드부(190) 중 어느 하나와 전기적으로 연결하여 다이오드 회로가 형성되도록 하는 제 2 와이어(230)를 포함하는 발광 다이오드 장치.
  2. 삭제
  3. 전도성 기판(110');
    상기 전도성 기판(110')의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 형성하고, 일정 파장의 빛을 발광하는 제 1 에피 구조부(111);
    상기 전도성 기판(110')의 타측면에 래핑 및 폴리싱을 수행한 다음 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)을 형성하고, 상기 제 1 에피 구조부(111)와 동일한 파장 또는 다른 파장의 빛을 발광하는 제 2 에피 구조부(112);
    상기 제 1 에피 구조부(111)의 제 3 반도체층(140)에 형성한 제 1 전극(150)
    상기 전도성 기판(110')에 형성한 제 3 전극(160);
    상기 제 2 에피 구조부(112)의 제 4 반도체층(141)에 형성한 제 2 전극(151);
    상기 제 2 에피 구조부(112)의 하부에 설치되는 서브 마운트 기판(180);
    상기 서브 마운트 기판(180)에 임의의 도전 패턴을 형성하며 설치한 제 1 및 제 2 리드부(190, 191);
    상기 제 2 에피 구조부(112)의 하부에 설치되어 상기 제 2 에피 구조부(112)의 하방향으로 입사되는 빛을 상방향으로 반사시키는 반사막(170);
    상기 제 2 에피 구조부(112)의 제 2 전극(151)과, 서브 마운트 기판(180)의 제 1 리드부(190)를 전기적으로 연결하는 제 1 본딩부(200);
    상기 제 1 에피 구조부(111)의 제 1 전극(150)과, 서브 마운트 기판(180)의 제 1 리드부(190), 외부 전원단자, 서브 마운트 기판(180)의 제 2 리드부(191) 중 어느 하나와 전기적으로 연결하여 다이오드 회로가 형성되도록 하는 제 1 와이어(220); 및
    상기 제 1 에피 구조부(111)의 제 3 전극(160)과, 서브 마운트 기판(180)의 제 2 리드부(191), 외부 전원단자, 서브 마운트 기판(180)의 제 1 리드부(190) 중 어느 하나와 전기적으로 연결하여 다이오드 회로가 형성되도록 하는 제 2 와이어(230)를 포함하는 발광 다이오드 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 반도체층(120)과 제 2 반도체층(121)은 N형 반도체층이고, 상기 제 3 반도체층(140)과 제 4 반도체층(141)은 P형 반도체층인 것을 특징으로 하는 발광 다이오드 장치.
  8. 발광 다이오드 제조 방법으로서,
    a) 부도체 기판(110)의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 포함한 제 1 에피 구조부(111)를 성장시키는 단계;
    b) 상기 제 1 에피 구조부(111)의 성장이 완료되면, 기판의 두께와 편평도를 유지하기 위해 상기 부도체 기판(110)의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)한 다음 상기 성장된 제 1 에피 구조부(111)가 열화되는 것을 방지하도록 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)을 포함한 제 2 에피 구조부(112)를 성장시키는 단계;
    c) 상기 제 3 반도체층(140)에 제 1 전극(150)을 형성하고, 상기 제 3 반도체층(140)에서 제 1 반도체층(120)까지 식각하여 상기 식각된 제 1 반도체층(120)에 제 3 전극(160)을 형성하는 단계;
    d) 상기 제 4 반도체층(141)에 제 2 전극(151)과 상기 제 2 에피 구조부(112)의 하방향으로 입사되는 빛을 상방향으로 반사시키는 반사막(170)을 형성하고, 상기 제 4 반도체층(141)에서 제 2 반도체층(121)까지 식각하여 상기 식각된 제 2 반도체층(121)에 제 4 전극(161)을 형성하는 단계;
    e) 상기 제 2 에피 구조부(112)의 하부에 제 1 리드부(190)와 제 2 리드부(191)가 설치된 서브 마운트 기판(180)을 설치하고, 상기 제 2 에피 구조부(112)의 제 2 전극(151)과, 서브 마운트 기판(180)의 제 1 리드부(190)를 제 1 본딩부(200)로 연결하며, 상기 제 2 에피 구조부(112)의 제 4 전극(161)을 서브 마운트 기판(180)의 제 2 리드부(191)를 제 2 본딩부(210)로 연결하는 단계; 및
    f) 상기 제 1 에피 구조부(111)의 제 1 전극(150)을 서브 마운트 기판(180)의 제 1 리드부(190), 외부 전원단자, 서브 마운트 기판(180)의 제 2 리드부(191) 중 어느 하나와 제 1 와이어(22)로 연결하고, 상기 제 1 에피 구조부(111)의 제 3 전극(160)을 서브 마운트 기판(180)의 제 2 리드부(191), 외부 전원단자, 서브 마운트 기판(180)의 제 1 리드부(190) 중 어느 하나와 제 2 와이어(230)로 연결하는 단계를 포함하는 발광 다이오드 제조 방법.
  9. 발광 다이오드 제조 방법으로서,
    i) 전도성 기판(110')의 일측면에 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 제 1 반도체층(120)과, 제 1 활성층(130)과, 제 3 반도체층(140)을 포함한 제 1 에피 구조부(111)를 성장시키는 단계;
    ii) 상기 제 1 에피 구조부(111)의 성장이 완료되면, 기판의 두께와 편평도를 유지하기 위해 상기 전도성 기판(110')의 타측면을 일정 두께로 갈아내고, 래핑(Lapping) 및 폴리싱(Polishing)한 다음 상기 성장된 제 1 에피 구조부(111)가 열화되는 것을 방지하도록 MBE(Molecular Beam Epitaxy)를 이용하여 제 2 반도체층(121)과, 제 2 활성층(131)과, 제 4 반도체층(141)을 포함한 제 2 에피 구조부(112)를 성장시키는 단계;
    iii) 상기 제 3 반도체층(140)에 제 1 전극(150)을 형성하고, 상기 제 3 반도체층(140)에서 전도성 기판(110')까지 식각하여 상기 식각된 전도성 기판(110')에 제 3 전극(160)을 형성하는 단계;
    iv) 상기 제 4 반도체층(141)에 제 2 전극(151)과 상기 제 2 에피 구조부(112)의 하방향으로 입사되는 빛을 상방향으로 반사시키는 반사막(170)을 형성하는 단계;
    v) 상기 제 2 에피 구조부(112)의 하부에 제 1 리드부(190)와 제 2 리드부(191)가 설치된 서브 마운트 기판(180)을 설치하고, 상기 제 2 에피 구조부(112)의 제 2 전극(151)과, 서브 마운트 기판(180)의 제 1 리드부(190)를 제 1 본딩부(200)로 연결하는 단계; 및
    vi) 상기 제 1 에피 구조부(111)의 제 1 전극(150)을 서브 마운트 기판(180)의 제 1 리드부(190), 외부 전원단자, 서브 마운트 기판(180)의 제 2 리드부(191) 중 어느 하나와 제 1 와이어(22)로 연결하고, 상기 제 1 에피 구조부(111)의 제 3 전극(160)을 서브 마운트 기판(180)의 제 2 리드부(191), 외부 전원단자, 서브 마운트 기판(180)의 제 1 리드부(190) 중 어느 하나와 제 2 와이어(230)로 연결하는 단계를 포함하는 발광 다이오드 제조 방법.
  10. 삭제
KR20130113707A 2013-09-25 2013-09-25 발광 다이오드 장치 및 제조 방법 KR101493354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130113707A KR101493354B1 (ko) 2013-09-25 2013-09-25 발광 다이오드 장치 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130113707A KR101493354B1 (ko) 2013-09-25 2013-09-25 발광 다이오드 장치 및 제조 방법

Publications (1)

Publication Number Publication Date
KR101493354B1 true KR101493354B1 (ko) 2015-02-16

Family

ID=52593680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130113707A KR101493354B1 (ko) 2013-09-25 2013-09-25 발광 다이오드 장치 및 제조 방법

Country Status (1)

Country Link
KR (1) KR101493354B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319163B1 (ko) * 2020-06-08 2021-10-29 한국광기술원 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267088A (ja) * 2008-04-25 2009-11-12 Kyocera Corp 発光素子用基板とそれを用いた発光装置
KR20100106053A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
KR20120016831A (ko) * 2010-08-17 2012-02-27 삼성엘이디 주식회사 반도체 발광 소자 및 그 제조방법
KR20120027458A (ko) * 2009-06-03 2012-03-21 필립스 루미리즈 라이팅 캄파니 엘엘씨 반도체 발광 디바이스 상에 유전체 층을 형성하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267088A (ja) * 2008-04-25 2009-11-12 Kyocera Corp 発光素子用基板とそれを用いた発光装置
KR20100106053A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
KR20120027458A (ko) * 2009-06-03 2012-03-21 필립스 루미리즈 라이팅 캄파니 엘엘씨 반도체 발광 디바이스 상에 유전체 층을 형성하는 방법
KR20120016831A (ko) * 2010-08-17 2012-02-27 삼성엘이디 주식회사 반도체 발광 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319163B1 (ko) * 2020-06-08 2021-10-29 한국광기술원 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법

Similar Documents

Publication Publication Date Title
US8222656B2 (en) Semiconductor light emitting device
US9548416B2 (en) Light emitting device and light emitting device package having the same
US20170025566A1 (en) Light-emitting element and lighting system
US20110220945A1 (en) Light emitting device and light emitting device package having the same
EP3073538B1 (en) Red light emitting device and lighting system
KR101659738B1 (ko) 발광 소자 제조방법
KR20120138275A (ko) 발광소자
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
US10236417B2 (en) Light-emitting element
KR101493354B1 (ko) 발광 다이오드 장치 및 제조 방법
KR102584464B1 (ko) 반도체 소자
KR20170011839A (ko) 자외선 발광소자 및 발광소자 패키지
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
KR102397266B1 (ko) 발광소자 및 조명장치
KR101734544B1 (ko) 발광소자 패키지
KR20170082872A (ko) 발광소자
KR102398436B1 (ko) 적색 발광소자 및 조명장치
KR20160114867A (ko) 적색 발광소자 및 조명장치
KR102200019B1 (ko) 발광소자 및 발광 소자 제조방법
KR102385943B1 (ko) 발광 소자 및 발광 소자 패키지
KR102356516B1 (ko) 발광소자 및 발광소자 패키지
KR102261950B1 (ko) 발광소자 및 조명시스템
KR102042258B1 (ko) 발광소자
KR20120015623A (ko) 발광소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 6