TWI821872B - 非對稱角度閘極結構以及其製作方法 - Google Patents

非對稱角度閘極結構以及其製作方法 Download PDF

Info

Publication number
TWI821872B
TWI821872B TW111102319A TW111102319A TWI821872B TW I821872 B TWI821872 B TW I821872B TW 111102319 A TW111102319 A TW 111102319A TW 111102319 A TW111102319 A TW 111102319A TW I821872 B TWI821872 B TW I821872B
Authority
TW
Taiwan
Prior art keywords
photoresist
drain
source
layer
substrate
Prior art date
Application number
TW111102319A
Other languages
English (en)
Other versions
TW202236681A (zh
Inventor
馬修 湯瑪士 迪賈德
約翰 Ｐ 貝騰柯特
亞當 萊爾 莫達沃
肯尼斯 Ａ 威爾森
Original Assignee
美商雷森公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商雷森公司 filed Critical 美商雷森公司
Publication of TW202236681A publication Critical patent/TW202236681A/zh
Application granted granted Critical
Publication of TWI821872B publication Critical patent/TWI821872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明揭示一種高電子遷移率電晶體(HEMT)，其包含：一基板；一源極，其位於該基板上；一汲極，其位於該基板上且與該源極間隔開；及一閘極，其位於該源極與該汲極之間，其中該閘極具有接觸該基板之一桿，該桿具有一源極側表面及一汲極側表面，其中一源極側角度界定於該源極側表面與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側表面與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的。亦揭示用於製作該HEMT之方法。

Description

非對稱角度閘極結構以及其製作方法
本發明係關於高電子遷移率電晶體(HEMT)及假晶高電子遷移率電晶體(PHEMT)及其製作方法。
HEMT亦稱為異質結構FET(HFET)或調變摻雜FET(MODFET)，且係在具有不同帶隙之兩個材料之間併入一接面之場效電晶體。一常用材料組合係GaAs及AlGaAs，但可取決於裝置之應用而使用各種其他材料。HEMT依高頻率(例如高達毫米波頻率)操作，且用於諸如蜂巢式電話、衛星電視接收器、電壓轉換器及雷達設備之高頻率裝置中，且亦應用於衛星接收器、低功率放大器及國防工業中。
HEMT及PHEMT之一個態樣係閘極之形狀，其通常呈定位於一源極與一汲極之間的一T形或一V形結構之形式。特別關注界定閘極輪廓以基於特定應用來最佳化電容及閘極電阻。可藉由使閘極與半導體接觸儘可能小且藉由使相鄰於半導體表面之閘極桿側壁垂直來最小化電容。
閘極之頂部具有影響電阻之尺寸、寬度及高度。然而，一完全垂直T閘極可在閘極邊緣處產生一大電場尖峰，其對裝置而言可為災難性的。
導電金屬板可實施於桿中且可以增加電容為代價來使電場平滑。此等導電金屬板稱為場板，且可直接整合至閘極桿中，或完全作為一單獨層。
已嘗試將一傾斜場板直接整合至閘極桿中。然而，就已知光阻圖案之本質而言，傾斜在各側上對稱。此可負面地提高源極側上之電容以達成汲極側上之場板效應。
本發明解決此等問題。
揭示一種高電子遷移率電晶體(HEMT)，其包括：一基板；一源極，其位於該基板上；一汲極，其位於該基板上且與該源極間隔開；及一閘極，其位於該源極與該汲極之間，其中該閘極包括接觸該基板之一桿，該桿具有一源極側表面及一汲極側表面，其中一源極側角度界定於該源極側表面與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側表面與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的。
在一個非限制性組態中，該源極側表面及該汲極側表面係非線性表面。
在另一非限制性組態中，該等非線性表面自該基板之該上平坦表面之一接觸點係非線性的。
在又另一非限制性組態中，該源極側表面及該汲極側表面由場板界定。
在一進一步非限制性組態中，該源極側角度大於該汲極側角度。
在一又進一步非限制性組態中，該源極側角度在25°至90°之間且該汲極側角度小於該源極側角度。
在另一非限制性組態中，該源極側角度在45°至90°之間。
在又另一非限制性組態中，該源極側角度在70°至90°之間。
在一進一步非限制性組態中，該汲極側角度在25°至70°之間。
在一又進一步非限制性組態中，該汲極側角度在25°至50°之間。
在另一非限制性組態中，該閘極係由選自由金、鉑、鎳及其等之組合及合金組成之群組之一或多個金屬形成之一金屬結構。
在另一非限制性組態中，提供一種用於製作一電晶體之方法，其包括以下步驟：將一層光阻劑施加至塗佈有界定一源極及一汲極之歐姆材料之一基板；移除該光阻劑之部分以界定一第一條帶之光阻劑與一第二條帶之光阻劑之間的一中心空間，其中該第一條帶及該第二條帶具有不同寬度；使該光阻劑回流以在該中心空間之任一側上產生回流角；及將一閘極金屬施加至該中心空間。
在一非限制性組態中，該方法進一步包括以下步驟：在回流步驟之後將另一層光阻劑施加於該層光阻劑上方；移除該另一層之一部分以暴露該中心空間；將閘極金屬施加至該另一層及該中心空間；及移除該層光阻劑及該另一層光阻劑以產生具有該源極、該汲極及一閘極之一基板，該閘極具有接觸該基板之一桿、一源極側場板及一汲極側場板，其中該源極側場板及該汲極側場板由非線性表面界定，且其中一源極側角度界 定於該源極側場板與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側場板與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的。
在另一非限制性組態中，移除步驟包括移除該層光阻劑之一中心部分以界定該中心空間，移除該層光阻劑之一源極側表面以界定具有一第一寬度之一源極側條帶之光阻劑，及移除該層光阻劑之一汲極側部分以界定具有一第二寬度之一汲極側條帶之光阻劑。
在又另一非限制性組態中，該光阻劑係選自由聚甲基丙烯酸甲酯(PMMA)、酚甲醛樹脂及其等之組合組成之群組之一材料。
在一進一步非限制性組態中，該回流步驟包括使該層光阻劑在100℃至200℃之間的一溫度暴露1分鐘至10分鐘的一時段，藉此該光阻劑熔化且流動成由該光阻劑之表面張力指定之一形狀。
在一又進一步非限制性組態中，提供一種用於製作一電晶體之方法，其包括以下步驟：將一層光阻劑施加至塗佈有界定一源極及一汲極之歐姆材料且亦塗佈有一介電層之一基板；移除該光阻劑之部分以界定一第一條帶之光阻劑與一第二條帶之光阻劑之間的一中心空間，其中該第一條帶及該第二條帶具有不同寬度；使該光阻劑回流以在該中心空間之任一側上產生回流角；蝕刻該介電層穿過該中心空間以界定具有由該等回流角界定之角度之側之一介電中心空間；及將一閘極金屬施加至該介電中心空間。
在另一非限制性組態中，該方法進一步包括以下步驟：在該回流步驟之後，將另一層光阻劑施加於該層光阻劑上方；及移除該另一層之一部分以暴露該中心空間。
在又另一非限制性組態中，該方法進一步包括以下步驟：在該蝕刻步驟之後，自該介電層剝離該另一層光阻劑及該層光阻劑；將一額外層光阻劑施加於該介電層及該介電中心空間上方；移除該額外層光阻劑之一部分以暴露該介電中心空間；將閘極金屬施加至該額外層及該介電中心空間；及移除該額外層上之額外層閘極金屬以產生具有該源極、該汲極及一閘極之一基板，該閘極具有接觸該基板之一桿、該桿之一源極側表面及該桿之一汲極側表面，其中一源極側角度界定於該源極側表面與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側表面與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的。
在一進一步非限制性組態中，該移除步驟包括移除該層光阻劑之一中心部分以界定該中心空間，移除該層光阻劑之一源極側部分以界定具有一第一寬度之一源極側條帶之光阻劑，及移除該層光阻劑之一汲極側表面以界定具有一第二寬度之一汲極側條帶之光阻劑。
10:高電子遷移率電晶體(HEMT)結構
12:基板
14:源極
16:汲極
18:閘極
20:桿
22:頂部
24:側
26:側
28:接觸點
100:PHEMT結構
102:閘極
104:基板
106:側
108:側
110:光阻劑條帶
112:光阻劑條帶
114:表面
116:層
118:桿通道
120:外部通道
122:外部通道
124:第二光阻劑層
126:通道
128:介電層
130:第一光阻劑層
132:桿通道
134:外部通道
136:外部通道
138:條帶
140:條帶
142:第二光阻劑層
144:中心通道
146:第三光阻劑層
148:開口
150:閘極金屬
152:閘極
154:桿
156:頂部
158:側
160:側
A:角度
B:角度
X:線
Y:線
參考附圖對本發明之一或多個實施例進行一詳細描述，其中：圖1示意性繪示一HEMT之組件；圖2繪示具有一非對稱角度閘極結構之一PHEMT之一非限制性組態；圖3係用於更詳細繪示本發明之特定態樣之圖2之一放大部分；圖4至圖10繪示用於製作一HEMT之一方法；圖11至圖21繪示用於製作一HEMT之一方法之一進一步非 限制性組態。
在各種圖式中，相同元件符號及名稱指示相同元件。
本發明係關於高電子遷移率電晶體(HEMT)及假晶高電子遷移率電晶體(PHEMT)及其製作方法。
圖1示意性繪示包含一基板12、一源極14及一汲極16之一HEMT結構10。如技術中熟知且理解，定位於源極14與汲極16之間的係一閘極18。基板12通常係在具有不同帶隙之兩個材料之間併入一接面之一多層結構。基板12之適合材料之一個非限制性實例係一鎵銻或GaAs材料。此材料可依不同形式利用，例如與鋁組合(AlGaAs)或與銦組合(InGaAs)以產生材料之間的接面之所要效能。結構指稱假晶，因為材料之異質層足夠薄而無法保持其自身晶格結構。確切而言，此等材料層呈現周圍材料之結構。本發明所闡述之揭示內容可應用於HEMT及PHEMT結構兩者。此外，針對其他相關或額外原因，數個額外層可併入至基板12中，且所有此等多層及額外層結構被視為落入術語「基板」內，如本文中所使用。
源極14係一層歐姆金屬。適合歐姆金屬之非限制性實例包含金、鉑、鎳、鉭、氮化鉭、鎢、鋁及其等相關聯合金。
汲極16亦係一層諸如可為類型相同於適合於源極之金屬之歐姆金屬。因此，適合歐姆金屬之非限制性實例包含金、鉑、鎳、鉭、氮化鉭、鎢、鋁及其等相關聯合金。用於源極及汲極兩者之金屬可為相同的，或可為不同的。
閘極18在圖1中展示為具有一習知T形，具有一窄桿20及一 較寬頂部22。圖1中之桿20具有相等且對置傾斜筆直側24、26。側24、26相對於基板表面及彼此之位置影響閘極邊緣處之電場之大尖峰之可能性以及跨閘極之電容。
閘極18具有如圖中所展示之頂部22，其具有大於桿之寬度之一橫向尺寸或寬度，且具有小於寬度之一垂直尺寸或高度。頂部22之寬度及高度影響整體組態中之電阻。
桿20之下表面與基板12之上表面之間的一接觸點28通常較佳地儘可能小。此外，與基板12之一接觸點處之側24、26通常保持儘可能接近垂直。然而，如上文所闡述，一完全垂直T形閘極可導致閘極邊緣處之電場之一大尖峰，且此大尖峰對於裝置而言可為災難性的。
圖2及圖3繪示根據本發明之一PHEMT結構100之一部分之一非限制性組態。閘極102展示於一基板104上且具有一側106及一側108，其中側106面向源極，側108面向汲極。側106、108係非線性的。在圖2及圖3中所繪示之組態中，側106、108沿一弧形彎曲。
側106、108相對於基板104非對稱定位。在此情況中，面向源極之側106之角度比面向汲極之側108更接近垂直。此允許側106在源極側上提供一近垂直角度，其減小電容，同時側108在汲極側上呈一較淺角度，其亦根據期望產生平滑場板效應。利用習知製造方法難以完成此組態，因為用於界定閘極之空間或間隙之光阻劑及光阻材料產生諸如圖1中所展示之對稱傾斜。
應瞭解，圖2及圖3展示閘極102，其具有用於根據下文將進一步描述之一方法形成閘極102之光阻劑條帶110、112。應進一步瞭解，可在形成閘極102之後移除光阻劑條帶110、112。
圖3係圖2之一放大部分且進一步繪示根據本發明之一閘極之一個組態中之側106、108之組態、形狀及角度之特定細節。此組態中之側106係非線性的，且明確而言係大體上凹入面向源極之一彎曲表面。整個彎曲表面相對於基板104(特別是相對於基板104之一上平坦表面114)成一角度或傾斜。由於此實施例中之側106、108圍繞相鄰光阻劑之彎曲表面形成，所以側106、108之角度可最佳量測為界定側之形狀之光阻劑之接觸角。因此，若側106藉由沈積至與表面114具有80°之一接觸角之光阻劑上形成，則側106相對於基板104之角度A將被視為80°。類似地，側108係非線性的且在此組態中係大體上凹入面向汲極之彎曲表面。側108亦藉由沈積至與基板104之表面114具有一接觸角之光阻劑上形成。因此，側108之角度B被視為其上沈積側108之光阻劑之接觸角。例如，若此光阻劑具有40°之一接觸角，則本文中所指代之側108之角度B將被視為40°。圖3之實施例中之接觸角A、B相對於線X、Y及表面114展示。
在一個非限制性組態中，源極側上之角度A大於汲極側上之角度B。角度A可在25°至90°之間。在一進一步非限制性組態中，角度A可在45°至90°之間，且進一步可在70°至90°之間。角度B亦可廣泛地在25°至90°之間，但在一個組態中，可在25°至70°之間，且進一步可在25°至50°之間。在此等範圍內，角度A再次大於角度B。如上文所闡述，此有助於產生所要低電容同時仍在汲極側上產生場板效應。
應瞭解，儘管角度在此實施例中指稱接觸角，但在其他組態中，側106、108可為筆直的，在此情況中角度僅為筆直側相對於基板之上表面之角度。下文將進一步討論此一組態。在此等組態之任何者中，汲極側角度B有利地小於90°。
圖4至圖10繪示可藉由其製作圖2及圖3中所繪示之閘極結構之一方法之一個非限制性實例。圖4展示先前塗佈有歐姆金屬以形成源極14及汲極16之一基板或晶圓104。根據已知技術，一抗蝕劑或光阻劑層116施加或旋塗於基板104之表面114上方，且亦可塗佈於源極14及汲極16上方。
層116接著暴露且顯影以產生一桿通道118或中心空間及至少兩個外部通道120、122。此通道組合產生具有不同寬度之光阻劑條帶110、112。此等條帶指稱輔助特徵，且此組態展示於圖5中。此步驟可利用抗蝕劑或光阻劑材料之任何已知組合及用於移除或蝕刻其之方法來完成。例如，光阻劑之適合材料可選自由聚甲基丙烯酸甲酯(PMMA)、酚甲醛樹脂及其等之組合組成之群組。
參考圖6，圖5之結構可經受加熱(例如在一光阻劑烘烤步驟中)以使光阻劑材料回流，且藉此在通道之間產生光阻劑條帶110、112之形狀，如圖6中所展示。回流光阻劑之所得形狀取決於材料之表面張力及光阻劑條帶之起始寬度。此係外部通道120、122形成為外部輔助特徵之原因，因為其等在一側上產生一光阻劑條帶，其具有不同於桿通道118之另一側上之寬度之一寬度。一較窄光阻劑條帶將在形成於桿通道中之一閘極桿中產生一較陡接觸角，且一較寬光阻劑條帶將在依此方式形成之閘極桿中產生一更淺接觸角。因此，在比源極側上之光阻劑條帶110寬之汲極側上組態光阻劑條帶112可為有利的。
參考圖7，一第二光阻劑層124可施加或旋塗於第一層116之頂部上方且進入通道118、120、122中。第二光阻劑層124可由相同光阻劑材料產生，或可有利地由比第一材料對蝕刻力更敏感之一光阻劑產 生。此允許移除或蝕刻第二光阻劑層124之一部分或通道而不移除下伏第一光阻劑層116以達到可期望之程度。如圖8中所展示，在第二光阻劑層124中在暴露下伏桿通道118及環繞及界定桿通道118之層116之光阻劑條帶之部分之一位置處形成或蝕刻一通道126。
一閘極金屬層接著可沈積於整個結構上方，包含第二光阻劑層124上方及桿通道118中，及通道126中暴露之光阻劑層116之表面上方。替代地，閘極金屬可僅沈積於桿通道118之位置處。此閘極金屬可(例如)使用氣相沈積或蒸鍍或使用任何其他已知技術來沈積。最終，如圖10中所展示，過量金屬及光阻劑層116及124(例如)藉由自晶圓或基板104剝離來移除以保留具有如圖中所展示之非對稱傾斜側之閘極102。應瞭解，在圖4至圖10之圖示中，閘極102之較陡角度經展示為面向右邊，因為作為輔助特徵之一較窄光阻劑條帶用於該側上。因此，在此組態中，此結構將具有位於右側之源極及位於左側之汲極。
應瞭解，藉由選擇桿通道之任一側上之輔助條帶之寬度之適當組合，可根據此方法產生桿之源極及汲極側上之任何角度組合。
圖11至圖21繪示用於製造其中閘極具有非對稱角度側之一HEMT之一閘極之另一方法。
參考圖11，提供一基板104，其具有用於源極14及汲極16之歐姆材料，且接著塗佈有諸如(例如)碳化矽或高k材料之一介電層128。接著，一第一光阻劑層130可沈積於介電層128上方。
圖12展示暴露第一光阻劑層130以形成一桿通道132及桿通道132之任一側上之兩個間隔外部通道134、136之後之結構。如同圖4至圖10之實施例，外部通道134、136依與桿通道132之不同間隔定位，使得 兩個光阻劑條帶138、140位於桿通道132之任一側上，且兩個條帶138、140具有不同寬度。
圖13展示烘烤或依其他方式回流光阻劑使得條帶138、140達到其等玻璃態化溫度且回流以呈現由材料之表面張力及其他性質驅動之一圓形形狀之後之結構。如圖中所展示，較窄條帶產生具有比更窄條帶小或更淺之一接觸角之一回流形狀。
圖14展示一第二光阻劑層142施加於回流第一光阻劑層130上方之後之結構。此第二光阻劑層142可接著經暴露或蝕刻以暴露桿通道132，如圖15中所展示。
在此階段中，可透過桿通道132蝕刻介電層128以在介電層128中形成一中心通道144。因為此蝕刻透過界定於條帶138、140之不同角度壁之間的一空間完成，所以中心通道144具有相對於基板104成不同角度之側106、108。此展示於圖16中。
圖17展示移除光阻劑層116、124之後留下具有中心通道144之介電質之結構。一第三光阻劑層146可接著定位或沈積於介電層128及中心通道上方，如圖18中所展示，且此第三光阻劑層146可接著經蝕刻或暴露以在中心通道144上方形成一開口148。可使用一遮罩技術或任何其他技術來進行此暴露或蝕刻，結果係比中心通道144寬之一開口148。此外，開口148可由具有隨著接近介電層128而增大之一間隔之壁150、152界定(參閱圖19)。閘極金屬150可接著沈積於結構上方且進入開口148及中心通道144中，如圖20中所展示。因此，展示形成具有預期形狀之一閘極152。最後，可移除第三光阻劑層146以及過量閘極金屬150，留下如圖21中所展示之一PHEMT結構100。如圖中可見，閘極152具有一桿154 及比桿154寬之頂部156。如同圖2及圖3之組態，桿154由相對於基板104成不同角度之側158、160界定。此等側之不同角度可有利地在如上文所討論之角度A及B之範圍內。然而，在此組態中，側158、160實質上係線性的。此外，在此情況中，閘極152並非界定於基板內，而是形成有在介電層128中之任一側上接觸之桿154。
已描述本發明之一或多個實施例。然而，應理解，可在不背離本發明之精神及範疇之情況下作出各種修改。例如，可利用不同材料及組態，且具有不同形狀或組態之電晶體結構可受益於本發明。因此，其他實施例在下列申請專利範圍之範疇內。
100:PHEMT結構
102:閘極
104:基板
106:側
108:側
110:光阻劑條帶
112:光阻劑條帶

Claims (18)

  1. 一種高電子遷移率電晶體，其包括：一基板；一源極，其位於該基板上；一汲極，其位於該基板上且與該源極間隔開；及一閘極，其位於該源極與該汲極之間，其中該閘極包括接觸該基板之一桿，該桿具有一源極側表面及一汲極側表面，其中一源極側角度界定於該源極側表面與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側表面與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的，其中該源極側表面是整個凹入向該源極，及該汲極側表面是整個凹入向該汲極，其中該源極側表面及該汲極側表面係非線性表面，其中該等非線性表面自該基板之該上平坦表面之一接觸點係非線性的。
  2. 如請求項1之電晶體，其中該桿包括多個場板，而且其中該源極側表面及該汲極側表面由該等場板界定。
  3. 如請求項1之電晶體，其中該源極側角度大於該汲極側角度。
  4. 如請求項1之電晶體，其中該源極側角度在25°至90°之間且該汲極側角度小於該源極側角度。
  5. 如請求項4之電晶體，其中該源極側角度在45°至90°之間。
  6. 如請求項4之電晶體，其中該源極側角度在70°至90°之間。
  7. 如請求項4之電晶體，其中該汲極側角度在25°至70°之間。
  8. 如請求項4之電晶體，其中該汲極側角度在25°至50°之間。
  9. 如請求項1之電晶體，其中該閘極係由選自由金、鉑、鎳及其等之組合及合金組成之群組之一或多個金屬形成之一金屬結構。
  10. 一種用於製作一電晶體之方法，其包括以下步驟：將一層光阻劑施加至塗佈有界定一源極及一汲極之歐姆材料之一基板；移除該光阻劑之部分以界定一第一條帶之光阻劑與一第二條帶之光阻劑之間的一中心空間，其中該第一條帶及該第二條帶具有不同寬度；使該光阻劑回流以在該中心空間之任一側上產生回流角；及將一閘極金屬施加至該中心空間。
  11. 如請求項10之方法，其進一步包括以下步驟：在回流步驟之後將另一層光阻劑施加於該層光阻劑上方；移除該另一層之一部分以暴露該中心空間；將閘極金屬施加至該另一層及該中心空間；及 移除該層光阻劑及該另一層光阻劑以產生具有該源極、該汲極及一閘極之一基板，該閘極具有接觸該基板之一桿、一源極側場板及一汲極側場板，其中該源極側場板及該汲極側場板由非線性表面界定，且其中一源極側角度界定於該源極側場板與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側場板與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的。
  12. 如請求項10之方法，其中該移除步驟包括移除該層光阻劑之一中心部分以界定該中心空間，移除該層光阻劑之一源極側部分以界定具有一第一寬度之一源極側條帶之光阻劑，及移除該層光阻劑之一汲極側部分以界定具有一第二寬度之一汲極側條帶之光阻劑。
  13. 如請求項10之方法，其中該光阻劑係選自由聚甲基丙烯酸甲酯(PMMA)、酚甲醛樹脂及其等之組合組成之群組之一材料。
  14. 如請求項10之方法，其中該回流步驟包括使該層光阻劑在100℃至200℃之間的一溫度暴露1分鐘至10分鐘之間的一時段，藉此該光阻劑熔化且流動成由該光阻劑之表面張力指定之一形狀。
  15. 一種用於製作一電晶體之方法，其包括以下步驟：將一層光阻劑施加至塗佈有界定一源極及一汲極之歐姆材料且亦塗佈有一介電層之一基板；移除該光阻劑之部分以界定一第一條帶之光阻劑與一第二條帶之光 阻劑之間的一中心空間，其中該第一條帶及該第二條帶具有不同寬度；使該光阻劑回流以在該中心空間之任一側上產生回流角；蝕刻該介電層穿過該中心空間以界定具有由該等回流角界定之角度之側之一介電中心空間；及將一閘極金屬施加至該介電中心空間。
  16. 如請求項15之方法，其進一步包括以下步驟：在該回流步驟之後，將另一層光阻劑施加於該層光阻劑上方；及移除該另一層之一部分以暴露該中心空間。
  17. 如請求項15之方法，其進一步包括以下步驟：在該蝕刻步驟之後，自該介電層剝離該另一層光阻劑及該層光阻劑；將一額外層光阻劑施加於該介電層及該介電中心空間上方；移除該額外層光阻劑之一部分以暴露該介電中心空間；將閘極金屬施加至該額外層及該介電中心空間；及移除該額外層上之額外層閘極金屬以產生具有該源極、該汲極及一閘極之一基板，該閘極具有接觸該基板之一桿、該桿之一源極側表面及該桿之一汲極側表面，其中一源極側角度界定於該源極側表面與該基板之一上平坦表面之間且一汲極側角度界定於該汲極側表面與該基板之該上平坦表面之間，且其中該源極側角度及該汲極側角度係非對稱的。
  18. 如請求項15之方法，其中該移除步驟包括移除該層光阻劑之一中心部分以界定該中心空間，移除該層光阻劑之一源極側部分以界定具有一第 一寬度之一源極側條帶之光阻劑，及移除該層光阻劑之一汲極側部分以界定具有一第二寬度之一汲極側條帶之光阻劑。
TW111102319A 2021-01-20 2022-01-20 非對稱角度閘極結構以及其製作方法 TWI821872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/152,956 2021-01-20
US17/152,956 US11682721B2 (en) 2021-01-20 2021-01-20 Asymmetrically angled gate structure and method for making same

Publications (2)

Publication Number Publication Date
TW202236681A TW202236681A (zh) 2022-09-16
TWI821872B true TWI821872B (zh) 2023-11-11

Family

ID=80631297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102319A TWI821872B (zh) 2021-01-20 2022-01-20 非對稱角度閘極結構以及其製作方法

Country Status (6)

Country Link
US (1) US11682721B2 (zh)
EP (1) EP4281997A1 (zh)
JP (1) JP2024503863A (zh)
KR (1) KR20230125827A (zh)
TW (1) TWI821872B (zh)
WO (1) WO2022159354A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI838309B (zh) * 2023-08-25 2024-04-01 國立陽明交通大學 高電子遷移率電晶體及其製備方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049526A1 (en) * 2009-08-28 2011-03-03 Transphorm Inc. Semiconductor Devices with Field Plates
TW201438229A (zh) * 2013-02-15 2014-10-01 Transphorm Inc 用於半導體裝置之電極及形成該等電極之方法
US20140353720A1 (en) * 2013-06-03 2014-12-04 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755479A (en) 1986-02-17 1988-07-05 Fujitsu Limited Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers
JPH05160019A (ja) 1991-12-03 1993-06-25 Toshiba Corp 半導体装置の製造方法
JPH0815161B2 (ja) 1993-03-03 1996-02-14 日本電気株式会社 半導体装置の製造方法
JPH09283621A (ja) 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
US6524937B1 (en) 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
WO2007147075A2 (en) 2006-06-16 2007-12-21 Applied Materials, Inc. Patterning 3d features in a substrate
US7662698B2 (en) 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US7750370B2 (en) 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
JP5521447B2 (ja) 2009-09-07 2014-06-11 富士通株式会社 半導体装置の製造方法
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8222673B2 (en) 2010-06-08 2012-07-17 International Business Machines Corporation Self-aligned embedded SiGe structure and method of manufacturing the same
US9419083B2 (en) 2014-11-21 2016-08-16 Raytheon Company Semiconductor structures having a gate field plate and methods for forming such structure
JP6408503B2 (ja) * 2016-03-11 2018-10-17 株式会社東芝 半導体装置
CN109935630B (zh) * 2017-12-15 2021-04-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN111653614B (zh) 2020-03-03 2022-10-28 厦门市三安集成电路有限公司 一种GaN基HEMT多角度凹槽栅器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049526A1 (en) * 2009-08-28 2011-03-03 Transphorm Inc. Semiconductor Devices with Field Plates
TW201438229A (zh) * 2013-02-15 2014-10-01 Transphorm Inc 用於半導體裝置之電極及形成該等電極之方法
US20140353720A1 (en) * 2013-06-03 2014-12-04 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US11682721B2 (en) 2023-06-20
KR20230125827A (ko) 2023-08-29
JP2024503863A (ja) 2024-01-29
WO2022159354A1 (en) 2022-07-28
US20220231154A1 (en) 2022-07-21
TW202236681A (zh) 2022-09-16
EP4281997A1 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
JP6726710B2 (ja) 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
JP6718982B2 (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
KR100631051B1 (ko) 부정형 고 전자 이동도 트랜지스터의 제조 방법
US9379327B1 (en) Photolithography based fabrication of 3D structures
JPS5950567A (ja) 電界効果トランジスタの製造方法
US7973368B2 (en) Semiconductor device with T-gate electrode
US8324037B1 (en) Fabrication methods for HEMT devices and circuits on compound semiconductor materials
TWI821872B (zh) 非對稱角度閘極結構以及其製作方法
KR101848244B1 (ko) 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법
KR101596079B1 (ko) 전계효과 트랜지스터 및 그 제조 방법
US7804114B1 (en) Tiered gate device with source and drain extensions
JP6344531B1 (ja) 半導体装置の製造方法
US9583589B1 (en) Self-aligned double gate recess for semiconductor field effect transistors
JP2003059944A (ja) 電界効果トランジスタおよびこの製造方法
JP6973647B2 (ja) 半導体装置の製造方法
JP2024049166A (ja) 半導体装置の製造方法
US10790397B2 (en) Semiconductor device and method for manufacturing the same
KR100644812B1 (ko) 고주파 전자 소자 및 그 제작방법
KR100969494B1 (ko) 게이트 리세스 및 게이트 형성방법
TW201919131A (zh) 半導體結構及其形成方法
KR20180058168A (ko) 반도체 소자 및 그의 제조 방법
JPH04199640A (ja) 電界効果半導体装置の製造方法
JP2006012903A (ja) 半導体素子の製造方法
JPS63287071A (ja) 半導体装置の製造方法
KR20160119330A (ko) 반도체 소자 및 이의 제조 방법