TWI821735B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI821735B
TWI821735B TW110131440A TW110131440A TWI821735B TW I821735 B TWI821735 B TW I821735B TW 110131440 A TW110131440 A TW 110131440A TW 110131440 A TW110131440 A TW 110131440A TW I821735 B TWI821735 B TW I821735B
Authority
TW
Taiwan
Prior art keywords
coil
cyclotron resonance
electron cyclotron
layer
width
Prior art date
Application number
TW110131440A
Other languages
English (en)
Other versions
TW202232601A (zh
Inventor
林恩平
葛育菱
王逸中
陳臆仁
周聖凱
廖志騰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202232601A publication Critical patent/TW202232601A/zh
Application granted granted Critical
Publication of TWI821735B publication Critical patent/TWI821735B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

在一種半導體裝置的製造方法中，形成一遮罩圖案於待蝕刻的一目標層上方，以及利用上述遮罩圖案作為一蝕刻遮罩，蝕刻上述目標層。上述蝕刻係利用一電子迴旋共振(ECR)電漿蝕刻設備執行，上述電子迴旋共振電漿蝕刻設備包括一或多個線圈，藉由改變輸入至一或多個線圈的一輸入電流，電子迴旋共振電漿蝕刻之一電漿狀態係在蝕刻目標層期間改變。

Description

半導體裝置的製造方法
本揭露實施例係有關於一種半導體裝置的製造方法，特別係有關於一種利用電子迴旋共振電漿蝕刻設備的半導體裝置的製造方法。
隨著半導體產業進展至奈米技術製程節點，為了追求更高的裝置密度、更高的性能及更低的成本，來自製造及設計問題的挑戰出現在三維設計的發展中，例如：多閘極場效電晶體(field effect transistor，FET)，包括鰭式場效電晶體(fin FET，FinFET)及環繞式閘極(gate-all-around，GAA)場效電晶體。由於電晶體的尺寸持續地縮減至次10-15奈米技術節點，鰭式場效電晶體需要進一步的改良，例如：精準的臨界尺寸(critical dimension，CD)控制。
根據本揭露實施例的一型態，在一種半導體裝置的製造方法中，形成一遮罩圖案於待蝕刻的一目標層上方，以及利用上述遮罩圖案作為一蝕刻遮罩，蝕刻上述目標層。上述蝕刻係利用一電子迴旋共振(electron cyclotron resonance，ECR)電漿蝕刻設備執行，上述電子迴旋共振電漿蝕刻設備包括一或 多個線圈，藉由改變輸入至一或多個線圈的一輸入電流，電子迴旋共振電漿蝕刻之一電漿狀態係在蝕刻目標層期間改變。
根據本揭露實施例的另一型態，在一種半導體裝置的製造方法中，將一基板放置於一電子迴旋共振(ECR)電漿蝕刻設備的一平台上，上述基板具有待蝕刻的一目標層；產生包括一電子迴旋共振區的一電子迴旋共振電漿；以及藉由電子迴旋共振電漿，處理目標層。在處理期間，藉由控制一或多個電子迴旋共振電漿參數而移動電子迴旋共振區。
根據本揭露實施例的另一型態，在一種半導體裝置的製造方法中，形成一遮罩圖案於待蝕刻的一目標層上方；利用一電子迴旋共振(ECR)電漿蝕刻設備，產生包括一電子迴旋共振區的一電子迴旋共振電漿；以及利用遮罩圖案作為一蝕刻遮罩，在目標層上執行電子迴旋共振電漿蝕刻，以形成一蝕刻圖案。在電子迴旋共振電漿蝕刻中，決定用於蝕刻圖案的一目標輪廓；以及根據上述目標輪廓，沿著正交於目標層的一主要表面的一方向，藉由控制一或多個電子迴旋共振電漿參數而移動電子迴旋共振區。
10:基板
11:磊晶層(矽鍺層)
12:墊氧化層
15:遮罩層
15A:第一遮罩層
15B:第二遮罩層
18:遮罩圖案
19:帽層
20:鰭片結構
20N:鰭片結構
20P:鰭片結構
27:覆蓋層
28:覆蓋層
30:隔離絕緣層
40:犧牲閘極結構
50:第一層間介電層
82:閘極介電層
84:閘極電極層
200:電子迴旋共振電漿蝕刻設備
205:微波產生器
210:線圈
220:線圈
230:線圈
250:進氣口
260:晶圓平台
270:控制器
280:真空泵
290:電子迴旋共振區
BT:步驟
H0:區域(長度)
H1,H2,H3,H4:高度
ME1:第一主蝕刻
ME2:第二主蝕刻
N1,N2,N3,P1,P2,P3:狀態
NR:n型區域
PR:p型區域
W1,W2,W3,W4:寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應被強調的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A圖、第1B圖、第1C圖及第1D圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程的各種階段之剖面圖。
第2A圖、第2B圖、第2C圖、第2D圖、第2E圖及第2F圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程的各種階段之剖面圖。
第3A圖、第3B圖、第3C圖及第3D圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程的各種階段之剖面圖。
第4A圖、第4B圖、第4C圖及第4D圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程的各種階段之剖面圖。
第5A圖、第5B圖、第5C圖及第5D圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程的各種階段之剖面圖。
第6圖繪示根據本揭露之一實施例，一鰭片結構的垂直輪廓(形狀)。
第7圖繪示根據本揭露之一實施例，一電子迴旋共振電漿蝕刻設備200的示意圖。
第8A圖及第8B圖繪示根據本揭露之一實施例，藉由調整線圈電流而調整一電子迴旋共振區。
第9A圖繪示氯基電漿蝕刻及氟基電漿蝕刻。
第9B圖繪示根據本揭露之一實施例，用於圖案化鰭片結構的蝕刻製程，且第9C圖繪示根據本揭露之一實施例，用在製程中的源氣體。
第10圖及第11圖繪示用於不同蝕刻狀態的鰭片結構之輪廓(寬度變化)。
第12圖繪示根據本揭露之一實施例，蝕刻操作的流程圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，元件的尺寸並非限定於所揭露的範圍或數值，而可視製程條件及/或預期的裝置性質而定。此外，若是本揭露書 敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。為了簡化與清晰的目的，各種特徵可以不同的比例任意地繪製。
此外，與空間相關用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。此外，用詞「由...製成」可表示「包括」或「由...組成」。在本揭露實施例中，用語「A、B及C之其中一者」表示「A、B及/或C」(A、B、C、A及B、A及C、B及C、或A及B及C)，除非另外指明，並不表示A的一元件、B的一元件及C的一元件。在整體揭露實施例中，源極及汲極可交替地使用，且源極/汲極意指源極和汲極兩者或其中之一。在下述的實施例中，參照一實施例(例如：一或多個圖式)所描述的材料、配置、尺寸、製程及/或操作，可運用在其他實施例中，且其實施方式可被省略。
第1A圖至第2F圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程。應瞭解的是，附加的操作可提供在第1A圖至第2F圖所示的製程之前、期間、及之後，且對於本方法之一些附加的實施例，以下描述的一些操作可被取代或刪除。操作/製程的順序可為可交替的。
在一些實施例中，如第1A圖所示，一硬遮罩層15形成於一基板10上方。在一實施例中，基板10至少在其表面部分上，包括一單晶半導體層。基 板10可包括一單晶半導體材料，例如但不限於：矽、鍺、矽鍺、砷化鎵、銻化銦、磷化鎵、銻化鎵、砷化鋁銦、砷化鎵銦、磷化銻鎵、銻化砷鎵及磷化銦。在一實施例中，基板10係由矽製成。基板10可包括各種區域，可適當地摻雜雜質(例如：p型或n型傳導性)。上述摻雜物例如：用於n型鰭式場效電晶體的硼(二氟化硼)及用於p型鰭式場效電晶體的磷。
在一些實施例中，遮罩層15包括第一遮罩層15A及第二遮罩層15B。在一些實施例中，第一遮罩層15A包括一氮化矽層，且第二遮罩層15B包括一氧化矽層。第一遮罩層15A及第二遮罩層15B藉由化學氣相沉積(chemical vapor deposition，CVD)、包括濺鍍的物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)或其他適合的膜形成製程而形成。在一些實施例中，由氧化矽(可藉由熱氧化形成)製成的一墊氧化層12係在形成第一遮罩層15A之前形成。
進一步地，如第1A圖所示，遮罩圖案18形成在第二遮罩層15B上方。在一些實施例中，遮罩圖案18係由例如：氮化矽製成。在一些實施例中，遮罩圖案包括複數個線圖案，對應至p型區域PR中一或多個鰭片結構及n型區域NR中一或多個鰭片結構。在一些實施例中，遮罩圖案18在p型區域中的節距大於遮罩圖案18在n型區域中的節距。
進一步地，如第1B圖所示，在一些實施例中，帽層(cap layer)19更形成在遮罩圖案18上方。在一些實施例中，帽層19係由例如：氮化矽製成。在一些實施例中，帽層19係藉由原子層沉積(ALD)而形成。在一些實施例中，帽層19之厚度係介於約0.5奈米至約5奈米的範圍中。
接著，利用一或多個蝕刻操作來圖案化遮罩層15及墊氧化層12， 如第1C圖所示。進一步地，利用被圖案化的遮罩層作為蝕刻遮罩來圖案化基板10，因而形成在Y方向上延伸的鰭片結構20N及鰭片結構20P(統稱為鰭片結構20)。在一些實施例中，鰭片結構20N係用於n型場效電晶體，且鰭片結構20P係用於p型場效電晶體。在第1D圖中，兩個鰭片結構20P在X方向上排列在p型區域中，且四個鰭片結構20N在X方向上排列在n型區域中。但鰭片結構的數量並不限於兩個或四個，可少如一個及三或多個。在一些實施例中，一或多個假(dummy)鰭片結構形成在鰭片結構20之兩側，以提升圖案化操作中的圖案逼真度。
在其他實施例中，可利用一或多個光微影製程來圖案化鰭片結構20，包括雙圖案化或多圖案化製程。一般而言，雙圖案化或多圖案化製程結合了光微影及自我對準製程，容許待產生的圖案具有例如：小於利用單一、直接光微影製程所能獲得的節距。舉例來說，在一實施例中，一犧牲層形成於基板上方且利用光微影製程圖案化。利用自我對準製程，複數個間隙壁(spacers)形成在被圖案化的犧牲層旁邊。接著移除犧牲層，且剩下的數個間隙壁或數個心軸(mandrels)可被利用以圖案化鰭片結構，例如：遮罩圖案18。結合了光微影及自我對準製程的多圖案化製程一般導致形成一對鰭片結構。
在鰭片結構20形成之後，包括一或多層絕緣材料的絕緣材料層形成於基板上方，使得鰭片結構20完全嵌設在絕緣層中。用於絕緣層的絕緣材料可包括氧化矽、氮化矽、氮氧化矽(SiON)、碳氧氮化矽、碳氮化矽、摻氟矽玻璃(fluorine-doped silicate glass，FSG)、或低介電常數的介電材料，藉由低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)、電漿化學氣相沉積(plasma-CVD)或流動性化學氣相沉積而形成。可在形成絕緣層之後執行一退火操作。接著，執行一平坦化操作例如：化學機械研磨(chemical mechanical polishing，CMP)方法及/或回蝕(etch-back)方法，使得鰭片結構20的上方表面自絕緣材料層顯露。接著，如第2A圖所示，絕緣材料層凹陷以形成隔離絕緣層30，使得鰭片結構20之上方部分(通道區域)顯露。藉此操作，鰭片結構20藉由隔離絕緣層30而彼此電性分隔，亦稱作淺溝槽隔離(shallow trench isolation，STI)。
在隔離絕緣層30形成之後，一犧牲閘極結構40形成於鰭片結構上方，如第2B圖所示。在一些實施例中，犧牲閘極結構40包括一犧牲介電層、一犧牲閘極電極層以及一硬遮罩層。犧牲閘極介電層包括一或多層絕緣材料，例如：以二氧化矽為基底的材料。在一實施例中，係利用藉由化學氣相沉積形成的二氧化矽。在一些實施例中，犧牲閘極介電層的厚度係介於約1奈米至約5奈米的範圍中。犧牲閘極電極層包括矽，例如：多晶矽或非晶矽。在一些實施例中，犧牲閘極電極層的厚度係介於約100奈米至約200奈米的範圍中。在一些實施例中，犧牲閘極電極層接受一平坦化操作。犧牲閘極介電層及犧牲閘極電極層係利用化學氣相沉積而沉積，包括：低壓化學氣相沉積及電漿增強化學氣相沉積(PECVD)、物理氣相沉積、原子層沉積、或其他適合的製程。硬遮罩層用以形成犧牲閘極電極層，且包括一或多層氮化矽及矽。在一些實施例中，犧牲閘極介電層亦覆蓋鰭片結構20的源極/汲極區域。
在犧牲閘極結構40形成之後，利用化學氣相沉積或其他適合的方法，保形地(conformally)形成用於側壁間隙壁的絕緣材料之包覆層。包覆層以保形方式沉積，使得其形成在垂直表面(例如：側壁)、水平表面以及犧牲閘極結構的頂部上具有實質上相等的厚度。在一些實施例中，包覆層沉積至介於約2奈米至約10奈米之範圍中的厚度。在一實施例中，包覆層的絕緣材料為以氮化矽為基底的材料，例如：氮化矽、氮氧化矽、碳氧氮化矽、或碳氮化矽、及上述之 組合。複數個側壁間隙壁形成在犧牲閘極結構40相對的側壁上。
在第2B圖的實施例中，一犧牲閘極結構40設置於p型區域中兩個鰭片結構20P上方，且一犧牲閘極結構40設置於n型區域中四個鰭片結構20N上方。但每一犧牲閘極結構的鰭片結構數量並無限制，且可為一個、兩個、三個或多於四個。在其他實施例中，一犧牲閘極結構形成在一或多個n型鰭片結構20N及一或多個p型鰭片結構20P上方。
然後，形成一源極/汲極磊晶層。在一些實施例中，利用乾蝕刻及/或濕蝕刻，將源極/汲極區域的鰭片結構凹陷至隔離絕緣層30的上方表面以下，接著一或多個半導體層磊晶地形成在凹陷的鰭片結構上方。在其他實施例中，一或多個半導體層磊晶地形成在未凹陷的鰭片結構之源極/汲極區域上方。用於n型場效電晶體的源極/汲極磊晶層包括一或多層碳化矽、磷化矽及碳磷化矽，且用於p型場效電晶體的源極/汲極磊晶層包括一或多層矽鍺、矽鍺錫(可摻雜有硼)。在至少一實施例中，磊晶層係藉由低壓化學氣相沉積製程、分子束磊晶、原子層沉積或任何其他適合的方法而磊晶生長。低壓化學氣相沉積製程係在約400至850℃的溫度下以及約1托至200托的壓力下執行，使用矽氣體源(例如：甲矽烷、乙矽烷或丙矽烷)、鍺氣體源(例如：甲鍺烷或乙鍺烷)、碳氣體源(例如：甲烷或三甲基矽烷)、磷氣體源(例如：磷化氫)、及/或硼氣體源(例如：乙硼烷)。在一些實施例中，包含不同組成(例如：不同的磷、碳、鍺及/或硼之濃度)的二或多層係形成為源極/汲極磊晶層。
然後，一第一層間介電(interlayer dielectric，ILD)層50形成於源極/汲極磊晶層及犧牲閘極結構40上方，如第2C圖所示。接著，執行一平坦化操作，例如：化學機械研磨，使得犧牲閘極電極層的頂部部分顯露。用於第一層間介 電層50的材料包括化合物，包括：矽、氧、碳及/或氫，例如：二氧化矽、碳氫氧化矽及碳氧化矽。有機材料例如：聚合物可被用於第一層間介電層50。
接下來，移除包括犧牲閘極電極層及犧牲閘極介電層的犧牲閘極結構40，因而顯露鰭片結構20的上方部分(通道區域)，如第2D圖所示。可利用電漿乾蝕刻及/或濕蝕刻來移除犧牲閘極結構40。當犧牲閘極電極層為聚合矽且第一層間介電層50為二氧化矽時，可利用濕蝕刻劑(例如：氫氧化四甲銨(TMAH)溶液)來選擇性移除犧牲閘極電極層。隨後利用電漿乾蝕刻及/或濕蝕刻來移除犧牲閘極介電層。
在移除犧牲閘極結構之後，一閘極介電層82形成在通道區域(鰭片結構20在隔離絕緣層30上的上方部分)上方，且一閘極電極層84形成在閘極介電層82上方，如第2E圖所示。
在特定實施例中，閘極介電層82包括一或多層介電材料，例如：二氧化矽、氮化矽、或高介電常數介電材料、其他適合的介電材料、及/或上述之組合。高介電常數介電材料的範例包括：二氧化鉿、矽酸鉿、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鋯鉿、二氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適合的高介電常數介電材料、及/或上述之組合。在一些實施例中，閘極介電層82包括一介面層，形成在通道層及介電材料之間。
閘極介電層82可藉由化學氣相沉積、原子層沉積或任何適合的方法而形成。在一實施例中，閘極介電層82利用一高度保形的沉積製程(例如：原子層沉積)形成，以確保閘極介電層的形成在每一通道層上方具有均勻的厚度。在一實施例中，閘極介電層82的厚度介於約1奈米至約6奈米的範圍中。
閘極電極層84形成在閘極介電層82上。閘極電極層84包括一或多 層導電材料，例如：聚合矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳矽化合物、矽化鈷、氮化鈦、氮化鎢、鋁化鈦、氮化鋁鈦、氮化碳鉭、碳化鉭、氮化矽鉭、金屬合金、其他適合的材料、及/或上述之組合。
可藉由化學氣相沉積、原子層沉積、電鍍、或其他適合的方法來形成閘極電極層84。閘極電極層亦沉積在第一層間介電層50的上方表面之上方。形成在第一層間介電層50上方的閘極介電層及閘極電極層接著利用例如：化學機械研磨來平坦化，直到第一層間介電層50的頂部表面露出。在一些實施例中，在平坦化操作之後，閘極電極層84被凹陷，且一帽絕緣層形成在凹陷的閘極電極層84上方。帽絕緣層包括一或多層以氮化矽為基底的材料，例如：氮化矽。帽絕緣層可藉由沉積一絕緣材料以及後續的平坦化操作而形成。
在本揭露的特定實施例中，一或多個功函數調整層(圖未示)插入在閘極介電層82與閘極電極層84之間。功函數調整層由導電材料製成，例如：單一層的氮化鈦、氮化鉭、碳化鋁鉭、碳化鈦、碳化鉭、鈷、鋁、鋁化鈦、鈦化鉿、矽化鈦、矽化鉭或碳化鈦鋁、或者多層的二或多個上述材料。對於n型通道場效電晶體，氮化鉭、碳化鋁鉭、氮化鈦、碳化鈦、鈷、鋁化鈦、鈦化鉿、矽化鈦及矽化鉭之一或多者係作為功函數調整層，且對於p型通道場效電晶體，碳化鈦鋁、鋁、鋁化鈦、氮化鉭、碳化鋁鉭、氮化鈦、碳化鈦及鈷之一或多者係作為功函數調整層。功函數調整層可藉由原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸發、或其他適合的製程而形成。進一步地，對於可使用不同金屬層的n型通道場效電晶體及p型通道場效電晶體，功函數調整層可分別地形成。
應瞭解的是，第2E圖所示的半導體裝置接受進一步的互補式金氧 半導體(CMOS)製程，以形成各種特徵，例如：接點/貫孔、互連金屬層、介電層、鈍化層等。
第3A圖至第3D圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程。應瞭解的是，附加的操作可提供在第3A圖至第3D圖所示的製程之前、期間、及之後，且對於本方法之一些附加的實施例，以下描述的一些操作可被取代或刪除。操作/製程的順序可為可交替的。參照前述實施例所描述的材料、配置、尺寸、製程及/或操作可運用於以下的實施例中，且其實施方式可被省略。在此實施例中，p型場效電晶體的通道區域包括矽鍺。
在一些實施例中，藉由一或多個微影及蝕刻操作，蝕刻對應至一或多個p型區域的基板10之部分以形成一凹陷。接著，一磊晶層11形成在凹陷中。在一些實施例中，磊晶層11由矽鍺製成。在一些實施例中，磊晶層11的鍺濃度介於約5原子百分率至約30原子百分率的範圍中。在一些實施例中，具有鍺濃度低於磊晶層11之一或多個緩衝層形成在磊晶層11與基板10之間。磊晶層11可藉由化學氣相沉積形成，例如：低壓化學氣相沉積(LPCVD)、電漿增強化學氣相沉積(PECVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、分子束磊晶(molecular beam epitaxy，MBE)或其他適合的製程。在一些實施例中，在形成磊晶層11之後，執行一化學機械研磨操作。在一些實施例中，磊晶生長磊晶層11的厚度(凹陷的深度)介於約30奈米至約100奈米的範圍中，且在一些其他實施例中，介於40奈米至80奈米的範圍中。
接著，如第3A圖至第3D圖所示，執行相同或相似於參照第1A圖至第1D圖所闡述的操作，從而形成p型鰭片結構20P以及n型鰭片結構20N，p型鰭片結構20P之每一者具有用於通道區域的矽鍺層。然後，執行相同或相似於參 照第2A圖至第2E圖所闡述的操作，且形成一p型鰭式場效電晶體及一n型鰭式場效電晶體。
第4A圖至第5D圖繪示根據本揭露之一實施例，用於製造一鰭式場效電晶體裝置之連續製程。應瞭解的是，附加的操作可提供在第4A圖至第5D圖所示的製程之前、期間、及之後，且對於本方法之一些附加的實施例，以下描述的一些操作可被取代或刪除。操作/製程的順序可為可交替的。參照前述實施例所描述的材料、配置、尺寸、製程及/或操作可運用於以下的實施例中，且其實施方式可被省略。在此實施例中，p型場效電晶體的通道區域包括矽鍺，且用於形成p型鰭片結構及n型鰭片結構的蝕刻係分別地執行。
第4A圖至第4C圖與第3A圖至第3C圖相同。如第4D圖所示，p型區域被一覆蓋層27(例如：光阻圖案)覆蓋。接著，如第5A圖所示，n型鰭片結構20N藉由一或多個電漿乾蝕刻操作而形成。隨後，覆蓋層27被移除，如第5B圖所示。如第5C圖所示，n型區域被一覆蓋層28(例如：光阻圖案)覆蓋。接著，如第5D圖所示，p型鰭片結構20P藉由一或多個電漿乾蝕刻操作而形成。隨後，覆蓋層28被移除，形成如第3D圖所示相同或相似的結構。隨後，執行相同或相似於參照第2A圖至第2E圖所闡述的操作，且形成如第3D圖所示的一p型鰭式場效電晶體及一n型鰭式場效電晶體。在其他實施例中，首先形成n型鰭片結構20N，且接著形成p型鰭片結構20P。
在鰭式場效電晶體中，一或多個裝置性能係受到通道輪廓(形狀)設計的影響，且通道輪廓經常依用以形成鰭片結構的蝕刻狀態而定。在一些實施例中，至少鰭片結構的通道區域係設計為沿著垂直方向具有定值的寬度。在其他實施例中，至少鰭片結構的通道區域之寬度係設計為沿著垂直方向變化。
在一些實施例中，裝置性能包括：驅動電流、閾值電壓、關閉電流(Ioff)、切換速度、功率消耗、汲極導致位障降低(drain induced barrier lowering，DIBL)性質、局部電流密度、或場效電晶體裝置之任何其他電性性質。進一步地，幾何需求亦限制了鰭片結構的輪廓(形狀)。舉例來說，在一些實施例中，一磊晶半導體層形成於鰭片結構的源極/汲極區域上方，且磊晶層的形狀可依鰭片結構的形狀而定。當兩個鰭片結構彼此鄰接排列且源極/汲極磊晶層應分離時，鰭片結構設計為局部地在源極/汲極磊晶層具有最大寬度的位置(高/高度)具有較窄的寬度。基於一或多個裝置性能或製程需求，決定所需的鰭片結構輪廓。
第6圖繪示根據本揭露之一實施例，鰭片結構的垂直輪廓(形狀)。
被用以設計或最佳化鰭片結構輪廓的區域(長度)H0實質上對應至鰭片結構的通道區域，通道區域突出於隔離絕緣層30且被一閘極結構覆蓋。在一些實施例中，設計的區域H0係從鰭片結構20的頂部(鰭片結構與墊氧化層12之間的介面)向下量測。對於p型鰭片結構20P，磊晶層11實質上對應於通道區域。在一些實施例中，設計的區域H0比通道區域的長度大了約1至10奈米，且因此隔離絕緣層30的上方表面係位於磊晶層11與由矽製成的鰭片結構底部之上。
在一些實施例中，設計的區域H0介於約40奈米至約120奈米的範圍中，依裝置需求而定。在一些實施例中，設計的區域H0介於約50奈米至約70奈米的範圍中。在一些實施例中，設計區域的設計寬度設定為多重點(多重高度)。在一些實施例中，多重點的數量為介於2至20之間的任意數量。在一實施例中，多重點的數量為四，如第6圖所示。在一些實施例中，設計的寬度W1為從鰭片結構頂部開始的高度H1處的寬度，設計的寬度W2為從鰭片結構頂部開始的高度H2處的寬度，設計的寬度W3為從鰭片結構頂部開始的高度H3處的寬度，且 設計的寬度W4為從鰭片結構頂部開始的高度H4處的寬度。在一些實施例中，高度H1約為長度H0的百分之5至15，高度H2約為長度H0的百分之30至55，高度H3約為長度H0的百分之60至75，且高度H4約為長度H0的百分之85至95。在特定實施例中，高度H1約為長度H0的百分之10，高度H2約為長度H0的百分之50，高度H3約為長度H0的百分之70，且高度H4約為長度H0的百分之90。在其他實施例中，高度H1約為長度H0的百分之8(十二分之一)，高度H2約為長度H0的百分之33(三分之一)，高度H3約為長度H0的百分之66(三分之二)，且高度H4約為長度H0的百分之92(十二分之十一)。在一明確的實施例中，長度H0為60奈米，高度H1為5奈米，高度H2為28奈米，高度H3為40奈米，且高度H4為54奈米。在一些實施例中，所有的多重點皆設定為相等間距，且在其他實施例中，除了頂部和底部的多重點，多重點設定為相等間距。
在一些實施例中，對於n型鰭片結構20N，寬度W1、寬度W2、寬度W3及寬度W4滿足寬度W1<寬度W2<寬度W3<寬度W4，且對於p型鰭片結構20P，寬度W1、寬度W2、寬度W3及寬度W4滿足寬度W1<寬度W2<寬度W3<寬度W4。在一些實施例中，對於n型鰭片結構20N，寬度W2介於約寬度W1的1.02倍至約寬度W1的1.06倍，寬度W3介於約寬度W1的1.11倍至約寬度W1的1.15倍，且寬度W4介於約寬度W1的1.15倍至約寬度W1的1.19倍，且對於p型鰭片結構20P，寬度W2介於約寬度W1的1.01倍至約寬度W1的1.05倍，寬度W3介於約寬度W1的1.04倍至約寬度W1的1.08倍，且寬度W4介於約寬度W1的1.16倍至約寬度W1的1.20倍。在一些實施例中，對於n型鰭片結構20N，寬度W2介於約寬度W1的1.01倍至約寬度W1的1.05倍，寬度W3介於約寬度W1的1.05倍至約寬度W1的1.09倍，且寬度W4介於約寬度W1的1.12倍至約寬度W1的1.16倍，且對於p型 鰭片結構20P，寬度W2介於約寬度W1的1.005倍至約寬度W1的1.03倍，寬度W3介於約寬度W1的1.02倍至約寬度W1的1.06倍，且寬度W4介於約寬度W1的1.14倍至約寬度W1的1.18倍。
在一些實施例中，對於n型鰭片結構20N，寬度W1、寬度W2、寬度W3及寬度W4滿足寬度W1<寬度W2<寬度W3<寬度W4，且對於p型鰭片結構20P，寬度W1、寬度W2、寬度W3及寬度W4滿足寬度W2<寬度W1<寬度W3<寬度W4。在一些實施例中，對於n型鰭片結構20N，寬度W2介於約寬度W1的1.01倍至約寬度W1的1.05倍，寬度W3介於約寬度W1的1.07倍至約寬度W1的1.09倍，且寬度W4介於約寬度W1的1.09倍至約寬度W1的1.13倍，且對於p型鰭片結構20P，寬度W2介於約寬度W1的0.95倍至約寬度W1的0.99倍，寬度W3介於約寬度W1的1.04倍至約寬度W1的1.08倍，且寬度W4介於約寬度W1的1.12倍至約寬度W1的1.16倍。
可藉由調整一或多個用於圖案化鰭片結構的電漿蝕刻狀態而獲得前述的鰭片輪廓。在本揭露的一些實施例中，使用一電子迴旋共振(ECR)電漿蝕刻設備。
第7圖繪示根據本揭露之一實施例，電子迴旋共振電漿蝕刻設備200之示意圖。電子迴旋共振電漿蝕刻設備200包括一微波產生器205，產生微波功率(例如：2.45吉赫(GHz))，並經由一波導(waveguide)而耦接至一腔室。多個線圈210、線圈220、線圈230設置在腔室周圍，如第7圖所示。多個線圈的輸入電流獨立地藉由一控制器270控制，控制器270包括一或多個電流源。在一些實施例中，線圈的數量為三個，但線圈的數量並無限制，且可為兩個、四個、五個或多個。腔室藉由一板(例如：玻璃或石英板)分隔成微波功率區及電漿產生 區。在一些實施例中，提供一或多個進氣口250以將一或多個氣體源引入電漿產生區。進一步地，提供一晶圓平台260在腔室的電漿產生區中，且藉由一或多個真空泵280維持電漿產生區中的真空。
在電漿物理學中已知，當入射輻射(例如：微波)的頻率與磁場中電子旋轉的自然頻率重合時，發生電子迴旋共振。在靜態且均勻的磁場中的自由電子，由於勞侖茲力而沿圓圈運動。此圓形運動與一等速軸向運動疊加而產生一螺旋，或與垂直於場(例如：在電場或重力場的存在下)的等速運動疊加而產生一擺線。對於一給定磁場強度B的迴旋運動的角速度(ω=2πf)為ωce=eB/me，其中e為基本電荷，且m為電子質量。當微波頻率為2.45吉赫時，在B=875G=0.0875T時滿足共振條件。在電子迴旋共振電漿設備中，藉由線圈產生磁場。藉由線圈產生的磁場強度B為B=μH，且H(磁場強度)與輸入電流I及線圈圈數n成正比。一般而言，可在電子迴旋共振區290處觀察到光輻射，電子迴旋共振區290為晶圓平台260上方約120毫米至約200毫米處(依線圈電流之設定而定)的電漿產生區域。
在本揭露一些實施例中，藉由調整一或多個線圈210、線圈220、線圈230的輸入電流，來調整電子迴旋共振區290的位置。第8A圖及第8B圖繪示根據本揭露實施例，藉由調整線圈電流來調整一電子迴旋共振區。
第8A圖繪示在下方線圈230為0安培的情況下及在下方線圈230為14安培的情況下，電子迴旋共振區290的位置。依線圈電流而定，磁通量改變且因此改變電子迴旋共振區290的位置。
第8B圖繪示在各種電流狀態下，沿著自中心軸(例如：線圈的中心軸)的半徑方向的電子迴旋共振區高度(電子迴旋共振區中心的高度)。電流 I1n、電流I2n及電流I3n(n為1、2、3、4)分別為輸入至線圈210、線圈220、線圈230的輸入電流。在一些實施例中，電流I1n大於電流I2n，且電流I2n大於電流I3n。在每一電流狀態C1至C6，電流I21<電流I22<電流I23<電流I24，且電流I31<電流I32<電流I33<電流I34。在一些實施例中，最小電流等於0。如第8B圖所示，當輸入至中間線圈220及/或下方線圈230的電流增加，電子迴旋共振區290的位置向下朝向晶圓平台260移動。
電子迴旋共振區290的位置影響了蝕刻狀態，例如：蝕刻速率。因此，輸入至一或多個線圈210、線圈220、線圈230的輸入電流係在蝕刻以圖案化鰭片結構期間改變，以根據需求(設計)的鰭片結構輪廓而移動電子迴旋共振區的位置。在一些實施例中，蝕刻速率係在約每分鐘30奈米至約每分鐘35奈米的範圍中調整。
此外，藉由改變一或多種氣體源，可調整鰭片結構的輪廓。舉例來說，如第9A圖所示，當氣體源包括氯或包括比氟更多的氯(氯基電漿)，蝕刻通常垂直地進行(異向性的)，而當氣體源包括氟或包括比氯更多的氟(氟基電漿)，蝕刻通常垂直地及水平地進行(等向性的)。藉由結合氯基電漿及氟基電漿，可控制被蝕刻之鰭片結構的輪廓。
第9B圖繪示用於圖案化鰭片結構的蝕刻製程，且第9C圖繪示根據本揭露之一實施例，用在製程中的氣體源。在第9B圖中，步驟BT為突破(breakthrough)蝕刻，且頂週期步驟為初始蝕刻製程。在一些實施例中，蝕刻製程包括四個中間週期及兩個底週期。上述週期的數量不限於四個或兩個，且可為多達十的任何數量。
如第9C圖所示，各種氣體例如：氯氣、三氟甲烷、六氟化硫、三 氟化氮、氫氣、氦及氬係用於中間週期中。Fmn(m=1至7且n=1至8)指示每一氣體的流速。在一些實施例中，每一中間週期包括第一主蝕刻ME1及第二主蝕刻ME2。在一些實施例中，在第一主蝕刻ME1中使用氯基電漿，且在第二主蝕刻ME2中使用氟基電漿。藉由重複氯基電漿蝕刻(異向性的)及氟基電漿蝕刻(等向性的)，可獲得預期的鰭片結構輪廓。
在一些實施例中，在每一中間週期的第一主蝕刻ME1中，使用氯氣、六氟化硫、氫氣、氦及氬的混合氣體。此外，在中間週期3及中間週期4的第一主蝕刻ME1中，亦使用三氟化氮。在一些實施例中，氯氣氣體的流速F11、流速F13、流速F15及流速F17係介於約每分鐘80標準立方公分(sccm)至約每分鐘120標準立方公分的範圍中，六氟化硫氣體的流速F31、流速F33、流速F35及流速F37係介於約每分鐘2標準立方公分至約每分鐘5標準立方公分的範圍中，氫氣氣體的流速F51、流速F53、流速F55及流速F57係介於約每分鐘8標準立方公分至約每分鐘12標準立方公分的範圍中，氦氣體的流速F61、流速F63、流速F65及流速F67係介於約每分鐘120標準立方公分至約每分鐘180標準立方公分的範圍中，且氬氣體的流速F71、流速F73、流速F75及流速F77係介於約每分鐘40標準立方公分至約每分鐘60標準立方公分的範圍中。在一些實施例中，三氟化氮氣體的流速F45及流速F47係介於約每分鐘1.5標準立方公分至約每分鐘4.5標準立方公分的範圍中。在一些實施例中，其他流量(流速F21、流速F23、流速F25、流速F27、流速F41及流速F43)為零。
在一些實施例中，在每一中間週期的第二主蝕刻ME2中，使用三氟甲烷及六氟化硫的混合氣體。在一些實施例中，三氟甲烷氣體的流速F22、流速F24、流速F26及流速F28係介於約每分鐘120標準立方公分至約每分鐘180標準 立方公分的範圍中，且六氟化硫氣體的流速F32、流速F34、流速F36及流速F38係大於流速F31、流速F33、流速F35及流速F37，且介於約每分鐘5標準立方公分至約每分鐘10標準立方公分的範圍中。在一些實施例中，流速F38係大於流速F32、流速F34及流速F36。在一些實施例中，其他流量(流速F12、流速F14、流速F16、流速F18、流速F42、流速F44、流速F46、流速F48、流速F52、流速F54、流速F56、流速F58、流速F62、流速F64、流速F66、流速F68、流速F72、流速F74、流速F76及流速F78)為零。
進一步地，在每一中間週期的每一第一主蝕刻及第二主蝕刻中，調整輸入至線圈210、線圈220及線圈230的輸入電流。在一些實施例中，輸入至線圈210的輸入電流I11、輸入電流I12、輸入電流I13、輸入電流I14、輸入電流I15、輸入電流I16、輸入電流I17及輸入電流I18為定值，且大於輸入至線圈220及線圈230的輸入電流。在一些實施例中，輸入至線圈220的輸入電流I21、輸入電流I22、輸入電流I23、輸入電流I24、輸入電流I25、輸入電流I26、輸入電流I27及輸入電流I28及/或輸入至線圈230的輸入電流I31、輸入電流I32、輸入電流I33、輸入電流I34、輸入電流I35、輸入電流I36、輸入電流I37及輸入電流I38係根據預期的鰭片結構輪廓調整，以將電子迴旋共振區移動至適當的位置。在一些實施例中，輸入電流I31、輸入電流I32、輸入電流I33、輸入電流I34、輸入電流I35、輸入電流I36、輸入電流I37及輸入電流I38設定為0安培，這可升高電子迴旋共振區290，且提供較大的臨界尺寸(較少蝕刻)。在其他實施例中，輸入電流I31、輸入電流I33、輸入電流I35、及輸入電流I37高於輸入電流I32、輸入電流I34、輸入電流I36及輸入電流I38。在一些實施例中，輸入電流I31、輸入電流I33、輸入電流I35、及輸入電流I37設定為約6至8安培，且輸入電流I32、輸入電流I34、輸入電流I36 及輸入電流I38設定為約3至5安培，以獲得預期的(例如：標準的)臨界尺寸。在其他的實施例中，輸入電流I31、輸入電流I33、輸入電流I35、及輸入電流I37設定為約11至13安培，且輸入電流I32、輸入電流I34、輸入電流I36及輸入電流I38設定為8至10安培，這可降低電子迴旋共振區290，且提供較小的臨界尺寸(較多蝕刻)。
第10圖及第11圖繪示用於不同蝕刻狀態的鰭片結構之輪廓(寬度變化)。第10圖繪示n型鰭片結構的蝕刻結果，且第11圖繪示p型鰭片結構的蝕刻結果。圖式繪示了相對於在高度H1處所量側的寬度W1之相對寬度(請同時參照第6圖)。
在第10圖中，狀態N1的目標是相對小的寬度，且狀態N3的目標是相對大的寬度。在狀態N1中，鰭片蝕刻的平均蝕刻速率高於狀態N2中平均蝕刻速率的約百分之1至3，且狀態N2中鰭片蝕刻的平均蝕刻速率高於狀態N3中平均蝕刻速率的約百分之1至3。
在一些實施例中，狀態N1之高度H1處的寬度W1小於狀態N2之寬度W1的約百分之2至4，且狀態N2之寬度W1小於狀態N3之寬度W1的約百分之2至4。在一些實施例中，寬度W1介於約8奈米至約15奈米的範圍中，依裝置及/或製程需求而定。
如第10圖所示，在一些實施例中，鰭片結構的寬度從頂部到底部減少、增加、減少、再增加，就整體趨勢來說，具有兩個局部極小值及一個局部極大值(接近高度H2處)。在一些實施例中，高度H4附近的寬度W4為最大寬度，且寬度的局部極大值小於寬度W4。在一些實施例中，最小寬度及局部極大值之間的差異係介於寬度W1的約百分之5至約百分之10的範圍中，且最小寬度 及最大寬度之間的差異係介於寬度W1的約百分之15至約百分之20的範圍中。在一些實施例中，被蝕刻的鰭片結構不對稱，且因此一主側的輪廓與另一主側的輪廓不同。
在第11圖中，狀態P1的目標是相對小的寬度，且狀態P3的目標是相對大的寬度。在狀態P1中，鰭片蝕刻的平均蝕刻速率高於狀態P2中平均蝕刻速率的約百分之1至3，且狀態P2中鰭片蝕刻的平均蝕刻速率高於狀態P3中平均蝕刻速率的約百分之1至3。
在一些實施例中，狀態P1之高度H1處的寬度W1小於狀態P2之寬度W1的約百分之2至4，且狀態P2之寬度W1小於狀態P3之寬度W1的約百分之2至4。p型鰭片結構的寬度W1小於n型鰭片結構的寬度W1，且在一些實施例中，介於約7奈米至約14奈米的範圍中，依裝置及/或製程需求而定。
如第11圖所示，在一些實施例中，鰭片結構的寬度從頂部到底部增加、減少、增加、減少、再增加，就整體趨勢來說，具有兩個局部極小值(接近高度H2及高度H3處)及兩個局部極大值。在一些實施例中，高度H4附近的寬度W4為最大寬度，且寬度的局部極大值小於寬度W4。在一些實施例中，最小寬度及第一局部極大值之間的差異係介於寬度W1的約百分之2至約百分之5的範圍中，最小寬度及第二局部極大值之間的差異係介於寬度W1的約百分之5至約百分之10的範圍中，且最小寬度及最大寬度之間的差異係介於寬度W1的約百分之15至約百分之20的範圍中。在一些實施例中，被蝕刻的鰭片結構不對稱，且因此一主側的輪廓與另一主側的輪廓不同。
藉由電子迴旋共振電漿蝕刻而形成鰭片結構之後，執行可影響鰭片結構輪廓的各種製程操作，包括：乾/濕蝕刻、薄膜沉積及/或熱處理。然而， 第10圖及第11圖中所示的相對尺寸通常會保留在成品中。
第12圖繪示根據本揭露之一實施例，一蝕刻操作的流程圖。在一些實施例中，基於一或多個裝置及/或製程的需求，決定或獲得預期的輪廓。在一些實施例中，包括在單一裝置中的n型場效電晶體及p型場效電晶體之間的預期輪廓不同。接著，一或多個蝕刻狀態(包括氣體混合、氣體流速及輸入電流)施加至一電子迴旋共振電漿蝕刻設備。接著，基於所決定的蝕刻狀態，執行電子迴旋共振電漿蝕刻製程。如上所述，隨著蝕刻的進行，改變一或多個蝕刻狀態，以獲得預期的輪廓。
雖然前述的實施例敘述了用於鰭片結構的蝕刻製程，這些實施例可應用至其他蝕刻，例如：用於犧牲閘極電極的多晶矽蝕刻。
本文所述的各種實施例或範例比起現有的技術，提供了數個優點。在本揭露實施例中，輸入至電子迴旋共振電漿蝕刻設備之一或多個線圈的輸入電流係在蝕刻操作期間改變，以調整電子迴旋共振區，以控制蝕刻圖案(例如：矽或矽鍺鰭片結構)的輪廓(形狀)。藉由控制蝕刻圖案的輪廓，可控制通道輪廓及/或源極/汲極輪廓，可提升裝置性能及產率。
應瞭解的是，並非所有優點皆已在本文討論，對於所有的實施例或範例而言，沒有特定的優點為必要的，且其他實施例或範例可提供不同的優點。
根據本揭露實施例的一型態，在一種半導體裝置的製造方法中，形成一遮罩圖案於待蝕刻的一目標層上方，以及利用上述遮罩圖案作為一蝕刻遮罩，蝕刻上述目標層。上述蝕刻係利用一電子迴旋共振(ECR)電漿蝕刻設備執行，上述電子迴旋共振電漿蝕刻設備包括一或多個線圈，藉由改變輸入至一或 多個線圈的一輸入電流，電子迴旋共振電漿蝕刻之一電漿狀態係在蝕刻目標層期間改變。在一或多個前述或下述的實施例中，電子迴旋共振電漿蝕刻設備包括一第一線圈及一第二線圈，第二線圈相較於第一線圈更靠近一平台，平台上放置有包括目標層的一基板，且輸入至第二線圈的一輸入電流係在蝕刻目標層期間改變。在一或多個前述或下述的實施例中，輸入至第二線圈的輸入電流係改變二次或多次。在一或多個前述或下述的實施例中，輸入至第二線圈的輸入電流係在蝕刻目標層期間增加。在一或多個前述或下述的實施例中，輸入至第二線圈的輸入電流係在蝕刻目標層期間減少。在一或多個前述或下述的實施例中，電子迴旋共振電漿蝕刻設備包括一第一線圈、一第二線圈及一第三線圈，第二線圈相較於第一線圈更靠近一平台，平台上放置有包括目標層的一基板，且第三線圈相較於第二線圈更靠近平台，且輸入至第二線圈的一輸入電流或輸入至第三線圈的一輸入電流之至少一者係在蝕刻目標層期間改變。在一或多個前述或下述的實施例中，輸入至第一線圈的一輸入電流在蝕刻目標層期間為定值。在一或多個前述或下述的實施例中，輸入至第二線圈的輸入電流及輸入至第三線圈的輸入電流係在蝕刻目標層期間獨立地改變。在一或多個前述或下述的實施例中，輸入至第一線圈的一輸入電流係大於輸入至第二線圈的輸入電流。在一或多個前述或下述的實施例中，輸入至第二線圈的輸入電流係大於輸入至第三線圈的輸入電流。
根據本揭露實施例的另一型態，在一種半導體裝置的製造方法中，將一基板放置於一電子迴旋共振(ECR)電漿蝕刻設備的一平台上，上述基板具有待蝕刻的一目標層；產生包括一電子迴旋共振區的一電子迴旋共振電漿；以及藉由電子迴旋共振電漿，處理目標層。在處理期間，移動電子迴旋共振區。 在一或多個前述或下述的實施例中，電子迴旋共振區係沿著正交於平台的一方向，藉由控制一或多個電子迴旋共振電漿參數而移動。在一或多個前述或下述的實施例中，電子迴旋共振區向上移動至少一次，且向下移動至少一次。在一或多個前述或下述的實施例中，電子迴旋共振電漿蝕刻設備包括一第一線圈、一第二線圈及一第三線圈，第二線圈相較於第一線圈更靠近平台，平台上放置有包括目標層的基板，且第三線圈相較於第二線圈更靠近平台，且電子迴旋共振區係藉由改變輸入至第二線圈的一輸入電流或輸入至第三線圈的一輸入電流之至少一者而移動。在一或多個前述或下述的實施例中，電子迴旋共振區係藉由增加輸入至第二線圈的輸入電流或輸入至第三線圈的輸入電流之至少一者而向下移動。
根據本揭露實施例的另一型態，在一種半導體裝置的製造方法中，形成一遮罩圖案於待蝕刻的一目標層上方；利用一電子迴旋共振(ECR)電漿蝕刻設備，產生包括一電子迴旋共振區的一電子迴旋共振電漿；以及利用遮罩圖案作為一蝕刻遮罩，在目標層上執行電子迴旋共振電漿蝕刻，以形成一蝕刻圖案。在電子迴旋共振電漿蝕刻中，決定用於蝕刻圖案的一目標輪廓；以及根據上述目標輪廓，沿著正交於目標層的一主要表面的一方向，藉由控制一或多個電子迴旋共振電漿參數而移動電子迴旋共振區。在一或多個前述或下述的實施例中，當目標輪廓的一部份需要一較小寬度，電子迴旋共振區移動朝向目標層，且當目標輪廓的一部份需要一較大寬度，電子迴旋共振區移動遠離目標層。在一或多個前述或下述的實施例中，電子迴旋共振電漿蝕刻設備包括一第一線圈、一第二線圈及一第三線圈，第二線圈相較於第一線圈更靠近一平台，平台上放置有包括目標層的一基板，且第三線圈相較於第二線圈更靠近平台，且電 子迴旋共振區係藉由改變輸入至第二線圈的一輸入電流或輸入至第三線圈的一輸入電流之至少一者而移動。在一或多個前述或下述的實施例中，執行電子迴旋共振電漿蝕刻更包括：根據目標輪廓而改變一或多種氣體的一量或一種類之至少一者。在一或多個前述或下述的實施例中，電子迴旋共振區係以步進的方式移動。在一或多個前述或下述的實施例中，電子迴旋共振區係藉由連續地改變輸入電流而連續地移動。
根據本揭露實施例的另一型態，在一種半導體裝置的製造方法中，在一基板上方備有一p型區域及一n型區域。p型區域包括一矽鍺層，且n型區域包括一矽層。在矽鍺層及矽層上方形成一硬遮罩層。硬遮罩層被圖案化。利用一電子迴旋共振(ECR)電漿蝕刻設備圖案化矽鍺層及矽層。電子迴旋共振電漿蝕刻設備產生一電子迴旋共振區，且電子迴旋共振區在矽鍺層及矽層圖案化期間移動。在一或多個前述或下述的實施例中，在矽鍺層及矽層圖案化時，矽層之圖案化覆蓋p型區域，且矽鍺層之圖案化覆蓋n型區域。在一或多個前述或下述的實施例中，p型區域中的圖案節距係大於n型區域中的圖案節距。在一或多個前述或下述的實施例中，硬遮罩層包括一氧化矽層及形成在氧化矽層上的一氮化矽層。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
200:電子迴旋共振電漿蝕刻設備
205:微波產生器
210:線圈
220:線圈
230:線圈
250:進氣口
260:晶圓平台
270:控制器
280:真空泵
290:電子迴旋共振區

Claims (13)

  1. 一種半導體裝置的製造方法，包括：形成一遮罩圖案於待蝕刻的一目標層上方；以及利用該遮罩圖案作為一蝕刻遮罩，蝕刻該目標層，其中：該蝕刻係利用一電子迴旋共振(ECR)電漿蝕刻設備執行，該電子迴旋共振電漿蝕刻設備包括一第一線圈及一第二線圈，該第二線圈相較於該第一線圈更靠近一平台，該平台上放置有包括該目標層的一基板，藉由改變輸入至該第二線圈的一輸入電流二次或多次，該電子迴旋共振電漿蝕刻之一電漿狀態係在蝕刻該目標層期間改變。
  2. 如請求項1之半導體裝置的製造方法，其中：該電子迴旋共振電漿蝕刻設備更包括一第三線圈，該第三線圈相較於該第二線圈更靠近該平台，且輸入至該第三線圈的一輸入電流係在蝕刻該目標層期間改變。
  3. 如請求項2之半導體裝置的製造方法，其中輸入至該第一線圈的一輸入電流在蝕刻該目標層期間為定值。
  4. 如請求項2之半導體裝置的製造方法，其中輸入至該第二線圈的該輸入電流及輸入至該第三線圈的該輸入電流係在蝕刻該目標層期間獨立地改變。
  5. 如請求項2之半導體裝置的製造方法，其中輸入至該第一線圈的一輸入電流係大於輸入至該第二線圈的該輸入電流。
  6. 如請求項5之半導體裝置的製造方法，其中輸入至該第二線 圈的該輸入電流係大於輸入至該第三線圈的該輸入電流。
  7. 一種半導體裝置的製造方法，包括：將一基板放置於一電子迴旋共振(ECR)電漿蝕刻設備的一平台上，該基板具有待蝕刻的一目標層；產生包括一電子迴旋共振區的一電子迴旋共振電漿；以及藉由該電子迴旋共振電漿，處理該目標層，其中在該處理期間，該電子迴旋共振區係藉由控制一或多個電子迴旋共振電漿參數沿著正交於該平台的一方向移動。
  8. 如請求項7之半導體裝置的製造方法，其中該電子迴旋共振區向上移動至少一次，且向下移動至少一次。
  9. 如請求項7之半導體裝置的製造方法，其中：該電子迴旋共振電漿蝕刻設備包括一第一線圈、一第二線圈及一第三線圈，該第二線圈相較於該第一線圈更靠近該平台，該平台上放置有包括該目標層的該基板，且該第三線圈相較於該第二線圈更靠近該平台，且該電子迴旋共振區係藉由改變輸入至該第二線圈的一輸入電流或輸入至該第三線圈的一輸入電流之至少一者而移動。
  10. 一種半導體裝置的製造方法，包括：形成一遮罩圖案於待蝕刻的一目標層上方；利用一電子迴旋共振(ECR)電漿蝕刻設備，產生包括一電子迴旋共振區的一電子迴旋共振電漿；以及利用該遮罩圖案作為一蝕刻遮罩，在該目標層上執行電子迴旋共振電漿蝕刻，以形成一蝕刻圖案，其中： 該執行電子迴旋共振電漿蝕刻包括：決定用於該蝕刻圖案的一目標輪廓；以及根據該目標輪廓，沿著正交於該目標層的一主要表面的一方向，藉由控制一或多個電子迴旋共振電漿參數而移動該電子迴旋共振區。
  11. 如請求項10之半導體裝置的製造方法，其中：當該目標輪廓的一部份需要一較小寬度，該電子迴旋共振區移動朝向該目標層，且當該目標輪廓的一部份需要一較大寬度，該電子迴旋共振區移動遠離該目標層。
  12. 如請求項11之半導體裝置的製造方法，其中：該電子迴旋共振電漿蝕刻設備包括一第一線圈、一第二線圈及一第三線圈，該第二線圈相較於該第一線圈更靠近一平台，該平台上放置有包括該目標層的一基板，且該第三線圈相較於該第二線圈更靠近該平台，且該電子迴旋共振區係藉由改變輸入至該第二線圈的一輸入電流或輸入至該第三線圈的一輸入電流之至少一者而移動。
  13. 如請求項11之半導體裝置的製造方法，其中該執行電子迴旋共振電漿蝕刻更包括：根據該目標輪廓而改變一或多種氣體的一量或一種類之至少一者。
TW110131440A 2021-02-12 2021-08-25 半導體裝置的製造方法 TWI821735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/175,396 US11328931B1 (en) 2021-02-12 2021-02-12 Method of manufacturing a semiconductor device
US17/175,396 2021-02-12

Publications (2)

Publication Number Publication Date
TW202232601A TW202232601A (zh) 2022-08-16
TWI821735B true TWI821735B (zh) 2023-11-11

Family

ID=81456678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131440A TWI821735B (zh) 2021-02-12 2021-08-25 半導體裝置的製造方法

Country Status (3)

Country Link
US (2) US11328931B1 (zh)
CN (1) CN114927416A (zh)
TW (1) TWI821735B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834663A (en) * 2006-12-27 2008-08-16 Hynix Semiconductor Inc Method for fabricating semiconductor device
US20190088453A1 (en) * 2017-09-20 2019-03-21 Hitachi High-Technologies Corporation Plasma processing apparatus
TW202027563A (zh) * 2015-05-22 2020-07-16 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727293A (en) * 1984-08-16 1988-02-23 Board Of Trustees Operating Michigan State University Plasma generating apparatus using magnets and method
JP3000717B2 (ja) * 1991-04-26 2000-01-17 ソニー株式会社 ドライエッチング方法
US5198725A (en) * 1991-07-12 1993-03-30 Lam Research Corporation Method of producing flat ecr layer in microwave plasma device and apparatus therefor
JP3227522B2 (ja) * 1992-10-20 2001-11-12 株式会社日立製作所 マイクロ波プラズマ処理方法及び装置
KR100321325B1 (ko) * 1993-09-17 2002-06-20 가나이 쓰도무 플라즈마생성방법및장치와그것을사용한플라즈마처리방법및장치
US5733820A (en) * 1995-04-27 1998-03-31 Sharp Kabushiki Kaisha Dry etching method
JPH10335314A (ja) * 1997-06-05 1998-12-18 Mitsubishi Electric Corp プラズマ処理装置及び基板処理方法
KR20010080572A (ko) * 1998-11-26 2001-08-22 가나이 쓰토무 드라이 에칭 장치 및 드라이 에칭 방법
JP2001053061A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd ドライエッチング方法
KR100988085B1 (ko) * 2003-06-24 2010-10-18 삼성전자주식회사 고밀도 플라즈마 처리 장치
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5410950B2 (ja) * 2009-01-15 2014-02-05 株式会社日立ハイテクノロジーズ プラズマ処理装置
KR101629214B1 (ko) * 2013-11-29 2016-06-13 서울대학교산학협력단 자장 제어를 통한 플라즈마 쉐이핑이 가능한 플라즈마 처리 장치
JP6850912B2 (ja) * 2019-03-06 2021-03-31 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法、ｅｃｒ高さモニタ
US12094781B2 (en) * 2019-09-13 2024-09-17 Hitachi High-Tech Corporation Manufacturing method of three-dimensional semiconductor device
US11233120B2 (en) * 2020-04-16 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11588030B2 (en) * 2020-09-29 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and manufacturing method thereof
US20230187518A1 (en) * 2021-12-14 2023-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device With Tunable Channel Layer Usage And Methods Of Fabrication Thereof
US20240038593A1 (en) * 2022-07-28 2024-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834663A (en) * 2006-12-27 2008-08-16 Hynix Semiconductor Inc Method for fabricating semiconductor device
TW202027563A (zh) * 2015-05-22 2020-07-16 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法
US20190088453A1 (en) * 2017-09-20 2019-03-21 Hitachi High-Technologies Corporation Plasma processing apparatus

Also Published As

Publication number Publication date
US11328931B1 (en) 2022-05-10
TW202232601A (zh) 2022-08-16
US20220270886A1 (en) 2022-08-25
CN114927416A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
JP6950096B2 (ja) 半導体装置の製造方法及びプラズマ処理装置
KR102265824B1 (ko) 노치형 게이트 구조물 제조
TW201923850A (zh) 積體電路及其製造方法
TW201926433A (zh) 半導體元件的製造方法
KR20080055708A (ko) 리세스 에칭 방법들
TWI792317B (zh) 半導體裝置及其製造方法
CN106952874A (zh) 多阈值电压鳍式晶体管的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN107039272A (zh) 鳍式晶体管的形成方法
TW202044593A (zh) 鰭狀場效電晶體裝置
JP2022016398A (ja) 半導体デバイスの製造方法及び半導体デバイス
TWI821735B (zh) 半導體裝置的製造方法
TW202109761A (zh) 形成半導體裝置的方法
US10128112B2 (en) Method of fabricating semiconductor device
CN106952815A (zh) 鳍式晶体管的形成方法
TWI844839B (zh) 半導體裝置及其製造方法
KR102527504B1 (ko) 나노구조물 전계 효과 트랜지스터 디바이스 및 형성 방법
WO2024189714A1 (ja) 半導体装置の製造方法及びプラズマ処理方法
TWI821962B (zh) 製造半導體裝置的方法與半導體製造工具
WO2024034023A1 (ja) 半導体装置の製造方法及びプラズマ処理方法
TW202347511A (zh) 半導體裝置及其製造方法
TW202143333A (zh) 半導體元件之製造方法
TW202333209A (zh) 半導體裝置的形成方法
CN117673145A (zh) 半导体结构及其形成方法