TWI821962B - 製造半導體裝置的方法與半導體製造工具 - Google Patents

製造半導體裝置的方法與半導體製造工具 Download PDF

Info

Publication number
TWI821962B
TWI821962B TW111112024A TW111112024A TWI821962B TW I821962 B TWI821962 B TW I821962B TW 111112024 A TW111112024 A TW 111112024A TW 111112024 A TW111112024 A TW 111112024A TW I821962 B TWI821962 B TW I821962B
Authority
TW
Taiwan
Prior art keywords
edge ring
semiconductor wafer
electrode
etching
electrostatic chuck
Prior art date
Application number
TW111112024A
Other languages
English (en)
Other versions
TW202310119A (zh
Inventor
張世郁
陳建漢
邱建智
曾祺哲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310119A publication Critical patent/TW202310119A/zh
Application granted granted Critical
Publication of TWI821962B publication Critical patent/TWI821962B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在此揭露半導體裝置、製造半導體裝置的方法與工具。一些方法包含提供靜電吸盤，並相鄰於靜電吸盤放置邊緣環。此靜電吸盤包含第一電極，以在靜電吸盤上的第一距離產生鞘。邊緣環包含線圈與第二電極，以產生電場控制，而維持在邊緣環上之部分鞘與靜電吸盤上之部分鞘是共平面方向。

Description

製造半導體裝置的方法與半導體製造工具
本揭露一種半導體裝置、製造半導體裝置的方法與工具，特別是透過控制電場來調整電漿鞘的製造半導體裝置的方法與工具。
半導體裝置使用在各個電子應用，舉例而言，個人電腦、行動電話、數位相機與其他電子設備。半導體裝置基本上藉由依序沉積絕緣層或介電層、導電層與半導體層的材料在半導體基材上，且藉由微影來圖案化各個材料層，以在其上形成電路組件與元件。
半導體產業藉由最小特徵尺寸之不斷縮減，以持續改善各個電子組件(如電晶體、二極體、電阻、電容等)的積體密度，而允許在特定區域內整合更多組件。再者，當更多組件整合至特定區域時，可利用複雜的三維(3D)積體電路(three-dimensional integrated circuit；3DIC)封裝技術進一步改善積體密度，故即使是複雜系統亦可整合至3DIC裝置內。然而，當最小特徵尺寸降低，且越多 之複雜系統整合至3DIC裝置時，需要處理隨之衍生的額外問題。
根據本揭露之一些實施例，本揭露之實施例揭示一種製造半導體裝置的方法，其中此方法包含提供吸盤與放置相鄰於吸盤的邊緣環。此吸盤包含第一電極，且此邊緣環包含第二電極。
根據本揭露之一些實施例，本揭露之另一實施例揭示一種製造半導體裝置的方法，其中此方法包含：放置相鄰於靜電吸盤的邊緣環、吸附第一半導體晶圓於靜電吸盤上、產生電漿鞘於第一半導體晶圓上與施加第一電偏壓於邊緣環。
根據本揭露之一些實施例，本揭露之另一實施例揭示一種半導體製造工具，包含：靜電吸盤、第一電極與邊緣環。第一電極電性耦合至靜電吸盤，且邊緣環延伸超過靜電吸盤，而邊緣環包含嵌入於介電材料內的線圈。
100:半導體晶圓
101:基材
102:邊緣區域
103:溝槽
104:中心區域
105:鰭
107:絕緣區域
109:閘極介電材料
111:閘電極材料
201,203:硬遮罩
205,611:光阻
300:蝕刻系統
302,310:管路
303:蝕刻劑傳輸系統
304:蝕刻腔體
305:歧管
306,308:閥門
307:載流氣體供應器
311:蝕刻劑供應器
313:蝕刻劑控制器
315:蝕刻劑腔體外殼
317,319,331:箭頭標示
320,321,324:電極
322,323:射頻產生器
325:真空泵浦
326:直流電供應器
327:控制器
328:電場控制
329:蓮蓬頭
345:設置平台
347:凹槽
351:吸盤
352:吸盤邊緣部分
357:邊緣環
359:電漿鞘
361:周圍區域
362:虛線標示
363:水平支撐段
364:虛線輪廓
365:垂直支撐段
367:電場線圈
401:閘電極
403:閘極介電質
405,621:開口
415:閘極堆疊
501:間隙壁
503:源極/汲極區域
601,603,609:層間介電質
605:閘極接觸
607:蝕刻停止層
613,617:底部抗反射塗層
615:中間遮罩層
619:頂光敏層
B-B':線段
D1,D2,D3,D4,Dist1,Dist2:距離
P1:間距
T2,T3:厚度
W1,W2,W3,W5,W6:寬度
△T2,△T3:厚度差
θ:角度
搭配所附圖式閱讀可對詳述如後的本揭露之態樣有最佳的了解。須注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸可任意地增加或減少。
圖1A至1B係根據一些實施例繪示具有鰭與閘電極材料的 半導體晶圓。
圖2A至2B係根據一些實施例繪示硬遮罩與光阻的形成。
圖3A至3C係根據一些實施例繪示蝕刻工具與蝕刻製程。
圖4A至4B係根據一些實施例繪示閘電極的形成。
圖5係根據一些實施例繪示於形成閘電極後，源極/汲極區域之形成。
圖6係根據一些實施例繪示藉由沉積腔體形成第二開口。
以下的揭露提供了許多不同實施方式或實施例，以實施所提供標的之不同特徵。以下所描述之構件與安排的特定實施例係用以簡化本揭露之實施例。當然這些僅為實施例，並非用以作為限制。舉例而言，於描述中，第一特徵形成於第二特徵上或於其之上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。另外，本揭露可以在各種示例中重複元件符號及/或字母。這些重複為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或配置之間有特定的關係。
此外，在此可能會使用空間相對用語，例如「在下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」與類似用語，以方便說明如圖式所繪示之一構件或一特徵與另一(另一些)構 件或特徵之間的關係。除了在圖中所繪示之方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。
現請參照圖1A，其繪示閘電極材料111(如圖1B所繪)已覆蓋半導體晶圓100的俯視圖。在一實施例中，半導體晶圓100可視為具有中心區域104與邊緣區域102。圖1A中指出此些區域係由虛線圓圈分隔彼此，雖然在實際產品中沒有相對顯而易見的此圓圈。
在一實施例中，在如蝕刻製程期間(參照圖3A至3C進一步說明如下)，半導體晶圓100的邊緣區域102可為受電場與電漿鞘的曲線所潛在影響的區域。舉例而言，在一實施例中，整個半導體晶圓100具有第一距離D1的直徑，其中第一距離介於約149mm至約300mm之間，而邊緣區域102可具有第一寬度W1，其中第一寬度介於約20mm至約25mm(如約24mm)。
圖1B繪示半導體晶圓100之上及之中的結構之特寫視圖，且如圖1B中繪示之所形成的此些結構係位於圖1A所繪示之半導體晶圓100的邊緣區域102內。如圖1B所繪示，其顯示具有第一溝槽103之基材101，且此些第一溝槽103形成於基材101中。基材101可為矽基材，然而可使用其他基材(諸如絕緣體覆半導體(semiconductor-on-insulator；SOI)、應變SOI與 矽鍺覆絕緣體(germanium on insulator))。基材101可為p型半導體，然而在其他實施例中，基材101可為n型半導體。
在第一絕緣區域107的最後成形中，第一溝槽103可做為初始步驟形成。配合適合的蝕刻製程，第一溝槽103係可使用遮罩層形成(未個別地繪示於圖1B中)。舉例而言，遮罩層可為包含矽氮化物(silicon nitride)的硬遮罩，其中此硬遮罩係透過諸如化學氣相沉積(chemical vapor deposition；CVD)製程所形成，然而可使用其他材料(諸如氧化物、氮氧化物、碳化矽、上述材料的組合或類似的材料)與其他製程(如電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)、低壓化學氣相沉積(low pressure chemical vapor deposition；LPCVD)或形成矽氧化物(silicon oxide)後接著氮化(nitridation))。一旦成形，遮罩層可透過適合的微影製程圖案化，以暴露此基材101的一些部分，且此些部分將會被移除，以形成第一溝槽103。
然而，具通常知識者可知，當暴露基材101的其他部分，以形成第一溝槽103時，上述形成遮罩層的製程與材料並非用來保護基材101的部分之唯一方法。任何適合的製程(如圖案化與顯影的光阻)可用來暴露以移除基材101的部分來形成第一溝槽103。所有此些方法欲全部地包含在本實施例的範圍內。
一旦形成且圖案化遮罩層時，第一溝槽103形成在 基材101內。暴露出的基材101可透過諸如反應離子蝕刻(reactive ion etching；RIE)的適合製程來形成第一溝槽103在基材101內，然而可使用任何適合的製程。在一實施例中，第一溝槽103係可從基材101的表面形成具有小於5,000Å的第一深度(如約2,500Å)。
然而，具通常知識者可知，上述形成第一溝槽103的製程僅為一可能的製程，且並非唯一實施例。更確切些，任何形成第一溝槽所透過之適合製程可被使用。可使用包含任何遮罩與移除步驟數量之任何適合的製程。
除了形成第一溝槽103以外，遮罩與蝕刻製程額外地由基材101仍未移除的部分形成鰭105。為求方便，此些鰭105已繪示於圖式中，且係藉由虛線與基材101區隔，然而實體標示可能或可能不存在。如下所述，此些鰭105可用以形成多閘極鰭式場效電晶體(FinFET)的通道區域。雖然圖1A只繪示從基材101形成三個鰭105，可使用任何數量的鰭105。再者，雖然第一絕緣區域107描述與/或繪示係與基材101分開，在此所用術語「基材」可用來涉及半導體基材或包含第一絕緣區域107之半導體基材。另外，雖然鰭105繪示如同基材101之單一連續材料，鰭105與/或基材101可包含單一材料或複數材料。在此背景下，鰭105涉及在相鄰第一絕緣區域107之間擴展的部分。
鰭105係可形成，故其在基材101的表面具有第二寬度W2，其中此第二寬度介於約5nm與約80nm之間。 另外，鰭105彼此可相隔第二距離D2，其中此第二距離介於約21nm至26nm之間。藉由以此樣式間隔鰭105，鰭105各自可形成分開的通道區域，而同時係足夠靠近以共享共閘極(更多如下所述)。
鰭105可藉由任何適合的方法圖案化。舉例而言，鰭105係可使用一或多道光微影製程圖案化，其中此些光微影製程包含雙重圖案化或多重圖案化製程。一般地，雙重圖案化或多重圖案化製程結合微影與自對準製程，並允許圖案生成，舉例而言，此些圖案具有小於有別於使用單一、直接的光微影製程可得的間距。舉例而言，在一實施例中，藉由光微影製程，形成犧牲層在基材上並圖案化。間隙壁藉由自對準製程沿著圖案化的犧牲層形成。然後，移除犧牲層，且剩餘的間隙壁可接著用來圖案化鰭105。
一旦第一溝槽103與鰭105已形成，第一溝槽103可填入介電材料，且可凹陷第一溝槽103之內的介電材料，以形成第一絕緣區域107。介電材料可為氧化物材料、高密度電漿(high-density plasma；HDP)氧化物或其他類似的氧化物材料。藉由CVD方式(如HARP製程)、高密度電漿CVD方式或其他通常知識者熟知之適合的方式，選擇性清理與加襯第一溝槽103後，可形成介電材料。
藉由初始過度填入介電材料於第一溝槽103與基材101，介電材料可用來形成第一絕緣區域107，並接著透過適合的製程移除在第一溝槽103與鰭105外側多餘的材料，其中適合的製程如化學機械研磨(chemical mechanical polishing；CMP)、蝕刻、前述製程的組合或類似的製程。在一實施例中，移除製程也移除任何位於鰭105上的介電材料，故移除介電材料將暴露鰭105的表面至進一步的製程步驟。
一旦第一溝槽103已填入介電材料，介電材料可接著從鰭105的表面掘除。可進行掘除，以暴露出鰭105的至少一部份側壁，其中鰭105的側壁相鄰於鰭105的頂表面。藉由浸入鰭105的頂表面於如氫氟酸(HF)的蝕刻劑中，介電材料可由濕式蝕刻掘除，然而其他蝕刻劑(如氫氣(H2))與其他方式(可使用如反應離子蝕刻、用如氨/三氟化氮(NH3/NF3)蝕刻劑之乾式蝕刻、化學氧化物移除或乾式化學清潔)。介電材料可掘至相距鰭105之基座的第三距離D3，其中第三距離是介於約40Å和約500Å之間。另外，掘除也可移除任何位在鰭105上剩下的介電材料，以確保鰭105於進一步製程係暴露的。
然而，通常知識者可知上述步驟可只為用來填入與掘除介電材料之完整製程流程的部分。舉例而言，加襯步驟、清潔步驟、退火步驟、間隙填入步驟、結合以上的步驟及類似的步驟也可用來形成並填入介電材料於第一溝槽103。所有可能之製程步驟欲全部地包含在本揭露之實施例範圍內。
第一絕緣區域107已形成後，閘極介電材料109與閘電極材料111可形成在每個鰭105上。在一實施例中，閘極介電材料109可藉由熱氧化、化學氣相沉積、濺鍍或 任何其他適合的方式所形成。取決於形成閘極介電質之技術，鰭105的頂端上閘極介電材料109的厚度可有別於鰭105的側壁上閘極介電質的厚度。
閘極介電材料109可包含如二氧化矽或氮氧化矽的材料。閘極介電材料109可由如氧化鑭(lanthanum oxide；La2O3)、氧化鋁(aluminum oxide；Al2O3)、二氧化鉿(hafnium oxide；HfO2)、氮氧化鉿(hafnium oxynitride；HfON)或氧化鋯(zirconium oxide；ZrO2)或上述組合的高介電係數(high permittivity；high-k)材料(如相對介電系數約大於5)所形成。另外，任何二氧化矽、氮氧化矽與/或high-k材料的組合也可作為閘極介電材料109。
閘電極材料111可包含導電材料且可選自群組，其中此群組包含多晶矽(polycrystalline-silicon；poly-Si)、多晶矽鍺(poly-crystalline silicon-germanium；poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬、上述材料的組合與類似的材料。金屬氮化物的例子包含氮化鎢、氮化鉬、氮化鈦與氮化鉭或上述金屬氮化物的組合。金屬矽化物的例子包含矽化鎢、矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺或上述金屬矽化物的組合。金屬氧化物的例子包含氧化釕、氧化錫銦或上述金屬氧化物的組合。金屬的例子包含鎢、鈦、鋁、銅、鉬、鎳、鉑等。
閘電極材料111可由化學氣相沉積(CVD)、濺鍍沉 積或其他適合沉積導電材料的技術所沉積。閘電極材料111的厚度可在約150nm至約180nm的範圍內(如約160nm)。閘電極材料111的頂表面可具有非極性頂表面，且可在圖案化閘電極材料111或閘極蝕刻前平坦化。此時離子可能或可能不引入至閘電極材料111中。舉例而言，離子可藉由離子佈植技術植入。
圖2A至2B根據一些實施例繪示在閘電極材料111上形成硬遮罩與光阻，其中圖2B是圖2A沿線段B-B'的剖面圖。一旦形成硬遮罩與光阻，硬遮罩與光阻用來圖案化閘極介電材料109與閘電極材料111以在鰭105上形成一系列的閘極堆疊415(繪示於圖4A至4B)。閘極堆疊415一旦圖案化後，將形成複數個通道區域，此些通道區域位在鰭的每側上且在閘極介電材料109下方。在一些實施例中，開始圖案化閘極堆疊415可藉由沉積第一硬遮罩201與第二硬遮罩203在閘電極材料111上。根據一些實施例，第一硬遮罩201可為如矽氧化物的材料，且透過如化學氣相沉積或物理氣相沉積的沉積製程所形成，或透過熱氧化製程形成。然而，可使用任何適合的材料與製程來形成第一硬遮罩。
一旦形成第一硬遮罩201，第二硬遮罩形成在第一硬遮罩上。在一實施例中，第二硬遮罩203包括如氮化矽、氮化鈦、氮氧化矽、上述材料的組合或類似的介電材料。第二硬遮罩203藉由如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積或類似的製程所形成。然而，可使用任 何其他適合的材料與方法來形成第二硬遮罩。
圖2A至2B也繪示在第二硬遮罩203上放置與圖案化第一光阻205。在一實施例中，第一光阻205是三層(tri-layer)光阻，其中此三層光阻具有底部抗反射塗層(bottom anti-reflective coating；BARC)、中間遮罩層與頂光阻層(未個別地繪示在圖2A至2B中)。然而，可使用任何適合類型的光敏材料或材料組合。
一旦第一光阻205已放置在第二硬遮罩203上，即已圖案化第一光阻205。在一實施例中，藉由透過如光罩(reticle)暴露第一光阻205內的光敏材料(如三層光阻中的頂光阻層)於圖案化能源(如光)，可圖案化第一光阻205。能量的衝擊將在光敏材料受圖案化能量源衝擊之部分內引起化學反應，而改變光阻的暴露部分之物理性質，故第一光阻205的暴露部分之物理性質異於第一光阻205的未暴露部分之物理性質。為了分開第一光阻205未暴露的部分與第一光阻205暴露的部分，第一光阻接著用如顯影劑(未個別地繪示)顯影。
另外，雖然放置第一光阻205已如上所述，實施例並不欲限制使用第一光阻205。而是，可使用任何適合圖案化製程(如放置第一光阻205並在心軸(mandrels)裡圖案化第一光阻205。間隙壁(未個別地繪示)可接著形成在心軸的對側，且移除心軸，並留下間隙壁，其中此些間隙壁可用來取代第一光阻205。可用任何適合的製程來形成遮罩，且所有此些製程欲全部地包含在實施例的範圍 內。
在一實施例中，圖案化第一光阻205，故第一光阻205可用以形成閘極堆疊415(未繪示在圖2A至2B，但參照圖4A至4B繪示且描述如後)。因此，所形成的第一光阻205具有介於約20nm與24nm之間的第三寬度W3。另外，所形成的第一光阻205之分開部分以介於約42nm與47nm之間的第四距離D4分開。然而，可使用任何適合的尺寸。
前述之先進微影製程、方法與材料可用於許多應用，其中此些應用包含圖案化覆蓋導線的介電層或圖案化鰭式場效電晶體(fin-type field effect transistors；FinFETs)。舉例而言，可圖案化鰭，以於相鄰特徵間產生相對緊密的間距，而前所揭露相當適合。此外，根據前所揭露用在形成FinFETs的鰭之間隙壁(又稱之為心軸)可以進行加工。
圖3A至3C繪示開始蝕刻製程，以透過第一光阻205圖案化閘極介電材料109與閘電極材料111，而形成閘極堆疊415。如圖3A中所繪示，藉由放置半導體晶圓100(伴隨閘電極材料111、閘極介電材料109、第一硬遮罩201與第二硬遮罩203)在蝕刻系統300內，可開始蝕刻製程。在一些實施例中，蝕刻系統300可包含傳送一或多種氣相蝕刻劑至蝕刻腔體304的蝕刻劑傳輸系統303。透過蝕刻劑控制器313與歧管(manifold)305，蝕刻劑傳輸系統303提供各種所需的蝕刻劑至蝕刻腔體304。並 藉由控制流過蝕刻劑傳輸系統303之載流氣體的氣流與壓力，蝕刻劑傳輸系統303也有助於控制進入蝕刻腔體304之單一蝕刻劑或複數個蝕刻劑的流速。
在一實施例中，伴隨載流氣體供應器307，蝕刻劑傳輸系統303可包含複數個蝕刻劑供應器311。雖然僅有兩個蝕刻劑供應器311繪示於圖3A中(僅為求簡潔所繪示)，可用任何適合數量的蝕刻劑供應器311(如在蝕刻系統300中，每一個所欲使用之蝕刻劑可用一個蝕刻劑供應器311)。舉例而言，在一實施例中，將使用五個分開的蝕刻劑，即有五個蝕刻劑供應器311。
每個蝕刻劑供應器311是容器(如氣體儲存槽)，並位於蝕刻腔體304附近或遠離蝕刻腔體304。在其他實施例中，蝕刻劑供應器311是獨立準備並輸送所需蝕刻劑的設施。任何所需蝕刻劑的適當來源可作為蝕刻劑供應器311所使用，且所有此些來源欲全部地包含在實施例的範圍內。
在一些實施例中，每個蝕刻劑供應器311透過具有第一閥門308之第一管路302供應蝕刻劑至蝕刻劑控制器313。藉由控制器327控制第一閥門308，其中此控制器327控制並調節導引至蝕刻腔體304之各個蝕刻劑與載流氣體。
載流氣體供應器307提供所需載流氣體(或稀釋氣體)，其中此些氣體可用來協助推送或運送各個所需蝕刻劑至蝕刻腔體304。載流氣體可為惰性氣體或其他氣體，其 中其他氣體是不與蝕刻劑本身反應或不與蝕刻劑反應過程中的副產物反應的氣體。舉例而言，載流氣體是氮氣(N2)、氦氣(He)、氬氣(Ar)、上述氣體的組合或類似的氣體，然而可使用其他適合的載流氣體。
載流氣體供應器307或稀釋劑供應器是容器(如氣體儲存槽)，其中此容器位於蝕刻腔體304所在或遠離蝕刻腔體304。在其他實施例中，載流氣體供應器307可為獨立準備並輸送載流氣體至蝕刻劑控制器313的設施。可使用任何適合載流氣體的來源作為載流氣體供應器307，且所有此些來源欲全部地包含在實施例的範圍內。透過第二管路310與第二閥門306，載流氣體供應器307可供應所需載流氣體至蝕刻劑控制器313，其中第二管路310連接載流氣體供應器307至第一管路302。藉由控制器327控制第二閥門306，其中此控制器327控制並調節所引入蝕刻腔體304之各個蝕刻劑與載流氣體。一旦結合，此些管路可直達蝕刻劑控制器313，其中此蝕刻劑控制器313作為進入蝕刻腔體304之控制入口。
蝕刻腔體304可為適於分散蝕刻劑且接觸基材101與蝕刻劑的任何所需形狀。在圖3A中繪示之實施例中，蝕刻腔體304具有圓柱側壁與底部。然而，蝕刻腔體304不限於圓柱形狀，且可使用任何其他適合的形狀(如空心方管、八角形或類似的形狀)。再者，蝕刻腔體304可被蝕刻劑腔體外殼315所圍繞，其中蝕刻劑腔體外殼315由對各製程材料係惰性的材料所製。因此，蝕刻劑腔體外殼315 可為任何適合的材料，且此適合的材料可承受在蝕刻製程中所涉及之化學品與氣壓，而在一些實施例中，蝕刻劑腔體外殼315可為鋼鐵、不銹鋼、鎳、鋁、上述材料之合金、上述材料的組合與類似的材料。
另外，蝕刻腔體304與設置平台345可為群集式工具系統(未顯示)的一部份。群集式工具系統可結合自動搬運系統，以在蝕刻製程前定位並放置半導體晶圓100至蝕刻腔體304內，在蝕刻製程期間定位並固定半導體晶圓100，並在蝕刻製程後從蝕刻腔體304移除半導體晶圓100。
在蝕刻製程期間，設置平台345位在蝕刻腔體304內，以定位並控制半導體晶圓100。設置平台345可利用靜電力、夾具、真空氣壓、結合上述方式或類似方式來固定半導體晶圓100，且設置平台也可包含加熱與冷卻機制，以在製程期間控制半導體晶圓100的溫度。
另外，設置平台345可包含耦合至射頻產生器322的第一電極320。在蝕刻製程期間，藉由於RF電壓之射頻產生器322(在控制器327的控制下)，電性偏壓第一電極320。根據一些實施例，射頻產生器322可提供AC電壓。然而，可使用任何適合的電壓。藉由電性偏壓，第一電極320用以對導入之蝕刻劑提供偏壓並輔助點燃此些蝕刻劑成為電漿且協助從電漿鞘359(未繪示於圖3A，但參照圖3B繪示並描述如下)加速離子，其中離子係以正交於半導體晶圓100的上表面之方向，朝向半導體晶圓100加 速。
現請參照圖3B與圖3A，其中圖3B繪示邊緣環357，當新安裝邊緣環357時，電漿鞘359位於距半導體晶圓100第一距離Dist1之處，且位於距邊緣環357第二距離Dist2之處。另外，在操作期間，雖然來自電漿鞘359的離子會沿著電漿鞘359(在圖3B中由箭頭標示319所示)的中心區域以垂直於半導體晶圓100的角度加速，而在電漿鞘359的周圍區域361，電漿鞘359傾向於彎曲向下(圖3B與3C中虛線標示362所示)，導致在電漿鞘359的周圍區域361中有非平面曲線。在周圍區域361內的此非平面曲線也可在此稱之為電漿鞘359的彎曲或邊緣傾斜。當電漿鞘359的周圍區域361彎曲，且來自電漿的離子進入此周圍區域361時，此些離子仍會被加速，但不會以垂直於半導體晶圓100的上表面的角度加速。而是，離子將以不垂直於半導體晶圓100的上表面(圖3B中由箭頭標示331所示)加速。因此，蝕刻半導體晶圓100的邊緣區域102之溝槽與/或開口可以非垂直之輪廓來形成。
因此，在蝕刻製程期間，第一電極320可用以協助擴展離子的電漿鞘359超過半導體晶圓100的邊緣區域102且在設置平台345上。擴展電漿鞘359超過半導體晶圓100的邊緣區域102有助於以一方向加速來自電漿鞘359的離子，其中此方向係正交於半導體晶圓100的上表面，甚至是正交於半導體晶圓100的邊緣區域102上。因此，蝕刻至半導體晶圓100的上表面裡的凹槽347(包含 蝕刻至半導體晶圓100的邊緣區域102裡的凹槽347)形成更多垂直輪廓。
另外，為了進一步塑造電漿鞘359，設置平台345包含耦合至直流電供應器326的第二電極324。在蝕刻製程期間，藉由直流電供應器326，以直流電壓電性偏壓第二電極324(在控制器327控制下)。根據一些實施例，直流電供應器326施加直流電壓。然而，可使用任何適合的電壓。雖然射頻產生器322與直流電供應器326繪示成分開單元，惟根據一些實施例，單一單元可用來產生各自的交流電壓與直流電壓。經由電性偏壓，第二電極324用來在蝕刻製程期間提供電場控制328，以維持電漿鞘359在平行於邊緣環357的上表面之水平面內(圖3B中由箭頭標示317所示)。藉由維持電漿鞘359的周圍區域361在水平面上，有助於加速離子進入周圍區域361，並以一方向朝向半導體晶圓100之邊緣區域102，其中此方向正交於半導體晶圓100的上表面。因此，蝕刻至半導體晶圓100的邊緣區域102裡的凹槽347係以垂直輪廓被蝕刻。
藉由使用第二電極324與直流電供應器326所提供之額外控制，在邊緣區域中形成之凹槽347形成具有更多垂直側壁。舉例而言，在邊緣區域中形成的凹槽347中，其中凹槽347具有介於約63.43nm與約84.72nm之間的深度，且所形成之凹槽347具有實質垂直輪廓，而此輪廓具有介於約88.37度與約91.63度之間的角度(如從鰭105的上表面之水平面約90.06度)。然而，可使用任 何適合的尺寸。
更仔細看圖3B，圖3B繪示設置平台345的一部分之特寫視圖，且此特寫視圖繪示有半導體晶圓100之一部分與設置平台345。如所見，在此視圖的設置平台345可包含一些不同組件以協助在蝕刻製程之前、期間與之後固定與確保半導體晶圓100。在繪示之實施例中，設置平台345包含第一吸盤351與邊緣環357。
在一些實施例中，第一吸盤351是靜電吸盤，其中此靜電吸盤不只在蝕刻製程期間使用第一電極320產生並維持電漿，也同時使用藉由第一電極320所產生之靜電力來固定並支撐半導體晶圓100在設置平台345。因此，第一電極320結合至第一吸盤351。然而，可使用任何適合的吸盤組合(如夾具吸盤或真空吸盤)與第一電極320。
根據一些實施例，第一吸盤351包含有助於允許放置邊緣環357之吸盤邊緣部分352(圖3B中由虛線所示)。在一些實施例中，第一吸盤351向內擴展，以允許邊緣環357對準吸盤邊緣部分352，其中吸盤邊緣部分352在邊緣環357下方擴展並協助支撐邊緣環357。因此，吸盤邊緣部分352的精確尺寸部分至少取決於邊緣環357的尺寸與形狀。
在一些實施例中，吸盤邊緣部分352在邊緣環357之下只能擴展一部分。在此些實施例中，第一底環(未繪示)可放在相鄰於吸盤邊緣部分352之處，且用來協助支撐邊緣環357。在此些實施例中，第一底環為如石英的材料所 製，然而也可使用任何其他適合的材料(如碳化矽或陶瓷)。
邊緣環357位於第一吸盤351與第一底環(假設存在)的吸盤邊緣部分352上，且有助於在第一吸盤351上提供半導體晶圓100之精細定位，且在吸附半導體晶圓100至第一吸盤351之前也包含從第一吸盤351移出半導體晶圓100時(如當第一吸盤351為靜電吸盤，於施加靜電力之前)。此外，邊緣環357也有助於在蝕刻製程期間屏蔽第一吸盤351，以免於損傷。因此，在一實施例中，邊緣環357位在第一吸盤351的吸盤邊緣部分352之上且在第一底環(假設存在)之上，故在蝕刻製程期間第一吸盤351的頂表面之部分沒有直接暴露於電漿。
在一實施例中，塑造邊緣環357，以協助定位半導體晶圓100。在特別例子中，邊緣環357具有如垂直支撐段365與水平支撐段363(圖3B與3C中由虛線分開彼此之所示)的兩區段。
根據一些實施例，水平支撐段363可具有介於約24mm與約25mm之間的第五寬度W5，且具有大於半導體晶圓100的厚度之第二厚度T2，其中第二厚度介於約2mm與約5mm之間。另外，垂直支撐段365具有約介於約26mm與約27mm之間的第六寬度W6，且具有介於約0.3mm與約0.7mm之間的第三厚度T3。結合時，第二厚度T2與第三厚度T3具有介於約2.3mm與約5.7mm之間的結合厚度。然而，可使用任何適合的尺寸。
根據一些實施例，邊緣環357可為材料所製，其中此材料在蝕刻製程期間可以促進由第一電極320與第二電極324所產生之電場控制328，且此材料可與第一電極320電性絕緣。舉例而言，在一實施例中，邊緣環357可為如矽摻雜氮(矽氮化物)、矽摻雜碳(矽碳化物)、矽摻雜氟(矽氟化物)、矽摻雜氧(矽氧化物)、上述材料的組合或類似的材料之高電子遷移率材料所製。如下進一步所述，藉由用有高電子遷移率的材料(相較於低電子遷移率如石英或鑽石-閃鋅礦結構的材料)來形成邊緣環357，蝕刻腔體304所產生的電場將進一步擴展超過邊緣環357。
在一實施例中，其中高電子遷移率材料為氮摻雜之矽，而氮具有介於約55%至約65%之間的原子濃度(如約60%)。在一實施例中，其中高電子遷移率材料為碳摻雜之矽，而碳具有介於約45%至約55%之間的原子濃度(如約50%)。在一實施例中，其中高電子遷移率材料為氟摻雜之矽，而氟具有介於約70%至約80%之間的原子濃度(如約75%)。在一實施例中，其中高電子遷移率材料為氧摻雜之矽，而氧具有介於約55%至約65%之間的原子濃度(如約60%)。然而，可使用任何適合濃度的摻雜劑。
圖3B根據一些實施例更繪示邊緣環357，其中邊緣環357包含電場線圈367。電場線圈367產生與/或修改電場控制328，以響應施加至第二電極324的直流電壓。在一些實施例中，藉由結合施加至第一電極320的交流電壓與施加至第二電極324的直流電壓可以生成電場控制 328。然而在一些實施例中，藉由施加至第一電極320的交流電壓或施加至第二電極324的直流電壓(獨立於另外一電壓)可以產生電場控制328。
圖3C根據一些實施例繪示於操作期間設置平台345的一部分之特寫視圖，其中邊緣環357不再是全新安裝，而是隨時間過去與重複使用後(如多個半導體晶圓，包含如已放置、蝕刻且移除第二半導體晶圓，以做進一步加工)磨損。特別是，重複曝露在蝕刻腔體304內釋放的蝕刻劑，邊緣環357隨時間磨損，因此減少邊緣環357的厚度與/或改變邊緣環357的形狀。圖3C繪示第二厚度T2與第三厚度T3，其中第二厚度與第三厚度已分別從原始厚度以厚度差△T2與△T3縮減，而增加第二距離Dist2(且第一距離保持不變)。
為助於解釋厚度的縮減，當隨後的半導體晶圓(如第二半導體晶圓)加工時，藉由施加適合的直流電壓，可隨時間過去與/或重複使用邊緣環357後遞增地改變電場控制328，其中適合的直流電壓係補償厚度差△T2和△T3與/或邊緣環的形狀。因此，即使邊緣環357的整體厚度與/或形狀變得磨損時，操作期間所施加的直流電壓維持電漿鞘359在平面裡，其中此平面平行於半導體晶圓100與邊緣環357的上表面。在一些實施例中，於操作期間，直流電壓可以施加至第二電極324，以控制電場控制328，其中此直流電壓基於邊緣環357的磨損。根據一些實施例，當邊緣環357的厚度已以厚度差△T2與△T3減少時，可 調整直流電壓。然而，可以使用任何適合的電壓。
現回來參照圖3A，一些實施例中，蝕刻腔體304包含蓮蓬頭329。在一實施例中，蓮蓬頭329從歧管305接收各個蝕刻劑且幫助分散各個蝕刻劑至蝕刻腔體304中。為了最小化可能源自於不均勻分散之不需要的製程條件，蓮蓬頭329可設計以均勻地分散蝕刻劑。在一實施例中，蓮蓬頭329可具有含開口之圓形設計，此些開口平均分散在蓮蓬頭329周圍，以允許分散所需蝕刻劑至蝕刻腔體304內。然而，引入所需蝕刻劑之任何適合的方法(如進入端口)可以用來引入所需蝕刻劑至蝕刻腔體304內。
蝕刻腔體304也包含上電極321(作為電漿產生器)。在一實施例中，電漿產生器可能是變壓器耦合電漿產生器，且可能如線圈。此線圈可附加至第二射頻產生器323，第二射頻產生器用來提供電源至上電極321(控制器327的控制下)，以在引入反應性蝕刻劑期間激發電漿。
然而，雖然前述上電極321是變壓器耦合電漿產生器，實施例並不欲限制為變壓器耦合電漿產生器。而是，可使用任何適合的產生電漿的方法(如感應耦合電漿系統、磁性增強之反應性離子蝕刻、電子迴旋共振、遠程電漿產生器或類似的方法)。所有此些方法全部欲包含在實施例的範圍中。
蝕刻腔體304也可連接至真空泵浦325。在一實施例中，真空泵浦325是受控制器327所控制，且用以在蝕刻腔體304中控制壓力至所需壓力。另外，一旦完成蝕刻 製程，真空泵浦325可用來抽空蝕刻腔體304，以準備移除半導體晶圓100。
此外，雖然前述許多蝕刻系統300的特定部件，也包含其他適合的部件。舉例而言，也可包含終點裝置(endpoint mounts)、襯墊與任何可幫助操作或控制蝕刻製程的部件。所有此些部件全部欲包含在實施例的範圍中。
請參照圖3A至3C，為了開始圖案化閘電極材料111與閘極介電材料109，可藉由放置半導體晶圓100在設置平台345上來開始製程，其中放置半導體晶圓100至少部分地透過使用邊緣環357來引導，以對準半導體晶圓100與第一吸盤351。一旦半導體晶圓100已放置在第一吸盤351上，基材可使用附加製程附加至第一吸盤351。在一實施例中，其中第一吸盤是靜電吸盤，藉由施加第一電流(如交流電)至第一電極320，半導體晶圓100可附加至第一吸盤351，故靜電力將施加力，以固定半導體晶圓100至第一吸盤351的附加表面。在操作期間，施加第一電流至第一電極320的應用可用來擴展形成在蝕刻腔體304中的電漿鞘359，以超過半導體晶圓100的邊緣區域102。
根據一些實施例，在操作期間，第二電流(如直流電)可施加至第二電極324。在操作蝕刻腔體304的期間，第二電流可用來控制電漿鞘359，以維持平面方向，且此平面方向平行於半導體晶圓100與邊緣環357的上表面。
一旦已放置半導體晶圓100且係依附至第一吸盤351，藉由連接一或多個蝕刻劑供應器311與另一載流氣體供應器307至蝕刻腔體304，以引入蝕刻劑的第一蝕刻組合，控制器327可開始蝕刻製程。雖然所使用之精確的蝕刻劑至少部分地取決於閘極介電材料109、閘電極材料111、第一硬遮罩201與第二硬遮罩203之所選用的材料，在一實施例中，蝕刻劑的第一蝕刻組合包含氯化氫(HCl)與氧氣(O2)的組合，伴隨諸如氮氣(N2)的第二稀釋劑。在一實施例中，氧氣以介於約2sccm與約10sccm(如約5sccm)之間引入，且氮氣以介於約5sccm與約25sccm(如約15sccm)之間引入，而氫氣以介於約5sccm與約15sccm(如約10sccm)之間引入。然而，可使用任何適合的蝕刻劑或蝕刻劑與稀釋劑的組合。
在蝕刻腔體304中，作為反應離子蝕刻製程，蝕刻劑的第一蝕刻組合被激發成電漿。在一實施例中，藉由控制器327激發蝕刻劑的第一蝕刻組合，其中此控制器327發送信號至第二射頻產生器323，以提供介於約150W與約550W之間(如約350W)的電源至上電極321。控制器327也可發送信號至射頻產生器322，以在第一吸盤351中提供交流電壓至第一電極320。在一實施例中，射頻產生器322提供介於約60V至約180V之間的交流電壓。然而，可使用任何適合的電壓。
在一些實施例中，至少部分地基於邊緣環357已安裝的時間長短或基於邊緣環357的厚度，控制器327也發 送信號至直流電供應器326，以提供直流電壓至在邊緣環357的第二電極324。舉例而言，當邊緣環357已全新安裝，直流電供應器326提供第一直流電壓。然而，當邊緣環357已經以厚度差△T2與△T3減少厚度，直流電供應器326提供第二、不同的直流電壓。
藉由使用射頻產生器322提供交流電壓至在第一吸盤351內的第一電極320，電場與電漿鞘359(以實線表示在圖3B與3C中)將產生在半導體晶圓100的表面上，其中半導體晶圓100背對第一吸盤351。電場控制328與電漿鞘359將協助移動與加速離子從電漿往要蝕刻的表面(如第二硬遮罩、第一硬遮罩、閘電極材料111與閘極介電材料109)。
然而，如前所述且如圖3B與3C中所見，在電漿鞘359的周圍區域361，電場與電漿鞘359傾向於彎向半導體晶圓100與邊緣環357。因此，電漿鞘359將會向下彎曲，導致在電漿鞘359的周圍區域361內有非平面曲線(由虛線標示362繪示在圖3B與3C中)。不補償此彎曲的情況下，當從電漿來的離子進入電漿鞘359的周圍區域361時，電漿鞘359仍將加速離子，但在垂直於半導體晶圓100的角度上並不加速離子。而是，此些離子在不垂直於半導體晶圓100的角度下將會被加速，導致相對於半導體晶圓100具有角度化的圖案，而非所需垂直的圖案轉移。再者，不只圖案的非垂直轉移存在，且此非垂直轉移只會發生在半導體晶圓100的邊緣區域102。特別是，在半導體晶圓 100的中心區域104，電漿鞘359將具有相對平面的形狀，允許進入電漿鞘359的離子在此區域垂直的加速朝向半導體晶圓100。因此，在中心區域104中的垂直加速與半導體晶圓100的邊緣區域102中的非垂直加速之間，取決於電漿鞘359的周圍區域361至半導體晶圓100的距離，存在有非均勻效應橫跨半導體晶圓100。
然而，如前述藉由形成邊緣環357，且藉由施加第二電壓至邊緣環357，在半導體晶圓100與邊緣環357上電漿鞘359可避免凹向下且維持平面。因此，任何進入電漿鞘359的周圍區域361之離子以垂直角度加速，來衝擊欲蝕刻之半導體晶圓100的複數個層(如第二硬遮罩203、第一硬遮罩201、閘電極材料111與閘極介電材料109)或直接衝擊邊緣環357。
另外，藉由延伸電漿鞘使周圍區域361位於邊緣環357上，且藉由維持平面方向，加速朝向邊緣區域102的離子將會以接近垂直的角度朝向半導體晶圓100，而不是以非垂直的角度之加速朝向邊緣區域102的離子。因此，將發生更垂直轉移所需的圖案，且可得到橫跨半導體晶圓100更均勻的圖案化。
另外，如圖3C所繪示之虛線輪廓364，隨時間過去與重複使用邊緣環357，經由邊緣環357所經歷之各個蝕刻製程，逐漸地消耗邊緣環357的材料。因此，邊緣環357最終變成隨時間磨損且邊緣環357的厚度與/或形狀將隨時間惡化。當第二厚度T2、第三厚度T3與/或邊緣環 357的形狀惡化時，增加第二電壓以補償厚度的損失與/或改變邊緣環357的形狀。因此，在半導體晶圓100與邊緣環357上，即使邊緣環357變得磨損時，電漿鞘359維持平面的。
根據一些實施例，藉由相乘邊緣環357的使用時間與電壓/時間因子、形狀因子與/或厚度因子，可增加第二電壓。使用時間取決於邊緣環357的材料、邊緣環357的原始厚度與使用於各個蝕刻製程中的蝕刻劑之種類與濃度。根據一些實施例，隨著邊緣環357老化時，藉由調整第二電壓邊緣環357可具有超過約800小時之增加的使用時間。因此，在需要更換之前，邊緣環357可多次重複使用，或甚至比設置平台的其他部件用得更久。
接續圖3A至3C並參照圖4A至4B，一旦電漿已激發且離子朝向半導體晶圓100，維持如前述之製程條件，以曝露第二硬遮罩203至產生於蝕刻腔體中的電漿，且移除第二硬遮罩203曝露的部分。一旦第一光阻205的圖案已轉移至第二硬遮罩203，蝕刻製程可接著轉移圖案至第一硬遮罩201。在一實施例中，其中蝕刻劑的第一蝕刻組合將蝕刻第一硬遮罩201與第二硬遮罩203，且蝕刻製程可簡單地接續而無須改變蝕刻劑的第一蝕刻組合。在另一實施例中，若需要的話，蝕刻劑的第一蝕刻組合可由控制器327改變，其中控制器327連接一或多個另一蝕刻劑供應器311與另一載流氣體供應器307至蝕刻腔體304，以引入蝕刻劑的第二蝕刻組合。然而，可使用任何適合的方 法。
相似地，一旦第二硬遮罩的圖案已轉移至第一硬遮罩201，可接續蝕刻製程以轉移圖案至下方的閘電極材料111，且生成閘電極401。在一實施例中，其中蝕刻劑的第一蝕刻組合將蝕刻閘電極材料111、第一硬遮罩201與第二硬遮罩203，蝕刻製程可簡單地接續，而無須改變蝕刻劑的第一蝕刻組合。在另一實施例中，若需要的話，蝕刻劑的第一蝕刻組合(或蝕刻劑的第二蝕刻組合，如果蝕刻劑的第二蝕刻組合已使用)，可藉由控制器327改變，其中控制器327連接一或多個另一蝕刻劑供應器311與另一載流氣體供應器307至蝕刻腔體304，以引入蝕刻劑的第三蝕刻組合。然而，可使用任何適合的方法。
最終，一旦第一硬遮罩201的圖案已轉移至閘電極材料111，以形成閘電極401，可接續蝕刻製程以轉移圖案至閘極介電材料109，來形成閘極介電質403與閘極堆疊415(從閘極介電質403與閘電極401)。在一實施例中，其中蝕刻劑的第一蝕刻組合將蝕刻閘極介電材料109與閘電極材料111、第一硬遮罩201和第二硬遮罩203，蝕刻製程可簡單地接續而不改變蝕刻劑的第一蝕刻組合。在另一實施例中，若需要的話，蝕刻劑的第一蝕刻組合(或蝕刻劑的第二蝕刻組合或蝕刻劑的第三組合，如果蝕刻劑的第二蝕刻組合或蝕刻劑的第三蝕刻組合已使用)，可藉由控制器327改變，其中控制器327連接一或多個另一蝕刻劑供應器311與另一載流氣體供應器307至蝕刻腔體304，以 引入蝕刻劑的第四蝕刻組合。然而，可使用任何適合的蝕刻劑組合。
此時，若需要的話，可移除第一光阻205。在一實施例中，藉由如灰化之熱製程可移除第一光阻205，因此增加第一光阻的溫度直到第一光阻205遭受熱分解且被移除。然而，可使用任何適合的移除製程(如濕式或乾式蝕刻製程)，來移除第一光阻205。
如前述藉由蝕刻製程與邊緣環357，蝕刻製程期間所使用之離子的離子通量可擴展超過半導體晶圓100。因此，靠近半導體晶圓100的邊緣發生離子通量的擁擠，可移至邊緣環357上且不在半導體晶圓100上。再者，離子通量將具有較少的擁擠在半導體晶圓100上，以使不平均的離子通量誘發更平均的通量與較少的變異在閘電極401中，其中此閘電極401相鄰於半導體晶圓100的邊緣區域102。
圖4A至4B繪示一實施例，其中參照圖3A至3C前述蝕刻製程用來形成閘電極401的四者在鰭105上，且圖4B是圖4A沿線段B-B'的剖面圖。舉例而言，在一實施例中，如前述所使用之邊緣環357，閘電極401具有介於約65nm至約68nm之間的第一間距。另外，藉由蝕刻製程所形成之介於閘電極401間的開口405可具有大於約3.5或4.0的寬高比(aspect ratio)。
根據一些實施例，圖4B更繪示半導體晶圓100的邊緣區域102中的開口405是凹槽347(參照前述圖3A 至3B)。因此，形成於半導體晶圓100的邊緣區域102內的開口405實質可以垂直輪廓來形成。根據一些實施例，開口405可以垂直輪廓來形成，其中此垂直輪廓從鰭105的上表面具有介於約88度與約92度之間的角度θ(如約88.37度、91.63度或90.06度)。
然而，雖然關於蝕刻閘電極與閘極介電質之蝕刻工具與製程描述如前，此實施例的此些描述並不欲限制實施例於此描述中。而是，前述製程可應用於任何適合的蝕刻製程。舉例而言，可進行關於蝕刻介電材料的製程之蝕刻製程，其中此介電材料位於用來內連接導線之金屬層上。任何適合的蝕刻製程可利用前面所述，且所有此些製程完全地欲包含在實施例的範圍內。
圖5繪示一旦已圖案化閘極堆疊415，第一硬遮罩201與第二硬遮罩203可以被移除，且可以形成第一間隙壁501，而鰭105具有未被閘極堆疊415覆蓋且第一間隙壁501被移除之部分。在一實施例中，使用如濕式蝕刻或乾式蝕刻的蝕刻製程移除第一硬遮罩201與第二硬遮罩203。然而，可使用任何適合的移除製程。
第一間隙壁501可形成在閘極堆疊415的相對側上。基本上藉由覆蓋沉積(blanket depositing)間隙壁層(未個別地繪示於圖5中)在先前形成的結構上，可形成第一間隙壁501。間隙壁層可包含氮化矽(SiN)、氮氧化物(oxynitride)、碳化矽(SiC)、氮氧化矽(SiON)、氧化物與類似的材料，且可以藉由用來形成此層的方法(如化學 氣相沉積、電漿輔助化學氣相沉積與其他習知的方法)以形成間隙壁層。間隙壁層可包含有不同蝕刻特性之不同材料或相同於在第一絕緣區域107中的介電材料。接著可以圖案化第一間隙壁501(如藉由一或多次蝕刻，從結構的水平表面移除間隙壁層)，以形成第一間隙壁501。
圖5也繪示從此些未被閘極堆疊415與第一間隙壁501保護的區域移除鰭105。可藉由反應離子蝕刻(reactive ion etch；RIE)並利用閘極堆疊415與第一間隙壁501作為遮罩來進行移除，或藉由任何其他適合的移除製程。此移除持續至鰭105與第一絕緣區域107的表面同平面或低於第一絕緣區域107的表面。
一旦鰭105已從此些未被閘極堆疊415保護的區域移除時，源極/汲極區域503可以從基材101曝露的部分再成長且接觸每一個鰭105。在一實施例中，源極/汲極區域503可以再成長以形成壓力源，此壓力源賦予壓力至位於閘極堆疊415下方的鰭105之通道區域。在一實施例中，其中鰭105包含矽且FinFET是p型裝置，源極/汲極區域503可以透過材料(如具有不同於鰭105之晶格常數的矽鍺)選擇性磊晶製程再成長。磊晶成長製程使用如矽烷、二氯矽烷、鍺烷(germane)與類似材料的前驅物，且持續約5分鐘至約120分鐘之間。源極/汲極區域503可被形成，以在第一絕緣區域107的上表面上具有約5nm至250nm的高度。
圖6繪示關於圖1A至5描述如前的工具和製程雖 然可用來形成閘電極401，實施例並不限於此些精確的製程。舉例而言，繪示於圖6中的實施例裡，一旦已圖案化閘電極401，第一間隙壁501與源極/汲極區域503已被形成，且沉積和平坦化第一層間介電質601，而形成第二層間介電質603與閘極接觸605，以製造電性連接至閘電極401之一或多者。在一實施例中，第一層間介電質601與第二層間介電質603可包含如硼磷矽酸鹽玻璃(boron phosphorous silicate glass；BPSG)的材料，然而可使用任何適合的介電質，且使用如PECVD沉積製程，然而可以使用其他製程(如LPCVD)。一旦已沉積第二層間介電質603，可使用如鑲嵌(damascene)或雙鑲嵌製程來形成閘極接觸605。
另外，一旦已形成閘極接觸605，沉積第一蝕刻停止層607與第三層間介電質609在閘極接觸605上。在一實施例中，第一蝕刻停止層607可為如氮化矽、氮氧化矽、矽氧化物、上述材料的組合或類似的材料，而第三層間介電質609可為類似於第二層間介電質603的材料。然而，可使用任何適合的材料。
一旦已沉積第三層間介電質609，第三層間介電質609可使用如第一光阻611圖案化。在一實施例中，第一光阻611可以是如四層(tetralayer)光阻，其中第一光阻611包含第一底部抗反射塗層613、中間遮罩層615、第二底部抗反射塗層617與頂光敏層619。然而，可以使用任何適合的光阻與任何適合層數。
使用第一底部抗反射塗層613以備頂光敏層619之應用。曝照頂光敏層619期間，第一底部抗反射塗層613，如其名所指出，用做避免不受控制、非所預期的能量(如光)之反射，回到覆蓋在上的頂光敏層619內，從而避免反射光發生反應在頂光敏層619的非所預期的區域中。另外，第一底部抗反射塗層613可以用來提供平坦表面，且有助於降低能量在一角度下衝擊的負面效應。
中間遮罩層615可放置於第一底部抗反射塗層613上。在一實施例中，中間遮罩層615是如氮化矽、氧化物、氮氧化物、碳化矽、上述材料的組合或類似的材料之硬遮罩材料。作為中間遮罩層615的硬遮罩材料可以藉由如化學氣相沉積製程所形成，然而可使用其他製程(如電漿輔助化學氣相沉積、低壓化學氣相沉積、旋塗或甚至形成於氮化後的矽氧化物)。可使用來形成或其他放置硬遮罩材料之任何適合的方法或方法的組合，且所有此些方法或組合欲全部地包含在實施例的範圍內。中間遮罩層615可以形成約100Å至約800Å(如約300Å)的厚度。
沉積第二底部抗反射塗層617以提升中間遮罩層615與覆蓋的頂光敏層619之間的黏附性。在一實施例中，第二底部抗反射塗層617類似於第一底部抗反射塗層613，然而在其他實施例中，第二底部抗反射塗層617可為不一樣的。
在一些實施例中，第一次圖案化第二底部抗反射塗層617、中間遮罩層615與第一底部抗反射塗層613，以 備放置頂光敏層619(在如雙重圖案化製程中)。在一實施例中，使用放置、曝光與顯影的光敏層(未個別地繪示於圖6中)第一次圖案化第二底部抗反射塗層617、中間遮罩層615、第一底部抗反射塗層613的一部分，接著光敏層作為一或多個蝕刻製程的遮罩，來移除第二底部抗反射塗層617與中間遮罩層615的材料，且也移除部分的但非全部的第一底部抗反射塗層613。一旦已使用光敏層，光敏層可使用如灰化製程移除。
一旦已第一次圖案化第二底部抗反射塗層617與中間遮罩層615，使用如旋塗製程施加頂光敏層619於第二底部抗反射塗層617上，且頂光敏層包含在光阻溶劑中具有一或多個光活性化合物(photoactive compounds；PACs)的光阻高分子樹脂。PACs將吸收圖案化光源，且產生反應物在頂光敏層619的那些曝光的部分，從而與可以顯影的光阻高分子樹脂發生接續的反應，以重複圖案化能源在頂光敏層619中。
一旦已使用第一底部抗反射塗層613、中間遮罩層615、第二底部抗反射塗層617與頂光敏層619的每一者，頂光敏層619係曝露於圖案化能源(如極紫外光(extreme ultraviolet；EUV)的光線)且顯影，以形成第二開口621(如線開口)在頂光敏層619中。
一旦已圖案化頂光敏層619，頂光敏層619用來擴展第二開口621穿過第一底部抗反射塗層613、第三層間介電質609與第一蝕刻停止層607，以曝露閘極接觸605 的部分。在一實施例中，使用一或多個異向蝕刻製程與使用前述關於圖3A至3C的蝕刻系統300來進行第二開口621的擴展，其中施加電壓至邊緣環357，以協助調整電漿鞘359的外緣，故穿過半導體晶圓的第二開口621之每一者(包含形成在邊緣區域102的第二開口621)以接近垂直方式(如約88.37度與約91.63度之間的角度)形成。一旦已形成第二開口621，第一光阻611(使用如灰化製程)可被移除，且使用如鑲嵌或雙鑲嵌製程填入如導電材料(未個別地繪示)於第二開口621。
利用在此所述之工具與製程，且藉由可調摻雜之邊緣環的導電度來定製電場，以達到沿著晶圓邊緣更均勻的蝕刻輪廓。藉由使用不同電壓與不同導電度的材料控制且微調電場，來達到所預期的蝕刻輪廓。再者，操作期間藉由控制電場來維持電漿鞘在平行於半導體晶圓與設置平台的平面內，半導體晶圓的邊緣區域可達成垂直蝕刻，且避免蝕刻引起的疊對偏差(Etch-Induced Overlay Shift；EIOS)在邊緣區域中發生漏電流引起的短路與最小化產率損失(如7%)。再者，隨時間控制電場且基於邊緣環因重複使用的磨損，邊緣環的有效壽命可延展(如超過800小時)。因此，此調整有助於克服其他製程因子(如變壓器耦合電容調諧(transformer-coupled capacitive tuning；TCCT)參數、靜電吸盤多區溫度參數與氣體位置參數(如中心、邊緣、相等))的無力之處，來達到更均勻的製程以達到預期的關鍵尺寸和輪廓，且也擴展邊緣環的有效壽命。 另外，前述製程有助於降低或消除問題，且有助於降低替換邊緣環的時間與成本，其中此些問題相關於在晶圓內或腔體間的均勻性不匹配。
根據一實施例，製造半導體裝置的方法包含：提供吸盤，其中此吸盤包含第一電極；以及放置相鄰於吸盤的邊緣環，其中此邊緣環包含第二電極。在一實施例中，此方法更包含施加直流電壓於第二電極。在此方法的一實施例中，邊緣環包含線圈且其中施加直流電壓於第二電極包含在線圈內誘發電流。在方法的一實施例中，直流電壓至少部分地基於邊緣環的厚度。在方法的一實施例中，直流電壓的強度至少部分地基於邊緣環的使用時間。在方法的一實施例中，直流電壓的強度至少部分地基於邊緣環的形狀。在方法的一實施例中，邊緣環與吸盤電性絕緣。
根據另一實施例，製造半導體裝置的方法包含：放置相鄰於靜電吸盤的邊緣環；吸附第一半導體晶圓於靜電吸盤上；產生電漿鞘於第一半導體晶圓上；以及施加第一電偏壓於邊緣環。在方法的一實施例中，第一電偏壓為直流電偏壓。在方法的一實施例中，邊緣環包含線圈。在方法的一實施例中，直流電偏壓的強度至少部分地基於從電漿鞘至邊緣環之上表面的距離。在方法的一實施例中，直流電偏壓的強度至少部分地基於邊緣環的使用時間。在一實施例中，此方法更包含施加第二電偏壓至靜電吸盤。在一實施例中，此方法更包含吸附第一半導體晶圓後，吸附第二半導體晶圓於靜電吸盤上；以及施加第二電偏壓至邊 緣環，其中第二電偏壓相異於第一電偏壓。
仍是根據另一實施例，半導體製造工具包含靜電吸盤；電性耦合至靜電吸盤的第一電極；以及延伸超過靜電吸盤的邊緣環，其中邊緣環包含嵌入於介電材料內的線圈。在一實施例中，工具更包含電性連接至線圈的電壓產生器。工具的一實施例中，電壓產生器為直流電壓產生器。在一實施例中，工具更包含電性連接至第一電極的射頻產生器。工具的一實施例中，第一電極的一部份位於靜電吸盤的邊緣部分之內，且其中線圈位於第一電極的部分上。工具的一實施例中，邊緣環的介電材料包含高電子遷移率材料。
上面的揭露已概述數個實施例的特徵，因此熟習此技藝者可更了解本揭露之實施例之態樣。熟悉此技藝者將了解到，其可輕易地利用本揭露之實施例做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟悉此技藝者也將了解到，這類對等架構並未脫離本揭露之實施例之精神和範圍，且熟悉此技藝者可在不脫離本揭露之實施例之精神和範圍下，在此進行各種之更動、取代與修改。
100:半導體晶圓
102:邊緣區域
319:箭頭標示
320,324:電極
322:射頻產生器
326:直流電供應器
328:電場控制
345:設置平台
347:凹槽
351:吸盤
352:吸盤邊緣部分
357:邊緣環
359:電漿鞘
361:周圍區域
362:虛線標示
363:水平支撐段
364:虛線輪廓
365:垂直支撐段
367:電場線圈
Dist1,Dist2:距離
T2,T3:厚度
W5,W6:寬度
△T2,△T3:厚度差

Claims (10)

  1. 一種製造一半導體裝置的方法，其中該方法包含：提供一吸盤，其中該吸盤包含一第一電極；放置相鄰於該吸盤的一邊緣環，其中該邊緣環包含一第二電極；以及施加一直流電壓於該第二電極，其中該直流電壓的一強度至少部分地基於該邊緣環的一形狀。
  2. 如請求項1所述之方法，其中該邊緣環與該吸盤電性絕緣。
  3. 如請求項1所述之方法，其中該邊緣環包含一線圈，且其中該施加該直流電壓於該第二電極之操作包含在該線圈內誘發一電流。
  4. 一種製造一半導體裝置的方法，其中該方法包含：放置相鄰於一靜電吸盤的一邊緣環；吸附一第一半導體晶圓於該靜電吸盤上；產生一電漿鞘於該第一半導體晶圓上；以及施加一第一電偏壓於該邊緣環，其中該第一電偏壓的一強度至少部分地基於從該電漿鞘至該邊緣環之一上表面的 一距離。
  5. 如請求項4所述之方法，其中該第一電偏壓為一直流電偏壓。
  6. 如請求項4所述之方法，更包含施加一第二電偏壓至該靜電吸盤。
  7. 如請求項4所述之方法，更包含：吸附該第一半導體晶圓後，吸附一第二半導體晶圓於該靜電吸盤上；以及施加一第二電偏壓至該邊緣環，其中該第二電偏壓相異於該第一電偏壓。
  8. 一種半導體製造工具，包含：一靜電吸盤；一第一電極，電性耦合至該靜電吸盤；一邊緣環，延伸超過該靜電吸盤，其中該邊緣環包含嵌於一介電材料內的一線圈，該第一電極的一部份位於該靜電吸盤的一邊緣部分內，且該線圈位於該第一電極的該部分上；以及一電壓產生器，電性連接至該線圈。
  9. 如請求項8所述之製造工具，其中該電壓產 生器為一直流電壓產生器。
  10. 如請求項8所述之製造工具，其中該邊緣環的該介電材料包含一高電子遷移率材料。
TW111112024A 2021-05-13 2022-03-29 製造半導體裝置的方法與半導體製造工具 TWI821962B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163188216P 2021-05-13 2021-05-13
US63/188,216 2021-05-13
US17/520,301 US20220367226A1 (en) 2021-05-13 2021-11-05 Semiconductor Device, Method and Tool of Manufacture
US17/520,301 2021-11-05

Publications (2)

Publication Number Publication Date
TW202310119A TW202310119A (zh) 2023-03-01
TWI821962B true TWI821962B (zh) 2023-11-11

Family

ID=83157167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112024A TWI821962B (zh) 2021-05-13 2022-03-29 製造半導體裝置的方法與半導體製造工具

Country Status (3)

Country Link
US (1) US20220367226A1 (zh)
CN (1) CN115050624A (zh)
TW (1) TWI821962B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128666A (zh) * 2018-10-30 2020-05-08 三星电子株式会社 用于制造半导体器件的装置和半导体器件的制造方法
US20210125813A1 (en) * 2019-10-25 2021-04-29 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Plasma processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799497B2 (en) * 2013-08-16 2017-10-24 Taiwan Semiconductor Manufacturing Company Limited Patterned processing kits for material processing
US10032661B2 (en) * 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128666A (zh) * 2018-10-30 2020-05-08 三星电子株式会社 用于制造半导体器件的装置和半导体器件的制造方法
US20210125813A1 (en) * 2019-10-25 2021-04-29 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Plasma processing system

Also Published As

Publication number Publication date
TW202310119A (zh) 2023-03-01
US20220367226A1 (en) 2022-11-17
CN115050624A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US20190198338A1 (en) Uniform euv photoresist patterning utilizing pulsed plasma process
US20150118832A1 (en) Methods for patterning a hardmask layer for an ion implantation process
JP7176106B2 (ja) 誘電体材料の堆積方法
KR101727433B1 (ko) 반도체 장치
US11264460B2 (en) Vertical transistor fabrication for memory applications
US10886138B2 (en) Substrate processing method and substrate processing apparatus
TWI830751B (zh) 低溫高品質的介電膜及其形成方法
US10128337B2 (en) Methods for forming fin structures with desired profile for 3D structure semiconductor applications
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
CN113169176A (zh) 用于3d nand应用的存储单元制造
TW201826377A (zh) 矽氮化物之準原子層蝕刻方法
TW201828359A (zh) 用以製造自對準塊體結構之矽氮化物心軸的不等向性抽出方法
US20200373149A1 (en) In-situ atomic layer deposition process
US10163642B2 (en) Semiconductor device, method and tool of manufacture
US11521849B2 (en) In-situ deposition process
TW202025231A (zh) 半導體裝置的形成方法及用於進行電漿清潔製程的系統
TWI761461B (zh) 用於製造自對準塊體結構之矽氮化物心軸的異向性抽出方法
TWI821962B (zh) 製造半導體裝置的方法與半導體製造工具
KR20200072423A (ko) 자체 정렬 다중 패턴화에서 스페이서 프로파일을 재성형하기 위한 방법
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
TW202010038A (zh) 晶舟及使用晶舟的爐管機台以及形成膜層的方法
TWI844839B (zh) 半導體裝置及其製造方法
US20240242970A1 (en) Photolithography enhancement techniques
TW202343548A (zh) 用於cmos裝置的觸點形成處理