TW202010038A - 晶舟及使用晶舟的爐管機台以及形成膜層的方法 - Google Patents

晶舟及使用晶舟的爐管機台以及形成膜層的方法 Download PDF

Info

Publication number
TW202010038A
TW202010038A TW108130313A TW108130313A TW202010038A TW 202010038 A TW202010038 A TW 202010038A TW 108130313 A TW108130313 A TW 108130313A TW 108130313 A TW108130313 A TW 108130313A TW 202010038 A TW202010038 A TW 202010038A
Authority
TW
Taiwan
Prior art keywords
fixing member
wafer
distance
reaction chamber
fixing
Prior art date
Application number
TW108130313A
Other languages
English (en)
Other versions
TWI733172B (zh
Inventor
楊文彬
陳豐裕
羅健倫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202010038A publication Critical patent/TW202010038A/zh
Application granted granted Critical
Publication of TWI733172B publication Critical patent/TWI733172B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

晶舟包含至少一支撐件、至少一組的至少一第一固定件、至少一組的至少一第二固定件以及至少一組的至少一第三固定件。支撐件沿第一方向延伸。至少一組的至少一第一固定件、至少一組的至少一第二固定件以及至少一組的至少一第三固定件，設置於支撐件上且於第一方向上依序並分開地設置。該組的第一固定件與該組的第二固定件間分隔第一間距，該組的第二固定件與該組的第三固定件間分隔第二間距，其中第一間距小於第二間距。

Description

晶舟及使用晶舟的爐管機台以及形成膜層的方法
半導體裝置使用於各種電子應用，例如個人電腦、行動電話、數位相機以及其他電子設備。半導體裝置的製作藉由依序在半導體基板上沉積絕緣或介電層、導電層、半導體層的材料以及使用光刻微影來圖案化或處理基板以及/或各種材料層，以形成電路組件與元件於其上，進而形成積體電路。經由調整製程參數而影響並控制這些沉積在半導體基板上的層體的均勻度，其中製程參數例如為晶圓溫度、反應室壓力、反應氣體的流動路徑與速率、製程時間或持續時間以及其他因素。期望提供一種針對在晶圓製程機台中沉積層體的解決方案。
100‧‧‧爐管機台
100’‧‧‧爐管機台
110‧‧‧蓋板
120‧‧‧製程容器
121‧‧‧反應本體
122‧‧‧反應室
123‧‧‧氣體入口
124‧‧‧氣體出口
125‧‧‧開口
130‧‧‧加熱器
140‧‧‧殼體
150‧‧‧隔熱元件
160‧‧‧壓力感測器
530a‧‧‧氧化層
530b‧‧‧高介電常數介電層
532、534‧‧‧閘極介電質
540‧‧‧阻障層
542、544‧‧‧阻障層
550‧‧‧虛設閘極電極層
552、554‧‧‧閘極電極
562、564‧‧‧含氧層
572、574‧‧‧間隔物
580‧‧‧含氧層
590、590’‧‧‧間隔物層
592、594‧‧‧間隔物
200‧‧‧晶舟
200’‧‧‧晶舟
210‧‧‧底板
220‧‧‧頂板
230‧‧‧支撐件
2401-2410‧‧‧支撐釘
250‧‧‧支撐板
2521~2529‧‧‧部分
2501-2510‧‧‧開槽
300‧‧‧晶圓
301-310‧‧‧晶圓
400‧‧‧升降機械裝置
510‧‧‧基板
510R‧‧‧凹槽
512‧‧‧阱區
514‧‧‧阱區
520‧‧‧隔離結構
530‧‧‧閘極介電層
600‧‧‧源極/汲極特徵
610‧‧‧摻雜區
620‧‧‧層間介電質
710‧‧‧供應管
720‧‧‧氣體供應源
800‧‧‧排氣系統
810‧‧‧排氣管路
820‧‧‧真空幫浦
PG‧‧‧氣體
P1-P9‧‧‧間距
L1、L2‧‧‧側壁
A1、A2‧‧‧區域
HM‧‧‧遮罩層
S1、S2‧‧‧堆疊
PR1、PR2‧‧‧遮罩
CD1、CD2‧‧‧關鍵尺寸
GS1、GS2‧‧‧閘極結構
T1、T2‧‧‧電晶體
根據以下詳細說明並配合閱讀附圖，使本揭露的態樣獲致較佳的理解。須注意的是，根據業界的標準作法，圖式的各種特徵並未按照比例繪示。事實上，為了進行清楚的討論，特徵的尺寸可以經過任意的縮放。
圖1A是根據本揭露之部分實施方式之垂直爐管機台的示意圖。
圖1B是根據本揭露之部分實施方式之圖1A的垂直爐管機台中的晶舟的剖面示意圖。
圖1C是根據本揭露之部分實施方式之垂直爐管機台中的晶舟的剖面示意圖。
圖2A是根據本揭露之部分實施方式之水平爐管機台的示意圖。
圖2B是根據本揭露之部分實施方式之圖2A的水平爐管機台中的晶舟的剖面示意圖。
圖2C是根據本揭露之部分實施方式之水平爐管機台中的晶舟的剖面示意圖。
圖2D是根據本揭露之部分實施方式之水平爐管機台中的晶舟的剖面示意圖。
圖3A至圖3M是根據本揭露之部分實施方式之在製程的各個中間階段的半導體裝置的剖面示意圖。
圖4展示根據本揭露之部分實施方式在晶舟各個位置的多個晶圓上的間隔物的蝕刻速率。
圖5展示根據本揭露之部分實施方式在一晶圓的各個位置的飽和電流。
以下揭露提供許多不同實施例或例示，以實施所提供之發明標的的不同特徵。以下敘述之成份及排列方式 的特定例示是為了簡化本揭露。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵及第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵與第二特徵之間，以致第一特徵及第二特徵沒有直接接觸的實施例。此外，在各種實施例中，本揭露可重複標號以及/或用字。此重複是為了簡單和清楚起見，其本身不限定各個實施方式以及/或配置之間的關係。
再者，空間相對性用語，例如「下方(beneath)」、「在...之下(below)」、「低於(lower)」、「在...之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的元素或特徵及其他元素或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本文所用的空間相對性描述也可以如此解讀。
化學氣相沉積(Chemical vapor deposition；CVD)製程廣泛地用於在半導體晶圓上形成多種材料(例如氮化物、氧化物以及多晶矽)的層體。化學氣相沉積製程可包含將反應氣態物質傳送到表面、經由晶圓的表面吸收此氣態物質、藉由異質表面反應產生反應生成物、以及從表面上移除氣體反應物。爐管，例如化學氣相沉積製程腔體，用於在多個半導體晶圓上一次沉積膜層，例如多晶矽、氧化矽、氮化矽膜。然而，爐管中製程氣態物質的濃度 比例可能隨位置而有差異，而造成各個半導體晶圓上的薄膜的密度差異。此薄膜的密度差異可能會造成蝕刻阻抗差異，這會造成關鍵尺寸(critical dimension；CD)偏差。
圖1A是根據本揭露之部分實施方式之爐管機台100的示意圖。爐管機台100包含蓋板110、製程容器120、加熱器130以及殼體140。於本實施方式中，蓋板110可支撐晶舟200，其中晶舟200承受多個晶圓300。製程容器120，又稱為製程管(process tube)，是由石英，且具有狹長形狀。於部分實施方式中，製程容器120可具有反應本體121、反應室122、氣體入口123以及氣體出口124。反應本體121由隔熱材料所組成，例如石英。反應室122形成於反應本體121中。反應室122用以對晶舟200承受的晶圓300進行製程處理，其中晶舟200受到蓋板110的支撐且容納於反應室122中。於本實施方式中，氣體入口123位於反應本體121的底部。製程氣體PG經由氣體入口123傳送進入反應室122。舉例而言，氣體供應源720經由供應管710連接氣體入口123。氣體出口124位於反應本體121的頂部中心，且用於將使用過的氣體分配至反應室122之外。舉例而言，氣體出口124連接排氣系統800，排氣系統800具有排氣管路810以及真空幫浦820，真空幫浦820能夠降低壓力。
於部分實施方式中，蓋板110可移除地裝設於製程容器120上。具體而言，製程容器120在底端具有開口125，且位於製程容器120下方的蓋板110可以藉由升降機械裝置400於上下方向升降，如此一來，藉由蓋板110的移 動，可以開啟或關閉製程容器120的反應室122。在更進一步的實施方式中，藉由蓋板110的向下移動，晶舟200從製程容器120中卸載，並抵達下方的裝載區域，在該裝載區域中可以置換晶圓。藉由蓋板110的向上移動，晶舟200裝載至製程容器120中。
於部分實施方式中，加熱器130環繞製程容器120，且可以加熱製程容器120，進而促進製程容器120中的反應。殼體140容納製程容器120以及加熱器130。於部分實施方式中，隔熱元件150位於殼體140的凸緣以及製程容器120之間，以堵住製程容器120與殼體140之間的空隙，藉以防止熱損失。
在爐管機台100中進行化學氣相沉積製程的過程中，反應室122容納晶舟200，晶圓300以整批的方式進行製程處例，以維持高晶圓產能。經由氣體入口123將製程氣體PG導入反應室122，且藉由加熱器130加熱晶圓300，以促進來自製程氣體PG的化學物質在晶圓300上的沉積。在導入製程氣體PG之前或導入製程氣體PG的過程中，可以進行此加熱製程。可以將晶圓300加熱至低於該化學物質的熔點的一溫度，以均勻地沉積化學物質。在化學物質的沉積之後，在晶圓300上形成薄膜，且經由氣體出口124，將使用過的氣體排出反應室122。
於部分實施方式中，為了在晶圓300上沉積氮化矽，使用含矽氣體與含氮氣體做為製程氣體(也稱為反應氣體)PG，此含矽氣體與含氮氣體是經由一或多個氣體入口 123被導引入反應室122中。舉例而言，此含矽氣體可能是矽烷(silane；SiH4)、四氯化矽(SiCl4)、二氯矽烷(dichlorosilane(DCS)；SiH2Cl2)或六氯矽烷(hexachloro disilane(HCD)；Si2Cl6)。此含氮氣體可能是氮氣(N2)或氨氣(ammonia；NH3)。
然而，由於鄰近氣體入口123的製程氣體PG較為濃厚，反應室122中製程氣體PG的濃度可能隨著不同位置而變化。舉例而言，含矽氣體在低處的濃度大於在高處的濃度，且含氮氣體在低處的濃度大於在高處的濃度。在氣相化學沉積製程的過程中，當在晶圓300上沉積氮化矽時，因為含矽氣體與含氮氣體的濃度變化，氮化矽在低處的晶圓上的沉積速率會高於氮化矽在高處的晶圓上的沉積速率。此較高的氮化矽沉積速率可能會降低沉積的氮化矽的密度。因此，在反應室中低處的晶圓上沉積的氮化矽的密度會低於在反應室中高處的晶圓上沉積的氮化矽的密度。換句話說，在反應室中低處的晶圓上沉積的氮化矽相較於在反應室中高處的晶圓上沉積的氮化矽更為不密。此沉積的氮化矽的密度變化可能會在後續蝕刻製程中造成蝕刻速率差異，且此蝕刻速率差異可能會降低關鍵尺寸的均勻度。
於本實施方式中，設計晶舟200能不均勻地承受多個晶圓，以使晶圓之間的間距隨著氣體入口123而變化。藉由此設置，可以降低含矽氣體的濃度與含氮氣體的濃度的變化，進而改善沉積的氮化矽的密度的均勻度。
圖1B是根據本揭露之部分實施方式之圖1A的 垂直爐管機台中的晶舟200的剖面示意圖。晶舟200包含底板210、頂板220、支撐件230(於本實施方式中例如為支撐臂)以及多個固定件(於本實施方式中例如為支撐釘2401-2410)，其中支撐件230支撐這些支撐釘2401-2410。底板210與頂板220由支撐件230分隔開來。支撐釘2401-2410以相較於支撐件230的長軸實質90度的角度從每個支撐件230延伸。每個晶圓301-310被一組支撐釘2401-2410所支撐，而一組支撐釘2401-2410分別從各個支撐件230延伸。於本實施方式中，每一組支撐釘2401-2410接觸每一個晶圓301-310的底部。於本實施方式中，每一組支撐釘2401-2410彼此相互分離，而露出晶圓301-310的底表面。於部分實施方式中，晶舟200由石英、碳化矽或矽所組成。
於本實施方式中，如同圖1B所示，各組的支撐釘2401-2410以間距P1-P9彼此相互分離，如此一來，晶圓301-310以間距P1-P9彼此相互分離。晶圓301-310之間的間距P1-P9可以隨著氣體入口123(參照圖1A)的位置而變化，以降低氣體濃度變化並改善沉積材料(例如氮化矽)的密度的均勻度。舉例而言，間距P1-P9從下到上逐漸增加。於部分實施例中，支撐釘2401與2402之間的間距P1(即晶圓301與302之間的間距P1)小於支撐釘2409與2410之間的間距P9(即晶圓309與310之間的間距P1)。經由此配置，在化學氣相沉積製程的過程中，晶圓在低處的密度大於在高處的密度，而使含矽氣體與含氮氣體在低處的消耗大於在高處 的消耗。因此，降低了含矽氣體與含氮氣體在低處的密度，且提升了鄰近於氣體出口124的含矽氣體與含氮氣體的密度。如此一來，降低了在反應室122中不同位置的含矽氣體與含氮氣體的濃度差異。藉由此均勻的濃度分布，在晶圓301-310上的氮化矽沉積速率是相似的，且在晶圓301-310上的氮化矽密度是相似的。
於本實施方式中，間距P1-P9彼此不同。然而，不應以此限制本揭露的範圍。於其他實施方式中，部分的間距P1-P9可能是相同的且至少有二個間距P1-P9是不同的，其中靠近氣體入口的間距P1-P9之一者小於遠離氣體入口的間距P1-P9之一者。
使用此爐管機台100所沉積的材料不限於氮化矽，且於其他實施方式中，使用此爐管機台100於晶圓上沉積的材料可以是多晶矽、氧化矽、碳摻雜氮化矽、碳氮氧化矽、氮化鈦或其他適當材料。於部分實施方式中，為了沉積多晶矽，製程氣體PG可包含矽烷(silane；SiH4)、二矽烷(disilane；Si2H6)、三矽烷(trisilane；Si3H8)以及/或二氯矽烷(dichlorosilane(DCS)；SiH2Cl2)。於部分實施方式中，為了沉積氧化矽，製程氣體PG可包含四乙氧基矽烷(tetraethoxysilane；Si(OC2H5)4)。於其他實施方式中，為了沉積氧化矽，製程氣體PG可包含三(二甲胺基)矽烷(tris(dimethylamino)silane；TDMS)以及臭氧(O3)。於部分其他實施方式中，為了沉積氧化矽，製程氣體PG可包含適當的氧化物。於部分其他實施方式中，為了在晶圓上沉積 碳摻雜氮化矽，製程氣體PG可包含含碳氣體、含矽氣體以及含氮氣體，其中含碳氣體可以是碳氫化合物，例如乙烯(ethylene；C2H6)，含矽氣體可以是矽烷(silane；SiH4)、四氯化矽(SiCl4)、二氯矽烷(dichlorosilane(DCS)；SiH2Cl2)或六氯矽烷(hexachloro disilane(HCD)；Si2Cl6)，含氮氣體可以是氮氣(N2)或氨氣(ammonia；NH3)。於部分實施方式中，為了沉積碳氮氧化矽，製程氣體PG可包含六氯矽烷、丙烯(C3H6)、氧氣(O2)以及氨氣(ammonia；NH3)。於部分實施方式中，為了沉積氮化鈦，製程氣體PG可包含四氯化鈦(titanium tetrachloride；TiCl4)以及氨氣(ammonia；NH3)。
圖1C是根據本揭露之部分實施方式之垂直爐管機台中的晶舟200的剖面示意圖。本實施方式與圖1B的實施方式相似，本實施方式與圖1B的實施方式的差別在於：間距P1-P4可實質相同，間距P5-P9可實質相同，且間距P1-P4小於間距P5-P9。本實施方式的其他細節如同圖1B的實施方式，在此不再贅述。
圖2A是根據本揭露之部分實施方式之水平爐管機台100’的示意圖。水平爐管機台100’包含蓋板110、製程容器120以及加熱器130。蓋板110可移除地裝設於製程容器120上。製程容器120可具有反應本體121、反應室122、氣體入口123以及氣體出口124。反應室122用以對晶舟200’承受的晶圓300進行製程處理，其中晶舟200’容納於 反應室122中。於本實施方式中，晶舟200’不受到蓋板110的支撐，而是設置於反應本體121的內牆上。於部分實施方式中，晶舟200’受到反應本體121的懸臂的支撐，且可不直接接觸反應本體121的內牆。於本實施方式中，氣體入口123位於反應本體121的一端。製程氣體PG經由氣體入口123傳送進入反應室122。舉例而言，氣體供應源720經由供應管710連接氣體入口123，以提供製程氣體。氣體出口124位於反應本體121的另一端，且用於將使用過的氣體分配至反應室122之外。舉例而言，氣體出口124連接排氣系統800，排氣系統800具有排氣管路810以及真空幫浦820，真空幫浦820能夠降低壓力。
於部分實施方式中，爐管機台100’可更包含連接反應室122的壓力感測器160，以偵測連接反應室122中的氣體壓力。於部分實施方式中，爐管機台100’可更包含殼體以容納製程容器120以及加熱器130。
圖2B是根據本揭露之部分實施方式之圖2A的水平爐管機台100’中的晶舟200’的剖面示意圖。晶舟200包含支撐件(於本實施方式中例如為支撐板250)以及在支撐板250上的多個固定件(於本實施方式中例如為開槽2501-2510)。每個固定件(於本實施方式中例如為開槽2501-2510)是用以接受每個晶圓301-310的外圍邊緣的至少一部分。多個開槽2501-2510具有實質相同的深度與寬度以握持具有相同厚度的多個晶圓。如前所述，晶舟200’可以由晶圓、碳化矽或矽所組成。
於本實施方式中，如同圖1B所示，開槽2501-2510以間距P1-P9彼此相互分離，且間距P1-P9可以隨著氣體入口123(參照圖2A)的位置而變化。經由此配置，晶圓301-310之間的間距P1-P9可以隨著氣體入口123(參照圖2A)的位置而變化，以降低氣體濃度變化並改善沉積材料(例如氮化矽)的密度的均勻度。於部分實施方式中，位於開槽之間的支撐板250的部分2521~2529可被稱為柱。相應地，部分2521~2529具有不同的寬度，以使晶圓301-310以不同的間距P1-P9分隔開來。於部分實施方式中，支撐板250的部分2521~2529可以具有齒狀，以固定晶圓301-310的位置。
舉例而言，間距P1-P9由氣體入口123往氣體出口124(參考圖2A)逐漸增加。於部分實施例中，位於開槽2501與2502之間的間距P1(即位於晶圓301與302之間的間距P1)小於位於開槽2509與2510之間的間距PP(即位於晶圓309與310之間的間距P9)。藉由此配置，在化學氣相沉積的過程中，鄰近氣體入口123的晶圓的密度大於鄰近氣體出口124的晶圓的密度，而使含矽氣體在鄰近氣體入口123(參照圖2A)的位置的消耗較大。因此，降低了鄰近氣體入口123的含矽氣體與含氮氣體的密度，且提升了鄰近於氣體出口124的含矽氣體與含氮氣體的密度。如此一來，降低了在反應室122中不同位置的含矽氣體與含氮氣體的濃度差異。因此，在晶圓301-310上的氮化矽沉積速率是相似的，且在晶圓301-310上的氮化矽密度是相似的。本實施方 式的其他細節類似於圖1A的實施方式的細節，在此不再贅述。
於本實施方式中，間距P1-P9彼此不同。然而，不應以此限制本揭露的範圍。於其他實施方式中，部分的間距P1-P9可能是相同的且至少有二個間距P1-P9是不同的，其中靠近氣體入口的間距P1-P9之一者小於遠離氣體入口的間距P1-P9之一者。
圖2C是根據本揭露之部分實施方式之水平爐管機台中的晶舟200’的剖面示意圖。本實施方式與圖2B的實施方式相似，本實施方式與圖2B的實施方式的差別在於間距P1-P4實質相同，間距P5-P9實質相同，且間距P1-P4小於間距P5-P9。相應地，支撐件250的部分2526~2529具有相同的寬度，支撐件250的部分2521~2525具有相同的寬度，且部分2526~2529的寬度大於部分2521~2525的寬度。本實施方式的其他細節如同圖2B的實施方式，在此不再贅述。
圖2D是根據本揭露之部分實施方式之水平爐管機台中的晶舟的剖面示意圖。本實施方式與圖2B的實施方式相似，本實施方式與圖2B的實施方式的差別在於支撐件250的每個部分2521~2529具有齒狀，其具有側壁L1與L2。側壁L1可相對側壁L2傾斜，以使晶圓的位置被相鄰的兩個部分2521~2529的側壁L1與L2固定。本實施方式的其他細節如同圖2B的實施方式，在此不再贅述。
圖3A至圖3M是根據本揭露之部分實施方式之 在製程的各個中間階段的半導體裝置的剖面示意圖。參照圖3A。提供半導體基板510，形成隔離結構520以在基板中定義主動區。隔離結構520可以使用標準淺溝槽隔離製程形成，例如，包括蝕刻溝槽和以填充介電材料填入溝槽的步驟。填充介電材料可以例如為氧化矽。圖3A展示了兩個主動區域：第一主動區域A1和第二主動區域A2，在第一主動區域A1中將形成n型電晶體，在第二主動區域A2中將形成p型電晶體。可以執行離子植入以分別在第一主動區域A1和第二有主動A2中形成阱區512和514。這些阱區512和514可以具有不同的導電型態。舉例而言，這些阱區是p型阱區512和n型阱區514。
參照圖3B。在半導體基板510與隔離結構520上，形成閘極介電層530、阻障層540以及虛設閘極電極層550。於部分實施方式中，閘極介電層530可包含氧化矽、氮氧化矽、高介電常數(high-k)介電層或其組合。舉例而言，閘極介電層530可包含氧化層530a以及氧化層530a上的高介電常數(high-k)介電層530b。適當的高介電常數(high-k)介電材料例如包含氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉿鉭(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、氮化矽、氮氧化矽、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、以及/或其組合。藉由熱 氧化製程、化學氣相沉積製程、原子層沉積(atomic layer deposition；ALD)製程，可生長閘極介電層530。
在高介電常數介電層上形成阻障層540。阻障層540可包含氮化鈦或其他適當材料。阻障層540可以作為高介電常數介電層530b以及後續形成的虛設多晶矽閘極結構之間的阻障，以在後續製程中，降低或消除多晶矽與高介電常數介電層530b之間的費米能階釘札效應(Fermi-level pinning)。且，阻障層540亦可以作為以下討論的後續蝕刻製程的停止層。阻障層540可藉由各種沉積技術形成，例如物理氣相沉積(physical vapor deposition；PVD)或濺鍍、化學氣相沉積、電路或其他適當技術。
可以於閘極介電層530上，形成虛設閘極電極層550。於部分實施方式中，虛設閘極電極層550可包含單層或多層結構。於本實施方式中，虛設閘極電極層550可包含多晶矽。更甚者，虛設閘極電極層550可以是均勻摻雜或漸變摻雜的多晶矽。虛設閘極電極層550可使用低壓化學氣相沉積(low-pressure chemical vapor deposition；LPCVD)製程而形成。
在虛設閘極電極層550上，形成硬式遮罩層HM，以在後續的蝕刻製程中保護虛設閘極電極層550。硬式遮罩層HM可包含氮化矽。可藉由例如化學氣相沉積或低壓化學氣相沉積，沉積硬式遮罩層HM。
參照圖3C。使用光感層(未繪示)，圖案化硬式遮罩層HM。然後，經由硬式遮罩層HM，圖案化虛設閘極 電極層550、阻障層540以及閘極介電層530(參照圖3B)，以形成閘極電極552與554、阻障層542與544以及閘極介電質532與534。此圖案化可包含適當的蝕刻製程，例如使用反應式離子蝕刻(reactive ion etching；RIE)或高密度電漿(high density plasma；HDP)製程。對於該蝕刻製程，硬式遮罩層HM相較於虛設閘極電極層550(參照圖3B)可具有較高的蝕刻阻抗，而使閘極電極552與554、阻障層542與544以及閘極介電質532與534受到硬式遮罩層HM保護，而未被硬式遮罩層HM覆蓋的虛設閘極電極層550、阻障層540以及閘極介電層530(參照圖3B)的部分可能被蝕刻移除。形成的閘極介電質532、阻障層542以及閘極電極552以及其上的硬式遮罩層HM形成堆疊S1，且形成的閘極介電質534、阻障層544以及閘極電極554以及其上的硬式遮罩層HM形成堆疊S2。
參照圖3D。在堆疊S1的相對側壁上，沉積含氧層562以及間隔物572，且在堆疊S2的相對側壁上，沉積含氧層564以及間隔物574。含氧層562與564可包含氧化矽或氮氧化矽。間隔物572與574可包含氮化矽或碳摻雜氮化矽。含氧層562與564與間隔物572與574的形成可包含在圖3C的結構上沉積一含氧層與一間隔物層，且移除該含氧層與該間隔物層的水平部分。此移除製程可包含一或多個乾蝕刻製程(例如非等向性蝕刻)，藉以使該含氧層的保留部分形成含氧層562與564，使該間隔物層的保留部分形成間隔物572與574。應注意到，在後續的製程步驟中，含氧層562 與564以及間隔物572與574可以防止堆疊S1與S2氧化。亦如圖3D所示，在形成間隔物572與574之後，可在基板510中形成輕摻雜源極與汲極區(未繪示)。此藉由離子植入硼或磷而完成。
參照圖3E。在間隔物572與574、含氧層562與564以及堆疊S1與S2上，沉積含氧層580以及間隔物層590。含氧層580可包含氧化矽或氮氧化矽。含氧層580可以使用化學氣相沉積或原子層沉積而沉積。間隔物層590沉積於含氧層580上。間隔物層590可包含氮化矽或碳摻雜氮化矽。可以藉由圖1A的爐管機台100或圖2A的爐管機台100’沉積間隔物層590，其中圖1A的爐管機台100或圖2A的爐管機台100’是用以處理晶舟200或200’所承受的多個晶圓301-310(例如多個基板510)。藉由晶舟200/200’，晶圓301-310(例如多個基板510)上的間隔物層590的密度可為均勻的。更甚者，於部分實施方式中，晶圓301-310其中一者(例如該基板510)上的間隔物層590的密度可為均勻的。於部分實施方式中，沉積含氧層580的步驟以及沉積間隔物層590的步驟可以在兩個不同的反應爐中進行。
在形成含氧層580與間隔物層590之後，可以在區域A1上形成遮罩PR1，遮罩PR1露出區域A2。遮罩PR1用以保護區域A1的層體免於後續的蝕刻製程。遮罩PR1可由有機材料所組成。舉例而言，遮罩PR1可包含光阻。
參照圖3F。進行乾蝕刻製程(例如非等向性蝕刻)，以移除區域A2中間隔物層590(參照圖3E)的水平部 分，並保留區域A2中位於堆疊S2兩側的間隔物層590(參照圖3E)的垂直部分。此乾蝕刻製程可具有高選擇比，而使此乾蝕刻製程可停止在含氧層580上。舉例而言，此乾蝕刻製程可以使用磷化硼(BP)、二氟甲烷(CH2F2)、氧、氦以及氬作為蝕刻氣體。在區域A2中，間隔物層590的保留垂直部分形成間隔物594。於本實施方式中，間隔物594可定義基板510中的通道的關鍵尺寸CD2(例如通道長度)，其能影響所形成的電晶體的汲極飽和電流(drain saturation current；Idsat)。遮罩PR1保護區域A1中間隔物層590(參照圖3E)的一部分免於蝕刻。在蝕刻製程之後，於區域A1中間隔物層590(參照圖3E)的保留部分稱為間隔物層590’。
圖4展示根據本揭露之部分實施方式在一晶舟的各個位置的多個晶圓上的氮化矽間隔物層的蝕刻速率。在以相同的間距將多個晶圓分隔開來的部分比較例中，間隔物層以不同密度形成，其中處於晶舟的低位置的晶圓上的間隔物層的蝕刻速率高於處於晶舟的高位置的晶圓上的間隔物層的蝕刻速率。此蝕刻速率的差異可能造成關鍵尺寸的偏差，而可能降低多個晶圓上在晶圓接受測試(Wafer Acceptance Tests；WAT)中量測到的汲極飽和電流的均勻度。
於本實施方式中，經由晶舟200/200’(參照圖1B至圖2B)，在晶舟中的晶圓之間的多個間距可以設計為有變化的，以在化學氣相沉積製程中，增加製程氣體的濃度均勻度，進而使晶圓301-310(例如多個基板510)上的多個間 隔物層的密度均勻。藉由此設計，晶圓301-310(例如多個基板510)上的多個間隔物的蝕刻速率實質相同。因此，可以改善關鍵尺寸的均勻度，進而改善汲極飽和電流的均勻度。
圖5展示根據本揭露之部分實施方式在一晶圓的各個位置的飽和電流。在以相同的間距將多個晶圓分隔開來的部分比較例中，間隔物層的蝕刻速率從晶圓中央至晶圓邊緣發生變化。此蝕刻速率的變化可能造成關鍵尺寸的偏差，而可能降低一晶圓上在晶圓接受測試(Wafer Acceptance Tests；WAT)中量測到的汲極飽和電流的均勻度，如同圖5的實線所示。於本實施方式中，如圖5的虛線所示，藉由將晶圓以非均勻的間距分隔設置，改善了化學氣相沉積製程中製程氣體的濃度均勻度，進而降低間隔物層的蝕刻速率的變化。因此，改善了關鍵尺寸的均勻度，進而改善汲極飽和電流的均勻度。
參照圖3G。進行蝕刻製程，以移除間隔物594露出的含氧層580以及基板510的部分，進而在基板510中形成凹槽510R。含氧層580的保留部分形成間隔物。此蝕刻製程可以藉由使用氯與溴化學物質的電漿蝕刻而完成。針對該蝕刻製程，間隔物594以及間隔物層590’的蝕刻抗性高於含氧層580以及基板510的蝕刻抗性，而使堆疊S2以及區域A1的元件免於被蝕刻。在蝕刻製程之後，可以選擇性地進行退火，以促進矽遷移，進而修復蝕刻損傷並為了後續的磊晶製程輕微地平滑化矽表面。於本實施方式中，遮罩PR1 保護區域A1的多個元件免於前述的多個蝕刻製程的蝕刻，接著遮罩PR1被去除，以露出區域A1。
參照圖3H。磊晶成長源極/汲極特徵600，以使其至少部分填入凹槽510R。此步驟可以藉由選擇性磊晶成長而達成。此用以進行磊晶成長的磊晶製程可以是化學氣相沉積、超高真空化學氣相沉積(ultra-high vacuum chemical vapor deposition；UHV-CVD)或分子束磊晶。此源極/汲極特徵600亦可延伸至基板510的表面上，形成突出的源極/汲極結構(未繪示)。於部分實施方式中，源極/汲極特徵600包含矽鍺。硬式遮罩HM覆蓋閘極電極554的上部分，而使閘極電極554上不會發生磊晶成長。間隔物594防止閘極電極554的側壁上發生磊晶成長。
源極/汲極特徵600可以是原位摻雜或未在磊晶成長過程中摻雜的。如果沒有在成長中摻雜，源極/汲極特徵600可以在之後摻雜，且使用快速熱退火製程活化摻雜物。可以藉由離子植入、電漿浸沒離子植入、氣體源或固體源擴散或任何其他技術，引入摻雜物。藉由後續升溫，可以對植入損傷或非晶質化進行退火。
參照圖3I。在區域A2上形成遮罩PR2，遮罩PR2露出區域A1。遮罩PR2用以保護區域A2的元件免於後續的蝕刻製程。遮罩PR2可由有機材料所組成。舉例而言，遮罩PR2包含光阻。
參照圖3J。進行乾蝕刻製程(例如非等向性蝕刻)，以移除區域A1中間隔物層590’(參照圖3I)的水平部 分，並保留位於堆疊S1兩側的間隔物層590’(參照圖3I)的垂直部分，其中堆疊S1由閘極介電質532、阻障層542以及閘極電極552組成。此乾蝕刻製程可具有高選擇比，而使此乾蝕刻製程可停止在含氧層580上。舉例而言，此乾蝕刻製程可以使用磷化硼(BP)、二氟甲烷(CH2F2)、氧、氦以及氬作為蝕刻氣體。間隔物層590的保留垂直部分形成間隔物592。於本實施方式中，間隔物592可定義基板510中的通道的關鍵尺寸CD1(例如通道長度)，其能影響所形成的電晶體的汲極飽和電流(Idsat)。
如先前圖3F所示，經由晶舟200/200’(參照圖1A至圖2B)，在晶圓之間的多個間距可以設計為有變化的，以在化學氣相沉積製程中，增加製程氣體的濃度均勻度，進而使晶圓301-310(例如多個基板510)之一者上的間隔物層或多個晶圓301-310(例如多個基板510)上的多個間隔物層的具有較低的密度變化。藉由此設計，晶圓301-310(例如多個基板510)上的多個間隔物的蝕刻速率實質相同。因此，可以改善關鍵尺寸的均勻度，進而改善汲極飽和電流的均勻度。
參照圖3K。藉由摻雜方法，在基板510中形成多個摻雜區610。可以藉由離子植入、電漿浸沒離子植入、氣體源或固體源擴散或任何其他技術，引入摻雜物。藉由後續升溫，可以對植入損傷或非晶質化進行退火。
參照圖3L。在圖3K的結構上，形成層間介電質620。層間介電質的形成可包含毯覆地形成高於硬式遮罩 HM的上表面的層間介電層，以及移除該層間介電層高於硬式遮罩HM的上表面的多餘部分。據此，層間介電質620露出閘極堆疊S1與S2。層間介電質620可包含可流動氧化物，舉例而言，其可藉由流動化學氣相沉積(flowable chemical vapor deposition；FCVD)而形成。層間介電質620也可以是旋塗式玻璃，其藉由旋塗法形成。舉例而言，層間介電質620可包含磷矽酸鹽玻璃(phospho-silicate glass；PSG)、硼矽酸鹽玻璃(boro-silicate glass；BSG)、摻硼磷矽酸鹽玻璃(boron-doped phospho-silicate glass；BPSG)、四乙氧基矽烷(tetraethyl orthosilicate；TEOS)氧化物、氮化鈦、碳氧化矽或其他低介電常數(low-k)無孔(non-porous)介電材料。進行化學機械研磨(chemical mechanical polish；CMP)以移除該層間介電層高於硬式遮罩HM的上表面的多餘部分。於部分實施方式中，在化學機械研磨的過程中，移除硬式遮罩HM，而此化學機械研磨停在虛設閘極電極552與554的上表面上，而露出虛設閘極電極552與554。
參照圖3M。對閘極電極552與554(參照圖3I)進行閘極取代製程。藉由一或多個回蝕製程，例如乾蝕刻、濕蝕刻或其他適當製程，移除閘極電極552與554(參照圖3I)。舉例而言，濕蝕刻製程可包含暴露於含氫氧化物溶液(例如氫氧化銨)、去離子水以及/或其他適當的蝕刻溶液。在此蝕刻製程中，阻障層542與544可以作為蝕刻停止層。閘極電極552與554(參照圖3I)被選擇性地蝕刻而形成閘極 溝槽。在閘極溝槽中分別形成閘極結構GS1與GS2。藉此，在區域A1與A2中，分別形成n型電晶體T1與p型電晶體T2。
舉例而言，在區域A1中，藉由蝕刻製程移除閘極電極552(參照圖3I)以在間隔物592之間形成閘極溝槽，且在閘極溝槽中形成閘極結構GS1。閘極結構GS1可包含功函數層630以及位於功函數層630上的閘極導體652。n型電晶體T1可包含閘極結構GS1、閘極介電質532、阻障層542以及源極/汲極摻雜區610。在區域A2中，藉由蝕刻製程移除閘極電極554以在間隔物594之間形成閘極溝槽，且在閘極溝槽中形成閘極結構GS2。閘極結構GS2可包含功函數層640以及位於功函數層640上的閘極導體654。p型電晶體T2可包含閘極結構GS2、閘極介電質534、阻障層544以及源極/汲極特徵600。
基於以上討論，可以看出本揭露提供了多個優點。然而，應該理解，其他實施方式可以提供額外的優點，並且並非所有優點都必須在此揭露，並且並非所有實施方式都需要特別的優點。本揭露的優點之一是藉由調整晶圓之間的間距，反應室中的製程氣體的濃度變得均勻，進而使一或多個沉積的層體具有均勻的密度。本揭露的另一個優點是藉由使多個沉積的層體具有相似的密度，可以改善多個晶圓上的關鍵尺寸的均勻度。本揭露的又一個優點是藉由使一個沉積的層體具有均勻的密度，可以改善一個晶圓上的關鍵尺寸的均勻度。
根據本揭露的部分實施方式，晶舟包含至少一 支撐件、至少一組的至少一第一固定件、至少一組的至少一第二固定件以及至少一組的至少一第三固定件。支撐件沿第一方向延伸。至少一組的至少一第一固定件、至少一組的至少一第二固定件以及至少一組的至少一第三固定件，設置於支撐件上且於第一方向上依序並分開地設置。該組的第一固定件與該組的第二固定件間分隔第一間距，該組的第二固定件與該組的第三固定件間分隔第二間距，其中第一間距小於第二間距。
根據本揭露的部分實施方式，爐管機台包含製程容器以及晶舟。製程容器包含反應室、氣體入口以及氣體出口。反應室具有第一端與相對於反應室之第一端的第二端。氣體入口位於反應室的第一端。氣體出口位於反應室的第二端。晶舟位於反應室，其中晶舟包含第一固定件、第二固定件以及第三固定件，該第一固定件、該第二固定件以及該第三固定件沿著從反應室的第一端至反應室的第二端的方向依序並分開地設置，其中第一固定件與第二固定件間分隔第一間距，第二固定件與第三固定件間分隔第二間距，其中第一間距小於第二間距。
根據本揭露的部分實施方式，提供一種形成膜層的方法。該方法包含：在腔室中，依序地放置第一晶圓、第二晶圓以及第三晶圓，其中第一晶圓與第二晶圓間分隔第一間距，第二晶圓與第三晶圓間分隔第二間距，其中第一間距小於第二間距；引入至少一製程氣體，其中製程氣體依序經過腔室中的第一晶圓、第二晶圓以及第三晶圓。
以上概述多個實施方式之特徵，該技術領域具有通常知識者可較佳地了解本揭露之多個態樣。該技術領域具有通常知識者應了解，可將本揭露作為設計或修飾其他程序或結構的基礎，以實行實施方式中提到的相同的目的以及/或達到相同的好處。該技術領域具有通常知識者也應了解，這些相等的結構並未超出本揭露之精神與範圍，且可以進行各種改變、替換、轉化，在此，本揭露精神與範圍涵蓋這些改變、替換、轉化。
100‧‧‧爐管機台
110‧‧‧蓋板
120‧‧‧製程容器
121‧‧‧反應本體
122‧‧‧反應室
123‧‧‧氣體入口
124‧‧‧氣體出口
125‧‧‧開口
130‧‧‧加熱器
140‧‧‧殼體
150‧‧‧隔熱元件
160‧‧‧壓力感測器
200‧‧‧晶舟
300‧‧‧晶圓
400‧‧‧升降機械裝置
710‧‧‧供應管
720‧‧‧氣體供應源
800‧‧‧排氣系統
810‧‧‧排氣管路
820‧‧‧真空幫浦
PG‧‧‧氣體

Claims (20)

  1. 一晶舟，包含：至少一支撐件，沿一第一方向延伸；以及至少一組的至少一第一固定件、至少一組的至少一第二固定件以及至少一組的至少一第三固定件，設置於該支撐件上且於該第一方向上依序並分開地設置，其中該組的該第一固定件與該組的該第二固定件間分隔一第一間距，該組的該第二固定件與該組的該第三固定件間分隔一第二間距，其中該第一間距小於該第二間距。
  2. 如請求項1所述之晶舟，其中該第一固定件、該第二固定件以及該第三固定件是設置於該支撐件上的複數個開槽。
  3. 如請求項1所述之晶舟，其中該第一固定件、該第二固定件以及該第三固定件是自該支撐件延伸的複數個支撐釘。
  4. 如請求項1所述之晶舟，更包含：一底板；以及一頂板，位於該底板上方，其中該支撐件連接於該底板與該頂板之間。
  5. 如請求項1所述之晶舟，其中每一組的該至少一第一固定件數量大於一，該些第一固定件自該至少 一支撐件延伸。
  6. 如請求項5所述之晶舟，其中該些第一固定件互相分隔。
  7. 如請求項1所述之晶舟，其中該第一固定件、該第二固定件以及該第三固定件朝向一第二方向，其中該第二方向垂直於該第一方向。
  8. 如請求項1所述之晶舟，其中該至少一組的該至少一第三固定件的組數大於一，其中該些組的該些第三固定件以至少一第三間距彼此分隔開，且該第三間距大於該第二間距。
  9. 如請求項1所述之晶舟，其中該至少一組的該至少一第三固定件的組數大於一，其中該些組的該些第三固定件以至少一第三間距彼此分隔開，且該第三間距等於該第二間距。
  10. 如請求項1所述之晶舟，其中該至少一組的該至少一第一固定件的組數大於一，其中該些組的該些第一固定件以至少一第三間距彼此分隔開，且該第三間距小於該第一間距。
  11. 如請求項1所述之晶舟，其中該至少一組的該至少一第一固定件的組數大於一，其中該些組的該 些第一固定件以至少一第三間距彼此分隔開，且該第三間距等於該第一間距。
  12. 一種爐管機台，包含：一製程容器，包含：一反應室，其中該反應室具有一第一端與相對於該反應室之該第一端的一第二端；一氣體入口，位於該反應室的該第一端；以及一氣體出口，位於該反應室的該第二端；以及一晶舟，位於該反應室，其中該晶舟包含一第一固定件、一第二固定件以及一第三固定件，該第一固定件、該第二固定件以及該第三固定件沿著從該反應室的該第一端至該反應室的該第二端的一方向依序並分開地設置，其中該第一固定件與該第二固定件間分隔一第一間距，該第二固定件與該第三固定件間分隔一第二間距，其中該第一間距小於該第二間距。
  13. 如請求項12所述之爐管機台，其中該第一固定件、該第二固定件以及該第三固定件是複數個開槽。
  14. 如請求項12所述之爐管機台，其中該晶舟包含一支撐件，且該第一固定件、該第二固定件以及該第三固定件是自該支撐件延伸的複數個支撐釘。
  15. 如請求項12所述之爐管機台，其中該製 程容器包含一蓋板，以蓋住該反應室，且該晶舟受到該蓋板的支撐。
  16. 如請求項12所述之爐管機台，其中該製程容器包含一反應室本體包含該反應室，且該晶舟受到該反應室本體的支撐。
  17. 如請求項12所述之爐管機台，其中該氣體出口是位於該氣體入口的上方。
  18. 一種形成膜層的方法，包含：在一腔室中，依序地放置一第一晶圓、一第二晶圓以及一第三晶圓，其中該第一晶圓與該第二晶圓間分隔一第一間距，該第二晶圓與該第三晶圓間分隔一第二間距，其中該第一間距小於該第二間距；引入至少一製程氣體，其中該製程氣體依序經過該腔室中的該第一晶圓、該第二晶圓以及該第三晶圓。
  19. 如請求項18所述之方法，更包含：在引入該製程氣體之前或期間，加熱該第一晶圓、該第二晶圓以及該第三晶圓至一溫度。
  20. 如請求項18所述之方法，其中引入該製程氣體是經由一氣體入口引入該製程氣體，其中該氣體入口與該第一晶圓之間的一第一距離小於該氣體入口與該第 二晶圓之間的一第二距離。
TW108130313A 2018-08-30 2019-08-23 晶舟及使用晶舟的爐管機台以及形成膜層的方法 TWI733172B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862725194P 2018-08-30 2018-08-30
US62/725,194 2018-08-30
US16/419,581 US11133207B2 (en) 2018-08-30 2019-05-22 Method for forming films on wafers separated by different distances
US16/419,581 2019-05-22

Publications (2)

Publication Number Publication Date
TW202010038A true TW202010038A (zh) 2020-03-01
TWI733172B TWI733172B (zh) 2021-07-11

Family

ID=69639638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130313A TWI733172B (zh) 2018-08-30 2019-08-23 晶舟及使用晶舟的爐管機台以及形成膜層的方法

Country Status (3)

Country Link
US (1) US11133207B2 (zh)
CN (1) CN110875226A (zh)
TW (1) TWI733172B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164664B (zh) * 2020-09-29 2022-09-23 上海华虹宏力半导体制造有限公司 不同膜厚一次工艺生长的装置及方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664441A (en) * 1979-10-30 1981-06-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4566839A (en) * 1983-05-18 1986-01-28 Microglass, Inc. Semiconductor wafer diffusion boat and method
KR0133676B1 (ko) * 1987-12-07 1998-04-23 후세 노보루 웨이퍼 이동 교체 장치 및 방법
US5423503A (en) * 1990-10-31 1995-06-13 Tokyo Electron Sagami Limited Plate-like member conveying apparatus
US5188499A (en) * 1990-12-14 1993-02-23 Mactronix Method and apparatus for varying wafer spacing
KR100310249B1 (ko) * 1995-08-05 2001-12-17 엔도 마코토 기판처리장치
US5704493A (en) * 1995-12-27 1998-01-06 Dainippon Screen Mfg. Co., Ltd. Substrate holder
KR100269097B1 (ko) * 1996-08-05 2000-12-01 엔도 마코토 기판처리장치
JP3947761B2 (ja) * 1996-09-26 2007-07-25 株式会社日立国際電気 基板処理装置、基板搬送機および基板処理方法
CN1307686C (zh) * 2003-10-14 2007-03-28 茂德科技股份有限公司 批式处理装置及晶片处理方法
KR20060098742A (ko) 2005-03-07 2006-09-19 삼성전자주식회사 보트 어셈블리
JP4966800B2 (ja) 2007-09-26 2012-07-04 東京エレクトロン株式会社 熱処理装置
JP4998246B2 (ja) 2007-12-19 2012-08-15 信越半導体株式会社 半導体基板支持治具及びその製造方法。
CN101828259B (zh) * 2008-09-30 2012-06-27 佳能安内华股份有限公司 基板保持件收纳室
JP5476006B2 (ja) * 2009-02-13 2014-04-23 株式会社国際電気セミコンダクターサービス 基板処理装置、基板処理装置の基板保持具の固定部及び半導体装置の製造方法
WO2010140371A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 半導体基板、光電変換デバイス、半導体基板の製造方法、および光電変換デバイスの製造方法
CN202259222U (zh) * 2011-10-17 2012-05-30 中芯国际集成电路制造(上海)有限公司 晶舟和炉管
DE102015004352A1 (de) * 2015-04-02 2016-10-06 Centrotherm Photovoltaics Ag Waferboot und Behandlungsvorrichtung für Wafer
JP6793031B2 (ja) 2016-12-22 2020-12-02 東京エレクトロン株式会社 基板処理装置および基板処理方法、ならびに基板処理システム

Also Published As

Publication number Publication date
CN110875226A (zh) 2020-03-10
US11133207B2 (en) 2021-09-28
TWI733172B (zh) 2021-07-11
US20200075372A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US11848369B2 (en) Horizontal gate-all-around device nanowire air gap spacer formation
TWI708322B (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
TWI774793B (zh) 用於製造半導體應用的奈米線之選擇性氧化
KR102407734B1 (ko) 가스 분배 및 개별적인 펌핑을 갖는 배치 경화 챔버
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US11264460B2 (en) Vertical transistor fabrication for memory applications
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
CN114730697A (zh) 氧自由基辅助的介电膜致密化
US20200373149A1 (en) In-situ atomic layer deposition process
JP6104928B2 (ja) 層間多結晶シリコン誘電体キャップおよびその形成方法
TWI733172B (zh) 晶舟及使用晶舟的爐管機台以及形成膜層的方法
US20050132961A1 (en) Catalytic CVD equipment, method for catalytic CVD, and method for manufacturing semiconductor device
TWI821962B (zh) 製造半導體裝置的方法與半導體製造工具
CN108122985B (zh) 鳍型场效晶体管及其制造方法
JP7483839B2 (ja) エアギャップの形成方法
TWI682499B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體