TWI814724B - 半導體裝置、其充電方法及電子裝置 - Google Patents

半導體裝置、其充電方法及電子裝置 Download PDF

Info

Publication number
TWI814724B
TWI814724B TW107114573A TW107114573A TWI814724B TW I814724 B TWI814724 B TW I814724B TW 107114573 A TW107114573 A TW 107114573A TW 107114573 A TW107114573 A TW 107114573A TW I814724 B TWI814724 B TW I814724B
Authority
TW
Taiwan
Prior art keywords
circuit
electromagnetic wave
potential
current
transistor
Prior art date
Application number
TW107114573A
Other languages
English (en)
Other versions
TW201907638A (zh
Inventor
長多剛
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201907638A publication Critical patent/TW201907638A/zh
Application granted granted Critical
Publication of TWI814724B publication Critical patent/TWI814724B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H02J50/12Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/80Circuit arrangements or systems for wireless supply or distribution of electric power involving the exchange of data, concerning supply or distribution of electric power, between transmitting devices and receiving devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
    • H02J7/00034Charger exchanging data with an electronic device, i.e. telephone, whose internal battery is under charge
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302Overcharge protection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

提供一種新穎的半導體裝置。提供一種能夠防止過度充電的半導體裝置。受電部具有如下功能:在電池充電結束時發送抵消供電部發送的無線信號的信號的功能。明確而言,當受電部的電池的剩餘電量為滿格或為規定的基準值以上時,受電部具有發送抵消供電部發送的電磁波的電磁波的功能。由此,形成抵消由供電部發送的電磁波構成的磁界的磁界,從而可以抑制受電部的過電流。

Description

半導體裝置、其充電方法及電子裝置
本發明的一個實施方式設計一種半導體裝置及電子裝置。
注意,本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域,可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、蓄電系統、電子裝置、照明設備、輸入裝置、輸入/輸出裝置、其驅動方法或其製造方法。
此外,在本說明書等中,半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體、半導體電路、運算裝置及記憶體裝置等都是半導體裝置的一個實施方式。另外,顯示裝置、攝像裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)以及電子裝置有時包括半導體裝置。
近年來,以智慧手機等為代表的可攜式資訊終端、電動工具、電動汽車等各種各樣的電子裝置都安裝有電池。作為電池,鋰離子電池等藉由充電儲存電量而能夠反復利用的二次電池被廣泛使用。藉由將安裝有電池的電子裝置連接至供電裝置可以對電池進行充電。
另外,藉由以無線的方式由供電裝置向安裝有電池的電子裝置供應電力,即便電子裝置不與供電裝置物理連接也可以對電池進行充電。例如,專利文獻1公開了一種利用電磁感應方式及磁場共振方式的供電方法。
[專利文獻1]日本專利申請公開第2012-125115號公報
本發明的一個實施方式的目的是提供一種新穎的半導體裝置。本發明的一個實施方式的目的是提供一種能夠防止過度充電的半導體裝置。本發明的一個實施方式的目的是提供一種高可靠性的半導體裝置。本發明的一個實施方式的目的是提供一種能夠提高充電速度的半導體裝置。本發明的一個實施方式的目的是提供一種通用性高的半導體裝置。本發明的一個實施方式的目的是提供一種功耗低的半導體裝置。本發明的一個實施方式的目的是提供一種面積小的半導體裝置。
注意,本發明的一個實施方式並不需要實現所有上述目的,只要可以實現至少一個目的即可。另外,上述目的的記載不妨礙其他目的的存在。可以從說明書、申請專利範圍、圖式等的記載顯而易見地看出並衍生上述以外的目的。
根據本發明的一個實施方式的半導體裝置包括收發電路及電池。收發電路具有接收供電部發送的第一電磁波而對電池進行電力供給的功能以及利用電池的電力生成第二電磁波的功能。第二電磁波在電池充電結束時利用電池的電力生成,該第二電磁波具有抵消第一電磁波的功能。
另外,在根據本發明的一個實施方式的半導體裝置中,收發電路包括天線電路及控制電路。天線電路具有接收第一電磁波的功能以及發送第二電磁波的功能。控制電路具有如下功能:根據有關過度充電的資訊判斷是否生成第二電磁波;當決定生成第二電磁波時,對天線電路供應用於生成第二電磁波的交流信號。
另外,在根據本發明的一個實施方式的半導體裝置中,收發電路包括天線電路以及控制電路。控制電路包括判定電路及信號生成電路。天線電路具有接收第一電磁波的功能及發送第二電磁波的功能。判定電路具有根據有關過度充電的資訊判斷是否生成第二電磁波的功能。信號生成電路具 有利用根據第一電磁波生成的第一交流信號以及電池供給的電力對天線電路供應用於生成第二電磁波的第二交流信號的功能。
另外,在根據本發明的一個實施方式的半導體裝置中,有關過度充電的資訊還可以包括利用感測器測得的溫度資訊或第一電磁波的接收時間資訊。
另外,在根據本發明的一個實施方式的半導體裝置中,收發電路包括神經網路,神經網路的輸入層被輸入與有關過度充電的資訊對應的資料,神經網路的輸出層輸出與是否生成第二電磁波的判定結果對應的資料。
另外,根據本發明的一個實施方式的半導體裝置還可以具有在電池充電結束時發送增強第一電磁波的第三電磁波的功能。
另外,根據本發明的一個實施方式的電子裝置是包括上述半導體裝置的電子裝置。
藉由本發明的一個實施方式可以提供一種新穎的半導體裝置。藉由本發明的一個實施方式可以提供一種能夠防止過度充電的半導體裝置。藉由本發明的一個實施方式可以提供一種高可靠性的半導體裝置。藉由本發明的一個實施方式可以提供一種能夠提高充電速度的半導體裝置。藉由本發明的一個實施方式可以提供一種通用性高的半導體裝置。藉由本發明的一個實施方式可以提供一種功耗低的半導體裝置。藉由本發明的一個實施方式可以提供一種面積小的半導體裝置。
注意,這些效果的記載不妨礙其他效果的存在。此外,本發明的一個實施方式並不需要具有所有上述效果。此外,本發明的一個實施方式並不需要具有所有上述效果。可以從說明書、申請專利範圍、圖式等的記載顯而易見地看出並衍生上述以外的效果。
10‧‧‧供電系統
11‧‧‧供電部
12‧‧‧受電部
20‧‧‧收發電路
21‧‧‧天線電路
22‧‧‧整流電路
23‧‧‧充電電路
24‧‧‧控制電路
25‧‧‧開關電路
26‧‧‧延遲電路
27‧‧‧天線電路
30‧‧‧電池
40‧‧‧感測器
50‧‧‧計時器
101‧‧‧接收電路
102‧‧‧發送電路
111‧‧‧天線線圈
112‧‧‧電容元件
113‧‧‧天線線圈
114‧‧‧電容元件
121‧‧‧二極體
122‧‧‧電容元件
123‧‧‧二極體
131‧‧‧調節器
132‧‧‧開關
141‧‧‧判定電路
142‧‧‧信號生成電路
143‧‧‧開關電路
150‧‧‧緩衝電路
151‧‧‧電晶體
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
156‧‧‧電晶體
157‧‧‧反相器
161‧‧‧反相器
171‧‧‧天線線圈
172‧‧‧電容元件
200‧‧‧半導體裝置
210‧‧‧記憶體電路
220‧‧‧參照用記憶體電路
230‧‧‧電路
240‧‧‧電路
250‧‧‧電流源電路
801‧‧‧電晶體
811‧‧‧絕緣層
812‧‧‧絕緣層
813‧‧‧絕緣層
814‧‧‧絕緣層
815‧‧‧絕緣層
816‧‧‧絕緣層
817‧‧‧絕緣層
818‧‧‧絕緣層
819‧‧‧絕緣層
820‧‧‧絕緣層
821‧‧‧金屬氧化物膜
822‧‧‧金屬氧化物膜
822n‧‧‧區域
823‧‧‧金屬氧化物膜
824‧‧‧金屬氧化物膜
830‧‧‧氧化物層
850‧‧‧導電層
851‧‧‧導電層
852‧‧‧導電層
853‧‧‧導電層
860‧‧‧半導體裝置
870‧‧‧單晶矽晶圓
871‧‧‧CMOS層
872‧‧‧電晶體層
873‧‧‧閘極電極
874‧‧‧電極
875‧‧‧電極
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧記錄介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5100‧‧‧電子裝置
5101‧‧‧顯示部
5102‧‧‧顯示部
5103‧‧‧方向盤
5200‧‧‧電子裝置
5201‧‧‧座位
5202‧‧‧顯示部
5203‧‧‧天線設置部
5300‧‧‧起搏器主體
5301a‧‧‧電池
5301b‧‧‧電池
5302‧‧‧導線
5303‧‧‧導線
5304‧‧‧天線
5305‧‧‧鎖骨下靜脈
5306‧‧‧上大靜脈
在圖式中: 圖1A、圖1B1、圖1B2及圖1C是示出供電系統的結構例的圖;圖2是示出受電部的結構例的圖;圖3是示出天線電路的結構例的圖;圖4A1、圖4A2、圖4B1和圖4B2是示出整流電路及充電電路的結構例的圖;圖5A至圖5C是示出控制電路的結構例的圖;圖6是流程圖;圖7A和圖7B是流程圖;圖8A和圖8B是示出供電系統的結構例的圖;圖9是示出受電部的結構例的圖;圖10A和圖10B是示出延遲電路及天線電路的結構例的圖;圖11是示出控制電路的結構例的圖;圖12A至圖12C是示出神經網路的結構例的圖;圖13是示出半導體裝置的結構例的圖;圖14是示出記憶體電路的結構例的圖;圖15是示出記憶單元的結構例的圖;圖16是示出電路的結構例的圖;圖17是時序圖;圖18A至圖18C是示出電晶體的結構例的圖;圖19是示出能帶結構的圖;圖20是示出半導體裝置的結構例的圖;圖21A至圖21F是示出電子裝置的結構例的圖;圖22A和圖22B是示出電子裝置的結構例的圖;圖23是示出電子裝置的結構例的圖。
下面,參照圖式對本發明的實施方式進行詳細說明。注意,本發明不侷限於以下實施方式中的說明,而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
在本說明書等中,金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor,也可以簡稱為OS)等。例如,在將金屬氧化物用於電晶體的通道形成區域的情況下,有時將該金屬氧化物稱為氧化物半導體。換言之,在金屬氧化物具有放大作用、整流作用及開關作用中的至少一個時,該金屬氧化物稱為金屬氧化物半導體(metal oxide semiconductor),簡稱為OS。
此外,在本說明書等中,有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外,也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。將在後面說明金屬氧化物的詳細內容。
另外,在本說明書等中,當明確地記載為“X與Y連接”時,在本說明書等中公開了如下情況:X與Y電連接的情況:X與Y在功能上連接的情況;以及X與Y直接連接的情況。因此,不侷限於圖式或文中所示的連接關係等規定的連接關係,圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。這裡,X和Y為物件(例如,裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X與Y直接連接的情況的例子,可以舉出:能夠電連接X與Y的元件(例如,開關、電晶體、電容器、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)不連接X與Y之間的情況;以及X與Y不藉由能夠電連接X與Y的元件連接的情況。
作為X與Y電連接的情況的一個例子,例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。開關具有控制開啟和關閉的功能。換言之,藉由使開關處於開啟狀態或關閉狀態來控制是否使電流流過。或者,開關具有選擇並切換電流路徑的功能。另外,X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子,例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如,邏輯電路(反相 器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意,例如,即使在X與Y之間夾有其他電路,當從X輸出的信號傳送到Y時,也可以說X與Y在功能上是連接著的。另外,X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外,當明確地記載為“X與Y電連接”時,在本說明書等中公開了如下情況:X與Y電連接的情況(換言之,以中間夾有其他元件或其他電路的方式連接X與Y的情況);X與Y在功能上連接的情況(換言之,以中間夾有其他電路的方式在功能上連接X與Y的情況);以及X與Y直接連接的情況(換言之,以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之,在本說明書等中,明確記載為“電連接”時與只明確記載為“連接”時的內容相同。
另外,即使在圖式中獨立的組件相互電連接,也有一個組件兼有多個組件的功能的情況。例如,在佈線的一部分還被用作電極時,一個導電膜兼有佈線和電極的兩個組件的功能。因此,本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
實施方式1
在本實施方式中,對根據本發明的一個實施方式的半導體裝置及供電系統進行說明。
〈供電系統的結構例〉
圖1A示出供電系統10的結構例。供電系統10包括供電部11及受電部12。供電系統10具有利用供電部11發送的無線信號進行受電部12的充電的功能。以下,將利用無線信號的供電也稱為無線供電或RF供電(Radio Frequency:射頻)。
另外,供電部11及受電部12可以由半導體裝置構成。因此,也可以將供電部11及受電部12稱為半導體裝置。
供電部11具有利用無線信號向受電部12供應電力的功能。明確而言,供電部11具有發送用於對受電部12進行充電的電磁波Wf的功能。作為供電部11,例如可以使用以非接觸的方式對受電部12進行無線供電的供電器或者對放置在供電板上的受電部12進行無線供電的供電器等。
受電部12具有利用供電部11發送的無線信號進行充電的功能。明確而言,受電部12包括電池,其具有藉由對電池供應利用從供電部11接收的電磁波Wf生成的電力來對電池進行充電的功能。作為受電部12,例如可以為可攜式資訊終端(行動電話、智慧手機、平板型資訊終端、筆記型電腦、電子書等)、數位相機、可攜式遊戲機、可攜式音樂播放機、電動工具、家電、醫療器械等電子裝置、車輛等。
供電部11與受電部12間的電磁波Wf的傳送方式可以根據規格等適當地設定。例如,作為傳送方式,可以使用電磁耦合方式、電磁感應方式或微波方式等。另外,供電部11發送的電磁波Wf的頻率沒有特別的限制。例如,可以使用如下頻率:300GHz以上且小於3THz的亞毫米波、30GHz以上且小於300GHz的毫米波、3GHz以上且小於30GHz的微波、300MHz以上且小於3GHz的超短波、30MHz以上且小於300MHz的極超短波、3MHz以上且小於30MHz的短波、300kHz以上且小於3MHz的中波、30kHz以上且小於300kHz的長波以及3kHz以上且小於30kHz的極長波。
如圖1A所示,供電部11可以對多個受電部12發送電磁波Wf。由此,可以同時對多個受電部12進行充電。
但是,多個受電部12的充電結束時間不一定都一致。因此,如圖1B1所示,存在充完電的受電部12(圖式中塗有陰影的受電部12)和沒充完電的受電部12混在的情況。並且,只要還有沒充完電的受電部12,供電部11就一直發送電磁波Wf。因此,已充完電的受電部12也繼續暴露在電磁波Wf中而變為過度充電狀態導致受電部12中產生過電流。這導致受電部12中的金屬部分等變熱而可能使受電部12中的構件(元件或電池等)劣化 甚至起火。電池在剩餘電量為滿格狀態時因溫度上升導致的劣化尤為明顯。因此,當受電部12在充完電的狀態下繼續接收電磁波Wf時,更容易發生因發熱引起的電池劣化。
在此,根據本發明的一個實施方式的受電部12具有如下功能:在電池充電結束時發送抵消供電部11發送的無線信號的信號的功能。明確而言,當受電部12的電池的剩餘電量為滿格或為規定的基準值以上時,如圖1B2所示,受電部12具有發送抵消供電部11發送的電磁波Wf的電磁波Wc的功能。由此,如圖1C所示地形成抵消由供電部11發送的電磁波Wf構成的磁界Hf的磁界Hc,從而可以抑制受電部12的過電流。由此,可以防止受電部12的劣化或起火,從而可以提高受電部12的可靠性。
電磁波Wc可以採用任一頻率的電磁波,只要能夠抵消電磁波Wf即可。例如,作為電磁波Wc,可以使用對供電部11發送的頻率與電磁波Wf同步的電磁波。明確而言,可以將電磁波Wc的頻率設定為電磁波Wf的頻率的整數倍。
再者,根據本發明的一個實施方式的受電部12具有利用充完電的電池中儲存的電力生成電磁波Wc的功能。由此,可以使電池的剩餘電量維持在小於100%(例如95%左右)的狀態,由此可以抑制因溫度變化引起的電池的劣化。
另外,在本說明書等中“抵消電磁波Wf”不單指完全抵消受電部12所接收的電磁波Wf的方式還包括削弱受電部12所接收的電磁波Wf的方式。也就是說,本發明的一個實施方式除了包括利用電磁波Wc使受電部12不接收電磁波Wf的方式之外還包括利用電磁波Wc削弱受電部12接收的電磁波Wf的方式。
〈受電部的結構例〉
圖2示出具有上述功能的受電部12的具體結構例。圖2所示的受電部12包括收發電路20、電池30、感測器40及計時器50。
收發電路20具有接收電磁波Wf對電池30供給電力的功能以及利用電 池30的電力生成電磁波Wc的功能。收發電路20包括天線電路21、整流電路22、充電電路23及控制電路24。
天線電路21具有接收供電部11發送的電磁波Wf並將其轉換為交流信號再將該交流信號供應給整流電路22及控制電路24的功能。另外,天線電路21還具有將由控制電路24供給的交流信號轉換為電磁波Wc並將該電磁波Wc發送至受電部12的外部的功能。
可以利用天線進行電磁波Wf的接收及電磁波Wc的發送。天線的形狀可以根據傳送方式決定。例如,在採用電磁耦合方式或電磁感應方式(例如,13.56MHz頻帶)時,為了利用根據電場密度變化的電磁感應,作為天線較佳為使用環形的導電膜(例如,環狀天線)或螺旋形導電膜(例如,螺旋天線)等。另外,在使用微波方式(例如,UHF頻帶(860至960MHz頻帶)、2.45GHz頻帶)的情況下,可以考慮電磁波的波長適當地設定用作天線的導電膜的長度或形狀。例如,作為天線,可以使用線狀的導電膜(例如,偶極天線)或平坦形狀的導電膜(例如,貼片天線)等。注意,用作天線的導電膜的形狀不侷限於此。例如,考慮到電磁波的波長,可以採用曲線狀或蛇行形狀或者組合了上述形狀的形狀等。另外,還可以使用組合了多個形狀的相容多個頻帶的電磁波的天線。
圖3示出天線電路21的結構例。天線電路21包括接收電路101及發送電路102。接收電路101具有將電磁波Wf轉換為交流信號並將該交流信號供應給整流電路22及控制電路24的功能。另外,發送電路102具有將由控制電路24供給的交流信號轉換為電磁波Wc並將該電磁波Wc發送至外部的功能。
接收電路101包括天線線圈111和電容元件112。電容元件112具有諧振電容的功能。藉由作為電容元件112使用可變電容,可以藉由控制電容值控制所接收的電磁波的頻率。另外,發送電路102包括天線線圈113和電容元件114。電容元件114具有諧振電容的功能。由發送電路102生成的電磁波Wc的頻率可以利用從控制電路24輸入的交流信號的頻率進行控制。作為接收電路101及發送電路102,較佳為使用諧振電路。
雖然圖3中接收電路101和發送電路102分開地設置,但是這些電路也可以彼此共用。例如,可以省略圖3中的發送電路102使接收電路101還具有發送電路102的功能。
整流電路22具有對由天線電路21供應的交流信號進行整流並將其轉換為直流信號的功能。圖4A1示出整流電路22的結構例。整流電路22包括二極體121、電容元件122及二極體123。電容元件122具有平滑電容器(smoothing capacitor)的功能。由整流電路22生成的直流信號被供給至充電電路23。
另外,二極體121及二極體123可以藉由對電晶體進行二極體連接來構成。圖4A2示出作為二極體121及二極體123使用電晶體時的結構例。
在此,為了防止電流的逆流,較佳為作為二極體121及二極體123所使用的電晶體的關態電流極低。作為這樣的電晶體,OS電晶體非常合適。在源極汲極間電壓為10V、室溫(25℃左右)狀態下的以通道寬度標準化的OS電晶體的關態電流為10×10-21A/μm(10zA/μm)以下。由此,可以有效地防止電流逆流。將在實施方式5中對OS電晶體進行詳細說明。
充電電路23具有控制由整流電路22供給的直流信號的電壓位準並將其供應至電池30的功能。由此,電池30被施加預定的電壓而可以進行充電。
圖4B1示出充電電路23的結構例。充電電路23包括調節器131及開關132。調節器131具有控制從整流電路22輸入的電壓的功能。經調節器131轉換的電壓藉由開關132被供給到電池30。
開關132具有控制是否對電池30供應電力的功能。在對電池30進行充電的期間,開關132為導通狀態。在不進行電池30的充電的期間,開關132為關閉狀態。
另外,如圖4B2所示,作為開關132也可以使用電晶體。在該情況下,可以藉由控制電晶體的閘極電壓來控制開關132的導通狀態。另外,在作 為開關132使用電晶體的情況下,電晶體可以具有背閘極。
另外,為了防止電池30的電力洩漏,較佳為用作開關132的電晶體的關態電流小。所以,作為開關132較佳為使用OS電晶體。
電池30具有對受電部12中的其他的電路供給電力的功能。另外,對電池30的種類沒有特殊限定。作為電池30,例如可以使用:鋰離子電池、鉛蓄電池、鋰離子聚合物二次電池、鎳氫蓄電池、鎳鎘蓄電池、鎳鐵蓄電池、鎳鋅蓄電池、氧化銀鋅蓄電池等的二次電池;氧化還原液流電池、鋅氯電池、鋅溴電池等的液循環型二次電池、鋁空氣電池、空氣鋅電池、空氣鐵電池等的機械充電型二次電池;以及鈉硫電池、鋰硫化鐵電池等的高溫工作型二次電池等。
控制電路24具有控制電磁波Wc的生成的功能。明確而言,控制電路24具有根據從外部輸入的有關過度充電的資訊(以下,也稱為過度充電資訊)判斷是否生成電磁波Wc的功能以及當判斷需要生成電磁波Wc的情況下向天線電路21供給交流信號的功能。圖2作為一個例子示出由感測器40及計時器50向控制電路24輸入過度充電資訊的結構例。
感測器40具有測量受電部12的溫度的功能。另外,對測量溫度的地方沒有特殊限定。例如,在受電部12為電子裝置的情況下,感測器40可以測量電子裝置的外殼的溫度或者電子裝置內部的任意部分的溫度。另外,感測器40也可以測量電池30的表面溫度。利用感測器40測量的溫度被轉換為信號並被輸入至控制電路24。
計時器50具有測量無線供電的時間的功能。例如,計時器50可以測量如下時間:受電部12連續接收電磁波Wf的總時間;在電池30充完電後,受電部12連續接收電磁波Wf的時間;等等。由計時器50測量的時間被轉換為信號並被輸入至控制電路24。
由感測器40獲得的溫度資訊及由計時器50獲得的無線供電的時間資訊作為過度充電資訊被供應至控制電路24。控制電路24具有根據該過度充電資訊選擇是否生成電磁波Wc的功能。例如,在受電部12的溫度為規定 值以上或者受電部12連續接收的電磁波Wf的總時間超過規定值時,控制電路24可以生成電磁波Wc來停止無線供電。
另外,這裡示出設置有感測器40及計時器50的結構例,但是也可以省略感測器40和計時器50中的一方。另外,可以設置其他的測量過度充電資訊(供電部11與受電部12的距離、磁感應強度、電池的剩餘電量等)的電路來代替感測器40和計時器50中的一者或兩者。
接著,圖5A示出控制電路24的結構例。控制電路24包括判定電路141、信號生成電路142及開關電路143。從感測器40及計時器50等輸出的過度充電資訊被輸入判定電路141。
判定電路141具有根據過度充電資訊判斷是否生成電磁波Wc的功能。例如,在受電部12的溫度為基準值以上或者受電部12連續接收電磁波Wf的總時間為基準值以上時,判定電路141判定生成電磁波Wc。並且,在判定需要生成電磁波Wc時,判定電路141具有對信號生成電路142提供指示生成電磁波Wc的信號的功能。
另外,判定電路141具有將對應判定結果的控制信號輸出至開關電路143的功能。明確而言,當判定電路141判定需要生成電磁波Wc時,判定電路141具有將開關電路143控制為導通狀態以使電池30對信號生成電路142供應電力的功能。由此,信號生成電路142可以利用電池30的電力生成電磁波Wc。
信號生成電路142具有根據判定電路141的判定結果生成用於生成電磁波Wc的信號的功能。明確而言,當判定電路141判定需要生成電磁波Wc時,信號生成電路142具有利用由天線電路21供給的交流信號以及由電池30供給的電力生成交流信號的功能。當判定電路141判定不需要生成電磁波Wc時,電池30不對信號生成電路142供應電力,信號生成電路142不生成交流信號。
圖5B示出信號生成電路142的結構例。信號生成電路142包括緩衝電路150。緩衝電路150具有根據由判定電路141輸入的信號控制從天線電路 21輸入的交流信號的輸出的功能。明確而言,天線電路21從供電部11接收的根據電磁波Wf生成的交流信號被輸入至緩衝電路150。另外,判定電路141向緩衝電路150輸入對應於是否需要生成電磁波Wc的信號。當判定電路141判定需要生成電磁波Wc時,緩衝電路150對天線電路21輸出交流信號。由此,與電磁波Wf的頻率同步的交流信號被供給至天線電路21。天線電路21將由信號生成電路142供給的交流信號轉換為電磁波Wc發送至外部。
圖5C示出緩衝電路150的具體結構例。緩衝電路150包括電晶體151至電晶體156以及反相器157。電晶體151至電晶體154構成第一反相器,電晶體155和電晶體156構成第二反相器。第一反相器可以根據輸入到電晶體153和電晶體154中的信號控制工作狀態。
電晶體151、電晶體152的閘極被輸入從天線電路21輸出的交流信號。電晶體151、電晶體152的源極和汲極中的一方與電晶體155、電晶體156的閘極連接。電晶體155、電晶體156的源極和汲極中的一方與天線電路21連接。
判定電路141向電晶體153的閘極輸入對應於是否需要生成電磁波Wc的信號。從判定電路141輸入的信號經反相器157被反轉的信號被輸入電晶體154的閘極。電晶體153、電晶體155被供應高電源電位VDD,電晶體154、電晶體156被供應低電源電位VSS。高電源電位VDD或低電源電位VSS可以從電池30藉由開關電路143供應至緩衝電路150。
當生成電磁波Wc時,電晶體153、電晶體154根據判定電路141供給的信號變為導通狀態。由此,與電磁波Wf的頻率同步的交流信號從電晶體155、電晶體156的源極和汲極中的一方供給至天線電路21。不生成電磁波Wc時,電晶體153、電晶體154根據判定電路141供給的信號變為關閉狀態。由此,緩衝電路150停止生成交流信號。
如上所述,根據本發明的一個實施方式的受電部12可以根據充電狀況發送電磁波Wc來控制向受電部12的供電。另外,如圖2所示,供電部11可以具有向受電部12輸出要求如下資訊的信號Sr:電池30的充電是否完 了的資訊;電池30的剩餘電量資訊;充電時間資訊;等等。當供電部11輸出信號Sr時,受電部12將對應於所要求的資訊的信號Sq輸出至供電部11。由此,供電部11可以確認受電部12的充電狀況並選擇是否發送電磁波Wf。
〈供電系統的工作例〉
接著,參照圖6對供電系統10的工作例進行說明。圖6示出供電系統10的工作例的流程圖。這裡,對利用供電部11發送的電磁波Wf對多個受電部12進行充電的情況進行說明。另外,這裡對如下情況進行說明:作為過度充電資訊使用受電部12的溫度,根據受電部12的溫度判斷是否生成電磁波Wc。
首先,當受電部12被配置在能夠進行無線充電的位置時供電部11對受電部12發送電磁波Wf(步驟S1)。然後,電磁波Wf藉由天線電路21、整流電路22及充電電路23被供應至電池30開始進行電池30的充電(步驟S2)。
在電池30充完電時(步驟S3→YES)確認其他的所有受電部12是否也充完電了(步驟S4)。該確認可以藉由如下方法進行:供電部11對所有的受電部12發送信號Sr並從各受電部12接收信號Sq(參照圖2)。當所有的受電部12都充完電時(步驟S4→YES),供電部11停止發送電磁波Wf(步驟S5)。
注意,可以自由地設定電池30充完電了的基準。例如,可以以電池的剩餘電量是否達到預定值(例如100%)來作為基準。另外,可以藉由使供電部11以預定頻率發送信號Sr來監視受電部12的充電狀況。
當還有沒充完電的受電部12時(步驟S4→NO)繼續發送電磁波Wf,並利用感測器40測量充完電的受電部12的溫度。當受電部12的溫度為基準值以上時(步驟S6→YES),利用電池30的放電對控制電路24供應電力(步驟S7)來生成電磁波Wc(步驟S8)。由此,電磁波Wf被抵消而停止對受電部12充電,由此可以防止過度充電。另外,由於電池30進行了放電而使剩餘電量不足100%,由此可以抑制電池30劣化。
當電池30的剩餘電量維持在基準值以上時(步驟S9→NO)重複步驟S6至步驟S8的工作。當受電部12的溫度低於基準值時,可以判斷受電部12受熱的影響不大也可以不生成電磁波Wc(步驟S6→NO)。
當因生成電磁波Wc而使電池30的剩餘電量低於基準值時(步驟S9→YES),重新開始對電池30進行充電(步驟S2)。步驟S3之後的工作一直進行,直到所有的受電部12都充完電。
藉由上述工作,可以在抑制過度充電的同時對所有受電部12進行充電。注意,步驟S6中的溫度的基準值以及步驟S9中的電池30剩餘電量的基準值可以根據電池30的特性等自由設定。例如,當電池30的最高允許溫度為T℃時,可以將溫度的基準值設定為(T-20)℃以上且T℃以下、(T-15)℃以上且T℃以下、(T-10)℃以上且T℃以下或者(T-5)℃以上且T℃以下等溫度。另外,作為電池30剩餘電量的基準值可以設定為95%、90%、85%、80%等的剩餘電量。
[追加工作1]
供電系統10的工作不侷限於圖6所示的工作,也可以適當地追加其他的工作。例如,在圖6中只對充完電的受電部12進行溫度測量(步驟S6),但是為了抑制發熱,即便是正在進行充電的受電部12,只要其溫度變為基準值以上就可以停止對其進行充電。圖7A示出對應受電部12的溫度暫時停止充電的工作例。
當檢測出受電部12的溫度為基準值以上時(步驟S21),不管電池30是否充完電都停止充電(步驟S22)。維持充電停止狀態,直到受電部12的溫度降低至低於基準值時(步驟S23→YES)重新開始進行電池30的充電(步驟S24)。藉由該工作可以抑制充電中的發熱。
[追加工作2]
在圖6和圖7A中,對根據受電部12的溫度決定是否停止充電的工作進行了說明,但是也可以根據其他的過度充電資訊決定是否停止充電。圖7B示出根據電磁波Wf的接收時間決定是否暫時停止充電的工作例。
首先,當檢測出受電部12連續接收電磁波的期間超過基準值時(步驟S31),不管電池30是否充完電都停止充電(步驟S32)。然後,當停止充電狀態過了一定期間後(步驟S33→YES),重新開始對電池30進行充電(步驟S34)。藉由該工作可以防止受電部12發熱。
注意,步驟S22及步驟S32中的停止充電的方法不侷限於此。例如,可以藉由生成電磁波Wc或者藉由使圖4B1及圖4B2中的開關132變為關閉狀態等方法來停止充電。
圖7A及圖7B所示的工作可以作為插加工作適當地追加至圖6所示的工作中。
如上所述,在本發明的一個實施方式中,當電池30的剩餘電量為預定值以上時,藉由抵消供電部11生成的電磁波可以防止受電部12劣化或起火。另外,藉由利用電池30的電力抵消電磁波,可以使電池30的剩餘電量維持在預定的基準值以上且低於100%的狀態,由此可以防止電池的劣化。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式2
在本實施方式中對上述實施方式說明的供電系統的變形例進行說明。
圖8A示出供電系統10的其他結構例。圖8A所示的供電系統10與圖1A至圖1C所示的供電系統10的不同之處在於圖8A所示的受電部12具有發送電磁波We的功能。至於其他的結構可以參考實施方式1的說明。
如圖8A所示,充完電的受電部12(圖式中塗有陰影的受電部12)具有利用電磁波Wf對沒有充完電的其他的受電部12發送電磁波We的功能。在此,電磁波We能夠增強沒有充完電的受電部12所接收的電磁波Wf。如圖8B所示,由電磁波Wf形成的磁界Hf因由電磁波We形成的磁界He增強, 而使沒有充完電的受電部12所接收的電磁波Wf增強。由此,可以提高沒有充完電的受電部12的充電效率,從而可以提高充電速度。
電磁波We只要是能夠增強電磁波Wf的電磁波即可。例如,作為電磁波We可以使用頻率及相位與電磁波Wf同步的電磁波。注意,電磁波Wf與電磁波We的相位不需要完全一致,只要調整為能夠促進沒有充完電的受電部12的充電的程度即可。
另外,受電部12除了能夠生成電磁波We還具有發送實施方式1說明的電磁波Wf的功能。
圖9示出具有發送電磁波We的功能的受電部12的具體結構例。圖9所示的受電部12與圖2所示的受電部12的不同之處在於圖9所示的受電部12包括開關電路25、延遲電路26及天線電路27。至於其他的結構可以參照圖2的說明。
開關電路25具有控制天線電路21向延遲電路26供應交流信號的功能。當生成電磁波We時,開關電路25變為導通狀態,天線電路21向延遲電路26供應交流信號。
可以自由地設定天線電路21向延遲電路26供應交流信號的條件。例如,可以以電池30充完電為條件。
延遲電路26具有延遲從天線電路21藉由開關電路25供應的交流信號的功能。由此,根據電磁波Wf生成的交流信號的相位偏移並被供應至天線電路27。如此,可以利用延遲電路26控制供應給天線電路27的交流信號的相位。
圖10A示出延遲電路26的結構例。延遲電路26包括多個反相器161。藉由將多個反相器161串聯連接,可以延遲整流電路22輸出的信號使相位偏移。注意,對串聯連接的反相器161的個數沒有限定,可以根據所希望的相移量適當地選擇反相器161的個數。另外,可以在反相器161之間適當地設置電阻元件或電容元件。
延遲電路26也可以使用電池30的電力。此時,在生成電磁波We的期間,電池30的電力被供應至延遲電路26。
天線電路27具有將延遲電路26生成的信號轉換為電磁波We並將該電磁波We輸出至外部的功能。圖10B示出天線電路27的結構例。天線電路27包括天線線圈171及電容元件172。電容元件172具有作為諧振電容的功能。作為天線電路27,較佳為使用諧振電路。
注意,雖然這是示出分別設置天線電路27與天線電路21的結構,但是當天線電路21具有天線電路27的功能時也可以省略天線電路27。
如上所述,藉由使充完電的受電部12向沒充完電的受電部12發送電磁波We,可以提高沒充完電的受電部12的充電效率,由此可以提高充電速度。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3
在本實施方式中,對將人工知能(AI:Artificial Intelligence)用於上述實施方式中說明的供電系統的結構例進行說明。
人工智慧是指模擬人的智慧的電腦的總稱。在本說明書等中,人工知能包括人工神經網路(ANN:Artificial Neural Network)。人工神經網路是指模擬由神經元和突觸構成神經網的電路。在本說明書等中,“神經網路”尤其是指人工神經網路。
〈控制電路的結構例〉
圖11示出控制電路24的結構例。圖11所示的控制電路24與圖5A所示的控制電路24的不同之處在於圖11所示的控制電路24的判定電路141具有神經網路NN。至於其他的結構可以參照圖5A的說明。
神經網路NN包括輸入層IL、輸出層OL及隱藏層(中間層)HL。輸入層IL被輸入對應於由感測器40及計時器50等獲得的過度充電資訊的資料。
輸出層OL、輸入層IL、隱藏層HL都包括一個或多個單元(神經元電路),各單元的輸出乘以權重(連接強度)被供應給不同層中的單元。注意,可以任意設定各層的單元數。另外,神經網路NN也可以是具有多個隱藏層HL的網路(DNN:深度神經網路)。有時也將深度神經網路學習稱為深層學習。
神經網路NN藉由學習獲得根據過度充電資訊(例如,利用感測器40測量的溫度、利用計時器50測量的時間等)選擇是否生成電磁波Wc的功能。當神經網路NN的輸入層被輸入對應於過度充電資訊的資料時,各層進行運算處理。各層的運算處理例如藉由進行從前一層的單元輸出的資料與權係數的積和運算而進行。注意,層間連接可以是所有單元彼此連接的完全連接也可以是部分單元彼此連接的部分連接。並且,對應於是否生成電磁波Wc的判定結果的資料從輸出層OL輸出。
如此,藉由使判定電路141包括神經網路NN,可以根據關於過度充電的各種資訊適當地判斷是否生成電磁波Wc。由此,可以提高控制電路24的通用性。
〈神經網路的結構實例〉
接著,說明神經網路NN的更具體的結構實例。圖12A至圖12C示出神經網路的結構實例。神經網路由神經元電路NC與設置在神經元電路之間的突觸電路SC構成。
圖12A示出神經元電路NC和突觸電路SC的結構實例。向突觸電路SC輸入輸入資料x1至xL(L為自然數)。此外,突觸電路SC具有儲存權係數wk(k為1以上且L以下的整數)的功能。權係數wk對應於神經元電路NC間的鍵合強度。
當向突觸電路SC輸入輸入資料x1至xL時,神經元電路NC被供應如下值:對輸入到突觸電路SC的輸入資料xk與儲存在突觸電路SC中的權係數 wk之積(xkwk)在k=1至L的條件(x1w1+x2w2+...+xLwL)下進行加法而得到的值,亦即,藉由使用xk和wk的積和運算得到的值。在該值超過神經元電路NC的臨界值θ的情況下,神經元電路NC輸出高位準信號y。將該現象稱為神經元電路NC的發火。
圖12B示出使用上述神經元電路NC和突觸電路SC的分層神經網路的模型。神經網路包括輸入層IL、隱藏層HL、輸出層OL。輸入層IL包括輸入神經元電路IN。隱藏層HL包括隱藏突觸電路HS及隱藏神經元電路HN。輸出層OL包括輸出突觸電路OS及輸出神經元電路ON。另外,將輸入神經元電路IN、隱藏神經元電路HN、輸出神經元電路ON的臨界值θ分別記載為θI、θH、θO
向輸入層IL供應對應於過充電資訊的資料x1至xi(i為自然數),輸入層IL的輸出被供應到隱藏層HL。向隱藏神經元電路HN供應藉由使用輸入層IL的輸出資料和保持在隱藏突觸電路HS中的權係數w的積和運算得到的值。向輸出神經元電路ON供應根據使用隱藏神經元電路HN的輸出和保持在輸出突觸電路OS中的權係數w的積和運算得到的值。並且,從輸出神經元電路ON輸出對應於是否生成電磁波Wc的資料y。
如此,圖12B所示的神經網路具有根據過充電資訊判斷是否需要生成電磁波Wc的功能。
此外,可以將梯度下降法等用於神經網路的學習,可以將反向傳播演算法用於梯度的算出。圖12C示出利用反向傳播演算法進行監督學習的神經網路的模型。
反向傳播演算法是以神經網路的輸出資料與監督資料之間的誤差變小的方式改變突觸電路的權係數的方法之一。明確而言,根據基於輸出資料(資料y)和監督資料(資料t)決定的誤差δO而改變隱藏突觸電路HS的權係數w。此外,根據隱藏突觸電路HS的權係數w的變化量而改變上一級的突觸電路SC的權係數w。如此,藉由基於監督資料依次改變突觸電路SC的權係數,能夠進行神經網路NN的學習。
注意,在圖12B、圖12C中,隱藏層HL是一個,但是隱藏層HL也可以為兩個以上。因此,可以進行深度學習。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式4
在本實施方式中,說明能夠用於在上述實施方式中說明的神經網路的半導體裝置的結構實例。
當神經網路由硬體構成時,神經網路的積和運算可以使用積和運算元件進行。在本實施方式中,對能夠用作在神經網路NN的積和運算元件的半導體裝置的結構實例進行說明。
〈半導體裝置的結構實例〉
圖13示出半導體裝置200的結構實例。圖13所示的半導體裝置200包括記憶體電路210(MEM)、參考用記憶體電路220(RMEM)、電路230及電路240。半導體裝置200還可以包括電流源電路250(CREF)。
記憶體電路210(MEM)包括記憶單元MC[p,q]及記憶單元MC[p+1,q]等記憶單元MC。各記憶單元MC包括具有將被輸入的電位轉換為電流的功能的元件。作為具有上述功能的元件,例如可以使用電晶體等主動元件。圖13例示出各記憶單元MC包括電晶體Tr11的情況。
對記憶單元MC從佈線WD[q]等佈線WD輸入第一類比電位。第一類比電位對應於第一類比資料。記憶單元MC具有生成對應於第一類比電位的第一類比電流的功能。明確而言,可以將在對電晶體Tr11的閘極供應第一類比電位時得到的電晶體Tr11的汲極電流用作第一類比電流。以下,將流過記憶單元MC[p,q]的電流稱為I[p,q],將流過記憶單元MC[p+1,q]的電流稱為I[p+1,q]。
在電晶體Tr11在飽和區域中工作的情況下,汲極電流不依賴於源極與汲極之間的電壓,而被閘極電壓與臨界電壓的差分控制。因此,較佳為使 電晶體Tr11在飽和區域中工作。為了使電晶體Tr11在飽和區域中工作,適當地將閘極電壓及源極與汲極之間的電壓設定為能夠使電晶體Tr11在飽和區域中工作的電壓範圍。
明確而言,在圖13所示的半導體裝置200中,對記憶單元MC[p,q]從佈線WD[q]輸入第一類比電位Vx[p,q]或對應於第一類比電位Vx[p,q]的電位。記憶單元MC[p,q]具有生成對應於第一類比電位Vx[p,q]的第一類比電流的功能。此時記憶單元MC[p,q]的電流I[p,q]相當於第一類比電流。
明確而言,在圖13所示的半導體裝置200中,對記憶單元MC[p+1,q]從佈線WD[q]輸入第一類比電位Vx[p+1,q]或對應於第一類比電位Vx[p+1,q]的電位。記憶單元MC[p+1,q]具有生成對應於第一類比電位Vx[p+1,q]的第一類比電流的功能。此時記憶單元MC[p+1,q]的電流I[p+1,q]相當於第一類比電流。
記憶單元MC具有保持第一類比電位的功能。換言之,記憶單元MC具有保持對應於第一類比電位的第一類比電流的功能。
對記憶單元MC從佈線RW[p]及佈線RW[p+1]等佈線RW輸入第二類比電位。第二類比電位對應於第二類比資料。記憶單元MC具有對已保持的第一類比電位加上第二類比電位或對應於第二類比電位的電位的功能及保持藉由該加法得到的第三類比電位的功能。記憶單元MC還具有生成對應於第三類比電位的第二類比電流的功能。換言之,記憶單元MC具有保持對應於第三類比電位的第二類比電流的功能。
明確而言,在圖13所示的半導體裝置200中,對記憶單元MC[p,q]從佈線RW[p]輸入第二類比電位Vw[p,q]。記憶單元MC[p,q]具有保持對應於第一類比電位Vx[p,q]及第二類比電位Vw[p,q]的第三類比電位的功能。另外,記憶單元MC[p,q]具有生成對應於第三類比電位的第二類比電流的功能。此時記憶單元MC[p,q]的電流I[p,q]相當於第二類比電流。
另外,在圖13所示的半導體裝置200中,對記憶單元MC[p+1,q]從佈 線RW[p+1]輸入第二類比電位Vw[p+1,q]。記憶單元MC[p+1,q]具有保持對應於第一類比電位Vx[p+1,q]及第二類比電位Vw[p+1,q]的第三類比電位的功能。另外,記憶單元MC[p+1,q]具有生成對應於第三類比電位的第二類比電流的功能。此時記憶單元MC[p+1,q]的電流I[p+1,q]相當於第二類比電流。
電流I[p,q]藉由記憶單元MC[p,q]流過佈線BL[q]與佈線VR[q]之間。電流I[p+1,q]藉由記憶單元MC[p+1,q]流過佈線BL[q]與佈線VR[q]之間。因此,相當於電流I[p,q]與電流I[p+1,q]之和的電流I[q]藉由記憶單元MC[p,q]及記憶單元MC[p+1,q]流過佈線BL[q]與佈線VR[q]之間。
參考用記憶體電路220(RMEM)包括記憶單元MCR[p]及記憶單元MCR[p+1]等記憶單元MCR。對記憶單元MCR從佈線WDREF輸入第一參考電位VPR。記憶單元MCR具有生成對應於第一參考電位VPR的第一參考電流的功能。以下,將流過記憶單元MCR[p]的電流稱為IREF[p],將流過記憶單元MCR[p+1]的電流稱為IREF[p+1]。
明確而言,在圖13所示的半導體裝置200中,對記憶單元MCR[p]從佈線WDREF輸入第一參考電位VPR。記憶單元MCR[p]具有生成對應於第一參考電位VPR的第一參考電流的功能。此時記憶單元MCR[p]的電流IREF[p]相當於第一參考電流。
另外,在圖13所示的半導體裝置200中,對記憶單元MCR[p+1]從佈線WDREF輸入第一參考電位VPR。記憶單元MCR[p+1]具有生成對應於第一參考電位VPR的第一參考電流的功能。此時記憶單元MCR[p+1]的電流IREF[p+1]相當於第一參考電流。
記憶單元MCR具有保持第一參考電位VPR的功能。換言之,記憶單元MCR具有保持對應於第一參考電位VPR的第一參考電流的功能。
對記憶單元MCR從佈線RW[p]及佈線RW[p+1]等佈線RW輸入第二類比電位。記憶單元MCR具有對已保持的第一參考電位VPR加上第二類比電位或對應於第二類比電位的電位的功能及保持藉由該加法得到的第二參考電 位的功能。記憶單元MCR還具有生成對應於第二參考電位的第二參考電流的功能。換言之,記憶單元MCR具有保持對應於第二參考電位的第二參考電流的功能。
明確而言,在圖13所示的半導體裝置200中,對記憶單元MCR[p]從佈線RW[p]輸入第二類比電位Vw[p,q]。記憶單元MCR[p]具有保持對應於第一參考電位VPR及第二類比電位Vw[p,q]的第二參考電位的功能。另外,記憶單元MCR[p]具有生成對應於第二參考電位的第二參考電流的功能。此時記憶單元MCR[p]的電流IREF[p]相當於第二參考電流。
另外,在圖13所示的半導體裝置200中,對記憶單元MCR[p+1]從佈線RW[p+1]輸入第二類比電位Vw[p+1,q]。記憶單元MCR[p+1]具有保持對應於第一參考電位VPR及第二類比電位Vw[p+1,q]的第二參考電位的功能。另外,記憶單元MCR[p+1]具有生成對應於第二參考電位的第二參考電流的功能。此時記憶單元MCR[p+1]的電流IREF[p+1]相當於第二參考電流。
電流IREF[p]藉由記憶單元MCR[p]流過佈線BLREF與佈線VRREF之間。電流IREF[p+1]藉由記憶單元MCR[p+1]流過佈線BLREF與佈線VRREF之間。因此,相當於電流IREF[p]與電流IREF[p+1]之和的電流IREF藉由記憶單元MCR[p]及記憶單元MCR[p+1]流過佈線BLREF與佈線VRREF之間。
電流源電路250具有將與流過佈線BLREF的電流IREF相同的值的電流或者對應於電流IREF的電流供應到佈線BL的功能。當設定後述的偏移電流時,在藉由記憶單元MC[p,q]及記憶單元MC[p+1,q]流過佈線BL[q]與佈線VR[q]之間的電流I[q]不同於藉由記憶單元MCR[p]及記憶單元MCR[p+1]流過佈線BLREF與佈線VRREF之間的電流IREF的情況下,差分電流流過電路230或電路240。電路230具有電流拉出電路(current source circuit)的功能,電路240具有電流灌入電路(current sink circuit)的功能。
明確而言,電路230具有在電流I[q]大於電流IREF的情況下生成相當於電流I[q]與電流IREF的差分的電流△I[q]的功能。另外,電路230具有將所生成的電流△I[q]供應到佈線BL[q]的功能。換言之,電路230具有保 持電流△I[q]的功能。
明確而言,電路240具有在電流I[q]小於電流IREF的情況下生成相當於電流I[q]與電流IREF的差分的電流△I[q]的功能。另外,電路240具有將所生成的電流△I[q]從佈線BL[q]灌入的功能。換言之,電路240具有保持電流△I[q]的功能。
接著,對圖13所示的半導體裝置200的工作實例進行說明。
首先,將對應於第一類比電位的電位儲存於記憶單元MC[p,q]。明確而言,從第一參考電位VPR減去第一類比電位Vx[p,q]而得到的電位VPR-Vx[p,q]藉由佈線WD[q]被輸入到記憶單元MC[p,q]。記憶單元MC[p,q]保持電位VPR-Vx[p,q]。記憶單元MC[p,q]生成對應於電位VPR-Vx[p,q]的電流I[p,q]。例如,將第一參考電位VPR設定為高於接地電位的電位。明確而言,第一參考電位VPR較佳為高於接地電位且等於或低於供應到電流源電路250的高位準電位VDD。
另外,將第一參考電位VPR儲存於記憶單元MCR[p]。明確而言,第一參考電位VPR藉由佈線WDREF被輸入到記憶單元MCR[p]。記憶單元MCR[p]保持第一參考電位VPR。記憶單元MCR[p]生成對應於第一參考電位VPR的電流IREF[p]。
另外,將對應於第一類比電位的電位儲存於記憶單元MC[p+1,q]。明確而言,從第一參考電位VPR減去第一類比電位Vx[p+1,q]而得到的電位VPR-Vx[p+1,q]藉由佈線WD[q]被輸入到記憶單元MC[p+1,q]。記憶單元MC[p+1,q]保持電位VPR-Vx[p+1,q]。記憶單元MC[p+1,q]生成對應於電位VPR-Vx[p+1,q]的電流I[p+1,q]。
另外,將第一參考電位VPR儲存於記憶單元MCR[p+1]。明確而言,第一參考電位VPR藉由佈線WDREF被輸入到記憶單元MCR[p+1]。記憶單元MCR[p+1]保持第一參考電位VPR。記憶單元MCR[p+1]生成對應於第一參考電位VPR的電流IREF[p+1]。
在上述工作中,將佈線RW[p]及佈線RW[p+1]設定為參考電位。例如,作為參考電位可以使用接地電位或低於接地電位的低位準電位VSS等。或者,當作為參考電位使用電位VSS與電位VDD之間的電位,無論第二類比電位Vw是正值還是負值,都可以使佈線RW的電位高於接地電位,所以容易生成信號,而可以對正值的類比資料和負值的類比資料進行乘法,所以是較佳的。
藉由上述工作,在與佈線BL[q]連接的各記憶單元MC中生成的電流的總電流流過佈線BL[q]。明確而言,在圖13中,在記憶單元MC[p,q]中生成的電流I[p,q]與在記憶單元MC[p+1,q]中生成的電流I[p+1,q]的總電流I[q]流過佈線BL[q]。另外,藉由上述工作,在與佈線BLREF連接的各記憶單元MCR中生成的電流的總電流流過佈線BLREF。明確而言,在圖13中,在記憶單元MCR[p]中生成的電流IREF[p]與在記憶單元MCR[p+1]中生成的電流IREF[p+1]的總電流IREF流過佈線BLREF。
接著,在將佈線RW[p]及佈線RW[p+1]的電位保持為參考電位的狀態下,在電路230或電路240中保持藉由第一類比電位的輸入獲得的電流I[q]和藉由第一參考電位的輸入獲得的電流IREF之差分的偏移電流Ioffset[q]。
明確而言,在電流I[q]大於電流IREF的情況下,電路230將電流Ioffset[q]供應到佈線BL[q]。換言之,流過電路230的電流ICM[q]相當於電流Ioffset[q]。該電流ICM[q]保持在電路230中。另外,在電流I[q]小於電流IREF的情況下,電路240將電流Ioffset[q]從佈線BL[q]灌入。換言之,流過電路240的電流ICP[q]相當於電流Ioffset[q]。該電流ICP[q]保持在電路240中。
接著,以對已保持在記憶單元MC[p,q]中的第一類比電位或對應於第一類比電位的電位加上第二類比電位或者對應於第二類比電位的電位的方式將第二類比電位或者對應於第二類比電位的電位儲存於記憶單元MC[p,q]。明確而言,藉由將佈線RW[p]的電位設定為對參考電位加上Vw[p]的電位,來將第二類比電位Vw[p]藉由佈線RW[p]輸入記憶單元MC[p,q]。記憶單元MC[p,q]保持電位VPR-Vx[p,q]+Vw[p]。另外,記憶單元MC[p,q] 生成對應於電位VPR-Vx[p,q]+Vw[p]的電流I[p,q]。
另外,以對已保持在記憶單元MC[p+1,q]中的第一類比電位或對應於第一類比電位的電位加上第二類比電位或者對應於第二類比電位的電位的方式將第二類比電位或者對應於第二類比電位的電位儲存於記憶單元MC[p+1,q]。明確而言,藉由將佈線RW[p+1]的電位設定為對參考電位加上Vw[p+1]的電位,來將第二類比電位Vw[p+1]藉由佈線RW[p+1]輸入記憶單元MC[p+1,q]。記憶單元MC[p+1,q]保持電位VPR-Vx[p+1,q]+Vw[p+1]。另外,記憶單元MC[p+1,q]生成對應於電位VPR-Vx[p+1,q]+Vw[p+1]的電流I[p+1,q]。
在作為將電位轉換為電流的元件使用在飽和區域中工作的電晶體Tr11的情況下,假設佈線RW[p]的電位為Vw[p]且佈線RW[p+1]的電位為Vw[p+1],由於記憶單元MC[p,q]中的電晶體Tr11的汲極電流相當於電流I[p,q],因此第二類比電流由以下公式1表示。注意,k為係數,Vth為電晶體Tr11的臨界電壓。
I[p,q]=k(Vw[p]-Vth+VPR-Vx[p,q])2 (公式1)
另外,記憶單元MCR[p]中的電晶體Tr11的汲極電流相當於電流IREF[p],因此第二參考電流由以下公式2表示。
IREF[p]=k(Vw[p]-Vth+VPR)2 (公式2)
相當於流過記憶單元MC[p,q]的電流I[p,q]與流過記憶單元MC[p+1,q]的電流I[p+1,q]之和的電流I[q]為ΣiI[p,q],相當於流過記憶單元MCR[p]的電流IREF[p]與流過記憶單元MCR[p+1]的電流IREF[p+1]之和的電流IREF為ΣiIREF[p],相當於電流I[q]與電流IREF之差分的電流△I[q]由以下公式3表示。
△I[q]=IREF-I[q]=ΣiIREF[p]-ΣiI[p,q] (公式3)
根據公式1、公式2及公式3,可以藉由以下公式4得出電流△I[q]。
△I[q]=Σi{k(Vw[p]-Vth+VPR)2-k(Vw[p]-Vth+VPR-Vx[p,q])2}=2kΣi(Vw[p].Vx[p,q])-2kΣi(Vth-VPR).Vx[p,q]-kΣiVx[p,q]2 (公式4)
在公式4中,由2kΣi(Vw[p].Vx[p,q])表示之項相當於第一類比電位Vx[p,q]及第二類比電位Vw[p]的積與第一類比電位Vx[p+1,q]及第二類比電位Vw[p+1]的積之和。
另外,如果將電流Ioffset[q]定義為在佈線RW[p]的電位都是參考電位(亦即,第二類比電位Vw[p]及第二類比電位Vw[p+1]都是0)時的電流△I[q],則根據公式4可以得出公式5。
Ioffset[q]=-2kΣi(Vth-VPR).Vx[p,q]-kΣiVx[p,q]2 (公式5)
因此,根據公式3至公式5,相當於第一類比資料與第二類比資料之積和值的2kΣi(Vw[p].Vx[p,q])可以由以下公式6表示。
2kΣi(Vw[p].Vx[p,q])=IREF-I[q]-Ioffset[q] (公式6)
將流過記憶單元MC的電流之和稱為電流I[q],將流過記憶單元MCR的電流之和稱為電流IREF,將流過電路230或電路240的電流稱為電流Ioffset[q]。此時,在佈線RW[p]的電位為Vw[p]且佈線RW[p+1]的電位為Vw[p+1]時從佈線BL[q]流出的電流Iout[q]由IREF-I[q]-Ioffset[q]表示。根據公式6可知,電流Iout[q]為2kΣi(Vw[p].Vx[p,q]),相當於第一類比電位Vx[p,q]及第二類比電位Vw[p]的積與第一類比電位Vx[p+1,q]及第二類比電位Vw[p+1]的積之和。
電晶體Tr11較佳為在飽和區域中工作,但是即使電晶體Tr11的工作區域與理想的飽和區域不同,只要能夠以所希望的範圍內的精度獲得相當於第一類比電位Vx[p,q]及第二類比電位Vw[p]的積與第一類比電位Vx[p+1,q]及第二類比電位Vw[p+1]的積之和的電流,就可以視為電晶體 Tr11在飽和區域中工作。
藉由本發明的一個實施方式,可以以不將類比資料轉換為數位資料的方式進行算術處理,因此可以減小半導體裝置的電路規模。另外,藉由本發明的一個實施方式,可以以不將類比資料轉換為數位資料的方式進行算術處理,因此可以抑制類比資料的算術處理所需要的時間。另外,藉由本發明的一個實施方式,可以同時實現類比資料的算術處理所需要的時間的縮短及半導體裝置的低功耗化。
〈記憶體電路的結構實例〉
接著,參照圖14對記憶體電路210(MEM)及參考用記憶體電路220(RMEM)的具體結構實例進行說明。
圖14示出記憶體電路210(MEM)包括y行x列(x、y為自然數)的多個記憶單元MC,參考用記憶體電路220(RMEM)包括y行1列的多個記憶單元MCR的情況。
在本說明書等中,電晶體的源極是指用作通道形成區的半導體層的一部分的源極區域或者與該半導體層連接的源極電極等。同樣地,電晶體的汲極是指為該半導體層的一部分的汲極區域或者與該半導體層連接的汲極電極等。
電晶體的源極和汲極的名稱根據電晶體的導電型及施加到各端子的電位的高低而相互調換。一般而言,在n通道型電晶體中,將被施加低電位的端子稱為源極,而將被施加高電位的端子稱為汲極。另外,在p通道型電晶體中,將被施加低電位的端子稱為汲極,而將被施加高電位的端子稱為源極。在本說明書中,儘管為方便起見在一些情況下假定源極和汲極是固定的來描述電晶體的連接關係,但是實際上,源極和汲極的名稱根據上述電位關係而相互調換。
記憶體電路210與佈線RW、佈線WW、佈線WD、佈線VR及佈線BL連接。在圖14中,佈線RW[1]至佈線RW[y]分別與各行的記憶單元MC連接,佈線WW[1]至佈線WW[y]分別與各行的記憶單元MC連接,佈線WD[1]至佈線WD[x] 分別與各列的記憶單元MC連接,佈線BL[1]至佈線BL[x]分別與各列的記憶單元MC連接。另外,在圖14中,佈線VR[1]至佈線VR[x]分別與各列的記憶單元MC連接。佈線VR[1]至佈線VR[x]可以彼此連接。
參考用記憶體電路220與佈線RW、佈線WW、佈線WDREF、佈線VRREF及佈線BLREF連接。在圖14中,佈線RW[1]至佈線RW[y]分別與各行的記憶單元MCR連接,佈線WW[1]至佈線WW[y]分別與各行的記憶單元MCR連接,佈線WDREF與一列的記憶單元MCR連接,佈線BLREF與一列的記憶單元MCR連接,佈線VRREF與一列的記憶單元MCR連接。佈線VRREF也可以與佈線VR[1]至佈線VR[x]連接。
接著,作為一個例子,圖15示出圖14所示的多個記憶單元MC中的任意的2行2列的記憶單元MC及圖14所示的多個記憶單元MCR中的任意的2行1列的記憶單元MCR的具體電路結構及連接關係。
明確而言,在圖15中,示出第p行第q列的記憶單元MC[p,q]、第p+1行第q列的記憶單元MC[p+1,q]、第p行第q+1列的記憶單元MC[p,q+1]及第p+1行第q+1列的記憶單元MC[p+1,q+1]。另外,明確而言,圖15示出第p行的記憶單元MCR[p]及第p+1行的記憶單元MCR[p+1]。p及p+1分別為1至y的任意數,q及q+1分別為1至x的任意數。
第p行的記憶單元MC[p,q]、記憶單元MC[p,q+1]、記憶單元MCR[p]與佈線RW[p]及佈線WW[p]連接。另外,第p+1行的記憶單元MC[p+1,q]、記憶單元MC[p+1,q+1]及記憶單元MCR[p+1]與佈線RW[p+1]及佈線WW[p+1]連接。
第q列的記憶單元MC[p,q]及記憶單元MC[p+1,q]與佈線WD[q]、佈線VR[q]及佈線BL[q]連接。另外,第q+1列的記憶單元MC[p,q+1]及記憶單元MC[p+1,q+1]與佈線WD[q+1]、佈線VR[q+1]及佈線BL[q+1]連接。另外,第p行的記憶單元MCR[p]及第p+1行的記憶單元MCR[p+1]與佈線WDREF、佈線VRREF及佈線BLREF連接。
記憶單元MC的每一個及記憶單元MCR的每一個包括電晶體Tr11、電晶 體Tr12及電容器C11。電晶體Tr12具有控制對記憶單元MC或記憶單元MCR輸入第一類比電位的功能。電晶體Tr11具有根據被輸入到閘極的電位生成類比電流的功能。電容器C11具有對保持在記憶單元MC或記憶單元MCR中的第一類比電位或對應於第一類比電位的電位加上第二類比電位或對應於第二類比電位的電位的功能。
明確而言,在圖15所示的記憶單元MC中,電晶體Tr12的閘極與佈線WW連接,源極和汲極中的一個與佈線WD連接,源極和汲極中的另一個與電晶體Tr11的閘極連接。另外,電晶體Tr11的源極和汲極中的一個與佈線VR連接,源極和汲極中的另一個與佈線BL連接。電容器C11的第一電極與佈線RW連接,第二電極與電晶體Tr11的閘極連接。
另外,在圖15所示的記憶單元MCR中,電晶體Tr12的閘極與佈線WW連接,源極和汲極中的一個與佈線WDREF連接,源極和汲極中的另一個與電晶體Tr11的閘極連接。另外,電晶體Tr11的源極和汲極中的一個與佈線VRREF連接,源極和汲極中的另一個與佈線BLREF連接。電容器C11的第一電極與佈線RW連接,第二電極與電晶體Tr11的閘極連接。
在記憶單元MC中,將電晶體Tr11的閘極稱為節點N。在記憶單元MC中,第一類比電位藉由電晶體Tr12被輸入到節點N,接著,在電晶體Tr12處於關閉狀態時節點N處於浮動狀態,節點N保持第一類比電位或對應於第一類比電位的電位。另外,在記憶單元MC中,當節點N處於浮動狀態時,被輸入到電容器C11的第一電極的第二類比電位被供應到節點N。藉由上述工作,節點N的電位變為對第一類比電位或對應於第一類比電位的電位加上第二類比電位或對應於第二類比電位的電位的電位。
注意,電容器C11的第一電極的電位藉由電容器C11供應到節點N,因此,實際上第一電極的電位的變化量不直接反映到節點N的電位的變化量。明確而言,藉由根據電容器C11的電容值、電晶體Tr11的閘極電容的電容值及寄生電容的電容值確定為唯一值的耦合係數乘以第一電極的電位的變化量,可以正確地算出節點N的電位的變化量。以下,為了容易理解,對第一電極的電位的變化量大致反映到節點N的電位的變化量的情況進行說明。
電晶體Tr11的汲極電流取決於節點N的電位。因此,當電晶體Tr12處於關閉狀態時節點N的電位被保持,此時電晶體Tr11的汲極電流的值也被保持。第一類比電位及第二類比電位反映到上述汲極電流。
在記憶單元MCR中,將電晶體Tr11的閘極稱為節點NREF。在記憶單元MCR中,第一參考電位或對應於第一參考電位的電位藉由電晶體Tr12被輸入到節點NREF,接著,在電晶體Tr12處於關閉狀態時節點NREF處於浮動狀態,節點NREF保持第一參考電位或對應於第一參考電位的電位。另外,在記憶單元MCR中,當節點NREF處於浮動狀態時,被輸入到電容器C11的第一電極的第二類比電位被供應到節點NREF。藉由上述工作,節點NREF的電位變為對第一參考電位或對應於第一參考電位的電位加上第二類比電位或對應於第二類比電位的電位的電位。
電晶體Tr11的汲極電流取決於節點NREF的電位。因此,當電晶體Tr12處於關閉狀態時節點NREF的電位被保持,此時電晶體Tr11的汲極電流的值也被保持。第一參考電位及第二類比電位反映到上述汲極電流。
將流過記憶單元MC[p,q]的電晶體Tr11的汲極電流稱為電流I[p,q],將流過記憶單元MC[p+1,q]的電晶體Tr11的汲極電流稱為電流I[p+1,q]。此時,從佈線BL[q]供應到記憶單元MC[p,q]及記憶單元MC[p+1,q]的電流之和為電流I[q]。另外,將流過記憶單元MC[p,q+1]的電晶體Tr11的汲極電流稱為電流I[p,q+1],將流過記憶單元MC[p+1,q+1]的電晶體Tr11的汲極電流稱為電流I[p+1,q+1]。此時,從佈線BL[q+1]供應到記憶單元MC[p,q+1]及記憶單元MC[p+1,q+1]的電流之和為電流I[q+1]。另外,將流過記憶單元MCR[p]的電晶體Tr11的汲極電流稱為電流IREF[p],將流過記憶單元MCR[p+1]的電晶體Tr11的汲極電流稱為電流IREF[p+1]。此時,從佈線BLREF供應到記憶單元MCR[p]及記憶單元MCR[p+1]的電流之和為電流IREF。
〈電路230、電路240、電流源電路的結構實例〉
接著,參照圖16對電路230、電路240及電流源電路250(CREF)的具體結構實例進行說明。
圖16示出對應於圖15所示的記憶單元MC及記憶單元MCR的電路230、電路240、電流源電路250的結構實例。明確而言,圖16所示的電路230包括對應於第q列的記憶單元MC的電路230[q]及對應於第q+1列的記憶單元MC的電路230[q+1]。另外,圖16所示的電路240包括對應於第q列的記憶單元MC的電路240[q]及對應於第q+1列的記憶單元MC的電路240[q+1]。
電路230[q]及電路240[q]與佈線BL[q]連接。另外,電路230[q+1]及電路240[q+1]與佈線BL[q+1]連接。
電流源電路250與佈線BL[q]、佈線BL[q+1]及佈線BLREF連接。電流源電路250具有將電流IREF供應到佈線BLREF的功能及將與電流IREF相同的電流或對應於電流IREF的電流供應到佈線BL[q]及佈線BL[q+1]的每一個的功能。
明確而言,電路230[q]及電路230[q+1]的每一個包括電晶體Tr24至Tr26及電容器C22。當設定偏移電流時,電路230[q]的電晶體Tr24在電流I[q]大於電流IREF的情況下生成相當於電流I[q]與電流IREF的差分的電流ICM[q]。另外,電路230[q+1]的電晶體Tr24在電流I[q+1]大於電流IREF的情況下生成相當於電流I[q+1]與電流IREF的差分的電流ICM[q+1]。電流ICM[q]及電流ICM[q+1]從電路230[q]及電路230[q+1]被供應到佈線BL[q]及佈線BL[q+1]。
在電路230[q]及電路230[q+1]中,電晶體Tr24的源極和汲極中的一個與對應的佈線BL連接,源極和汲極中的另一個與被供應指定電位的佈線連接。電晶體Tr25的源極和汲極中的一個與佈線BL連接,源極和汲極中的另一個與電晶體Tr24的閘極連接。電晶體Tr26的源極和汲極中的一個與電晶體Tr24的閘極連接,源極和汲極中的另一個與被供應指定電位的佈線連接。電容器C22的第一電極與電晶體Tr24的閘極連接,第二電極與被供應指定電位的佈線連接。
電晶體Tr25的閘極與佈線OSM連接,電晶體Tr26的閘極與佈線ORM 連接。
圖16例示出電晶體Tr24為p通道電晶體且電晶體Tr25及Tr26為n通道電晶體的情況。
另外,電路240[q]及電路240[q+1]的每一個包括電晶體Tr21至Tr23及電容器C21。當設定偏移電流時,電路240[q]的電晶體Tr21在電流I[q]小於電流IREF的情況下生成相當於電流I[q]與電流IREF的差分的電流ICP[q]。另外,電路240[q+1]的電晶體Tr21在電流I[q+1]小於電流IREF的情況下生成相當於電流I[q+1]與電流IREF的差分的電流ICP[q+1]。電流ICP[q]及電流ICP[q+1]從佈線BL[q]及佈線BL[q+1]被灌入到電路240[q]及電路240[q+1]。
電流ICM[q]及電流ICP[q]相當於電流Ioffset[q]。另外,電流ICM[q+1]及電流ICP[q+1]相當於電流Ioffset[q+1]。
在電路240[q]及電路240[q+1]中,電晶體Tr21的源極和汲極中的一個與對應的佈線BL連接,源極和汲極中的另一個與被供應指定電位的佈線連接。電晶體Tr22的源極和汲極中的一個與佈線BL連接,源極和汲極中的另一個與電晶體Tr21的閘極連接。電晶體Tr23的源極和汲極中的一個與電晶體Tr21的閘極連接,源極和汲極中的另一個與被供應指定電位的佈線連接。電容器C21的第一電極與電晶體Tr21的閘極連接,第二電極與被供應指定電位的佈線連接。
電晶體Tr22的閘極與佈線OSP連接,電晶體Tr23的閘極與佈線ORP連接。
圖16例示出電晶體Tr21至Tr23為n通道電晶體的情況。
電流源電路250包括對應於佈線BL的電晶體Tr27及對應於佈線BLREF的電晶體Tr28。明確而言,圖16所示的電流源電路250例示出作為電晶體Tr27使用對應於佈線BL[q]的電晶體Tr27[q]及對應於佈線BL[q+1]的電晶體Tr27[q+1]的情況。
電晶體Tr27的閘極與電晶體Tr28的閘極連接。另外,電晶體Tr27的源極和汲極中的一個與對應的佈線BL連接,源極和汲極中的另一個與被供應指定電位的佈線連接。電晶體Tr28的源極和汲極中的一個與佈線BLREF連接,源極和汲極中的另一個與被供應指定電位的佈線連接。
電晶體Tr27及電晶體Tr28具有相同的極性。圖16例示出電晶體Tr27及電晶體Tr28都是p通道電晶體的情況。
電晶體Tr28的汲極電流相當於電流IREF。由於電晶體Tr27及電晶體Tr28起電流鏡電路的作用,因此電晶體Tr27的汲極電流具有大致與電晶體Tr28的汲極電流相同的值或者對應於電晶體Tr28的汲極電流的值。
〈半導體裝置的工作實例〉
接著,參照圖15至圖17對本發明的一個實施方式的半導體裝置200的具體工作實例進行說明。
圖17相當於圖15所示的記憶單元MC及記憶單元MCR、圖16所示的電路230、電路240及電流源電路250的工作時序圖的例子。在圖17中,在時刻T01至時刻T04,將第一類比資料儲存於記憶單元MC及記憶單元MCR。在時刻T05至時刻T10,設定電路230及電路240所流動的偏移電流Ioffset。在時刻T11至時刻T16,取得對應於第一類比資料與第二類比資料之積和值的資料。
對佈線VR[q]及佈線VR[q+1]供應低位準電位。另外,對與電路230連接的具有指定電位的所有的佈線供應高位準電位VDD。另外,對與電路240連接的具有指定電位的所有的佈線供應低位準電位VSS。另外,對與電流源電路250連接的具有指定電位的所有的佈線供應高位準電位VDD。
電晶體Tr11、Tr21、Tr24、Tr27[q]、Tr27[q+1]及Tr28在飽和區域中工作。
首先,在時刻T01至時刻T02,對佈線WW[p]供應高位準電位,對佈線 WW[p+1]供應低位準電位。藉由上述工作,圖15所示的記憶單元MC[p,q]、記憶單元MC[p,q+1]、記憶單元MCR[p]中的電晶體Tr12成為導通狀態。另外,記憶單元MC[p+1,q]、記憶單元MC[p+1,q+1]及記憶單元MCR[p+1]中的電晶體Tr12維持關閉狀態。
另外,在時刻T01至時刻T02,對圖15所示的佈線WD[q]及佈線WD[q+1]供應從第一參考電位VPR減去第一類比電位而得到的電位。明確而言,對佈線WD[q]供應電位VPR-Vx[p,q],對佈線WD[q+1]供應電位VPR-Vx[p,q+1]。另外,對佈線WDREF供應第一參考電位VPR,對佈線RW[p]及佈線RW[p+1]作為參考電位供應電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。
因此,電位VPR-Vx[p,q]藉由電晶體Tr12被供應到圖15所示的記憶單元MC[p,q]的節點N[p,q],電位VPR-Vx[p,q+1]藉由電晶體Tr12被供應到記憶單元MC[p,q+1]的節點N[p,q+1],第一參考電位VPR藉由電晶體Tr12被供應到記憶單元MCR[p]的節點NREF[p]。
在時刻T02結束時,供應到圖15所示的佈線WW[p]的電位從高位準變為低位準,在記憶單元MC[p,q]、記憶單元MC[p,q+1]及記憶單元MCR[p]中電晶體Tr12成為關閉狀態。藉由上述工作,節點N[p,q]保持電位VPR-Vx[p,q],節點N[p,q+1]保持電位VPR-Vx[p,q+1],節點NREF[p]保持第一參考電位VPR。
接著,在時刻T03至時刻T04,圖15所示的佈線WW[p]的電位維持低位準,對佈線WW[p+1]供應高位準電位。藉由上述工作,圖15所示的記憶單元MC[p+1,q]、記憶單元MC[p+1,q+1]、記憶單元MCR[p+1]中的電晶體Tr12成為導通狀態。另外,記憶單元MC[p,q]、記憶單元MC[p,q+1]及記憶單元MCR[p]中的電晶體Tr12維持關閉狀態。
另外,在時刻T03至時刻T04,對圖15所示的佈線WD[q]及佈線WD[q+1]供應從第一參考電位VPR減去第一類比電位而得到的電位。明確而言,對佈線WD[q]供應電位VPR-Vx[p+1,q],對佈線WD[q+1]供應電位VPR-Vx[p+1,q+1]。另外,對佈線WDREF供應第一參考電位VPR,對佈線 RW[p]及佈線RW[p+1]作為參考電位供應電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。
因此,電位VPR-Vx[p+1,q]藉由電晶體Tr12被供應到圖15所示的記憶單元MC[p+1,q]的節點N[p+1,q],電位VPR-Vx[p+1,q+1]藉由電晶體Tr12被供應到記憶單元MC[p+1,q+1]的節點N[p+1,q+1],第一參考電位VPR藉由電晶體Tr12被供應到記憶單元MCR[p+1]的節點NREF[p+1]。
在時刻T04結束時,供應到圖15所示的佈線WW[p+1]的電位從高位準變為低位準,在記憶單元MC[p+1,q]、記憶單元MC[p+1,q+1]及記憶單元MCR[p+1]中電晶體Tr12成為關閉狀態。藉由上述工作,節點N[p+1,q]保持電位VPR-Vx[p+1,q],節點N[p+1,q+1]保持電位VPR-Vx[p+1,q+1],節點NREF[p+1]保持第一參考電位VPR。
接著,在時刻T05至時刻T06,對圖16所示的佈線ORP及佈線ORM供應高位準電位。在圖16所示的電路230[q]及電路230[q+1]中,在佈線ORM被供應高位準電位時,電晶體Tr26成為導通狀態,電晶體Tr24的閘極被供應電位VDD而被重設。在圖16所示的電路240[q]及電路240[q+1]中,在佈線ORP被供應高位準電位時,電晶體Tr23成為導通狀態,電晶體Tr21的閘極被供應電位VSS而被重設。
在時刻T06結束時,供應到圖15所示的佈線ORP及佈線ORM的電位從高位準變為低位準,電路230[q]及電路230[q+1]的電晶體Tr26成為關閉狀態,電路240[q]及電路240[q+1]的電晶體Tr23成為關閉狀態。藉由上述工作,電路230[q]及電路230[q+1]的電晶體Tr24的閘極保持電位VDD,電路240[q]及電路240[q+1]的電晶體Tr21的閘極保持電位VSS。
接著,在時刻T07至時刻T08,對圖16所示的佈線OSP供應高位準電位。另外,對圖15所示的佈線RW[p]及佈線RW[p+1]作為參考電位供應電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。當對佈線OSP供應高位準電位時,電路240[q]及電路240[q+1]的電晶體Tr22成為導通狀態。
在流過佈線BL[q]的電流I[q]小於流過佈線BLREF的電流IREF,亦即,電流△I[q]為正值的情況下,這意味著圖15所示的記憶單元MC[p,q]的電晶體Tr28能夠灌入的電流及記憶單元MC[p+1,q]的電晶體Tr28能夠灌入的電流之和小於電晶體Tr27[q]的汲極電流。因此,在電流△I[q]為正值的情況下,在電路240[q]的電晶體Tr22成為導通狀態時,電晶體Tr27[q]的汲極電流的一部分流入電晶體Tr21的閘極,使電晶體Tr21的閘極電位開始上升。當電晶體Tr21的汲極電流上升至大致等於電流△I[q]的值時,電晶體Tr21的閘極電位收斂到指定值。此時的電晶體Tr21的閘極電位相當於電晶體Tr21的汲極電流為電流△I[q](亦即,電流Ioffset[q](=ICP[q]))時的電位。換言之,電路240[q]的電晶體Tr21被設為能夠流動電流ICP[q]的電流源的狀態。
同樣地,在流過佈線BL[q+1]的電流I[q+1]小於流過佈線BLREF的電流IREF,亦即,電流△I[q+1]為正值的情況下,在電路240[q+1]的電晶體Tr22成為導通狀態時,電晶體Tr27[q+1]的汲極電流的一部分流入電晶體Tr21的閘極,使電晶體Tr21的閘極電位開始上升。當電晶體Tr21的汲極電流上升至大致等於電流△I[q+1]的值時,電晶體Tr21的閘極電位收斂到指定值。此時的電晶體Tr21的閘極電位相當於電晶體Tr21的汲極電流為電流△I[q+1](亦即,電流Ioffset[q+1](=ICP[q+1]))時的電位。換言之,電路240[q+1]的電晶體Tr21被設為能夠流動電流ICP[q+1]的電流源的狀態。
在時刻T08結束時,供應到圖16所示的佈線OSP的電位從高位準變為低位準,電路240[q]及電路240[q+1]的電晶體Tr22成為關閉狀態。藉由上述工作,保持電晶體Tr21的閘極電位。因此,電路240[q]維持被設為能夠流動電流ICP[q]的電流源的狀態,電路240[q+1]維持被設為能夠流動電流ICP[q+1]的電流源的狀態。
接著,在時刻T09至時刻T10,對圖16所示的佈線OSM供應高位準電位。另外,對圖15所示的佈線RW[p]及佈線RW[p+1]作為參考電位供應電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。當對佈線OSM供應高位準電位時,電路230[q]及電路230[q+1]的電晶體Tr25成為導通狀態。
在流過佈線BL[q]的電流I[q]大於流過佈線BLREF的電流IREF,亦即,電流△I[q]為負值的情況下,這意味著圖15所示的記憶單元MC[p,q]的電晶體Tr28能夠灌入的電流及記憶單元MC[p+1,q]的電晶體Tr28能夠灌入的電流之和大於電晶體Tr27[q]的汲極電流。因此,在電流△I[q]為負值的情況下,在電路230[q]的電晶體Tr25成為導通狀態時,電流從電晶體Tr24的閘極流出到佈線BL[q],使電晶體Tr24的閘極電位開始下降。當電晶體Tr24的汲極電流下降至大致等於電流△I[q]的值時,電晶體Tr24的閘極電位收斂到指定值。此時的電晶體Tr24的閘極電位相當於電晶體Tr24的汲極電流為電流△I[q](亦即,電流Ioffset[q](=ICM[q]))時的電位。換言之,電路230[q]的電晶體Tr24被設為能夠流動電流ICM[q]的電流源的狀態。
同樣地,在流過佈線BL[q+1]的電流I[q+1]大於流過佈線BLREF的電流IREF,亦即,電流△I[q+1]為負值的情況下,在電路230[q+1]的電晶體Tr25成為導通狀態時,電流從電晶體Tr24的閘極流出到佈線BL[q+1],使電晶體Tr24的閘極電位開始下降。當電晶體Tr24的汲極電流下降至大致等於電流△I[q+1]的絕對值的值時,電晶體Tr24的閘極電位收斂到指定值。此時的電晶體Tr24的閘極電位相當於電晶體Tr24的汲極電流值與電-流△I[q+1](亦即,電流Ioffset[q+1](=ICM[q+1]))的絕對值相同時的電位。換言之,電路230[q+1]的電晶體Tr24被設為能夠流動電流ICM[q+1]的電流源的狀態。
在時刻T08結束時,供應到圖16所示的佈線OSM的電位從高位準變為低位準,電路230[q]及電路230[q+1]的電晶體Tr25成為關閉狀態。藉由上述工作,保持電晶體Tr24的閘極電位。因此,電路230[q]維持被設為能夠流動電流ICM[q]的電流源的狀態,電路230[q+1]維持被設為能夠流動電流ICM[q+1]的電流源的狀態。
在電路240[q]及電路240[q+1]中,電晶體Tr21具有灌入電流的功能。因此,在時刻T07至時刻T08,在流過佈線BL[q]的電流I[q]大於流過佈線BLREF的電流IREF,亦即,電流△I[q]為負值的情況下,或者,在流過佈線RL[q+1]的電流I[q+1]大於流過佈線BLREF的電流IREF,亦即,電流△I[q+1] 為負值的情況下,可能不容易從電路240[q]或電路240[q+1]對佈線BL[q]或佈線BL[q+1]充分地供應電流。在此情況下,由於調整流過佈線BL[q]或佈線BL[q+1]的電流與流過佈線BLREF的電流的平衡,因此記憶單元MC的電晶體Tr11、電路240[q]或電路240[q+1]的電晶體Tr21及電晶體Tr27[q]或Tr27[q+1]則有可能不容易在飽和區域中工作。
為了在時刻T07至時刻T08在電流△I[q]為負值的情況下也確保電晶體Tr11、Tr21、Tr27[q]或Tr27[q+1]在飽和區域中工作,也可以在時刻T05至時刻T06中將電晶體Tr24的閘極電位設定為能夠獲得指定的汲極電流的位準,而不將電晶體Tr24的閘極重設到電位VDD。藉由採用上述結構,除了電晶體Tr27[q]或Tr27[q+1]的汲極電流以外,還可以從電晶體Tr24供應電流,因此,可以由電晶體Tr21在一定程度上灌入相當於電晶體Tr11不能灌入的部分的電流,因此可以確保電晶體Tr11、Tr21、Tr27[q]或Tr27[q+1]在飽和區域工作。
在時刻T09至時刻T10,在流過佈線BL[q]的電流I[q]小於流過佈線BLREF的電流IREF,亦即,電流△I[q]為正值的情況下,由於在時刻T07至時刻T08,電路240[q]已被設為能夠流動電流ICP[q]的電流源,因此電路230[q]的電晶體Tr24的閘極電位大致保持電位VDD。同樣地,在流過佈線BL[q+1]的電流I[q+1]小於流過佈線BLREF的電流IREF,亦即,電流△I[q+1]為正值的情況下,由於在時刻T07至時刻T08,電路240[q+1]已被設為能夠流動電流ICP[q+1]的電流源,因此電路230[q+1]的電晶體Tr24的閘極電位大致保持電位VDD。
接著,在時刻T11至時刻T12,對圖15所示的佈線RW[p]供應第二類比電位Vw[p]。另外,繼續對佈線RW[p+1]作為參考電位供應電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。明確而言,佈線RW[p]的電位為對作為參考電位的電位VSS與電位VDD之間的電位(例如,電位(VDD+VSS)/2)加上電位差Vw[p]的電位,但是,下面,為了容易理解,假設佈線RW[p]的電位為第二類比電位Vw[p]。
當佈線RW[p]成為第二類比電位Vw[p]時,假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量,圖15所示的記憶單元 MC[p,q]的節點N的電位變為VPR-Vx[p,q]+Vw[p],記憶單元MC[p,q+1]的節點N的電位變為VPR-Vx[p,q+1]+Vw[p]。根據上述公式6可知對應於記憶單元MC[p,q]的第一類比資料及第二類比資料之積和值反映到從電流△I[q]減去電流Ioffset[q]的電流,亦即,從佈線BL[q]流出的電流Iout[q]。另外,可知對應於記憶單元MC[p,q+1]的第一類比資料及第二類比資料之積和值反映到從電流△I[q+1]減去電流Ioffset[q+1]的電流,亦即,從佈線BL[q+1]流出的電流Iout[q+1]。
在時刻T12結束時,再次對佈線RW[p]供應作為參考電位的電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。
接著,在時刻T13至時刻T14,對圖15所示的佈線RW[p+1]供應第二類比電位Vw[p+1]。另外,繼續對佈線RW[p]作為參考電位供應電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。明確而言,佈線RW[p+1]的電位為對作為參考電位的電位VSS與電位VDD之間的電位(例如,電位(VDD+VSS)/2)加上電位差Vw[p+1]的電位,但是,下面,為了容易理解,假設佈線RW[p+1]的電位為第二類比電位Vw[p+1]。
當佈線RW[p+1]成為第二類比電位Vw[p+1]時,假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量,圖15所示的記憶單元MC[p+1,q]的節點N的電位變為VPR-Vx[p+1,q]+Vw[p+1],記憶單元MC[p+1,q+1]的節點N的電位變為VPR-Vx[p+1,q+1]+Vw[p+1]。根據上述公式6可知對應於記憶單元MC[p+1,q]的第一類比資料及第二類比資料之積和值反映到從電流△I[q]減去電流Ioffset[q]的電流,亦即,電流Iout[q]。另外,可知對應於記憶單元MC[p+1,q+1]的第一類比資料及第二類比資料之積和值反映到從電流△I[q+1]減去電流Ioffset[q+1]的電流,亦即,電流Iout[q+1]。
在時刻T12結束時,再次對佈線RW[p+1]供應作為參考電位的電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。
接著,在時刻T15至時刻T16,對圖15所示的佈線RW[p]供應第二類比電位Vw[p],對佈線RW[p+1]供應第二類比電位Vw[p+1]。明確而言,佈 線RW[p]的電位為對作為參考電位的電位VSS與電位VDD之間的電位,(例如,電位(VDD+VSS)/2)加上電位差Vw[p]的電位,佈線RW[p+1]的電位為對作為參考電位的電位VSS與電位VDD之間的電位(例如,電位(VDD+VSS)/2)加上電位差Vw[p+1]的電位,但是,下面,為了容易理解,假設佈線RW[p]的電位為第二類比電位Vw[p],佈線RW[p+1]的電位為第二類比電位Vw[p+1]。
當佈線RW[p]成為第二類比電位Vw[p]時,假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量,圖15所示的記憶單元MC[p,q]的節點N的電位變為VPR-Vx[p,q]+Vw[p],記憶單元MC[p,q+1]的節點N的電位變為VPR-Vx[p,q+1]+Vw[p]。當佈線RW[p+1]成為第二類比電位Vw[p+1]時,假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量,圖15所示的記憶單元MC[p+1,q]的節點N的電位變為VPR-Vx[p+1,q]+Vw[p+1],記憶單元MC[p+1,q+1]的節點N的電位變為VPR-Vx[p+1,q+1]+Vw[p+1]。
根據上述公式6可知對應於記憶單元MC[p,q]及記憶單元MC[p+1,q]的第一類比資料及第二類比資料之積和值反映到從電流△I[q]減去電流Ioffset[q]的電流,亦即,電流Iout[q]。另外,可知對應於記憶單元MC[p,q+1]及記憶單元MC[p+1,q+1]的第一類比資料及第二類比資料之積和值反映到從電流△I[q+1]減去電流Ioffset[q+1]的電流,亦即,電流Iout[q+1]。
在時刻T16結束時,再次對佈線RW[p]及佈線RW[p+1]供應作為參考電位的電位VSS與電位VDD之間的電位,例如電位(VDD+VSS)/2。
藉由上述結構,可以以較小的電路規模執行積和運算。另外,藉由上述結構,可以高速執行積和運算。另外,藉由上述結構,可以以低功耗執行積和運算。
注意,作為電晶體Tr12、Tr22、Tr23、Tr25或Tr26較佳為使用關態電流極低的電晶體。藉由作為電晶體Tr12使用關態電流極低的電晶體,可以長時間保持節點N的電位。另外,藉由作為電晶體Tr22及Tr23使用關態電流極低的電晶體,可以長時間保持電晶體Tr21的閘極電位。另外,藉 由作為電晶體Tr25及Tr26使用關態電流極低的電晶體,可以長時間保持電晶體Tr24的閘極電位。
作為關態電流極低的電晶體使用OS電晶體即可。在源極-汲極間電壓為10V,室溫(25℃左右)的狀態下,以通道寬度標準化的OS電晶體的關態電流可以為10×10-21A/μm(10zA/μm)以下。
藉由使用上述半導體裝置,可以進行神經網路NN中的積和運算。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式5
在本實施方式中,說明可以在上述實施方式中使用的OS電晶體的結構實例。
〈電晶體的結構實例〉
圖18A是示出電晶體的結構實例的俯視圖。圖18B是圖18A的X1-X2線之間的剖面圖,圖18C是圖18A的Y1-Y2線之間的剖面圖。在此,有時將X1-X2線的方向稱為通道長度方向,將Y1-Y2線的方向稱為通道寬度方向。圖18B是示出電晶體的通道長度方向上的剖面結構的圖,圖18C是示出電晶體的通道寬度方向上的剖面結構的圖。為了明確地示出裝置結構,在圖18A中省略部分組件。
根據本發明的一個實施方式的半導體裝置包括絕緣層812至820、金屬氧化物膜821至824、導電層850至853。電晶體801形成在絕緣表面。圖18A和圖18B示出電晶體801形成在絕緣層811上的情況。電晶體801被絕緣層818及絕緣層819覆蓋。
構成電晶體801的絕緣層、金屬氧化物膜、導電層等可以為單層或多個膜的疊層。在製造這些層時,可以使用濺射法、分子束磊晶(MBE:Molecular Beam Epitaxy)法、脈衝雷射燒蝕(PLA:Pulsed Laser Ablation)法、CVD法、原子層沉積法(ALD法)等各種成膜方法。CVD法包括電漿CVD 法、熱CVD法、有機金屬CVD法等。
導電層850包括被用作電晶體801的閘極電極的區域。導電層851、導電層852包括被用作源極電極或汲極電極的區域。導電層853包括被用作背閘極電極的區域。絕緣層817包括被用作閘極電極(前閘極電極)一側的閘極絕緣層的區域,由絕緣層814至絕緣層816的疊層構成的絕緣層包括被用作背閘極電極一側的閘極絕緣層的區域。絕緣層818被用作層間絕緣層。絕緣層819被用作障壁層。
將金屬氧化物膜821至824總稱為氧化物層830。如圖18B和圖18C所示,氧化物層830包括依次層疊有金屬氧化物膜821、金屬氧化物膜822及金屬氧化物膜824的區域。此外,一對金屬氧化物膜823分別位於導電層851、導電層852上。在電晶體801處於開啟狀態時,氧化物層830的通道形成區域主要形成在金屬氧化物膜822中。
金屬氧化物膜824覆蓋金屬氧化物膜821至823、導電層851、導電層852。絕緣層817位於金屬氧化物膜823與導電層850之間。導電層851、導電層852都包括隔著金屬氧化物膜823、金屬氧化物膜824、絕緣層817與導電層850重疊的區域。
導電層851及導電層852藉由利用用來形成金屬氧化物膜821及金屬氧化物膜822的硬遮罩而形成。由此,導電層851及導電層852不包括與金屬氧化物膜821及金屬氧化物膜822的側面接觸的區域。例如,藉由下述步驟可以形成金屬氧化物膜821、822及導電層851、導電層852:首先,在層疊的兩層金屬氧化物膜上形成導電膜;將該導電膜加工為所希望的形狀(進行蝕刻),來形成硬遮罩;使用硬遮罩對兩層金屬氧化物膜的形狀進行加工,來形成金屬氧化物膜821和金屬氧化物膜822的疊層;接著,將硬遮罩加工為所希望的形狀,來形成導電層851及導電層852。
作為用於絕緣層811至818的絕緣材料,有如下材料:氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、矽酸鋁等。絕緣層811至818由包括這些絕緣材料的單層或疊層構成。 構成絕緣層811至818的層可以包含多種絕緣材料。
在本說明書等中,氧氮化物是指氧含量大於氮含量的化合物,氮氧化物是指氮含量大於氧含量的化合物。
為了抑制氧化物層830中的氧缺陷增加,絕緣層816至絕緣層818較佳為包含氧的絕緣層。絕緣層816至絕緣層818較佳為使用藉由加熱可釋放氧的絕緣膜(以下也稱為“包含過量氧的絕緣膜”)形成。藉由從包含過量氧的絕緣膜向氧化物層830供應氧,可以填補氧化物層830中的氧缺陷。可以提高電晶體801的可靠性及電特性。
包含過量氧的絕緣層為在利用熱脫附譜分析法(TDS:Thermal Desorption Spectroscopy)時膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018分子/cm3以上的膜。氧分子的釋放量較佳為3.0×1020分子/cm3以上。
包含過量氧的絕緣膜可以藉由進行對絕緣膜添加氧的處理來形成。作為氧的添加處理,可以使用氧氛圍下的加熱處理、離子植入法、離子摻雜法、電漿浸沒離子佈植技術或電漿處理等。作為用來添加氧的氣體,可以使用16O218O2等氧氣體、一氧化二氮氣體或臭氧氣體等。
為了防止氧化物層830中的氫濃度增加,較佳為降低絕緣層812至819中的氫濃度。尤其是,較佳為降低絕緣層813至818中的氫濃度。明確而言,其氫濃度為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。
上述氫濃度是藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)而測量的。
在電晶體801中,氧化物層830較佳為被對氧和氫具有阻擋性的絕緣層(以下也稱為障壁層)包圍。藉由採用該結構,可以抑制氧從氧化物層830釋放出並可以抑制氫侵入到氧化物層830,由此可以提高電晶體801的可靠性及電特性。
例如,絕緣層819被用作障壁層,絕緣層811、812、814中的至少一個被用作障壁層。障壁層可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等的材料形成。
在此示出絕緣層811至818的結構實例。在該實例中,絕緣層811、812、815、819都被用作障壁層。絕緣層816至818是包含過量氧的氧化物層。絕緣層811是氮化矽層,絕緣層812是氧化鋁層,絕緣層813是氧氮化矽層。被用作背閘極電極一側的閘極絕緣層的絕緣層814至816是氧化矽、氧化鋁和氧化矽的疊層。被用作前閘極一側的閘極絕緣層的絕緣層817是氧氮化矽層。被用作層間絕緣層的絕緣層818是氧化矽層。絕緣層819是氧化鋁層。
作為用於導電層850至853的導電材料,有鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬或以上述金屬為成分的金屬氮化物(氮化鉭、氮化鈦、氮化鉬、氮化鎢)等。可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
在此示出導電層850至853的結構實例。導電層850是氮化鉭或鎢的單層。或者,導電層850是氮化鉭、鉭及氮化鉭的疊層。導電層851是氮化鉭的單層或者氮化鉭和鎢的疊層。導電層852的結構與導電層851相同。導電層853是氮化鉭的單層或氮化鉭與鎢的疊層。
為了降低電晶體801的關態電流,金屬氧化物膜822例如較佳為具有大能隙。金屬氧化物膜822的能隙為2.5eV以上且4.2eV以下,較佳為2.8eV以上且3.8eV以下,更佳為3eV以上且3.5eV以下。
氧化物層830較佳為具有結晶性。較佳的是,至少金屬氧化物膜822具有結晶性。藉由具有上述結構,可以實現可靠性及電特性優異的電晶體801。
可以用於金屬氧化物膜822的氧化物例如是In-Ga氧化物、In-Zn氧化 物、In-M-Zn氧化物(M為Al、Ga、Y或Sn)。金屬氧化物膜822不侷限於包含銦的氧化物層。金屬氧化物膜822例如可以使用Zn-Sn氧化物、Ga-Sn氧化物、Zn-Mg氧化物等形成。金屬氧化物膜821、823、824也可以使用與金屬氧化物膜822同樣的氧化物形成。尤其是,金屬氧化物膜821、823、824分別可以使用Ga氧化物形成。
當在金屬氧化物膜822與金屬氧化物膜821之間的介面形成有介面能階時,由於通道形成區域也形成在介面附近的區域中,因此電晶體801的臨界電壓發生變動。因此,金屬氧化物膜821較佳為包含構成金屬氧化物膜822的金屬元素中的至少一個作為其組件。由此,在金屬氧化物膜822與金屬氧化物膜821之間的介面就不容易形成介面能階,而可以降低電晶體801的臨界電壓等電特性的偏差。
金屬氧化物膜824較佳為包含構成金屬氧化物膜822的金屬元素中的至少一個作為其組件。由此,在金屬氧化物膜822與金屬氧化物膜824之間的介面不容易發生介面散射,且不容易阻礙載子的遷移,因此可以提高電晶體801的場效移動率。
較佳的是,在金屬氧化物膜821至824中,金屬氧化物膜822具有最高的載子移動率。由此,可以在遠離絕緣層816、817的金屬氧化物膜822中形成通道。
例如,In-M-Zn氧化物等包含In的金屬氧化物可以藉由提高In的含量來提高載子移動率。在In-M-Zn氧化物中,主要是重金屬的s軌域推動載子傳導,藉由增加銦含量可增加s軌域的重疊,由此銦含量多的氧化物的移動率比銦含量少的氧化物高。因此,藉由將銦含量多的氧化物用於金屬氧化物膜,可以提高載子移動率。
因此,例如,使用In-Ga-Zn氧化物形成金屬氧化物膜822,並且使用Ga氧化物形成金屬氧化物膜821、823。例如,當使用In-M-Zn氧化物形成金屬氧化物膜821至823時,使金屬氧化物膜822的In含量高於金屬氧化物膜821、823的In含量。當利用濺射法形成In-M-Zn氧化物時,藉由改變靶材中的金屬元素的原子數比,可以改變In含量。
例如,用來形成金屬氧化物膜822的靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、3:1:2或4:2:4.1。例如,用來形成金屬氧化物膜821、823的靶材的金屬元素的原子數比較佳為In:M:Zn=1:3:2或1:3:4。使用In:M:Zn=4:2:4.1的靶材形成的In-M-Zn氧化物的原子數比大致為In:M:Zn=4:2:3。
為了對電晶體801賦予穩定的電特性,較佳為降低氧化物層830中的雜質濃度。在金屬氧化物中,氫、氮、碳、矽以及除了主要成分以外的金屬元素都是雜質。例如,氫和氮引起施體能階的形成,導致載子密度增高。此外,矽和碳引起金屬氧化物中的雜質能階的形成。該雜質能階成為陷阱,有時使電晶體的電特性劣化。
例如,氧化物層830具有矽濃度為2×1018atoms/cm3以下,較佳為2×1017atoms/cm3以下的區域。氧化物層830中的碳濃度也是同樣的。
氧化物層830具有鹼金屬濃度為1×1018atoms/cm3以下,較佳為2×1016atoms/cm3以下的區域。氧化物層830的鹼土金屬濃度也是同樣的。
氧化物層830具有氫濃度低於1×1020atoms/cm3,較佳為低於1×1019atoms/cm3,更佳為低於5×1018atoms/cm3,進一步較佳為低於1×1018atoms/cm3的區域。
上述氧化物層830中的雜質濃度是藉由SIMS而測量的。
在金屬氧化物膜822具有氧缺陷的情況下,有時因為氫進入該氧缺陷部而形成施體能階。其結果是,成為電晶體801的通態電流降低的要因。注意,氧缺陷部在氧進入時比氫進入時更加穩定。因此,藉由降低金屬氧化物膜822中的氧缺陷,有時能夠提高電晶體801的通態電流。由此,藉由減少金屬氧化物膜822中的氫來防止氫進入氧缺陷部的方法對通態電流特性是有效的。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水,因此 有時形成氧缺陷。當氫進入該氧缺陷時,有時產生作為載子的電子。另外,有時氫的一部分與鍵合於金屬原子的氧鍵合,而產生作為載子的電子。由於通道形成區域設置在金屬氧化物膜822中,所以當金屬氧化物膜822包含氫時,電晶體801容易具有常開啟特性。由此,較佳為儘可能減少金屬氧化物膜822中的氫。
金屬氧化物膜822也可以在與導電層851或導電層852接觸的區域包括n型化的區域822n。區域822n藉由金屬氧化物膜822中的氧被導電層851或導電層852抽出的現象或者導電層851或導電層852中的導電材料與金屬氧化物膜822中的元素鍵合的現象等形成。藉由形成區域822n,可以降低導電層851或導電層852與金屬氧化物膜822的接觸電阻。
圖18A至圖18C示出氧化物層830為四層結構的例子,但是不侷限於此。例如,氧化物層830也可以為沒有金屬氧化物膜821或金屬氧化物膜823的三層結構。或者,可以在氧化物層830的任意的層之間、氧化物層830之上和氧化物層830之下中的任兩個以上的位置設置一層或多層與金屬氧化物膜821至824同樣的金屬氧化物膜。
參照圖19對金屬氧化物膜821、822、824的疊層效果進行說明。圖19是電晶體801的通道形成區域的能帶結構的示意圖。
在圖19中,Ec816e、Ec821e、Ec822e、Ec824e、Ec817e分別表示絕緣層816、金屬氧化物膜821、金屬氧化物膜822、金屬氧化物膜824、絕緣層817的導帶底的能量。
這裡,真空能階與導帶底的能量之間的能量差(也稱為“電子親和力”)是真空能階與價帶頂之間的能量差(也稱為游離電位)減去能隙而得到的值。另外,能隙可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)來測量。此外,真空能階與價帶頂之間的能量差可以利用紫外線光電子能譜(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因為絕緣層816、817是絕緣體,所以Ec816e及Ec817e比Ec821e、Ec822e 及Ec824e更接近於真空能階(其電子親和力小)。
金屬氧化物膜822的電子親和力比金屬氧化物膜821、824大。例如,金屬氧化物膜822與金屬氧化物膜821的電子親和力之差以及金屬氧化物膜822與金屬氧化物膜824的電子親和力之差都為0.07eV以上且1.3eV以下。該電子親和力之差較佳為0.1eV以上且0.7eV以下,更佳為0.15eV以上且0.4eV以下。電子親和力是真空能階與導帶底之間的能量差。
當對電晶體801的閘極電極(導電層850)施加電壓時,通道主要形成在金屬氧化物膜821、金屬氧化物膜822和金屬氧化物膜824中的電子親和力較大的金屬氧化物膜822中。
銦鎵氧化物具有小電子親和力和高氧阻擋性。因此,金屬氧化物膜824較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上,較佳為80%以上,更佳為90%以上。
有時在金屬氧化物膜821與金屬氧化物膜822之間存在金屬氧化物膜821和金屬氧化物膜822的混合區域。另外,有時在金屬氧化物膜824與金屬氧化物膜822之間存在金屬氧化物膜824和金屬氧化物膜822的混合區域。混合區域的介面態密度較低,因此層疊有金屬氧化物膜821、822、824的區域的能帶結構中,各介面附近的能量連續地變化(也稱為連續接合)。
在具有上述能帶結構的氧化物層830中,電子主要在金屬氧化物膜822中遷移。因此,即使在金屬氧化物膜821與絕緣層816之間的介面或者金屬氧化物膜824與絕緣層817之間的介面存在能階,這些介面能階也不容易阻礙氧化物層830中的電子遷移,因此可以增加電晶體801的通態電流。
此外,如圖19所示,雖然在金屬氧化物膜821與絕緣層816之間的介面附近以及金屬氧化物膜824與絕緣層817之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階Et826e、Et827e,但是由於金屬氧化物膜821、824的存在,可以使金屬氧化物膜822遠離陷阱能階Et826e、Et827e。
在此,當Ec821e與Ec822e的能量差小時,有時金屬氧化物膜822的 電子越過該能量差達到陷阱能階Et826e。在電子被陷阱能階Et826e俘獲時,在絕緣膜的介面產生固定負電荷,這導致電晶體的臨界電壓漂移到正方向。在Ec822e與Ec824e的能量差小時也是同樣的。
為了減小電晶體801的臨界電壓的變動而提高電晶體801的電特性,Ec821e與Ec822e的能量差以及Ec824e與Ec822e的能量差較佳為0.1eV以上,更佳為0.15eV以上。
注意,電晶體801也可以具有不包括背閘極電極的結構。
〈疊層結構的例子〉
接著,對由OS電晶體以及其他的電晶體的疊層構成的半導體裝置的結構進行說明。
圖20示出半導體裝置860的疊層結構的例子,其中層疊有為Si電晶體的電晶體Tr100與為OS電晶體的Tr200以及電容器C100。
半導體裝置860由CMOS層871、佈線層W1至W5、電晶體層872、佈線層W6、W7的疊層構成。
CMOS層871中設置有電晶體Tr100。電晶體Tr100的通道形成區域設置在單晶矽晶圓870中。電晶體Tr100的閘極電極873藉由佈線層W1至W5與電容器C100的一個電極875連接。
電晶體層872中設置有電晶體Tr200。在圖20中,電晶體Tr200與電晶體801(圖18A至圖18C)具有同樣的結構。相當於電晶體Tr200的源極和汲極中的一個的電極874與電容器C100的一個電極875連接。圖20示出電晶體Tr200在佈線層W5中具有背閘極電極的情況。另外,佈線層W6中設置有電容器C100。
如上所述,藉由層疊OS電晶體與其他的元件,可以縮小電路的面積。
上述結構可以應用於在實施方式3中說明的半導體裝置200等。例如, 作為圖15中的電晶體Tr11、電晶體Tr12及電容器C11,可以分別使用電晶體Tr100、電晶體Tr200及電容器C100。此外,作為圖16中的電晶體Tr21或Tr24、電晶體Tr22、Tr23、Tr25或Tr26以及電容器C21或C22可以分別使用電晶體Tr100、電晶體Tr200及電容器C100。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式6
在本實施方式中,對可用於在上述實施方式中說明的OS電晶體的金屬氧化物進行說明。下面尤其對金屬氧化物與CAC(Cloud-Aligned Composite)進行詳細說明。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能,在材料的另一部分中具有絕緣性的功能,作為材料的整體具有半導體的功能。此外,在將CAC-OS或CAC-metal oxide用於電晶體的通道形成區域的情況下,導電性的功能是使被用作載子的電子(或電洞)流過的功能,絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用,可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離,可以最大限度地提高各功能。
此外,CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能,絕緣性區域具有上述絕緣性的功能。此外,在材料中,導電性區域和絕緣性區域有時以奈米粒子級分離。另外,導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外,有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外,在CAC-OS或CAC-metal oxide中,導電性區域和絕緣性區域有時以0.5nm以上且10nm以下,較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外,CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。 例如,CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中,當使載子流過時,載子主要在具有窄隙的成分中流過。此外,具有窄隙的成分藉由與具有寬隙的成分的互補作用,與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此,在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時,在電晶體的開啟狀態中可以得到高電流驅動力,亦即,大通態電流及高場效移動率。
就是說,也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成,其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下,較佳為1nm以上且2nm以下或近似的尺寸。注意,在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域以0.5nm以上且10nm以下,較佳為1nm以上且2nm以下或近似的尺寸混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀。
金屬氧化物較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外,也可以還包含鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的-種或多種。
例如,In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中,尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下,稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下,稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下,稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下,稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀,且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下,也稱為雲狀)。
換言之,CAC-OS是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合金屬氧化物。在本說明書中,例如,當第一區域的In與元素M的原子個數比大於第二區域的In與元素M 的原子個數比時,第一區域的In濃度高於第二區域。
注意,IGZO是通稱,有時是指包含In、Ga、Zn及O的化合物。作為典型例子,可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1
Figure 107114573-A0202-12-0054-47
x0
Figure 107114573-A0202-12-0054-48
1,m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC(c-axis-aligned crystal:c軸配向結晶)結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面,CAC-OS與金屬氧化物的材料構成有關。CAC-OS是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此,在CAC-OS中,結晶結構是次要因素。
CAC-OS不包含組成不同的兩種以上的膜的疊層結構。例如,不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意,有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下,CAC-OS是指如下構成:一部分中觀察到以該金屬元素為主要成分的奈米粒子狀區域和一部分中觀察到以In為主要成分的奈米粒子狀區域分別以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下,作為沉積氣體,可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另外,成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好,例如,將氧氣體的流量比設定為0%以上且低於30%,較佳為0%以上且10%以下。
CAC-OS具有如下特徵:藉由X射線繞射(XRD:X-ray diffraction)測定法之一的Out-of-plane法利用θ/2θ掃描進行測定時,觀察不到明確的峰值。也就是說,根據X射線繞射,可知在測定區域中沒有a-b面方向及c軸方向上的配向。
另外,在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中,觀察到環狀的亮度高的區域以及在該環狀區域內的多個亮點。由此,根據電子繞射圖案,可知CAC-OS的結晶結構是在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。
另外,例如在In-Ga-Zn氧化物的CAC-OS中,根據藉由能量色散型X射線分析法(EDX:Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像,可確認到:具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同,具有與IGZO化合物不同的性質。換言之,CAC-OS具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此,以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性高於以GaOX3等為主要成分的區域。換言之,當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時,呈現氧化物半導體的導電性。因此,當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中以雲狀分佈時,可以實現高場效移動率(μ)。
另一方面,以GaOX3等為主要成分的區域的絕緣性高於以InX2ZnY2OZ2或InOX1為主要成分的區域。換言之,當以GaOX3等為主要成分的區域在氧化物半導體中分佈時,可以抑制關態電流而實現良好的切換工作。
因此,當將CAC-OS用於半導體元件時,藉由起因於GaOX3等的絕緣性及起因於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外,使用CAC-OS的半導體元件具有高可靠性。因此,CAC-OS適合於各種半導體裝置。
本實施方式可以與其他實施方式的內容適當地組合。
實施方式7
在本實施方式中,對能夠用於上述實施方式中說明的受電部的電子裝置進行說明。
圖21A至圖21F是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(具有測量如下因素的功能:力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖21A示出移動電腦,該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖21B示出具備記錄介質的可攜式影像再現裝置(例如DVD再現裝置),該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖21C示出護目鏡型顯示器,該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖21D示出可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等。圖21E示出具有電視接收功能的數位相機,該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖21F示出可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。
圖21A至圖21F所示的電子裝置可以具有各種功能。例如,可以具有如下功能:將各種資料(靜態影像、動態影像、文字影像等)顯示在顯示部上;觸控面板;顯示日曆、日期或時刻等;藉由利用各種軟體(程式)控制處理;進行無線通訊;藉由利用無線通訊功能來連接到各種電腦網路; 藉由利用無線通訊功能,進行各種資料的發送或接收;讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。再者,在具有多個顯示部的電子裝置中,可以具有如下功能:一個顯示部主要顯示影像資料,而另一個顯示部主要顯示文字資料;或者,在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者,在具有影像接收部的電子裝置中,可以具有如下功能:拍攝靜態影像;拍攝動態影像;對所拍攝的影像進行自動或手動校正;將所拍攝的影像儲存在記錄介質(外部或內置於相機)中;將所拍攝的影像顯示在顯示部等。注意,圖21A至圖21F所示的電子裝置可具有的功能不侷限於上述功能,而可以具有各種功能。
本實施方式中說明的電子裝置內藏有電池,可以進行上述實施方式中說明的無線供電。
參照圖22A及圖22B對電子裝置的使用例進行說明。
圖22A示出在車等移動物體內操作資訊終端的例子。
5103是方向盤,內部有天線。方向盤5103內部的天線可以向電子裝置5100供應電力。電子裝置5100包括電池,可以利用無線供電進行充電。另外,可以在方向盤5103上設置能夠固定電子裝置5100的支架。當將電子裝置5100固定於方向盤5103時,無需用手拿著電子裝置就可以進行通話或視頻電話。另外,藉由利用電子裝置5100的麥克風進行聲音識別,可以裡利用駕駛者的聲音進行駕駛。
例如,可以在停車時操作電子裝置5100使顯示部5102顯示位置資訊。另外,可以在顯示部5102上顯示車內顯示部5101沒有顯示的資訊,例如,發動機旋轉數、方向盤角度、溫度、輪胎氣壓等。顯示部5102具有觸摸輸入功能。另外,可以利用對車外進行攝影的一個或多個照相機在顯示部5102上顯示車外的情況,例如,可以將顯示部5102用作後監視器。另外,為了防止疲勞駕駛,駕駛者可以利用電子裝置5100進行如下設定:當邊以無線方式從車接收行駛速度等資訊邊對行駛速度進行監視地行駛時,利用電子裝置5100對駕駛者進行攝影,當駕駛者閉著眼睛的時間較長時,使電子裝置5100震動或者發出警告音或放音樂等。另外,在停車時可以停止對駕駛 者攝影來節省電力,並且可以在停車時對電子裝置5100的電池進行無線充電。
如上所述,可以在車等移動物體中對電子裝置5100進行各種應用,為了使電子裝置5100具有多種功能,較佳為電子裝置5100內藏有多個感測器及多個天線。雖然車等移動物體有電源,但是電源是有限的。考慮到驅動移動物體所需的電力等,較佳為電子裝置5100所使用的電力儘量低。尤其是電動汽車等,由於電子裝置5100的電力消耗會縮短行駛距離。即便使電子裝置5100具有多種功能,同時使用所有功能的機會很少。根據需要大多只使用1個或2個功能。在分別對應各功能準備電池使具有多個電池的電子裝置5100具有多種功能的情況下,藉由僅打開想使用的功能並從對應該功能的電池供應電力,可以節省電力。再者,多個電池中對應沒有使用的功能的電池可以利用車上設置的天線進行無線充電。
圖22B示出在飛機等機內操作資訊終端的例子。飛機等機內能夠使用個人資訊終端的時間等有限制,在飛行時間較長時飛機較佳為具有能夠使用的資訊終端。
電子裝置5200是能夠在顯示部5202顯示電影、遊戲或廣告等影像並能夠利用通訊功能即時獲得現在的飛行位置及剩餘飛行時間等的資訊終端。另外,顯示部5202具有觸摸輸入功能。
藉由將電子裝置5200嵌入座位元5201的凹部內並在與電子裝置5200重疊的位置設置天線設置部5203,可以在電子裝置5200嵌入凹部內的期間對其進行無線供電。當使用者身體不適想與乘務員聯繫等時也可以將電子裝置5200用作電話或通訊工具。當電子裝置5200具有翻譯功能等時,與乘務員使用不同語種的乘客可以利用電子裝置5200的顯示部5202與乘務員進行溝通。此外,座位相鄰的語種不同的乘客之間也可以利用電子裝置5200的顯示部5202進行交流。另外,還可以將顯示部5202用作留言板。例如,在乘客睡覺時可以利用顯示部5202一直顯示“請勿打擾”等英文留言。
電子裝置5200可以根據各功能設置多個電池。藉由只打開想使用的功 能關閉不使用的功能,可以節省電力。再者,多個電池中對應沒有使用的功能的電池可以利用天線設置部5203進行無線供電。
另外,可以將多個座位所具有電子裝置5200的電池設計為在飛機的電力系統出現異常時用作應急電源。由於多個座位所具有的電子裝置5200都是同樣的產品具有同樣的設計,因此可以以電子裝置5200能夠作為應急電源串聯連接的方式構建系統。
作為電子裝置5200所具有的多個小型電池,可以使用鋰聚合物電池等鋰離子二次電池、鋰離子電容器、雙電層電容器和氧化還原電容器(redox capacitor)中的一種或多種。
接著,作為能夠用於上述實施方式說明的受電部的電子裝置的另一個例子,對人工器官進行說明。圖23是示出起搏器的一個例子的剖面示意圖。
起搏器主體5300至少包括電池5301a、電池5301b、調節器、控制電路、天線5304、向右心房的導線5302以及向右心室的導線5303。
起搏器主體5300藉由手術被植入體內,兩根導線藉由人體鎖骨下靜脈5305及上大靜脈5306一根導線的前端被植入右心室另一根導線的前端被植入右心房。
另外,可以藉由天線5304接收電力對電池5301a及電池5301b進行充電,由此可以降低起搏器的交換頻率。起搏器主體5300有多個電池而具有較高的安全性,即使一個電池出現故障另一個電池也可以工作而可以用作輔助電源。另外,當將用於起搏器的電池再分為多個薄型電池並將其安裝至設置有含有CPU等的控制電路的印刷電路板上,可以使起搏器主體5300更小更薄。
另外,除了能夠接收電力的天線5304之外,還可以包括能夠發送生理信號的天線。例如,可以構成能夠利用外部監視器確認脈搏、呼吸數、心率、體溫等生理信號的監視心臟活動的系統。
注意,該起搏器的設置方法只是一個例子,根據心臟病患者可以採用各種方式。
本實施方式不侷限於起搏器。人工耳蝸是比起搏器更為普及的人工器官。人工耳蝸將聲音轉換為電信號利用植入耳蝸內的刺激裝置直接刺激聽覺神經的裝置。
人工耳蝸包括藉由手術植入耳內的第一裝置以及利用麥克風拾取聲音並將拾取的聲音傳送至植入的第一裝置的第二裝置。第一裝置與第二裝置彼此不電連接,其是藉由無線進行發送及接收的系統。第一裝置至少包括用來接收聲音被轉換後的電信號的天線以及直達耳蝸的導線。另外,第二裝置至少包括用於將聲音轉換為電信號的聲音處理部以及將該電信號發送至第一裝置的發送電路。本實施方式可以與其他實施方式的記載適當地組合。
11‧‧‧供電部
12‧‧‧受電部
Wc、Wf‧‧‧電磁波

Claims (9)

  1. 一種半導體裝置,包括:收發電路;以及電池,其中,該收發電路接收供電部發送的第一電磁波來對該電池供應電力並利用該電池的電力生成第二電磁波,該第二電磁波是在該電池充電結束時利用該電池的電力生成的,該收發電路包括神經網路,該神經網路根據有關過度充電的資訊決定是否生成該第二電磁波,並且,該第二電磁波抵消該第一電磁波。
  2. 根據申請專利範圍第1項之半導體裝置,其中該收發電路包括天線電路以及控制電路,該天線電路接收該第一電磁波並發送該第二電磁波,該控制電路根據有關過度充電的資訊決定是否生成該第二電磁波,並且該控制電路當決定生成該第二電磁波時對該天線電路供應用於生成該第二電磁波的交流信號。
  3. 根據申請專利範圍第1項之半導體裝置,其中該收發電路包括天線電路以及控制電路,該控制電路包括判定電路及信號生成電路,該天線電路接收該第一電磁波並發送該第二電磁波,該判定電路根據有關過度充電的資訊決定是否生成該第二電磁波,該信號生成電路利用根據該第一電磁波生成的第一交流信號及該電池供給的電力對該天線電路供應用於生成該第二電磁波的第二交流信號。
  4. 根據申請專利範圍第2項之半導體裝置,其中該有關過度充電的資訊包括利用感測器測得的溫度資訊或該第一電磁波接收時間的資訊。
  5. 根據申請專利範圍第2項之半導體裝置,其中該神經網路的輸入層被輸入與該有關過度充電的資訊對應的資料,並且該神經網路的輸出層輸出與是否生成該第二電磁波的判定結果對應的資料。
  6. 根據申請專利範圍第1項之半導體裝置,其中該半導體裝置在該電池充電結束時發送用來增強該第一電磁波的第三電磁波。
  7. 一種包括申請專利範圍第1項之半導體裝置的電子裝置。
  8. 一種半導體裝置,包括:電池;以及收發電路,該收發電路接收用來對該電池進行充電而發送的第一電磁波並在該電池充電結束時發送用來抵消該第一電磁波的第二電磁波,其中該收發電路包括神經網路,並且,該神經網路根據有關過度充電的資訊決定是否生成該第二電磁波。
  9. 一種包括電池的半導體裝置的充電方法,該充電方法包括如下步驟:利用從供電部接收的第一電磁波生成電力;將上述電力供應給該電池來對該電池進行充電;當該電池充電結束時利用該電池的電力生成第二電磁波;以及藉由發送該第二電磁波來抵消該第一電磁波,其中該第二電磁波是藉由收發電路生成的,該收發電路包括神經網路,並且,該神經網路根據有關過度充電的資訊決定是否生成該第二電磁波。
TW107114573A 2017-05-03 2018-04-27 半導體裝置、其充電方法及電子裝置 TWI814724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-092025 2017-05-03
JP2017092025 2017-05-03

Publications (2)

Publication Number Publication Date
TW201907638A TW201907638A (zh) 2019-02-16
TWI814724B true TWI814724B (zh) 2023-09-11

Family

ID=64015999

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112132466A TW202401951A (zh) 2017-05-03 2018-04-27 半導體裝置、其充電方法及電子裝置
TW107114573A TWI814724B (zh) 2017-05-03 2018-04-27 半導體裝置、其充電方法及電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112132466A TW202401951A (zh) 2017-05-03 2018-04-27 半導體裝置、其充電方法及電子裝置

Country Status (6)

Country Link
US (2) US11316361B2 (zh)
JP (2) JP7032986B2 (zh)
KR (2) KR102528133B1 (zh)
CN (1) CN110574254A (zh)
TW (2) TW202401951A (zh)
WO (1) WO2018203176A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110574254A (zh) * 2017-05-03 2019-12-13 株式会社半导体能源研究所 半导体装置、其充电方法及电子设备
EP3921945A1 (en) 2019-02-06 2021-12-15 Energous Corporation Systems and methods of estimating optimal phases to use for individual antennas in an antenna array
WO2021055898A1 (en) 2019-09-20 2021-03-25 Energous Corporation Systems and methods for machine learning based foreign object detection for wireless power transmission
US11381118B2 (en) 2019-09-20 2022-07-05 Energous Corporation Systems and methods for machine learning based foreign object detection for wireless power transmission

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252254A1 (en) * 2006-08-31 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Power storage device and semiconductor device provided with the power storage device
US20090308933A1 (en) * 2006-11-20 2009-12-17 Semiconductor Energy Laboratory Co., Ltd. Wireless power receiving device
TW201110501A (en) * 2009-07-22 2011-03-16 Sony Corp Power receiving apparatus, power transmission system, charging apparatus and power transmission method
US20120293119A1 (en) * 2011-05-17 2012-11-22 Samsung Electronics Co., Ltd. Wireless charging apparatus and method
JP2014200137A (ja) * 2013-03-29 2014-10-23 富士通株式会社 電子機器、給電方法および給電システム
JP2015061468A (ja) * 2013-09-20 2015-03-30 日立マクセル株式会社 モバイルバッテリ
JP2016005393A (ja) * 2014-06-18 2016-01-12 Tdk株式会社 非接触給電システム
TW201618426A (zh) * 2010-07-30 2016-05-16 半導體能源研究所股份有限公司 半導體裝置、無線供電系統及無線供電方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086192A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 蓄電装置及び当該蓄電装置を具備する半導体装置
JP2008161045A (ja) 2006-11-28 2008-07-10 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の充電方法、並びに当該半導体装置を用いた通信システム
JP5804698B2 (ja) 2010-12-10 2015-11-04 キヤノン株式会社 給電装置及び方法
JP5690251B2 (ja) * 2011-09-26 2015-03-25 日立マクセル株式会社 共鳴型ワイヤレス充電装置
US8769327B2 (en) * 2011-10-04 2014-07-01 Advanergy, Inc. Battery charger management system and method for controlling a charge current by indirectly determining the type and characteristics of a battery via a current consumed by a charger
US9660478B2 (en) * 2012-12-12 2017-05-23 Qualcomm Incorporated System and method for facilitating avoidance of wireless charging cross connection
US9819228B2 (en) 2013-03-01 2017-11-14 Qualcomm Incorporated Active and adaptive field cancellation for wireless power systems
US9432091B2 (en) * 2013-03-04 2016-08-30 Hello Inc. Telemetry system with wireless power receiver and monitoring devices
JP6124136B2 (ja) * 2013-08-30 2017-05-10 パナソニックIpマネジメント株式会社 非接触受電装置
WO2017126656A1 (ja) * 2016-01-21 2017-07-27 日立マクセル株式会社 非接触送電装置
CN110574254A (zh) * 2017-05-03 2019-12-13 株式会社半导体能源研究所 半导体装置、其充电方法及电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252254A1 (en) * 2006-08-31 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Power storage device and semiconductor device provided with the power storage device
US20090308933A1 (en) * 2006-11-20 2009-12-17 Semiconductor Energy Laboratory Co., Ltd. Wireless power receiving device
TW201110501A (en) * 2009-07-22 2011-03-16 Sony Corp Power receiving apparatus, power transmission system, charging apparatus and power transmission method
TW201618426A (zh) * 2010-07-30 2016-05-16 半導體能源研究所股份有限公司 半導體裝置、無線供電系統及無線供電方法
US20120293119A1 (en) * 2011-05-17 2012-11-22 Samsung Electronics Co., Ltd. Wireless charging apparatus and method
JP2014200137A (ja) * 2013-03-29 2014-10-23 富士通株式会社 電子機器、給電方法および給電システム
JP2015061468A (ja) * 2013-09-20 2015-03-30 日立マクセル株式会社 モバイルバッテリ
JP2016005393A (ja) * 2014-06-18 2016-01-12 Tdk株式会社 非接触給電システム

Also Published As

Publication number Publication date
KR20230066120A (ko) 2023-05-12
US11967831B2 (en) 2024-04-23
JP2022075696A (ja) 2022-05-18
US20220209568A1 (en) 2022-06-30
KR102528133B1 (ko) 2023-05-02
CN110574254A (zh) 2019-12-13
US20200185951A1 (en) 2020-06-11
WO2018203176A1 (en) 2018-11-08
US11316361B2 (en) 2022-04-26
JP7379557B2 (ja) 2023-11-14
JP2018191499A (ja) 2018-11-29
TW201907638A (zh) 2019-02-16
TW202401951A (zh) 2024-01-01
JP7032986B2 (ja) 2022-03-09
KR20190142400A (ko) 2019-12-26

Similar Documents

Publication Publication Date Title
JP7167023B2 (ja) 給電装置および非接触給電システム
TWI814724B (zh) 半導體裝置、其充電方法及電子裝置
JP6280362B2 (ja) 半導体装置
JP2023027137A (ja) 電子機器
JP6718002B2 (ja) 半導体装置
JP6896045B2 (ja) 蓄電装置
TW201901971A (zh) 半導體裝置及半導體裝置的製造方法
JP2019046375A (ja) 半導体装置、電子部品、及び電子機器
JP7463298B2 (ja) 半導体装置及び半導体装置の動作方法
JP7325439B2 (ja) 蓄電装置
WO2020128722A1 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
JP2018206841A (ja) 半導体装置、および半導体装置の作製方法
JPWO2019025893A1 (ja) 半導体装置、および半導体装置の作製方法
JP7200096B2 (ja) 半導体装置及び電子機器
JP7237822B2 (ja) 半導体装置
JP7106529B2 (ja) 半導体装置
KR20230043924A (ko) 반도체 장치의 구동 방법