CN110574254A - 半导体装置、其充电方法及电子设备 - Google Patents

Abstract

提供一种新颖的半导体装置或能够防止过度充电的半导体装置。受电部具有在电池充电结束时生成抵消供电部发送的无线信号的信号的功能。具体而言，当受电部的电池的剩余电量为100％或为规定的基准值以上时，受电部具有生成抵消供电部发送的电磁波的电磁波的功能。由此，形成抵消由供电部发送的电磁波构成的磁界的磁界，从而可以抑制受电部的过电流。

Description

半导体装置、其充电方法及电子设备

技术领域

本发明的一个实施方式涉及一种半导体装置及电子设备。

注意，本发明的一个实施方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个实施方式的技术领域，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、蓄电系统、电子设备、照明装置、输入装置、输入/输出装置、其驱动方法及其制造方法。

在本说明书等中，半导体装置通常是指能够通过利用半导体特性而工作的装置。晶体管、半导体电路、运算装置及存储装置等都是半导体装置的一个实施方式。另外，显示装置、摄像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)以及电子设备有时各自包括半导体装置。

背景技术

近年来，以智能手机等为代表的便携式信息终端、电动工具、电动汽车等各种各样的电子设备安装有电池。锂离子电池等通过充电储存电量而能够反复利用的二次电池被广泛使用。通过将安装有电池的电子设备连接至供电装置可以对电池进行充电。

另外，通过以无线的方式由供电装置向安装有电池的电子设备供应电力，即便电子设备不与供电装置物理连接也可以对电池进行充电。例如，专利文献1公开了一种利用电磁感应方式及磁场共振方式的供电方法。

[参考文献]

[专利文献]

[专利文献1]日本专利申请公开第2012-125115号公报

发明内容

本发明的一个实施方式的目的之一是提供一种新颖的半导体装置。本发明的一个实施方式的另一目的是提供一种能够防止过度充电的半导体装置。本发明的一个实施方式的另一目的是提供一种高可靠性的半导体装置。本发明的一个实施方式的另一目的是提供一种能够提高充电速度的半导体装置。本发明的一个实施方式的另一目的是提供一种通用性高的半导体装置。本发明的一个实施方式的另一目的是提供一种功耗低的半导体装置。本发明的一个实施方式的另一目的是提供一种面积小的半导体装置。

注意，本发明的一个实施方式并不需要实现所有上述目的，只要实现至少一个目的即可。上述目的的记载不妨碍其他目的的存在。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的目的。

根据本发明的一个实施方式的半导体装置包括收发电路及电池。收发电路被构成为接收供电部发送的第一电磁波而对电池进行电力供给并利用电池的电力生成第二电磁波。第二电磁波在电池充电结束时利用电池的电力生成。该第二电磁波被构成为抵消第一电磁波。

在根据本发明的一个实施方式的半导体装置中，收发电路包括天线电路及控制电路。天线电路被构成为接收第一电磁波并发送第二电磁波。控制电路可以被构成为：根据有关过度充电的信息判断是否生成第二电磁波；当决定生成第二电磁波时，对天线电路供应用于生成第二电磁波的交流信号。

在根据本发明的一个实施方式的半导体装置中，收发电路包括天线电路以及控制电路。控制电路包括判定电路及信号生成电路。天线电路被构成为接收第一电磁波并发送第二电磁波。判定电路被构成为根据有关过度充电的信息判断是否生成第二电磁波。信号生成电路可以被构成为利用根据第一电磁波生成的第一交流信号以及电池供给的电力对天线电路供应用于生成第二电磁波的第二交流信号。

在根据本发明的一个实施方式的半导体装置中，有关过度充电的信息还可以包括利用传感器测得的温度信息或第一电磁波的接收时间信息。

在根据本发明的一个实施方式的半导体装置中，收发电路包括神经网络。神经网络的输入层可以被输入与有关过度充电的信息对应的数据。神经网络的输出层可以输出与是否生成第二电磁波的判定结果对应的数据。

根据本发明的任一个实施方式的半导体装置还可以被构成为在电池充电结束时发送增强第一电磁波的第三电磁波。

根据本发明的一个实施方式的电子设备是包括上述半导体装置的电子设备。

通过本发明的一个实施方式可以提供一种新颖的半导体装置。通过本发明的一个实施方式可以提供一种能够防止过度充电的半导体装置。通过本发明的一个实施方式可以提供一种高可靠性的半导体装置。通过本发明的一个实施方式可以提供一种能够提高充电速度的半导体装置。通过本发明的一个实施方式可以提供一种通用性高的半导体装置。通过本发明的一个实施方式可以提供一种功耗低的半导体装置。通过本发明的一个实施方式可以提供一种面积小的半导体装置。

注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要具有所有上述效果。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的效果。

附图说明

图1A、图1B1、图1B2及图1C示出供电系统的结构例。

图2示出受电部的结构例。

图3示出天线电路的结构例。

图4A1、图4A2、图4B1和图4B2示出整流电路及充电电路的结构例。

图5A、图5B及图5C示出控制电路的结构例。

图6是流程图。

图7A和图7B是流程图。

图8A和图8B示出供电系统的结构例。

图9示出受电部的结构例。

图10A和图10B示出延迟电路及天线电路的结构例。

图11示出控制电路的结构例。

图12A、图12B及图12C各自示出神经网络的结构例。

图13示出半导体装置的结构例。

图14示出存储电路的结构例。

图15示出存储单元的结构例。

图16示出电路的结构例。

图17是时序图。

图18A、图18B及图18C示出晶体管的结构例。

图19是能带图。

图20示出半导体装置的结构例。

图21A、图21B、图21C、图21D、图21E及图21F示出电子设备的结构例。

图22A和图22B示出电子设备的结构例。

图23示出电子设备的结构例。

具体实施方式

下面，参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。

在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也简称为OS)等。例如，在将金属氧化物用于晶体管的沟道形成区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用及开关作用中的至少一个时，该金属氧化物可以称为金属氧化物半导体(metal oxide semiconductor)，简称为OS。在下面说明中，在沟道形成区域中包含金属氧化物的晶体管也被称为OS晶体管。

在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。将在后面说明金属氧化物的详细内容。

在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也包括在附图或文中。这里，X和Y各自为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜或层等)。

作为X与Y直接连接的情况的例子，可以举出：能够电连接X与Y的元件(例如，开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件或负载等)不连接X与Y之间的情况；以及X与Y不通过能够电连接X与Y的元件连接的情况。

作为X与Y电连接的情况的一个例子，可以在X与Y之间连接一个以上的能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件或负载等)。注意，开关被控制为开启或关闭。换言之，通过使开关处于开启状态或关闭状态来控制是否使电流流过。或者，开关具有选择并切换电流路径的功能。注意，X与Y电连接的情况包括X与Y直接连接的情况。

作为X与Y在功能上连接的情况的一个例子，可以在X与Y之间连接一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，X与Y在功能上是连接着的。注意，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。

注意，当明确地记载为“X与Y电连接”时，在本说明书等中意味着如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，在本说明书等中，明确记载为“X与Y电连接”时与只明确记载为“X与Y连接”时的内容相同。

即使在附图中独立的构成要素相互电连接，也有一个构成要素兼有多个构成要素的功能的情况。例如，在布线的一部分还被用作电极时，一个导电膜兼有布线和电极的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。

(实施方式1)

在本实施方式中，对根据本发明的一个实施方式的半导体装置及供电系统进行说明。

<供电系统的结构例>

图1A示出供电系统10的结构例。供电系统10包括供电部11及受电部12。供电系统10具有利用供电部11发送的无线信号进行受电部12的充电的功能。以下，将利用无线信号的供电也称为无线供电或射频(Radio Frequency：RF)供电。

注意，供电部11及受电部12各自可以由半导体装置构成。因此，也可以将供电部11及受电部12各自称为半导体装置。

供电部11具有利用无线信号向受电部12供应电力的功能。具体而言，供电部11具有生成用于对受电部12进行充电的电磁波Wf的功能。作为供电部11，例如可以使用以非接触的方式对受电部12进行无线供电的供电器或者对放置在供电板上的受电部12进行无线供电的供电器等。

受电部12具有利用供电部11发送的无线信号进行充电的功能。具体而言，受电部12包括电池，其具有通过对电池供应利用从供电部11接收的电磁波Wf生成的电力来对电池进行充电的功能。作为受电部12，例如可以使用便携式信息终端(移动电话、智能手机、平板型信息终端、笔记本电脑、电子书等)、数码相机、便携式游戏机、便携式音乐播放机、电动工具、家电、医疗器械等电子设备、车辆等。

供电部11与受电部12间的电磁波Wf的传送方式可以根据规格等适当地设定。例如，作为传送方式，可以使用电磁耦合方式、电磁感应方式或微波方式等。对供电部11生成的电磁波Wf的频率没有特别的限制。例如，可以使用如下频率：300GHz以上且小于3THz的亚毫米波、30GHz以上且小于300GHz的毫米波、3GHz以上且小于30GHz的微波、300MHz以上且小于3GHz的超短波、30MHz以上且小于300MHz的极超短波、3MHz以上且小于30MHz的短波、300kHz以上且小于3MHz的中波、30kHz以上且小于300kHz的长波或者3kHz以上且小于30kHz的极长波。

如图1A所示，供电部11可以对多个受电部12发送电磁力Wf。由此，可以同时对多个受电部12进行充电。

但是，多个受电部12的充电结束时间不一定都一致。因此，如图1B1所示，充完电的受电部12(附图中涂有阴影的受电部12)和没充完电的受电部12有可能混在一起。只要还有没充完电的受电部12，供电部11就一直发送电磁波Wf。因此，已充完电的受电部12也继续暴露在电磁波Wf中而变为过度充电状态导致受电部12中产生过电流。这导致受电部12中的金属部分等变热而可能使受电部12中的构件(元件或电池等)劣化或起火。一般地，在电池的剩余电量为100％的状态时因温度上升导致的劣化尤为明显。因此，若受电部12在充完电之后继续接收电磁波Wf，则更容易发生因发热引起的电池劣化。

在此，根据本发明的一个实施方式的受电部12具有在电池充电结束时生成抵消供电部11发送的无线信号的信号的功能。具体而言，当受电部12的电池的剩余电量为100％或为规定的基准值以上时，如图1B2所示，受电部12具有生成抵消供电部11发送的电磁波Wf的电磁波Wc的功能。由此，如图1C所示地形成抵消由供电部11发送的电磁波Wf构成的磁界Hf的磁界Hc，从而可以抑制受电部12的过电流。由此，可以防止受电部12的劣化及起火，从而可以提高受电部12的可靠性。

注意，电磁波Wc可以采用任一电磁波，只要能够抵消电磁波Wf即可。例如，作为电磁波Wc，可以使用对供电部11发送且其频率与电磁波Wf同步的电磁波。具体而言，将电磁波Wc的频率设定为电磁波Wf的频率的整数倍。

再者，根据本发明的一个实施方式的受电部12具有利用充完电的电池中储存的电力生成电磁波Wc的功能。由此，可以使电池的剩余电量维持在小于100％(例如95％左右)的状态，而可以抑制因温度变化引起的电池的劣化。

注意，在本说明书等中“抵消电磁波Wf”除了包括完全抵消受电部12所接收的电磁波Wf的方式之外还包括削弱受电部12所接收的电磁波Wf的方式。也就是说，本发明的一个实施方式除了包括利用电磁波Wf使受电部12不接收电磁波Wc的方式之外还包括利用电磁波Wc削弱受电部12接收的电磁波Wf的方式。

<受电部的结构例>

图2示出具有上述功能的受电部12的具体结构例。图2所示的受电部12包括收发电路20、电池30、传感器40及定时器50。

收发电路20具有接收电磁波Wf对电池30供给电力的功能以及利用电池30的电力生成电磁波Wc的功能。收发电路20包括天线电路21、整流电路22、充电电路23及控制电路24。

天线电路21具有接收供电部11生成的电磁波Wf并将其转换为交流信号再将该交流信号供应给整流电路22及控制电路24的功能。另外，天线电路21还具有将由控制电路24供给的交流信号转换为电磁波Wc并将该电磁波Wc发送至受电部12的外部的功能。

可以利用天线进行电磁波Wf的接收及电磁波Wc的发送。天线的形状可以根据传送方式决定。例如，在作为传送方式采用电磁耦合方式或电磁感应方式(例如，13.56MHz频带)时，利用根据电场密度变化的电磁感应。因此，作为天线优选使用环形的导电膜(例如，环状天线)或螺旋形导电膜(例如，螺旋天线)等。在使用微波方式(例如，UHF频带(860至960MHz频带)、2.45GHz频带)的情况下，可以考虑电磁波的波长适当地设定用作天线的导电膜的长度或形状。例如，作为天线，可以使用线状的导电膜(例如，偶极天线)或平坦形状的导电膜(例如，贴片天线)等。注意，用作天线的导电膜的形状不局限于此。例如，考虑到电磁波的波长，可以采用曲线状和/或蛇行形状等。另外，还可以使用组合了多个形状的兼容多个频带的电磁波的天线。

图3示出天线电路21的结构例。天线电路21包括接收电路101及发送电路102。接收电路101具有将电磁波Wf转换为交流信号并将该交流信号供应给整流电路22及控制电路24的功能。发送电路102具有将由控制电路24供给的交流信号转换为电磁波Wc并将该电磁波Wc发送至外部的功能。

接收电路101包括天线线圈111和电容器112。电容器112具有谐振电容的功能。通过作为电容器112使用可变电容并控制电容值，可以控制所接收的电磁波的频率。发送电路102包括天线线圈113和电容器114。电容器114具有谐振电容的功能。由发送电路102生成的电磁波Wc的频率可以利用从控制电路24输入的交流信号的频率进行控制。注意，作为接收电路101及发送电路102的每一个，优选使用谐振电路。

虽然图3中接收电路101和发送电路102分开地设置，但是也可以设置彼此共用的电路。例如，可以省略图3中的发送电路102，并使接收电路101还具有发送电路102的功能。

整流电路22具有对由天线电路21供应的交流信号进行整流并将其转换为直流信号的功能。图4A1示出整流电路22的结构例。整流电路22包括二极管121、电容器122及二极管123。电容器122具有平滑电容器(smoothing capacitor)的功能。由整流电路22生成的直流信号被供给至充电电路23。

注意，二极管121及二极管123各自可以为二极管连接的晶体管。图4A2示出作为二极管121及二极管123使用晶体管时的结构例。

为了防止电流的逆流，优选作为二极管121及二极管123使用的晶体管的关态电流极低。因此，作为这样的晶体管，OS晶体管合适。在源极漏极间电压为10V、室温(25℃左右)状态下的以沟道宽度标准化的OS晶体管的关态电流可以为10×10^-21A/μm(10zA/μm)以下。由此，OS晶体管可以有效地防止电流逆流。将在实施方式5中对OS晶体管进行详细说明。

充电电路23具有控制由整流电路22供给的直流信号的电压电平并将其供应至电池30的功能。由此，电池30被施加预定的电压而可以进行充电。

图4B1示出充电电路23的结构例。充电电路23包括调节器131及开关132。调节器131具有控制从整流电路22输入的电压的功能。经调节器131转换的电压通过开关132被供给到电池30。

开关132具有控制是否对电池30供应电力的功能。在对电池30进行充电的期间，开关132为导通状态，在不进行电池30的充电的期间，开关132为关闭状态。

注意，如图4B2所示，作为开关132也可以使用晶体管。在该情况下，可以通过控制晶体管的栅电压来控制开关132的导通状态。用作开关132的晶体管可以具有背栅极。

为了防止电池30的电力泄漏，优选用作开关132的晶体管的关态电流小。所以，作为开关132优选使用OS晶体管。

电池30具有对受电部12中的其他的电路供给电力的功能。注意，对电池30的种类没有特殊限定。作为电池30，例如可以使用：锂离子电池、铅蓄电池、锂离子聚合物二次电池、镍氢蓄电池、镍镉蓄电池、镍铁蓄电池、镍锌蓄电池、氧化银锌蓄电池等的二次电池；氧化还原液流电池、锌氯电池、锌溴电池等的液循环型二次电池、铝空气电池、空气锌电池、空气铁电池等的机械充电型二次电池；以及钠硫电池、锂硫化铁电池等的高温工作型二次电池等。

控制电路24具有控制电磁波Wc的生成的功能。具体而言，控制电路24具有根据从外部输入的有关过度充电的信息(以下，也称为过度充电信息)判断是否生成电磁波Wc的功能。当判断需要生成电磁波Wc的情况下，控制电路24向天线电路21供给交流信号。图2作为一个例子示出由传感器40及定时器50向控制电路24输入过度充电信息的结构例。

传感器40具有测量受电部12的温度的功能。注意，对测量地方没有特殊限定。例如，在受电部12为电子设备的情况下，传感器40可以测量电子设备的框体的温度或者电子设备内部的任意地方的温度。传感器40也可以测量电池30的表面温度。利用传感器40测量的温度被转换为信号并被输入至控制电路24。

定时器50具有测量无线供电的时间的功能。例如，定时器50可以测量如下时间：受电部12连续接收电磁波Wf的总时间；在电池30充完电后，受电部12连续接收电磁波Wf的时间；等等。由定时器50测量的时间被转换为信号并被输入至控制电路24。

由传感器40获得的温度信息及由定时器50获得的无线供电的时间信息作为过度充电信息被供应至控制电路24。控制电路24具有根据该过度充电信息选择是否生成电磁波Wc的功能。例如，在受电部12的温度为规定值以上或者受电部12连续接收的电磁波Wf的总时间为规定值以上时，控制电路24可以生成电磁波Wc来停止无线供电。

注意，也可以省略结构例所示的传感器40和定时器50中的一方。另外，可以设置测量其他的过度充电信息(供电部11与受电部12的距离、磁感应强度、电池的剩余电量等)的电路来代替传感器40和定时器50中的一方或双方。

图5A示出控制电路24的结构例。控制电路24包括判定电路141、信号生成电路142及开关电路143。从传感器40及定时器50等输出的过度充电信息被输入判定电路141。

判定电路141具有根据过度充电信息判断是否生成电磁波Wc的功能。例如，在受电部12的温度为基准值以上或者受电部12连续接收电磁波Wf的总时间为基准值以上时，判定电路141可以判定生成电磁波Wc。在判定需要生成电磁波Wc时，判定电路141具有对信号生成电路142提供指示生成电磁波Wc的信号的功能。

另外，判定电路141具有将对应判定结果的控制信号输出至开关电路143的功能。具体而言，当判定电路141判定需要生成电磁波Wc时，判定电路141具有控制开关电路143的导通状态以使电池30对信号生成电路142供应电力的功能。由此，信号生成电路142可以利用电池30的电力生成电磁波Wc。

信号生成电路142具有根据判定电路141的判定结果生成用于生成电磁波Wc的信号的功能。具体而言，当判定电路141判定需要生成电磁波Wc时，信号生成电路142具有利用由天线电路21供给的交流信号以及由电池30供给的电力生成交流信号的功能。当判定电路141判定不需要生成电磁波Wc时，电池30不对信号生成电路142供应电力，信号生成电路142不生成交流信号。

图5B示出信号生成电路142的结构例。信号生成电路142包括缓冲电路150。缓冲电路150具有根据由判定电路141输入的信号控制从天线电路21输入的交流信号的输出的功能。具体而言，天线电路21从供电部11接收的根据电磁波Wf生成的交流信号被输入至缓冲电路150。判定电路141向缓冲电路150输入对应于是否需要生成电磁波Wc的信号。并且，当判定电路141判定需要生成电磁波Wc时，缓冲电路150对天线电路21输出交流信号。由此，与电磁波Wf的频率同步的交流信号被供给至天线电路21。并且，天线电路21将由信号生成电路142供给的交流信号转换为电磁波Wc发送至外部。

图5C示出缓冲电路150的具体结构例。缓冲电路150包括晶体管151至晶体管156以及反相器157。晶体管151至晶体管154构成第一反相器。晶体管155和晶体管156构成第二反相器。注意，第一反相器可以根据输入到晶体管153和晶体管154中的信号控制工作状态。

晶体管151、晶体管152各自的栅极被输入从天线电路21输出的交流信号。晶体管151、晶体管152的源极和漏极中的每一个与晶体管155、晶体管156的栅极连接。晶体管155、晶体管156的源极和漏极中的每一个与天线电路21连接。

判定电路141向晶体管153的栅极输入对应于是否需要生成电磁波Wc的信号。从判定电路141输入的信号经反相器157被反转，该信号被输入到晶体管154的栅极。晶体管153、晶体管155被供应高电源电位VDD。晶体管154、晶体管156被供应低电源电位VSS。注意，高电源电位VDD及低电源电位VSS可以从电池30通过开关电路143供应至缓冲电路150。

当生成电磁波Wc时，晶体管153、晶体管154根据判定电路141供给的信号变为导通状态。由此，与电磁波Wf的频率同步的交流信号从晶体管155、晶体管156的源极和漏极中的每一个供给至天线电路21。当不生成电磁波Wc时，晶体管153、晶体管154根据判定电路141供给的信号变为关闭状态。由此，缓冲电路150停止生成交流信号。

如上所述，本发明的一个实施方式的受电部12可以根据充电状况生成电磁波Wc来控制向受电部12的供电。注意，如图2所示，供电部11可以具有向受电部12输出要求如下信息的信号Sr：电池30的充电是否完了的信息；电池30的剩余电量信息；充电时间信息；等等。当供电部11输出信号Sr时，受电部12将对应于所要求的信息的信号Sq输出至供电部11。由此，供电部11可以监视受电部12的充电状况并选择是否发送电磁波Wf。

<供电系统的工作例>

接着，参照图6对供电系统10的工作例进行说明。图6示出供电系统10的工作例的流程图。注意，这里对利用供电部11发送的电磁波Wf对多个受电部12进行充电的例子进行说明。在此，作为过度充电信息使用受电部12的温度，根据受电部12的温度判断是否生成电磁波Wc。

首先，当受电部12被配置在能够进行无线充电的位置时供电部11对受电部12发送电磁波Wf(步骤S1)。然后，电磁波Wf通过天线电路21、整流电路22及充电电路23被供应至电池30而进行电池30的充电(步骤S2)。

在电池30充完电时(步骤S3中的YES)确认其他的所有受电部12是否也充完电了(步骤S4)。步骤S4可以通过如下方法进行：供电部11对所有的受电部12发送信号Sr并从各受电部12接收信号Sq(参照图2)。当所有的受电部12都充完电时(步骤S4中的YES)，供电部11停止发送电磁波Wf(步骤S5)。

注意，可以自由地设定电池30充完电了的基准。例如，可以以电池的剩余电量是否达到预定值(例如100％)来作为基准。另外，可以通过使供电部11以预定频率发送信号Sr来监视受电部12的充电状况。

另一方面，当任何受电部12没充完电时(步骤S4中的NO)继续发送电磁波Wf。利用传感器40测量充完电的受电部12的温度。当受电部12的温度为基准值以上时(步骤S6中的YES)，利用电池30的放电对控制电路24供应电力(步骤S7)来生成电磁波Wc(步骤S8)。由此，电磁波Wf被抵消而停止对受电部12充电，由此可以防止过度充电。由于电池30进行了放电而使剩余电量不足100％，由此可以抑制电池30劣化。

然后，当电池30的剩余电量维持在基准值以上时(步骤S9中的NO)重复步骤S6至步骤S8的工作。注意，当受电部12的温度低于基准值时，受电部12可以判断受热的影响小而不需要生成电磁波Wc(步骤S6中的NO)。

当因生成电磁波Wc而使电池30的剩余电量低于基准值时(步骤S9中的YES)，重新开始对电池30进行充电(步骤S2)。并且，步骤S3之后的工作一直进行，直到所有的受电部12都充完电。

通过上述工作，可以在抑制过度充电的同时对所有受电部12进行充电。注意，步骤S6中的温度的基准值以及步骤S9中的电池30剩余电量的基准值可以根据电池30的特性等自由设定。例如，当电池30的最高允许温度为T℃时，可以将温度的基准值设定为(T-20)℃以上且T℃以下、(T-15)℃以上且T℃以下、(T-10)℃以上且T℃以下或者(T-5)℃以上且T℃以下等温度。作为电池30剩余电量的基准值可以设定为95％、90％、85％、80％等的剩余电量。

[追加工作1]

供电系统10的工作不局限于图6所示的工作，也可以适当地追加其他的工作。例如，在图6中只对充完电的受电部12进行温度测量(步骤S6)，但是为了抑制发热，即便是正在进行充电的受电部12，只要其温度变为基准值以上就可以停止对其进行充电。图7A示出对应受电部12的温度暂时停止充电的工作例。

当检测出受电部12的温度为基准值以上时(步骤S21)，不管电池30是否充完电都停止充电(步骤S22)。然后，维持充电停止状态。当直到受电部12的温度降低至低于基准值时(步骤S23中的YES)重新开始进行电池30的充电(步骤S24)。通过该工作可以抑制充电中的发热。

[追加工作2]

在图6和图7A中，对根据受电部12的温度决定是否停止充电的工作进行了说明，但是也可以根据其他的过度充电信息决定是否停止充电。图7B示出根据电磁波Wf的接收时间决定是否暂时停止充电的工作例。

首先，当检测出受电部12连续接收电磁波的期间超过基准值时(步骤S31)，不管电池30是否充完电都停止充电(步骤S32)。当停止充电状态过了一定期间时(步骤S33中的YES)，重新开始对电池30进行充电(步骤S34)。通过该工作可以防止受电部12发热。

注意，步骤S22及步骤S32中的停止充电的方法不局限于此。例如，可以通过生成电磁波Wc或者通过使图4B1及图4B2中的开关132变为关闭状态等方法来停止充电。

图7A及图7B所示的工作可以作为插加工作适当地追加至图6所示的工作中。

如上所述，在本发明的一个实施方式中，当电池30的剩余电量为预定值以上时，通过抵消供电部11生成的电磁波可以防止受电部12的劣化及起火。另外，通过利用电池30的电力抵消电磁波，可以使电池30的剩余电量维持在基准值以上且低于100％的状态，由此可以防止电池的劣化。

本实施方式可以与其他任何实施方式适当地组合。

(实施方式2)

在本实施方式中对上述实施方式说明的供电系统的变形例进行说明。

图8A示出供电系统10的其他结构例。图8A所示的供电系统10与图1A至图1C所示的供电系统10的不同之处在于图8A所示的受电部12具有生成电磁波We的功能。至于其他的结构可以参考实施方式1的说明。

如图8A所示，充完电的受电部12(附图中涂有阴影的受电部12)具有利用电磁波Wf对没有充完电的其他的受电部12发送电磁波We的功能。电磁波We能够增强没有充完电的受电部12的电磁波Wf。如图8B所示，由电磁波Wf形成的磁界Hf因由电磁波We形成的磁界He增强，而使没有充完电的受电部12所接收的电磁波Wf增强。由此，可以提高没有充完电的受电部12的充电效率，从而可以提高充电速度。

电磁波We只要是能够增强电磁波Wf的任何电磁波即可。例如，作为电磁波We可以使用频率及相位与电磁波Wf同步的电磁波。注意，电磁波Wf与电磁波We的相位不需要完全一致，只要调整为能够促进没有充完电的受电部12的充电的程度即可。

注意，受电部12除了能够发送电磁波We还具有发送实施方式1说明的电磁波Wf的功能。

图9示出具有发送电磁波We的功能的受电部12的具体结构例。图9所示的受电部12与图2所示的受电部12的不同之处在于图9所示的受电部12包括开关电路25、延迟电路26及天线电路27。至于其他的结构可以参照图2的说明。

开关电路25具有控制天线电路21向延迟电路26供应交流信号的功能。当生成电磁波We时，开关电路25变为导通状态，天线电路21向延迟电路26供应交流信号。

可以自由地设定天线电路21向延迟电路26供应交流信号的条件。例如，可以以电池30充完电为条件。

延迟电路26具有延迟从天线电路21通过开关电路25供应的交流信号的功能。由此，根据电磁波Wf生成的交流信号的相位偏移而该信号被供应至天线电路27。就是说，延迟电路26可以控制供应给天线电路27的交流信号的相位。

图10A示出延迟电路26的结构例。延迟电路26包括多个反相器161。通过将多个反相器161串联连接，可以延迟整流电路22输出的信号使相位偏移。注意，对串联连接的反相器161的个数没有特别的限定，可以根据所希望的相移量适当地选择反相器161的个数。另外，可以在反相器161之间适当地设置电阻器或电容器。

注意，延迟电路26也可以使用电池30的电力。此时，在生成电磁波We的期间，电池30的电力被供应至延迟电路26。

天线电路27具有将延迟电路26生成的信号转换为电磁波We并将该电磁波We输出至外部的功能。图10B示出天线电路27的结构例。天线电路27包括天线线圈171及电容器172。电容器172具有谐振电容的功能。注意，作为天线电路27，优选使用谐振电路。

虽然在这结构中分别设置天线电路27与天线电路21，但是当天线电路21具有天线电路27的功能时也可以省略天线电路27。

如上所述，通过使充完电的受电部12向没充完电的受电部12发送电磁波We，可以提高没充完电的受电部12的充电效率。由此，可以提高充电速度。

本实施方式可以与其他任何实施方式适当地组合。

(实施方式3)

在本实施方式中，对将人工知能(AI：Artificial Intelligence)用于上述实施方式中说明的供电系统的结构例进行说明。

注意，人工智能是指模拟人的智能的计算机的总称。在本说明书等中，人工知能包括人工神经网络(ANN：Artificial Neural Network)。人工神经网络是指模拟由神经元和突触构成神经网的电路。在本说明书等中，“神经网络”尤其是指人工神经网络。

<控制电路的结构例>

图11示出控制电路24的结构例。图11所示的控制电路24与图5A所示的控制电路24的不同之处在于图11所示的控制电路24的判定电路141具有神经网络NN。至于其他的结构可以参照图5A的说明。

神经网络NN包括输入层IL、输出层OL及隐藏层(中间层)HL。输入层IL被输入对应于由传感器40及定时器50等获得的过度充电信息的数据。

输出层OL、输入层IL、隐藏层HL都包括一个或多个单元(神经元电路)，各单元的输出乘以权重(连接强度)被供应给不同层中的单元。注意，可以任意设定各层的单元数。神经网络NN也可以是具有多个隐藏层HL的网络(深度神经网络(DNN))。有时也将深度神经网络学习称为深度学习。

神经网络NN获得根据过度充电信息(例如，利用传感器40测量的温度、利用定时器50测量的时间等)选择是否生成电磁波Wc的功能。当神经网络NN的输入层被输入对应于过度充电信息的数据时，各层进行运算处理。各层的运算处理例如通过进行从前一层的单元输出的数据与权系数的积和运算而进行。注意，层间连接可以是所有单元彼此连接的完全连接也可以是部分单元彼此连接的部分连接。并且，对应于是否生成电磁波Wc的判定结果的数据从输出层OL输出。

如此，通过使判定电路141包括神经网络NN，可以根据关于过度充电的各种信息适当地判断是否生成电磁波Wc。由此，可以提高控制电路24的通用性。

<神经网络的结构实例>

接着，说明神经网络NN的更具体的结构实例。图12A至图12C示出神经网络的结构实例。神经网络由神经元电路NC与设置在神经元电路之间的突触电路SC构成。

图12A示出神经元电路NC和突触电路SC的结构实例。向突触电路SC输入输入数据x₁至x_L(L为自然数)。此外，突触电路SC各自具有储存权系数w_k(k为1以上且L以下的整数)的功能。权系数w_k对应于神经元电路NC间的键合强度。

当向突触电路SC输入输入数据x₁至x_L时，神经元电路NC被供应如下值：对输入到突触电路SC的输入数据x_k与储存在突触电路SC中的权系数w_k之积(x_kw_k)在k＝1至L的条件(x₁w₁+x₂w₂+…+x_Lw_L)下进行加法而得到的值，即通过使用x_k和w_k的积和运算得到的值。在该值超过神经元电路NC的阈值θ的情况下，神经元电路NC输出高电平信号y。将该现象称为神经元电路NC的发火。

图12B示出使用上述神经元电路NC和突触电路SC的分层神经网络的模型。神经网络包括输入层IL、隐藏层HL、输出层OL。输入层IL包括输入神经元电路IN。隐藏层HL包括隐藏突触电路HS及隐藏神经元电路HN。输出层OL包括输出突触电路OS及输出神经元电路ON。将输入神经元电路IN、隐藏神经元电路HN、输出神经元电路ON的阈值θ分别记载为θ_I、θ_H、θ_O。

向输入层IL供应对应于过充电信息的数据x₁至x_i(i为自然数)，输入层IL的输出被供应到隐藏层HL。并且，向隐藏神经元电路HN供应通过使用输入层IL的输出数据和保持在隐藏突触电路HS中的权系数w的积和运算得到的值。向输出神经元电路ON供应根据使用隐藏神经元电路HN的输出和保持在输出突触电路OS中的权系数w的积和运算得到的值。并且，从输出神经元电路ON输出对应于是否生成电磁波Wc的数据y。

如此，图12B所示的神经网络具有根据过充电信息判断是否需要生成电磁波Wc的功能。

此外，可以将梯度下降法等用于神经网络的学习，可以将反向传播算法用于梯度的算出。图12C示出利用反向传播算法进行监督学习的神经网络的模型。

反向传播算法是以神经网络的输出数据与监督数据之间的误差变小的方式改变突触电路的权系数的方法之一。具体而言，根据基于输出数据(数据y)和监督数据(数据t)决定的误差δ_O而改变隐藏突触电路HS的权系数w。此外，根据隐藏突触电路HS的权系数w的变化量而改变上一级的突触电路SC的权系数w。如此，通过基于监督数据依次改变突触电路SC的权系数，能够进行神经网络NN的学习。

注意，在图12B、图12C各自中，隐藏层HL是一个，但是也可以为两个以上。因此，可以进行深度学习。

本实施方式可以与其他任何实施方式适当地组合。

(实施方式4)

在本实施方式中，说明能够用于在上述实施方式中说明的神经网络的半导体装置的结构实例。

当神经网络由硬件构成时，神经网络的积和运算可以使用积和运算元件进行。在本实施方式中，对能够用作神经网络NN中的积和运算元件的半导体装置的结构实例进行说明。

<半导体装置的结构实例>

图13示出半导体装置200的结构实例。图13所示的半导体装置200包括存储电路210(MEM)、参考用存储电路220(RMEM)、电路230及电路240。半导体装置200还可以包括电流源电路250(CREF)。

存储电路210(MEM)包括存储单元MC[p，q]及存储单元MC[p+1，q]等存储单元MC。存储单元MC包括具有将被输入的电位转换为电流的功能的元件。作为具有上述功能的元件，例如可以使用晶体管等有源元件。图13示出存储单元MC包括晶体管Tr11的例子。

对存储单元MC通过布线WD[q]等布线WD输入第一模拟电位。第一模拟电位对应于第一模拟数据。存储单元MC具有生成对应于第一模拟电位的第一模拟电流的功能。具体而言，可以将在对晶体管Tr11的栅极供应第一模拟电位时得到的晶体管Tr11的漏极电流用作第一模拟电流。以下，将流过存储单元MC[p，q]的电流称为I[p，q]，将流过存储单元MC[p+1，q]的电流称为I[p+1，q]。

注意，在晶体管Tr11在饱和区域中工作的情况下，漏极电流不依赖于源极与漏极之间的电压，而被栅极电压与阈值电压的差分控制。因此，优选使晶体管Tr11在饱和区域中工作。适当地将栅极电压及源极与漏极之间的电压各自设定为能够使晶体管Tr11在饱和区域中工作的电压。

具体而言，在图13所示的半导体装置200中，对存储单元MC[p，q]通过布线WD[q]输入第一模拟电位Vx[p，q]或对应于第一模拟电位Vx[p，q]的电位。存储单元MC[p，q]具有生成对应于第一模拟电位Vx[p，q]的第一模拟电流的功能。换言之，此时存储单元MC[p，q]的电流I[p，q]相当于第一模拟电流。

此外，在图13所示的半导体装置200中，对存储单元MC[p+1，q]通过布线WD[q]输入第一模拟电位Vx[p+1，q]或对应于第一模拟电位Vx[p+1，q]的电位。存储单元MC[p+1，q]具有生成对应于第一模拟电位Vx[p+1，q]的第一模拟电流的功能。换言之，此时存储单元MC[p+1，q]的电流I[p+1，q]相当于第一模拟电流。

存储单元MC具有保持第一模拟电位的功能。换言之，存储单元MC具有保持对应于第一模拟电位的第一模拟电流的功能。

另外，对存储单元MC通过布线RW[p]及布线RW[p+1]等布线RW输入第二模拟电位。第二模拟电位对应于第二模拟数据。存储单元MC具有对已保持的第一模拟电位加上第二模拟电位或对应于第二模拟电位的电位的功能及保持通过该加法得到的第三模拟电位的功能。存储单元MC还具有生成对应于第三模拟电位的第二模拟电流的功能。换言之，存储单元MC具有保持对应于第三模拟电位的第二模拟电流的功能。

具体而言，在图13所示的半导体装置200中，对存储单元MC[p，q]通过布线RW[p]输入第二模拟电位Vw[p，q]。存储单元MC[p，q]具有保持对应于第一模拟电位Vx[p，q]及第二模拟电位Vw[p，q]的第三模拟电位的功能。另外，存储单元MC[p，q]具有生成对应于第三模拟电位的第二模拟电流的功能。换言之，此时存储单元MC[p，q]的电流I[p，q]相当于第二模拟电流。

另外，在图13所示的半导体装置200中，对存储单元MC[p+1，q]通过布线RW[p+1]输入第二模拟电位Vw[p+1，q]。存储单元MC[p+1，q]具有保持第一模拟电位Vx[p+1，q]及对应于第二模拟电位Vw[p+1，q]的第三模拟电位的功能。另外，存储单元MC[p+1，q]具有生成对应于第三模拟电位的第二模拟电流的功能。换言之，此时存储单元MC[p+1，q]的电流I[p+1，q]相当于第二模拟电流。

电流I[p，q]通过存储单元MC[p，q]流过布线BL[q]与布线VR[q]之间。电流I[p+1，q]通过存储单元MC[p+1，q]流过布线BL[q]与布线VR[q]之间。因此，相当于电流I[p，q]与电流I[p+1，q]之和的电流I[q]通过存储单元MC[p，q]及存储单元MC[p+1，q]流过布线BL[q]与布线VR[q]之间。

参考用存储电路220(RMEM)包括存储单元MCR[p]及存储单元MCR[p+1]等存储单元MCR。注意，对存储单元MCR通过布线WDREF输入第一参考电位VPR。存储单元MCR具有生成对应于第一参考电位VPR的第一参考电流的功能。以下，将流过存储单元MCR[p]的电流称为IREF[p]，将流过存储单元MCR[p+1]的电流称为IREF[p+1]。

具体而言，在图13所示的半导体装置200中，对存储单元MCR[p]通过布线WDREF输入第一参考电位VPR。存储单元MCR[p]具有生成对应于第一参考电位VPR的第一参考电流的功能。换言之，此时存储单元MCR[p]的电流IREF[p]相当于第一参考电流。

另外，在图13所示的半导体装置200中，对存储单元MCR[p+1]通过布线WDREF输入第一参考电位VPR。存储单元MCR[p+1]具有生成对应于第一参考电位VPR的第一参考电流的功能。换言之，此时存储单元MCR[p+1]的电流IREF[p+1]相当于第一参考电流。

存储单元MCR具有保持第一参考电位VPR的功能。换言之，存储单元MCR具有保持对应于第一参考电位VPR的第一参考电流的功能。

此外，对存储单元MCR通过布线RW[p]及布线RW[p+1]等布线RW输入第二模拟电位。存储单元MCR具有对已保持的第一参考电位VPR加上第二模拟电位或对应于第二模拟电位的电位的功能及保持通过该加法得到的第二参考电位的功能。存储单元MCR还具有生成对应于第二参考电位的第二参考电流的功能。换言之，存储单元MCR具有保持对应于第二参考电位的第二参考电流的功能。

具体而言，在图13所示的半导体装置200中，对存储单元MCR[p]通过布线RW[p]输入第二模拟电位Vw[p，q]。存储单元MCR[p]具有保持对应于第一参考电位VPR及第二模拟电位Vw[p，q]的第二参考电位的功能。另外，存储单元MCR[p]具有生成对应于第二参考电位的第二参考电流的功能。换言之，此时存储单元MCR[p]的电流IREF[p]相当于第二参考电流。

另外，在图13所示的半导体装置200中，对存储单元MCR[p+1]通过布线RW[p+1]输入第二模拟电位Vw[p+1，q]。存储单元MCR[p+1]具有保持第一参考电位VPR及对应于第二模拟电位Vw[p+1，q]的第二参考电位的功能。另外，存储单元MCR[p+1]具有生成对应于第二参考电位的第二参考电流的功能。换言之，此时存储单元MCR[p+1]的电流IREF[p+1]相当于第二参考电流。

电流IREF[p]通过存储单元MCR[p]流过布线BLREF与布线VRREF之间。电流IREF[p+1]通过存储单元MCR[p+1]流过布线BLREF与布线VRREF之间。因此，相当于电流IREF[p]与电流IREF[p+1]之和的电流IREF通过存储单元MCR[p]及存储单元MCR[p+1]流过布线BLREF与布线VRREF之间。

电流源电路250具有将与流过布线BLREF的电流IREF相同的值的电流或者对应于电流IREF的电流供应到布线BL的功能。在通过存储单元MC[p，q]及存储单元MC[p+1，q]流过布线BL[q]与布线VR[q]之间的电流I[q]不同于通过存储单元MCR[p]及存储单元MCR[p+1]流过布线BLREF与布线VRREF之间的电流IREF而如后述那样设定偏移电流的情况下，差分电流流过电路230或电路240。电路230具有电流拉出电路(current source circuit)的功能，电路240具有电流灌入电路(current sink circuit)的功能。

具体而言，电路230具有在电流I[q]大于电流IREF的情况下生成相当于电流I[q]与电流IREF的差分的电流ΔI[q]的功能。另外，电路230具有将所生成的电流ΔI[q]供应到布线BL[q]的功能。换言之，电路230具有保持电流ΔI[q]的功能。

电路240具有在电流I[q]小于电流IREF的情况下生成相当于电流I[q]与电流IREF的差分的电流ΔI[q]的功能。另外，电路240具有将所生成的电流ΔI[q]从布线BL[q]灌入的功能。换言之，电路240具有保持电流ΔI[q]的功能。

接着，对图13所示的半导体装置200的工作实例进行说明。

首先，将对应于第一模拟电位的电位储存于存储单元MC[p，q]。具体而言，从第一参考电位VPR减去第一模拟电位Vx[p，q]而得到的电位VPR-Vx[p，q]通过布线WD[q]被输入到存储单元MC[p，q]。存储单元MC[p，q]保持电位VPR-Vx[p，q]。此外，存储单元MC[p，q]生成对应于电位VPR-Vx[p，q]的电流I[p，q]。例如，将第一参考电位VPR设定为高于接地电位的电位。具体而言，第一参考电位VPR优选高于接地电位且等于或低于供应到电流源电路250的高电平电位VDD。

另外，将第一参考电位VPR储存于存储单元MCR[p]。具体而言，第一参考电位VPR通过布线WDREF被输入到存储单元MCR[p]。存储单元MCR[p]保持第一参考电位VPR。此外，存储单元MCR[p]生成对应于第一参考电位VPR的电流IREF[p]。

另外，将对应于第一模拟电位的电位储存于存储单元MC[p+1，q]。具体而言，从第一参考电位VPR减去第一模拟电位Vx[p+1，q]而得到的电位VPR-Vx[p+1，q]通过布线WD[q]被输入到存储单元MC[p+1，q]。存储单元MC[p+1，q]保持电位VPR-Vx[p+1，q]。此外，存储单元MC[p+1，q]生成对应于电位VPR-Vx[p+1，q]的电流I[p+1，q]。

另外，将第一参考电位VPR储存于存储单元MCR[p+1]。具体而言，第一参考电位VPR通过布线WDREF被输入到存储单元MCR[p+1]。存储单元MCR[p+1]保持第一参考电位VPR。此外，存储单元MCR[p+1]生成对应于第一参考电位VPR的电流IREF[p+1]。

在上述工作中，将布线RW[p]及布线RW[p+1]各自设定为基准电位。例如，作为基准电位可以使用接地电位或低于接地电位的低电平电位VSS等。或者，作为接地电位可以使用电位VSS与电位VDD之间的电位。无论第二模拟电位Vw是正值还是负值，都可以使布线RW的电位高于接地电位，所以容易生成信号，而可以对正值或负值的模拟数据进行乘法，所以是优选的。

通过上述工作，在与布线BL[q]连接的各存储单元MC中生成的电流的总电流流过布线BL[q]。具体而言，在图13中，在存储单元MC[p，q]中生成的电流I[p，q]与在存储单元MC[p+1，q]中生成的电流I[p+1，q]的总电流I[q]流过布线BL[q]。另外，通过上述工作，在与布线BLREF连接的各存储单元MCR中生成的电流的总电流流过布线BLREF。具体而言，在图13中，在存储单元MCR[p]中生成的电流IREF[p]与在存储单元MCR[p+1]中生成的电流IREF[p+1]的总电流IREF流过布线BLREF。

接着，在将布线RW[p]及布线RW[p+1]的电位保持为基准电位的状态下，在电路230或电路240中保持通过第一模拟电位的输入获得的电流I[q]和通过第一参考电位的输入获得的电流IREF之差分的偏移电流Ioffset[q]。

具体而言，在电流I[q]大于电流IREF的情况下，电路230将电流Ioffset[q]供应到布线BL[q]。换言之，流过电路230的电流ICM[q]相当于电流Ioffset[q]。该电流ICM[q]保持在电路230中。在电流I[q]小于电流IREF的情况下，电路240将电流Ioffset[q]从布线BL[q]灌入。换言之，流过电路240的电流ICP[q]相当于电流Ioffset[q]。该电流ICP[q]保持在电路240中。

接着，以对已保持在存储单元MC[p，q]中的第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或者对应于第二模拟电位的电位的方式将第二模拟电位或者对应于第二模拟电位的电位储存于存储单元MC[p，q]。具体而言，通过将布线RW[p]的电位设定为对基准电位加上Vw[p]的电位，来将第二模拟电位Vw[p]通过布线RW[p]输入存储单元MC[p，q]。存储单元MC[p，q]保持电位VPR-Vx[p，q]+Vw[p]。另外，存储单元MC[p，q]生成对应于电位VPR-Vx[p，q]+Vw[p]的电流I[p，q]。

另外，以对已保持在存储单元MC[p+1，q]中的第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或者对应于第二模拟电位的电位的方式将第二模拟电位或者对应于第二模拟电位的电位储存于存储单元MC[p+1，q]。具体而言，通过将布线RW[p+1]的电位设定为对基准电位加上Vw[p+1]的电位，来将第二模拟电位Vw[p+1]通过布线RW[p+1]输入存储单元MC[p+1，q]。存储单元MC[p+1，q]保持电位VPR-Vx[p+1，q]+Vw[p+1]。另外，存储单元MC[p+1，q]生成对应于电位VPR-Vx[p+1，q]+Vw[p+1]的电流I[p+1，q]。

在作为将电位转换为电流的元件使用在饱和区域中工作的晶体管Tr11的情况下，由于存储单元MC[p，q]中的晶体管Tr11的漏极电流相当于电流I[p，q]，因此第二模拟电流由以下算式1表示。注意，Vw[p]为布线RW[p]的电位，Vw[p+1]为布线RW[p+1]的电位，k为系数，Vth为晶体管Tr11的阈值电压。

I[p，q]＝k(Vw[p]-Vth+VPR-Vx[p，q])² (算式1)

另外，存储单元MCR[p]中的晶体管Tr11的漏极电流相当于电流IREF[p]，因此第二参考电流由以下算式2表示。

IREF[p]＝k(Vw[p]-Vth+VPR)² (算式2)

相当于流过存储单元MC[p，q]的电流I[p，q]与流过存储单元MC[p+1，q]的电流I[p+1，q]之和的电流I[q]可以表示为ΣiI[p，q]。相当于流过存储单元MCR[p]的电流IREF[p]与流过存储单元MCR[p+1]的电流IREF[p+1]之和的电流IREF可以表示为ΣiIREF[p]。因此，相当于电流I[q]与电流IREF之差分的电流ΔI[q]由以下算式3表示。

ΔI[q]＝IREF-I[q]＝ΣiIREF[p]-ΣiI[p，q] (算式3)

根据算式1至算式3，可以通过以下算式4得出电流ΔI[q]。

ΔI[q]

＝Σi{k(Vw[p]-Vth+VPR)²-k(Vw[p]-Vth+VPR-Vx[p，q])²}

＝2kΣi(Vw[p]·Vx[p，q])-2kΣi(Vth-VPR)·Vx[p，q]-kΣiVx[p，q]² (算式4)

在算式4中，由2kΣi(Vw[p]·Vx[p，q])表示之項相当于第一模拟电位Vx[p，q]及第二模拟电位Vw[p]的积与第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1]的积之和。

另外，如果将电流Ioffset[q]定义为在布线RW[p]的电位都是基准电位(即，第二模拟电位Vw[p]及第二模拟电位Vw[p+1]都是0)时的电流ΔI[q]，则根据算式4可以得出以下算式5。

Ioffset[q]＝-2kΣi(Vth-VPR)·Vx[p，q]-kΣiVx[p，q]² (算式5)

因此，根据算式3至算式5，相当于第一模拟数据与第二模拟数据之积和值的2kΣi(Vw[p]·Vx[p，q])由以下算式6表示。

2kΣi(Vw[p]·Vx[p，q])＝IREF-I[q]-Ioffset[q] (算式6)

在电流I[q]为流过存储单元MC的电流之和，电流IREF为流过存储单元MCR的电流之和，电流Ioffset[q]为流过电路230或电路240的电流的情况下，在布线RW[p]的电位为Vw[p]且布线RW[p+1]的电位为Vw[p+1]时从布线BL[q]流出的电流Iout[q]由IREF-I[q]-Ioffset[q]表示。根据算式6可知，电流Iout[q]为2kΣi(Vw[p]·Vx[p，q])，相当于第一模拟电位Vx[p，q]及第二模拟电位Vw[p]的积与第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1]的积之和。

晶体管Tr11优选在饱和区域中工作。但是，即使晶体管Tr11的工作区域与理想的饱和区域不同，只要能够以所希望的范围内的精度获得相当于第一模拟电位Vx[p，q]及第二模拟电位Vw[p]的积与第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1]的积之和的电流，就可以视为晶体管Tr11在饱和区域中工作。

通过本发明的一个实施方式，可以以不将模拟数据转换为数字数据的方式进行算术处理，因此可以减小半导体装置的电路规模，或者可以缩短模拟数据的算术处理所需要的时间。另外，通过本发明的一个实施方式，可以同时实现模拟数据的算术处理所需要的时间的缩短及半导体装置的低功耗化。

<存储电路的结构实例>

接着，参照图14对存储电路210(MEM)及参考用存储电路220(RMEM)的具体结构实例进行说明。

图14示出存储电路210(MEM)包括y行x列(x、y为自然数)的多个存储单元MC，参考用存储电路220(RMEM)包括y行1列的多个存储单元MCR的例子。

注意，在本说明书等中，晶体管的源极是指用作沟道形成区的半导体层的一部分的源区域或者与该半导体层连接的源电极等。同样地，晶体管的漏极是指为该半导体层的一部分的漏区域或者与该半导体层连接的漏电极等。晶体管的栅极是指栅电极等。

晶体管的“源极”和“漏极”的名称根据晶体管的导电型或施加到各端子的电位的高低而相互调换。一般而言，在n沟道型晶体管中，将被施加低电位的端子称为源极，而将被施加高电位的端子称为漏极。在p沟道型晶体管中，将被施加低电位的端子称为漏极，而将被施加高电位的端子称为源极。在本说明书中，尽管为方便起见在一些情况下假定源极和漏极是固定的来描述晶体管的连接关系，但是实际上，源极和漏极的名称根据上述电位关系而相互调换。

存储电路210与布线RW、布线WW、布线WD、布线VR及布线BL连接。在图14所示的例子中，布线RW[1]至布线RW[y]以及布线WW[1]至布线WW[y]分别与各行的存储单元MC连接。另外，布线WD[1]至布线WD[x]、布线BL[1]至布线BL[x]以及布线VR[1]至布线VR[x]分别与各列的存储单元MC连接。注意，布线VR[1]至布线VR[x]可以彼此连接。

参考用存储电路220与布线RW、布线WW、布线WDREF、布线VRREF及布线BLREF连接。在图14所示的例子中，布线RW[1]至布线RW[y]以及布线WW[1]至布线WW[y]分别与各行的存储单元MCR连接。另外，布线WDREF、布线BLREF以及布线VRREF与一列的存储单元MCR连接。注意，布线VRREF也可以与布线VR[1]至布线VR[x]连接。

作为一个例子，图15示出图14所示的多个存储单元MC中的任意的2行2列的存储单元MC及图14所示的多个存储单元MCR中的任意的2行1列的存储单元MCR的具体电路结构及连接关系。

具体而言，在图15中，示出第p行第q列的存储单元MC[p，q]、第p+1行第q列的存储单元MC[p+1，q]、第p行第q+1列的存储单元MC[p，q+1]及第p+1行第q+1列的存储单元MC[p+1，q+1]。另外，图15示出第p行的存储单元MCR[p]及第p+1行的存储单元MCR[p+1]。注意，p及p+1分别为1至y的任意数，q及q+1分别为1至x的任意数。

第p行的存储单元MC[p，q]、存储单元MC[p，q+1]、存储单元MCR[p]与布线RW[p]及布线WW[p]连接。第p+1行的存储单元MC[p+1，q]、存储单元MC[p+1，q+1]及存储单元MCR[p+1]与布线RW[p+1]及布线WW[p+1]连接。

第q列的存储单元MC[p，q]及存储单元MC[p+1，q]与布线WD[q]、布线VR[q]及布线BL[q]连接。第q+1列的存储单元MC[p，q+1]及存储单元MC[p+1，q+1]与布线WD[q+1]、布线VR[q+1]及布线BL[q+1]连接。第p行的存储单元MCR[p]及第p+1行的存储单元MCR[p+1]与布线WDREF、布线VRREF及布线BLREF连接。

存储单元MC及存储单元MCR各自包括晶体管Tr11、晶体管Tr12及电容器C11。晶体管Tr12具有控制对存储单元MC或存储单元MCR输入第一模拟电位的功能。晶体管Tr11具有根据被输入到栅极的电位生成模拟电流的功能。电容器C11具有对保持在存储单元MC或存储单元MCR中的第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或对应于第二模拟电位的电位的功能。

具体而言，在图15所示的存储单元MC中，晶体管Tr12的栅极与布线WW连接，晶体管Tr12的源极和漏极中的一个与布线WD连接，晶体管Tr12的源极和漏极中的另一个与晶体管Tr11的栅极连接。另外，晶体管Tr11的源极和漏极中的一个与布线VR连接，晶体管Tr11的源极和漏极中的另一个与布线BL连接。电容器C11的第一电极与布线RW连接，电容器C11的第二电极与晶体管Tr11的栅极连接。

另外，在图15所示的存储单元MCR中，晶体管Tr12的栅极与布线WW连接，晶体管Tr12的源极和漏极中的一个与布线WDREF连接，晶体管Tr12的源极和漏极中的另一个与晶体管Tr11的栅极连接。另外，晶体管Tr11的源极和漏极中的一个与布线VRREF连接，晶体管Tr11的源极和漏极中的另一个与布线BLREF连接。电容器C11的第一电极与布线RW连接，电容器C11的第二电极与晶体管Tr11的栅极连接。

在存储单元MC中，将晶体管Tr11的栅极称为节点N。在存储单元MC中，第一模拟电位通过晶体管Tr12被输入到节点N。接着，在晶体管Tr12处于关闭状态时节点N处于浮动状态，节点N保持第一模拟电位或对应于第一模拟电位的电位。在存储单元MC中，当节点N处于浮动状态时，被输入到电容器C11的第一电极的第二模拟电位被供应到节点N。通过上述工作，节点N可以具有对第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或对应于第二模拟电位的电位而得到的电位。

电容器C11的第一电极的电位通过电容器C11供应到节点N，因此，实际上第一电极的电位的变化量与节点N的电位的变化量不完全相同。具体而言，通过根据电容器C11的电容值、晶体管Tr11的栅极电容的电容值及寄生电容的电容值确定为唯一值的耦合系数乘以第一电极的电位的变化量，可以正确地算出节点N的电位的变化量。以下，为了容易理解，对第一电极的电位的变化量大致与节点N的电位的变化量相同的情况进行说明。

晶体管Tr11的漏极电流取决于节点N的电位。因此，当晶体管Tr12处于关闭状态时节点N的电位被保持，晶体管Tr11的漏极电流的值也被保持。第一模拟电位及第二模拟电位反映到上述漏极电流。

在存储单元MCR中，将晶体管Tr11的栅极称为节点NREF。在存储单元MCR中，第一参考电位或对应于第一参考电位的电位通过晶体管Tr12被输入到节点NREF。接着，在晶体管Tr12处于关闭状态时节点NREF处于浮动状态，节点NREF保持第一参考电位或对应于第一参考电位的电位。在存储单元MCR中，当节点NREF处于浮动状态时，被输入到电容器C11的第一电极的第二模拟电位被供应到节点NREF。通过上述工作，节点NREF可以具有对第一参考电位或对应于第一参考电位的电位加上第二模拟电位或对应于第二模拟电位的电位而得到的电位。

晶体管Tr11的漏极电流取决于节点NREF的电位。因此，当晶体管Tr12处于关闭状态时节点NREF的电位被保持，晶体管Tr11的漏极电流的值也被保持。第一参考电位及第二模拟电位反映到上述漏极电流。

当将流过存储单元MC[p，q]的晶体管Tr11的漏极电流称为电流I[p，q]，将流过存储单元MC[p+1，q]的晶体管Tr11的漏极电流称为电流I[p+1，q]时，通过布线BL[q]供应到存储单元MC[p，q]及存储单元MC[p+1，q]的电流之和为电流I[q]。当将流过存储单元MC[p，q+1]的晶体管Tr11的漏极电流称为电流I[p，q+1]，将流过存储单元MC[p+1，q+1]的晶体管Tr11的漏极电流称为电流I[p+1，q+1]时，通过布线BL[q+1]供应到存储单元MC[p，q+1]及存储单元MC[p+1，q+1]的电流之和为电流I[q+1]。当将流过存储单元MCR[p]的晶体管Tr11的漏极电流称为电流IREF[p]，将流过存储单元MCR[p+1]的晶体管Tr11的漏极电流称为电流IREF[p+1]时，通过布线BLREF供应到存储单元MCR[p]及存储单元MCR[p+1]的电流之和为电流IREF。

<电路230、电路240、电流源电路的结构实例>

接着，参照图16对电路230、电路240及电流源电路250(CREF)的具体结构实例进行说明。

图16示出对应于图15所示的存储单元MC及存储单元MCR的电路230、电路240、电流源电路250的结构实例。具体而言，在图16中，作为电路230示出对应于第q列的存储单元MC的电路230[q]及对应于第q+1列的存储单元MC的电路230[q+1]。在图16中，作为电路240示出对应于第q列的存储单元MC的电路240[q]及对应于第q+1列的存储单元MC的电路240[q+1]。

电路230[q]及电路240[q]与布线BL[q]连接。电路230[q+1]及电路240[q+1]与布线BL[q+1]连接。

电流源电路250与布线BL[q]、布线BL[q+1]及布线BLREF连接。电流源电路250具有将电流IREF供应到布线BLREF的功能及将与电流IREF相同的电流或对应于电流IREF的电流供应到布线BL[q]及布线BL[q+1]的每一个的功能。

具体而言，电路230[q]及电路230[q+1]的每一个包括晶体管Tr24、晶体管Tr25、晶体管Tr26及电容器C22。电路230[q]的晶体管Tr24具有在电流I[q]大于电流IREF且设定偏移电流的情况下生成相当于电流I[q]与电流IREF的差分的电流ICM[q]的功能。另外，电路230[q+1]的晶体管Tr24具有在电流I[q+1]大于电流IREF的情况下生成相当于电流I[q+1]与电流IREF的差分的电流ICM[q+1]的功能。电流ICM[q]及电流ICM[q+1]分别从电路230[q]及电路230[q+1]被供应到布线BL[q]及布线BL[q+1]。

在电路230[q]及电路230[q+1]各自中，晶体管Tr24的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与被供应指定电位的布线连接。晶体管Tr25的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与晶体管Tr24的栅极连接。晶体管Tr26的源极和漏极中的一个与晶体管Tr24的栅极连接，源极和漏极中的另一个与被供应指定电位的布线连接。电容器C22的第一电极与晶体管Tr24的栅极连接，电容器C22的第二电极与被供应指定电位的布线连接。

晶体管Tr25的栅极与布线OSM连接，晶体管Tr26的栅极与布线ORM连接。

注意，图16示出晶体管Tr24为p沟道晶体管且晶体管Tr25及Tr26为n沟道晶体管的例子。

电路240[q]及电路240[q+1]的每一个包括晶体管Tr21、晶体管Tr22、晶体管Tr23及电容器C21。电路240[q]的晶体管Tr21具有在电流I[q]小于电流IREF且设定偏移电流的情况下生成相当于电流I[q]与电流IREF的差分的电流ICP[q]的功能。另外，电路240[q+1]的晶体管Tr21具有在电流I[q+1]小于电流IREF的情况下生成相当于电流I[q+1]与电流IREF的差分的电流ICP[q+1]的功能。电流ICP[q]及电流ICP[q+1]分别从布线BL[q]及布线BL[q+1]被灌入到电路240[q]及电路240[q+1]。

注意，电流ICM[q]及电流ICP[q]各自相当于电流Ioffset[q]，电流ICM[q+1]及电流ICP[q+1]各自相当于电流Ioffset[q+1]。

在电路240[q]及电路240[q+1]各自中，晶体管Tr21的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与被供应指定电位的布线连接。晶体管Tr22的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与晶体管Tr21的栅极连接。晶体管Tr23的源极和漏极中的一个与晶体管Tr21的栅极连接，源极和漏极中的另一个与被供应指定电位的布线连接。电容器C21的第一电极与晶体管Tr21的栅极连接，电容器C21的第二电极与被供应指定电位的布线连接。

晶体管Tr22的栅极与布线OSP连接，晶体管Tr23的栅极与布线ORP连接。

注意，图16示出晶体管Tr21至Tr23为n沟道晶体管的例子。

电流源电路250包括对应于布线BL的晶体管Tr27及对应于布线BLREF的晶体管Tr28。具体而言，图16示出电流源电路250作为晶体管Tr27使用对应于布线BL[q]的晶体管Tr27[q]及对应于布线BL[q+1]的晶体管Tr27[q+1]的例子。

晶体管Tr27的栅极与晶体管Tr28的栅极连接。晶体管Tr27的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与被供应指定电位的布线连接。晶体管Tr28的源极和漏极中的一个与布线BLREF连接，源极和漏极中的另一个与被供应指定电位的布线连接。

晶体管Tr27及晶体管Tr28具有相同的极性。图16示出晶体管Tr27及晶体管Tr28是p沟道晶体管的例子。

晶体管Tr28的漏极电流相当于电流IREF。由于晶体管Tr27及晶体管Tr28起电流镜电路的作用，因此晶体管Tr27的漏极电流具有大致与晶体管Tr28的漏极电流相同的值或者对应于晶体管Tr28的漏极电流的值。

<半导体装置的工作实例>

接着，参照图15、图16及图17对本发明的一个实施方式的半导体装置200的具体工作实例进行说明。

图17是图15所示的存储单元MC及存储单元MCR、图16所示的电路230、电路240及电流源电路250的工作时序图的例子。在图17中，在时刻T01至时刻T04，将第一模拟数据储存于存储单元MC及存储单元MCR。在时刻T05至时刻T10，设定电路230及电路240所流动的偏移电流Ioffset。在时刻T11至时刻T16，取得对应于第一模拟数据与第二模拟数据之积和值的数据。

注意，对布线VR[q]及布线VR[q+1]供应低电平电位VSS。对与电路230连接的具有指定电位的所有的布线供应高电平电位VDD。对与电路240连接的具有指定电位的所有的布线供应低电平电位VSS。另外，对与电流源电路250连接的具有指定电位的所有的布线供应高电平电位VDD。

晶体管Tr11、Tr21、Tr24、Tr27[q]、Tr27[q+1]及Tr28各自在饱和区域中工作。

首先，在时刻T01至时刻T02，对布线WW[p]供应高电平电位，对布线WW[p+1]供应低电平电位。通过上述工作，图15所示的存储单元MC[p，q]、存储单元MC[p，q+1]、存储单元MCR[p]中的晶体管Tr12成为导通状态。存储单元MC[p+1，q]、存储单元MC[p+1，q+1]及存储单元MCR[p+1]中的晶体管Tr12维持关闭状态。

另外，在时刻T01至时刻T02，对图15所示的布线WD[q]及布线WD[q+1]的每一个供应从第一参考电位VPR减去第一模拟电位而得到的电位。具体而言，对布线WD[q]供应电位VPR-Vx[p，q]，对布线WD[q+1]供应电位VPR-Vx[p，q+1]。对布线WDREF供应第一参考电位VPR，对布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。

因此，电位VPR-Vx[p，q]通过晶体管Tr12被供应到图15所示的存储单元MC[p，q]的节点N[p，q]，电位VPR-Vx[p，q+1]通过晶体管Tr12被供应到存储单元MC[p，q+1]的节点N[p，q+1]，第一参考电位VPR通过晶体管Tr12被供应到存储单元MCR[p]的节点NREF[p]。

在时刻T02之后，供应到图15所示的布线WW[p]的电位从高电平电位变为低电平电位，由此在存储单元MC[p，q]、存储单元MC[p，q+1]及存储单元MCR[p]中晶体管Tr12成为关闭状态。通过上述工作，节点N[p，q]保持电位VPR-Vx[p，q]，节点N[p，q+1]保持电位VPR-Vx[p，q+1]，节点NREF[p]保持第一参考电位VPR。

接着，在时刻T03至时刻T04，图15所示的布线WW[p]的电位维持低电平，对布线WW[p+1]供应高电平电位。通过上述工作，图15所示的存储单元MC[p+1，q]、存储单元MC[p+1，q+1]、存储单元MCR[p+1]中的晶体管Tr12成为导通状态。存储单元MC[p，q]、存储单元MC[p，q+1]及存储单元MCR[p]中的晶体管Tr12维持关闭状态。

另外，在时刻T03至时刻T04，对图15所示的布线WD[q]及布线WD[q+1]供应从第一参考电位VPR减去第一模拟电位而得到的电位。具体而言，对布线WD[q]供应电位VPR-Vx[p+1，q]，对布线WD[q+1]供应电位VPR-Vx[p+1，q+1]。对布线WDREF供应第一参考电位VPR，对布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。

因此，电位VPR-Vx[p+1，q]通过晶体管Tr12被供应到图15所示的存储单元MC[p+1，q]的节点N[p+1，q]，电位VPR-Vx[p+1，q+1]通过晶体管Tr12被供应到存储单元MC[p+1，q+1]的节点N[p+1，q+1]，第一参考电位VPR通过晶体管Tr12被供应到存储单元MCR[p+1]的节点NREF[p+1]。

在时刻T04之后，供应到图15所示的布线WW[p+1]的电位从高电平电位变为低电平电位，由此在存储单元MC[p+1，q]、存储单元MC[p+1，q+1]及存储单元MCR[p+1]中晶体管Tr12成为关闭状态。通过上述工作，节点N[p+1，q]保持电位VPR-Vx[p+1，q]，节点N[p+1，q+1]保持电位VPR-Vx[p+1，q+1]，节点NREF[p+1]保持第一参考电位VPR。

接着，在时刻T05至时刻T06，对图16所示的布线ORP及布线ORM供应高电平电位。在图16所示的电路230[q]及电路230[q+1]中，在布线ORM被供应高电平电位时，晶体管Tr26成为导通状态，由此晶体管Tr24的栅极被供应电位VDD而被复位。此外，在图16所示的电路240[q]及电路240[q+1]中，在布线ORP被供应高电平电位时，晶体管Tr23成为导通状态，由此晶体管Tr21的栅极被供应电位VSS而被复位。

在时刻T06之后，供应到图15所示的布线ORP及布线ORM的电位从高电平电位变为低电平电位，由此电路230[q]及电路230[q+1]的晶体管Tr26、以及电路240[q]及电路240[q+1]的晶体管Tr23成为关闭状态。通过上述工作，电路230[q]及电路230[q+1]的每一个的晶体管Tr24的栅极保持电位VDD，电路240[q]及电路240[q+1]的每一个的晶体管Tr21的栅极保持电位VSS。

在时刻T07至时刻T08，对图16所示的布线OSP供应高电平电位。另外，对图15所示的布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。因为对布线OSP供应高电平电位，所以电路240[q]及电路240[q+1]的晶体管Tr22成为导通状态。

在流过布线BL[q]的电流I[q]小于流过布线BLREF的电流IREF，即，电流ΔI[q]为正值的情况下，这意味着图15所示的存储单元MC[p，q]的晶体管Tr28能够灌入的电流及存储单元MC[p+1，q]的晶体管Tr28能够灌入的电流之和小于晶体管Tr27[q]的漏极电流的值。因此，在电流ΔI[q]为正值的情况下，在电路240[q]的晶体管Tr22成为导通状态时，晶体管Tr27[q]的漏极电流的一部分流入晶体管Tr21的栅极，使晶体管Tr21的栅极电位开始上升。当晶体管Tr21的漏极电流上升至大致等于电流ΔI[q]的值时，晶体管Tr21的栅极电位收敛到指定值。此时的晶体管Tr21的栅极电位相当于晶体管Tr21的漏极电流为电流ΔI[q](即电流Ioffset[q](＝ICP[q]))时的电位。换言之，电路240[q]的晶体管Tr21被设为能够流动电流ICP[q]的电流源的状态。

同样地，在流过布线BL[q+1]的电流I[q+1]小于流过布线BLREF的电流IREF，即，电流ΔI[q+1]为正值的情况下，在电路240[q+1]的晶体管Tr22成为导通状态时，晶体管Tr27[q+1]的漏极电流的一部分流入晶体管Tr21的栅极，使晶体管Tr21的栅极电位开始上升。当晶体管Tr21的漏极电流上升至大致等于电流ΔI[q+1]的值时，晶体管Tr21的栅极电位收敛到指定值。此时的晶体管Tr21的栅极电位相当于晶体管Tr21的漏极电流为电流ΔI[q+1](即电流Ioffset[q+1](＝ICP[q+1]))时的电位。换言之，电路240[q+1]的晶体管Tr21被设为能够流动电流ICP[q+1]的电流源的状态。

在时刻T08之后，供应到图16所示的布线OSP的电位从高电平电位变为低电平电位，由此电路240[q]及电路240[q+1]的晶体管Tr22成为关闭状态。通过上述工作，保持晶体管Tr21的栅极电位。因此，电路240[q]维持被设为能够流动电流ICP[q]的电流源的状态，电路240[q+1]维持被设为能够流动电流ICP[q+1]的电流源的状态。

在时刻T09至时刻T10，对图16所示的布线OSM供应高电平电位。另外，对图15所示的布线RW[p]及布线RW[p+1]的每一个作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。因为对布线OSM供应高电平电位，所以电路230[q]及电路230[q+1]的晶体管Tr25成为导通状态。

在流过布线BL[q]的电流I[q]大于流过布线BLREF的电流IREF，即，电流ΔI[q]为负值的情况下，这意味着图15所示的存储单元MC[p，q]的晶体管Tr28能够灌入的电流及存储单元MC[p+1，q]的晶体管Tr28能够灌入的电流之和大于晶体管Tr27[q]的漏极电流的值。因此，在电流ΔI[q]为负值的情况下，在电路230[q]的晶体管Tr25成为导通状态时，电流从晶体管Tr24的栅极流出到布线BL[q]，使晶体管Tr24的栅极电位开始下降。当晶体管Tr24的漏极电流下降至大致等于电流ΔI[q]的值时，晶体管Tr24的栅极电位收敛到指定值。此时的晶体管Tr24的栅极电位相当于晶体管Tr24的漏极电流为电流ΔI[q](即电流Ioffset[q](＝ICM[q]))时的电位。换言之，电路230[q]的晶体管Tr24被设为能够流动电流ICM[q]的电流源的状态。

同样地，在流过布线BL[q+1]的电流I[q+1]大于流过布线BLREF的电流IREF，即，电流ΔI[q+1]为负值的情况下，在电路230[q+1]的晶体管Tr25成为导通状态时，电流从晶体管Tr24的栅极流出到布线BL[q+1]，使晶体管Tr24的栅极电位开始下降。当晶体管Tr24的漏极电流下降至大致等于电流ΔI[q+1]的绝对值时，晶体管Tr24的栅极电位收敛到指定值。此时的晶体管Tr24的栅极电位相当于晶体管Tr24的漏极电流值与电流ΔI[q+1](即电流Ioffset[q+1](＝ICM[q+1]))的绝对值相同时的电位。换言之，电路230[q+1]的晶体管Tr24被设为能够流动电流ICM[q+1]的电流源的状态。

在时刻T08之后，供应到图16所示的布线OSM的电位从高电平电位变为低电平电位，由此电路230[q]及电路230[q+1]的晶体管Tr25成为关闭状态。通过上述工作，保持晶体管Tr24的栅极电位。因此，电路230[q]维持被设为能够流动电流ICM[q]的电流源的状态，电路230[q+1]维持被设为能够流动电流ICM[q+1]的电流源的状态。

在电路240[q]及电路240[q+1]各自中，晶体管Tr21具有灌入电流的功能。因此，在时刻T07至时刻T08，在流过布线BL[q]的电流I[q]大于流过布线BLREF的电流IREF，即电流ΔI[q]为负值的情况下，或者，在流过布线BL[q+1]的电流I[q+1]大于流过布线BLREF的电流IREF，即电流ΔI[q+1]为负值的情况下，可能不容易从电路240[q]或电路240[q+1]对布线BL[q]或布线BL[q+1]没有过多或不足地供应电流。在此情况下，由于调整流过布线BLREF的电流与流过布线BL[q]或布线BL[q+1]的电流的平衡，因此存储单元MC的晶体管Tr11、电路240[q]或电路240[q+1]的晶体管Tr21及晶体管Tr27[q]或Tr27[q+1]则有可能不容易在饱和区域中同时工作。

为了在时刻T07至时刻T08在电流ΔI[q]为负值的情况下也确保晶体管Tr11、Tr21及晶体管Tr27[q]或Tr27[q+1]在饱和区域中工作，也可以在时刻T05至时刻T06中将晶体管Tr24的栅极电位设定为能够获得指定的漏极电流的电位，而不将晶体管Tr24的栅极复位到电位VDD。通过采用上述结构，除了晶体管Tr27[q]或Tr27[q+1]的漏极电流以外，还可以从晶体管Tr24供应电流，因此，可以由晶体管Tr21在一定程度上灌入晶体管Tr11不能灌入的电流量，因此可以确保晶体管Tr11、Tr21及晶体管Tr27[q]或Tr27[q+1]在饱和区域中工作。

注意，在时刻T09至时刻T10，在流过布线BL[q]的电流I[q]小于流过布线BLREF的电流IREF，即电流ΔI[q]为正值的情况下，由于在时刻T07至时刻T08，电路240[q]已被设为能够流动电流ICP[q]的电流源，因此电路230[q]的晶体管Tr24的栅极电位保持大致与电位VDD相同的值。同样地，在流过布线BL[q+1]的电流I[q+1]小于流过布线BLREF的电流IREF，即电流ΔI[q+1]为正值的情况下，由于在时刻T07至时刻T08，电路240[q+1]已被设为能够流动电流ICP[q+1]的电流源，因此电路230[q+1]的晶体管Tr24的栅极电位保持大致与电位VDD相同的值。

接着，在时刻T11至时刻T12，对图15所示的布线RW[p]供应第二模拟电位Vw[p]。另外，继续对布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。具体而言，布线RW[p]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p]的电位，但是，下面，为了容易理解，假设布线RW[p]的电位为第二模拟电位Vw[p]。

当布线RW[p]的电位成为第二模拟电位Vw[p]时，假设电容器C11的第一电极的电位的变化量大致与节点N的电位的变化量相同，图15所示的存储单元MC[p，q]的节点N的电位变为VPR-Vx[p，q]+Vw[p]，存储单元MC[p，q+1]的节点N的电位变为VPR-Vx[p，q+1]+Vw[p]。根据算式6可知对应于存储单元MC[p，q]的第一模拟数据及第二模拟数据之积和值反映到从电流ΔI[q]减去电流Ioffset[q]的电流，即从布线BL[q]流出的电流Iout[q]。另外，可知对应于存储单元MC[p，q+1]的第一模拟数据及第二模拟数据之积和值反映到从电流ΔI[q+1]减去电流Ioffset[q+1]的电流，即从布线BL[q+1]流出的电流Iout[q+1]。

在时刻T12之后，再次对布线RW[p]供应作为基准电位的电位VSS与电位VDD之间的电位(例如电位(VDD+VSS)/2)。

接着，在时刻T13至时刻T14，对图15所示的布线RW[p+1]供应第二模拟电位Vw[p+1]。另外，继续对布线RW[p]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。具体而言，布线RW[p+1]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p+1]的电位，但是，下面，为了容易理解，假设布线RW[p+1]的电位为第二模拟电位Vw[p+1]。

当布线RW[p+1]的电位成为第二模拟电位Vw[p+1]时，假设电容器C11的第一电极的电位的变化量大致与节点N的电位的变化量相同，图15所示的存储单元MC[p+1，q]的节点N的电位变为VPR-Vx[p+1，q]+Vw[p+1]，存储单元MC[p+1，q+1]的节点N的电位变为VPR-Vx[p+1，q+1]+Vw[p+1]。根据算式6可知对应于存储单元MC[p+1，q]的第一模拟数据及第二模拟数据之积和值反映到从电流ΔI[q]减去电流Ioffset[q]的电流，即电流Iout[q]。另外，可知对应于存储单元MC[p+1，q+1]的第一模拟数据及第二模拟数据之积和值反映到从电流ΔI[q+1]减去电流Ioffset[q+1]的电流，即电流Iout[q+1]。

在时刻T12之后，再次对布线RW[p+1]供应作为基准电位的电位VSS与电位VDD之间的电位(例如电位(VDD+VSS)/2)。

接着，在时刻T15至时刻T16，对图15所示的布线RW[p]供应第二模拟电位Vw[p]，对布线RW[p+1]供应第二模拟电位Vw[p+1]。具体而言，布线RW[p]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p]的电位，布线RW[p+1]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p+1]的电位，但是，下面，为了容易理解，假设布线RW[p]的电位为第二模拟电位Vw[p]，布线RW[p+1]的电位为第二模拟电位Vw[p+1]。

当布线RW[p]的电位成为第二模拟电位Vw[p]时，假设电容器C11的第一电极的电位的变化量大致与节点N的电位的变化量相同，图15所示的存储单元MC[p，q]的节点N的电位变为VPR-Vx[p，q]+Vw[p]，存储单元MC[p，q+1]的节点N的电位变为VPR-Vx[p，q+1]+Vw[p]。另外，当布线RW[p+1]的电位成为第二模拟电位Vw[p+1]时，假设电容器C11的第一电极的电位的变化量大致与节点N的电位的变化量相同，图15所示的存储单元MC[p+1，q]的节点N的电位变为VPR-Vx[p+1，q]+Vw[p+1]，存储单元MC[p+1，q+1]的节点N的电位变为VPR-Vx[p+1，q+1]+Vw[p+1]。

根据算式6可知对应于存储单元MC[p，q]及存储单元MC[p+1，q]的第一模拟数据及第二模拟数据之积和值反映到从电流ΔI[q]减去电流Ioffset[q]的电流，即电流Iout[q]。另外，可知对应于存储单元MC[p，q+1]及存储单元MC[p+1，q+1]的第一模拟数据及第二模拟数据之积和值反映到从电流ΔI[q+1]减去电流Ioffset[q+1]的电流，即电流Iout[q+1]。

在时刻T16之后，再次对布线RW[p]及布线RW[p+1]供应作为基准电位的电位VSS与电位VDD之间的电位(例如电位(VDD+VSS)/2)。

通过上述结构，可以以较小的电路规模执行积和运算。通过上述结构，可以高速执行积和运算。通过上述结构，可以以低功耗执行积和运算。

注意，作为晶体管Tr12、Tr22、Tr23、Tr25或Tr26优选使用关态电流极低的晶体管。通过作为晶体管Tr12使用关态电流极低的晶体管，可以长时间保持节点N的电位。通过作为晶体管Tr22及Tr23使用关态电流极低的晶体管，可以长时间保持晶体管Tr21的栅极电位。通过作为晶体管Tr25及Tr26使用关态电流极低的晶体管，可以长时间保持晶体管Tr24的栅极电位。

作为关态电流极低的晶体管使用OS晶体管即可。在源极-漏极间电压为10V，室温(25℃左右)的状态下，以沟道宽度标准化的OS晶体管的泄漏电流可以为10×10^-21A/μm(10zA/μm)以下。

通过使用上述半导体装置，可以进行神经网络NN中的积和运算。

本实施方式可以与其他任何实施方式适当地组合。

(实施方式5)

在本实施方式中，说明可以在上述实施方式中使用的OS晶体管的结构实例。

<晶体管的结构实例>

图18A是示出晶体管的结构实例的俯视图。图18B是图18A的线X1-X2之间的截面图。图18C是图18A的线Y1-Y2之间的截面图。有时将线X1-X2的方向称为沟道长度方向，将线Y1-Y2的方向称为沟道宽度方向。图18B是示出晶体管的沟道长度方向上的截面结构的图，图18C是示出晶体管的沟道宽度方向上的截面结构的图。注意，为了明确地示出装置结构，在图18A中省略部分构成要素。

根据本发明的一个实施方式的半导体装置包括绝缘层812至820、金属氧化物膜821至824、导电层850至853。晶体管801形成在绝缘表面。图18A至图18C示出晶体管801形成在绝缘层811上的情况。晶体管801被绝缘层818及绝缘层819覆盖。

注意，构成晶体管801的绝缘层、金属氧化物膜、导电层等可以各为单层或多个膜的叠层。这些层可以使用溅射法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光烧蚀(PLA：Pulsed Laser Ablation)法、CVD法、原子层沉积(ALD)法等各种任何沉积方法形成。注意，CVD法包括等离子体CVD法、热CVD法、有机金属CVD法等。

导电层850包括被用作晶体管801的栅电极的区域。导电层851、导电层852包括被用作源电极及漏电极的区域。导电层853包括被用作背栅电极的区域。绝缘层817包括被用作栅电极(前栅电极)一侧的栅极绝缘层的区域，由绝缘层814至绝缘层816的叠层构成的绝缘层包括被用作背栅电极一侧的栅极绝缘层的区域。绝缘层818被用作层间绝缘层。绝缘层819被用作阻挡层。

将金属氧化物膜821至824总称为氧化物层830。如图18B和图18C所示，氧化物层830包括依次层叠有金属氧化物膜821、金属氧化物膜822及金属氧化物膜824的区域。此外，一对金属氧化物膜823位于导电层851、导电层852上。在晶体管801处于开启状态时，沟道形成区域主要形成在氧化物层830的金属氧化物膜822中。

金属氧化物膜824覆盖金属氧化物膜821至823、导电层851、导电层852。绝缘层817位于金属氧化物膜823与导电层850之间。导电层851、导电层852都包括隔着金属氧化物膜823、金属氧化物膜824、绝缘层817与导电层850重叠的区域。

导电层851及导电层852通过利用用来形成金属氧化物膜821及金属氧化物膜822的硬掩模而形成。由此，导电层851及导电层852不包括与金属氧化物膜821及金属氧化物膜822的侧面接触的区域。例如，通过下述步骤可以形成金属氧化物膜821、822及导电层851、导电层852。首先，在层叠的两层金属氧化物膜上形成导电膜。将该导电膜加工(蚀刻)为所希望的形状，来形成硬掩模。使用硬掩模对两层金属氧化物膜的形状进行加工，来形成金属氧化物膜821和金属氧化物膜822的叠层。接着，将硬掩模加工为所希望的形状，来形成导电层851及导电层852。

作为用于绝缘层811至818的绝缘材料，有如下材料：氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝等。绝缘层811至818由包括这些任何绝缘材料的单层或叠层构成。构成绝缘层811至818的层可以包含多种绝缘材料。

在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。

为了抑制氧化物层830中的氧空位增加，绝缘层816至绝缘层818优选包含氧。绝缘层816至绝缘层818更优选使用通过加热可释放氧的绝缘膜(以下，这种绝缘膜也称为包含过剩氧的绝缘膜)形成。通过从包含过剩氧的绝缘膜向氧化物层830供应氧，可以填补氧化物层830中的氧空位。因此，可以提高晶体管801的可靠性及电特性。

包含过剩氧的绝缘膜为在利用热脱附谱分析法(TDS：Thermal DesorptionSpectroscopy)时膜表面温度为100℃以上且700℃以下或100℃以上且500℃以下的范围内的氧分子的释放量为1.0×10¹⁸分子/cm³以上的膜。氧分子的释放量优选为3.0×10²⁰原子/cm³以上。

包含过剩氧的绝缘膜可以通过进行对绝缘膜添加氧的处理来形成。作为氧的添加处理，可以使用氧气氛下的加热处理、等离子体处理或利用离子注入法、离子掺杂法、等离子体浸没离子注入法的处理等。作为用来添加氧的气体，可以使用¹⁶O₂或¹⁸O₂等氧气体、一氧化二氮气体或臭氧气体等。

为了防止氧化物层830中的氢浓度增加，优选降低绝缘层812至819中的氢浓度。尤其是，优选降低绝缘层813至818中的氢浓度。具体而言，其氢浓度为2×10²⁰atoms/cm³以下，优选为5×10¹⁹atoms/cm³以下，更优选为1×10¹⁹atoms/cm³以下，进一步优选为5×10¹⁸atoms/cm³以下。

上述氢浓度是通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)而测量的。

在晶体管801中，氧化物层830优选被对氧和氢具有阻挡性的绝缘层(以下，这种绝缘层也称为阻挡层)包围。通过采用该结构，可以抑制氧从氧化物层830释放出并可以抑制氢侵入到氧化物层830。由此，可以提高晶体管801的可靠性及电特性。

例如，绝缘层819被用作阻挡层，绝缘层811、812、814中的至少一个被用作阻挡层。阻挡层可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等的材料形成。

在此示出绝缘层811至818的结构实例。在该实例中，绝缘层811、812、815、819都被用作阻挡层。绝缘层816至818是包含过剩氧的氧化物层。绝缘层811使用氮化硅形成。绝缘层812使用氧化铝形成。绝缘层813使用氧氮化硅形成。被用作背栅电极一侧的栅极绝缘层的绝缘层814至816使用氧化硅、氧化铝和氧化硅的叠层形成。被用作前栅极一侧的栅极绝缘层的绝缘层817使用氧氮化硅形成。被用作层间绝缘层的绝缘层818使用氧化硅形成。绝缘层819使用氧化铝形成。

作为用于导电层850至853的导电材料，有钼、钛、钽、钨、铝、铜、铬、钕、钪等金属和以上述任何金属为成分的金属氮化物(氮化钽、氮化钛、氮化钼、氮化钨)等。可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。

在此示出导电层850至853的结构实例。导电层850是氮化钽或钨的单层。或者，导电层850是氮化钽、钽及氮化钽的叠层。导电层851是氮化钽的单层或者氮化钽和钨的叠层。导电层852的结构与导电层851相同。导电层853是氮化钽的单层或氮化钽与钨的叠层。

为了降低晶体管801的关态电流，金属氧化物膜822例如优选具有大能隙。金属氧化物膜822的能隙为2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。

氧化物层830优选具有结晶性。优选的是，至少金属氧化物膜822具有结晶性。通过具有上述结构，可以实现可靠性高且电特性优异的晶体管801。

可以用于金属氧化物膜822的氧化物例如是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Al、Ga、Y或Sn)。金属氧化物膜822不局限于包含铟的氧化物层。金属氧化物膜822例如可以使用Zn-Sn氧化物、Ga-Sn氧化物、Zn-Mg氧化物等形成。金属氧化物膜821、823、824也可以使用与金属氧化物膜822同样的氧化物形成。尤其是，金属氧化物膜821、823、824分别可以使用Ga氧化物形成。

当在金属氧化物膜822与金属氧化物膜821之间的界面形成有界面能级时，由于沟道形成区域也形成在界面附近的区域中，因此晶体管801的阈值电压发生变动。金属氧化物膜821优选包含构成金属氧化物膜822的金属元素中的至少一个作为其构成要素。由此，在金属氧化物膜822与金属氧化物膜821之间的界面就不容易形成界面能级，而可以降低晶体管801的阈值电压等电特性的偏差。

金属氧化物膜824优选包含构成金属氧化物膜822的金属元素中的至少一个作为其构成要素，因为在金属氧化物膜822与金属氧化物膜824之间的界面不容易发生界面散射，且不容易阻碍载流子的迁移。因此，可以提高晶体管801的场效应迁移率。

优选的是，在金属氧化物膜821至824中，金属氧化物膜822具有最高的载流子迁移率。由此，可以在远离绝缘层816、817的金属氧化物膜822中形成沟道。

例如，In-M-Zn氧化物等包含In的金属氧化物可以通过提高In的含量来提高载流子迁移率。在In-M-Zn氧化物中，主要是重金属的s轨道推动载流子传导，通过增加铟含量可增加In原子的s轨道的重叠，由此铟含量多的氧化物的迁移率比铟含量少的氧化物高。因此，通过将铟含量多的氧化物用作金属氧化物膜，可以提高载流子迁移率。

因此，例如，使用In-Ga-Zn氧化物形成金属氧化物膜822，并且使用Ga氧化物形成金属氧化物膜821、823。例如，当使用In-M-Zn氧化物形成金属氧化物膜821至823时，使金属氧化物膜822的In含量高于金属氧化物膜821、823的In含量。当利用溅射法形成In-M-Zn氧化物时，通过改变靶材中的金属元素的原子数比，可以改变In含量。

例如，用来沉积金属氧化物膜822的靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、3:1:2或4:2:4.1。例如，用来沉积金属氧化物膜821、823的靶材的金属元素的原子数比优选为In:M:Zn＝1:3:2或1:3:4。使用In:M:Zn＝4:2:4.1的靶材沉积的In-M-Zn氧化物的原子数比大致为In:M:Zn＝4:2:3。

为了对晶体管801赋予稳定的电特性，优选降低氧化物层830中的杂质浓度。在金属氧化物中，氢、氮、碳、硅以及除了主要成分以外的金属元素是杂质。例如，氢和氮形成施主能级，导致载流子密度增高。此外，硅和碳形成金属氧化物中的杂质能级。该杂质能级成为陷阱，有时使晶体管的电特性劣化。

例如，氧化物层830具有硅浓度为2×10¹⁸atoms/cm³以下，优选为2×10¹⁷atoms/cm³以下的区域。氧化物层830中的碳浓度也是同样的。

氧化物层830具有碱金属浓度为1×10¹⁸atoms/cm³以下，优选为2×10¹⁶atoms/cm³以下的区域。氧化物层830的碱土金属浓度也是同样的。

氧化物层830具有氢浓度低于1×10²⁰atoms/cm³，优选低于1×10¹⁹atoms/cm³，更优选低于5×10¹⁸atoms/cm³，进一步优选低于1×10¹⁸atoms/cm³的区域。

上述氧化物层830中的杂质浓度是通过SIMS而测量的。

在金属氧化物膜822具有氧空位的情况下，有时因为氢进入该氧空位部而形成施主能级。氧空位成为晶体管801的通态电流降低的要因。注意，氧空位部在氧进入时比氢进入时更加稳定。因此，通过降低金属氧化物膜822中的氧空位，有时能够提高晶体管801的通态电流。由此，通过减少金属氧化物膜822中的氢来防止氢进入氧空位部的方法对通态电流特性的提高是有效的。

包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时氢的一部分与键合于金属原子的氧键合，而产生作为载流子的电子。由于金属氧化物膜822包括沟道形成区域，所以当金属氧化物膜822包含氢时，晶体管801容易具有常开启特性。由此，优选尽可能减少金属氧化物膜822中的氢。

注意，金属氧化物膜822也可以在与导电层851或导电层852接触的区域包括n型化的区域822n。区域822n通过金属氧化物膜822中的氧被导电层851或导电层852抽出的现象或者导电层851或导电层852中的导电材料与金属氧化物膜822中的元素键合的现象等形成。通过形成区域822n，可以降低导电层851或导电层852与金属氧化物膜822的接触电阻。

图18A至图18C示出氧化物层830为四层结构的例子，但是本发明的一个实施方式不局限于此。例如，氧化物层830也可以为没有金属氧化物膜821或金属氧化物膜823的三层结构。或者，可以在氧化物层830的任意的层之间、氧化物层830之上和氧化物层830之下中的任两个以上的位置设置一层或多层与金属氧化物膜821至824同样的金属氧化物膜。

参照图19对金属氧化物膜821、822、824的叠层效果进行说明。图19是晶体管801的沟道形成区域的能带结构的示意图。

在图19中，Ec816e、Ec821e、Ec822e、Ec824e、Ec817e分别表示绝缘层816、金属氧化物膜821、金属氧化物膜822、金属氧化物膜824、绝缘层817的导带底的能量。

这里，真空能级与导带底之间的能量差(该差也称为电子亲和力)是真空能级与价带顶之间的能量差(该差也称为电离电位)减去能隙而得到的值。能隙可以利用光谱椭偏仪(HORIBA JOBIN YVON公司制造的UT-300)来测量。真空能级与价带顶之间的能量差可以利用紫外线光电子能谱(UPS：Ultraviolet Photoelectron Spectroscopy)装置(PHI公司制造的VersaProbe)来测量。

因为绝缘层816、817是绝缘体，所以Ec816e及Ec817e比Ec821e、Ec822e及Ec824e更接近于真空能级(即，绝缘层816、绝缘层817的电子亲和势小于金属氧化物膜821、金属氧化物膜822、金属氧化物膜824)。

金属氧化物膜822的电子亲和势比金属氧化物膜821、824大。例如，金属氧化物膜822与金属氧化物膜821的电子亲和势之差以及金属氧化物膜822与金属氧化物膜824的电子亲和势之差都为0.07eV以上且1.3eV以下，优选为0.1eV以上且0.7eV以下，更优选为0.15eV以上且0.4eV以下。注意，电子亲和势是真空能级与导带底之间的能量差。

当对晶体管801的栅电极(导电层850)施加电压时，沟道主要形成在金属氧化物膜821、金属氧化物膜822和金属氧化物膜824中的电子亲和势最大的金属氧化物膜822中。

铟镓氧化物具有小电子亲和势和高氧阻挡性。因此，金属氧化物膜824优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。

有时在金属氧化物膜821与金属氧化物膜822之间存在金属氧化物膜821和金属氧化物膜822的混合区域。另外，有时在金属氧化物膜824与金属氧化物膜822之间存在金属氧化物膜824和金属氧化物膜822的混合区域。混合区域的界面态密度较低，因此层叠有金属氧化物膜821、822、824的区域的能带结构中，各界面及其附近的能量连续地变化(连续接合)。

在具有上述能带结构的氧化物层830中，电子主要在金属氧化物膜822中迁移。因此，即使在金属氧化物膜821与绝缘层816之间的界面或者金属氧化物膜824与绝缘层817之间的界面存在界面能级，这些界面能级也不容易阻碍氧化物层830中的电子迁移，因此可以增加晶体管801的通态电流。

如图19所示，虽然在金属氧化物膜821与绝缘层816之间的界面附近以及金属氧化物膜824与绝缘层817之间的界面附近有可能形成起因于杂质或缺陷的陷阱能级Et826e、Et827e，但是由于金属氧化物膜821、824的存在，可以使金属氧化物膜822远离陷阱能级Et826e、Et827e。

注意，当Ec821e与Ec822e的能量差小时，有时金属氧化物膜822的电子越过该能量差达到陷阱能级Et826e。由于电子被陷阱能级Et826e俘获，所以在绝缘膜的界面产生固定负电荷，这导致晶体管的阈值电压漂移到正方向。在Ec822e与Ec824e的能量差小时也是同样的。

为了减小晶体管801的阈值电压的变动而提高晶体管801的电特性，Ec821e与Ec822e的能量差以及Ec824e与Ec822e的能量差优选为0.1eV以上，更优选为0.15eV以上。

注意，晶体管801也可以不包括背栅电极。

<叠层结构的例子>

接着，对层叠有OS晶体管以及其他的晶体管的半导体装置的结构进行说明。

图20示出半导体装置860的叠层结构的例子，其中层叠有为Si晶体管的晶体管Tr100与为OS晶体管的Tr200以及电容器C100。

半导体装置860由CMOS层871、布线层W₁至W₅、晶体管层872、布线层W₆、W₇的叠层构成。

CMOS层871中设置有晶体管Tr100。晶体管Tr100的沟道形成区域设置在单晶硅片870中。晶体管Tr100的栅电极873通过布线层W₁至W₅与电容器C100的一个电极875连接。

晶体管层872中设置有晶体管Tr200。在图20中，晶体管Tr200与晶体管801(图18A至图18C)具有同样的结构。相当于晶体管Tr200的源极和漏极中的一个的电极874与电容器C100的一个电极875连接。注意，在图20中，晶体管Tr200在布线层W₅中具有背栅电极。布线层W₆中设置有电容器C100。

如上所述，通过层叠OS晶体管与其他的元件，可以缩小电路的面积。

上述结构可以应用于在实施方式3中说明的半导体装置200等。例如，作为图15A和图15B中的晶体管Tr11、晶体管Tr12及电容器C11，可以分别使用晶体管Tr100、晶体管Tr200及电容器C100。此外，作为图16中的晶体管Tr21或Tr24、晶体管Tr22、Tr23、Tr25或Tr26以及电容器C21或C22可以分别使用晶体管Tr100、晶体管Tr200及电容器C100。

本实施方式可以与其他任何实施方式适当地组合。

(实施方式6)

在本实施方式中，对可用于在上述实施方式中说明的OS晶体管的金属氧化物进行说明。下面尤其对金属氧化物与cloud-aligned composite oxide semiconductor(CAC-OS)进行详细说明。

CAC-OS或CAC metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，CAC-OS或CAC metal oxide作为整体具有半导体的功能。在将CAC-OS或CAC metal oxide用于晶体管的沟道形成区域的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC metal oxide中使各功能分离，可以最大限度地提高各功能。

CAC-OS或CAC metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。导电性区域和绝缘性区域有时在材料中不均匀地分布。有时观察到其边缘模糊而以云状连接的导电性区域。

此外，在CAC-OS或CAC metal oxide中，有时导电性区域和绝缘性区域各自具有0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸且分散在材料中。

CAC-OS或CAC metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CACmetal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该构成中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而也使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC metal oxide用于晶体管的沟道形成区域时，在晶体管的开启状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。

就是说，也可以将CAC-OS或CAC metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。

CAC-OS例如具有包含在氧化物半导体中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料各自具有0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面的金属氧化物的说明中，将一个或多个金属元素不均匀地分布且混合包含该金属元素的区域的状态称为马赛克(mosaic)状或补丁(patch)状。该区域各自具有0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。

注意，金属氧化物优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。

例如，在CAC-OS中，具有CAC-OS构成的In-Ga-Zn氧化物(尤其可以将这种In-Ga-Zn氧化物称为CAC-IGZO)具有材料分成铟氧化物(InO_X1，X1为大于0的实数)或铟锌氧化物(In_X2Zn_Y2O_Z2，X2、Y2及Z2为大于0的实数)以及镓氧化物(GaO_X3，X3为大于0的实数)或镓锌氧化物(Ga_X4Zn_Y4O_Z4，X4、Y4及Z4为大于0的实数)等而形成马赛克状的构成。并且，形成马赛克状的InO_X1或In_X2Zn_Y2O_Z2均匀地分布在膜中。这构成也称为云状的构成。

换言之，CAC-OS是具有以GaO_X3为主要成分的区域和以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域混在一起的构成的复合金属氧化物。注意，在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。

注意，包含In、Ga、Zn及O的化合物作为IGZO也已知的。作为典型例子，可以举出以InGaO₃(ZnO)_m1(m1为自然数)表示的结晶性化合物及以In_(1+x0)Ga_(1-x0)O₃(ZnO)_m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。

上述结晶性化合物具有单晶结构、多晶结构或c-axis-aligned crystal(CAAC：c轴取向结晶)结构。注意，CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。

另一方面，CAC-OS与金属氧化物的材料构成有关。在包含In、Ga、Zn及O的CAC-OS的材料构成中部分地观察到以Ga为主要成分的纳米粒子的区域和部分地观察到以In为主要成分的纳米粒子的区域。这些纳米粒子的区域以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次生因素。

注意，CAC-OS不包含包括原子个数比不同的两种以上的膜的叠层结构。例如，不包含以In为主要成分的膜与以Ga为主要成分的膜的两层结构。

有时观察不到以GaO_X3为主要成分的区域与以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域之间的明确的边界。

在CAC-OS中包含铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS的一部分中观察到以该金属元素为主要成分的纳米粒子状区域和一部分中观察到以In为主要成分的纳米粒子状区域，而在CAC-OS中这些纳米粒子状区域以马赛克状无规律地分散。

CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比优选为0％以上且低于30％，更优选为0％以上且10％以下。

CAC-OS具有如下特征：通过X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。

在通过照射束径为1nm的电子束(也称为纳米尺寸电子束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构包括在平面方向及截面方向上没有取向的纳米晶(nc：nanocrystal)结构。

例如，根据能量分散型X射线分析法(EDX：Energy Dispersive X-rayspectroscopy)取得的面分析图像，可确认到：具有CAC构成的In-Ga-Zn氧化物具有以GaO_X3为主要成分的区域及以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域不均匀地分布而混合的结构。

CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，在CAC-OS中，以GaO_X3等为主要成分的区域及以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域分离以形成马赛克状。

以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域的导电性高于以GaO_X3等为主要成分的区域。换言之，当载流子流过以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。

另一方面，以GaO_X3等为主要成分的区域的绝缘性高于以In_X2Zn_Y2O_Z2或InO_X1为主要成分的区域。换言之，当以GaO_X3等为主要成分的区域在氧化物半导体中分布时，可以抑制关态电流而实现良好的开关工作。

因此，当将CAC-OS用于半导体元件时，通过起因于GaO_X3等的绝缘性及起因于In_X2Zn_Y2O_Z2或InO_X1的导电性的互补作用可以实现高通态电流(I_on)及高场效应迁移率(μ)。

使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适合于各种半导体装置。

本实施方式可以与其他任何实施方式适当地组合。

(实施方式7)

在本实施方式中，对能够用于上述实施方式中说明的受电部的电子设备的结构例子进行说明。

图21A至图21F是示出电子设备的图。这些电子设备可以包括框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关及操作开关)、连接端子5006、传感器5007(具有测量如下因素的功能的传感器：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。

图21A示出移动计算机，该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图21B示出具备记录介质的便携式图像再现装置(例如DVD再现装置)，该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图21C示出护目镜型显示器，该护目镜型显示器除了上述以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图21D示出便携式游戏机，该便携式游戏机除了上述以外还可以包括记录介质读取部5011等。图21E示出具有电视接收功能的数码相机，该数码相机除了上述以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图21F示出便携式游戏机，该便携式游戏机除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。

图21A至图21F所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种数据(静态图像、动态图像、文字图像等)显示在显示部上；触控面板；显示日历、日期及时刻等；通过利用各种软件(程序)控制处理；进行无线通信；通过利用无线通信功能来连接到各种计算机网络；通过利用无线通信功能，进行各种数据的发送及接收；读出储存在记录介质中的程序或数据来将其显示在显示部上等。再者，在具有多个显示部的电子设备中，可以具有如下功能：一个显示部主要显示图像数据，而另一个显示部主要显示文字数据；或者，在多个显示部上显示考虑到视差的图像来显示立体图像等。再者，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静态图像；拍摄动态图像；对所拍摄的图像进行自动或手动校正；将所拍摄的图像储存在记录介质(外部记录介质或内置于相机的记录介质)中；将所拍摄的图像显示在显示部上等。注意，图21A至图21F所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。

本实施方式中说明的电子设备内藏有电池，可以进行上述实施方式中说明的无线供电。

图22A及图22B示出电子设备的使用例。

图22A示出在车等移动物体内操作信息终端的例子。

5103是方向盘，内部有天线。方向盘5103内部的天线可以向电子设备5100供应电力。电子设备5100包括电池，可以利用无线供电进行充电。可以在方向盘5103上设置能够固定电子设备5100的支架。当将电子设备5100固定于方向盘5103时，无需用手就可以进行通话或视频电话。另外，通过利用电子设备5100的麦克风进行声音识别，可以利用驾驶者的声音进行驾驶。

例如，可以在停车时操作电子设备5100使显示部5102显示位置信息。另外，可以在显示部5102上显示车内显示部5101没有显示的信息，例如，发动机速度、方向盘角度、温度、轮胎气压等。显示部5102具有触摸输入功能。另外，可以利用对车外进行摄影的一个或多个照相机在显示部5102上显示车外的图像。就是说，例如可以将显示部5102用作后监视器。另外，为了防止疲劳驾驶，电子设备5100可以进行如下工作：当边以无线方式从车接收行驶速度等信息边对行驶速度进行监视时，电子设备5100在驾驶时对驾驶者进行摄影，当驾驶者闭着眼睛的时间较长时，使电子设备5100震动、发出警告音或放音乐等(根据驾驶者可以适当地选择的设定)。另外，在停车时可以停止对驾驶者摄影来节省电力。并且，可以在停车时对电子设备5100的电池进行无线充电。

如上所述，电子设备5100被期待以各种方式应用于车等移动物体中，为了使电子设备5100具有多种功能，优选电子设备5100内藏有多个传感器及多个天线。虽然车等移动物体有电源，但是电源是有限的。考虑到驱动移动物体所需的电力，优选电子设备5100所使用的电力尽量低。尤其是电动汽车，由于电子设备5100的电力消耗会缩短行驶距离。即便使电子设备5100具有多种功能，同时使用所有功能的机会很少，根据需要大多只使用1个或2个功能。在分别对应各功能准备电池使具有多个电池的电子设备5100具有多种功能的情况下，通过仅打开想使用的功能并从对应该功能的电池供应电力，可以节省电力。再者，多个电池中对应没有使用的功能的电池可以利用车上设置的天线进行无线充电。

图22B示出在飞机等内操作信息终端的例子。因为飞机等内能够使用个人信息终端的时间等有限制，所以在飞行时间较长时飞机优选具有乘客能够使用的信息终端。

电子设备5200是能够在显示部5202显示电影、游戏及广告等影像并能够利用通信功能即时获得现在的飞行位置及剩余飞行时间的信息终端。显示部5202具有触摸输入功能。

通过将电子设备5200嵌入座位5201的凹部内并在与电子设备5200重叠的位置设置天线设置部5203，可以在电子设备5200嵌入凹部内的期间对其进行无线供电。当使用者身体不适想与乘务员联系等时也可以将电子设备5200用作电话或通信工具。当电子设备5200具有翻译功能等时，与乘务员使用不同语种的乘客也可以利用电子设备5200的显示部5202与乘务员进行沟通。此外，座位相邻的语种不同的乘客之间也可以利用电子设备5200的显示部5202进行交流。另外，还可以将显示部5202用作留言板，例如在使用者睡觉时可以利用显示部5202一直显示“请勿打扰”等英文留言。

电子设备5200可以根据各功能设置多个电池，通过只打开想使用的功能关闭不使用的功能，可以节省电力。再者，多个电池中对应没有工作的功能的电池可以利用天线设置部5203进行无线供电。

可以将多个座位所具有的电子设备5200的电池设计为在飞机的电力系统出现异常时用作应急电源。由于多个座位所具有的电子设备5200都是同样的产品具有同样的设计，因此可以以电子设备5200能够作为应急电源串联连接的方式构建系统。

作为电子设备5200所具有的多个小型电池，可以使用选自锂聚合物电池等锂离子二次电池、锂离子电容器、双电层电容器和氧化还原电容器(redox capacitor)中的一种或多种。

接着，对能够用于上述实施方式说明的受电部的电子设备的另一个例子进行说明。图23是示出起搏器的一个例子的截面示意图。

起搏器主体5300至少包括电池5301a、电池5301b、调节器、控制电路、天线5304、向右心房的导线5302以及向右心室的导线5303。

起搏器主体5300通过手术被植入体内，两根导线通过人体锁骨下静脉5305及上大静脉5306一根导线的前端被植入右心室另一根导线的前端被植入右心房。

可以通过天线5304接收电力对电池5301a及电池5301b进行充电，由此可以降低起搏器的交换频率。因为起搏器主体5300有多个电池而具有较高的安全性，所以即使一个电池出现故障另一个电池也可以工作。由此，可以将多个电池用作辅助电源。当将用于起搏器的电池再分为多个薄型电池而将其安装至设置有含有CPU等的控制电路的印刷板上，可以使起搏器主体5300更小更薄。

除了能够接收电力的天线5304之外，在起搏器中还可以包括能够发送生理信号的天线。例如，可以构成能够利用外部监视器监视脉搏、呼吸数、心率、体温等生理信号的监视心脏活动的系统。

注意，该起搏器的设置方法只是一个例子，根据心脏病患者可以改变为各种方式。

本实施方式不局限于起搏器。人工耳蜗是比起搏器更为普及的人工器官。人工耳蜗将声音转换为电信号利用植入耳蜗内的刺激装置直接刺激听觉神经。

人工耳蜗包括通过手术植入耳内的第一装置以及利用麦克风拾取声音并将拾取的声音传送至植入的第一装置的第二装置。第一装置与第二装置彼此不电连接，通过无线进行两者之间的发送及接收。第一装置至少包括用来接收声音被转换后的电信号的天线以及直达耳蜗的导线。第二装置至少包括用于将声音转换为电信号的声音处理部以及将该电信号发送至第一装置的发送电路。

本实施方式可以与其他任何实施方式适当地组合。

符号说明

10：供电系统、11：供电部、12：受电部、20：收发电路、21：天线电路、22：整流电路、23：充电电路、24：控制电路、25：开关电路、26：延迟电路、27：天线电路、30：电池、40：传感器、50：定时器、101：接收电路、102：发送电路、111：天线线圈、112：电容器、113：天线线圈、114：电容器、121：二极管、122：电容器、123：二极管、131：调节器、132：开关、141：判定电路、142：信号生成电路、143：开关电路、150：缓冲电路、151：晶体管、152：晶体管、153：晶体管、154：晶体管、155：晶体管、156：晶体管、157：反相器、161：反相器、171：天线线圈、172：电容器、200：半导体装置、210：存储电路、220：参照用存储电路、230：电路、240：电路、250：电流源电路、801：晶体管、811：绝缘层、812：绝缘层、813：绝缘层、814：绝缘层、815：绝缘层、816：绝缘层、817：绝缘层、818：绝缘层、819：绝缘层、820：绝缘层、821：金属氧化物膜、822：金属氧化物膜、822n：区域、823：金属氧化物膜、824：金属氧化物膜、830：氧化物层、850：导电层、851：导电层、852：导电层、853：导电层、860：半导体装置、870：单晶硅片、871：CMOS层、872：晶体管层、873：栅电极、874：电极、875：电极、5000：框体、5001：显示部、5002：显示部、5003：扬声器、5004：LED灯、5005：操作键、5006：连接端子、5007：传感器、5008：麦克风、5009：开关、5010：红外端口、5011：记录介质读取部、5012：支撑部、5013：耳机、5014：天线、5015：快门按钮、5016：图像接收部、5100：电子设备、5101：显示部、5102：显示部、5103：方向盘、5200：电子设备、5201：座位、5202：显示部、5203：天线设置部、5300：起搏器主体、5301a：电池、5301b：电池、5302：导线、5303：导线、5304：天线、5305：锁骨下静脉、5306：上大静脉

本申请基于2017年5月3日提交到日本专利局的日本专利申请No.2017-092025，通过引用将其完整内容并入在此。

Claims (9)

1.一种半导体装置，包括：

收发电路；以及

电池，

其中，所述收发电路被构成为接收供电部发送的第一电磁波来对所述电池供应电力并利用所述电池的电力生成第二电磁波，

所述第二电磁波是在所述电池充电结束时利用所述电池的电力生成的，

并且，所述第二电磁波被构成为抵消所述第一电磁波。

2.根据权利要求1所述的半导体装置，

其中所述收发电路包括天线电路以及控制电路，

所述天线电路被构成为接收所述第一电磁波并发送所述第二电磁波，

所述控制电路被构成为根据有关过度充电的信息决定是否生成所述第二电磁波，

并且所述控制电路被构成为当决定生成所述第二电磁波时对所述天线电路供应用于生成所述第二电磁波的交流信号。

3.根据权利要求1所述的半导体装置，

其中所述收发电路包括天线电路以及控制电路，

所述控制电路包括判定电路及信号生成电路，

所述天线电路被构成为接收所述第一电磁波并发送所述第二电磁波，

所述判定电路被构成为根据有关过度充电的信息决定是否生成所述第二电磁波，

并且所述信号生成电路被构成为利用根据所述第一电磁波生成的第一交流信号及所述电池供给的电力对所述天线电路供应用于生成所述第二电磁波的第二交流信号。

4.根据权利要求2所述的半导体装置，其中所述有关过度充电的信息包括利用传感器测得的温度信息或所述第一电磁波接收时间的信息。

5.根据权利要求2所述的半导体装置，

其中所述收发电路包括神经网络，

所述神经网络的输入层被输入与所述有关过度充电的信息对应的数据，

并且所述神经网络的输出层输出与是否生成所述第二电磁波的判定结果对应的数据。

6.根据权利要求1所述的半导体装置，其中该半导体装置被构成为在所述电池充电结束时发送用来增强所述第一电磁波的第三电磁波。

7.一种包括权利要求1所述的半导体装置的电子设备。

8.一种半导体装置，包括：

电池；以及

收发电路，该收发电路被构成为接收用来对所述电池进行充电而发送的第一电磁波并在所述电池充电结束时发送用来抵消所述第一电磁波的第二电磁波。

9.一种包括电池的半导体装置的充电方法，该充电方法包括如下步骤：

利用从供电部接收的第一电磁波生成电力；

将所述电力供应给所述电池来对所述电池进行充电；

当所述电池充电结束时利用所述电池的电力生成第二电磁波；以及

通过发送所述第二电磁波来抵消所述第一电磁波。