TWI809454B - 製作半導體結構的方法 - Google Patents
製作半導體結構的方法 Download PDFInfo
- Publication number
- TWI809454B TWI809454B TW110126478A TW110126478A TWI809454B TW I809454 B TWI809454 B TW I809454B TW 110126478 A TW110126478 A TW 110126478A TW 110126478 A TW110126478 A TW 110126478A TW I809454 B TWI809454 B TW I809454B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- nitride layer
- layer
- radio frequency
- frequency power
- Prior art date
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種製作半導體結構的方法,包括以下操作:提供複合結構,其中複合結構包括金屬層及位於金屬層上的第一氮化層;對金屬層的表面進行氮化處理;及形成第二氮化層覆蓋第一氮化層及金屬層的表面。
Description
本揭示內容是關於一種製作半導體結構的方法。
在半導體製程中,常需要形成絕緣層或鈍化層以保護元件,或達到電性隔絕的效果。然而,當絕緣層或鈍化層所欲覆蓋的底材包含不同材料時,不同材料的底材上的成膜速度並不相同,從而促使絕緣層或鈍化層發生厚度不均或不平整的問題。鑑於上述,目前亟需提出一種新的製作方法以解決上述問題。
本揭示內容的一態樣為一種製作半導體結構的方法,包括以下操作:提供複合結構,其中複合結構包括金屬層及位於金屬層上的第一氮化層;對金屬層的表面進行氮化處理;及形成第二氮化層覆蓋第一氮化層及金屬層的表面。
在一些實施方式中,對金屬層的表面進行氮化處理是在溫度約500°C至約700°C下進行。
在一些實施方式中,形成第二氮化層覆蓋第一氮化層及金屬層的表面是藉由使矽烷前驅物及含氮前驅物反應來執行。
在一些實施方式中,對金屬層的表面進行氮化處理包括:以氨氣處理金屬層的表面。
在一些實施方式中,製作半導體結構的方法更包括:在以氨氣處理金屬層的表面時,以一射頻電源離子化氨氣。
在一些實施方式中,以射頻電源離子化氨氣時,射頻電源的功率介於約50瓦至約200瓦間。
在一些實施方式中,對金屬層的表面進行氮化處理包括:以射頻電源離子化氮氣,以離子化的氮氣處理金屬層的表面。
在一些實施方式中,以射頻電源離子化氮氣時,射頻電源的功率介於約50瓦至約200瓦間。
在一些實施方式中,以射頻電源離子化氮氣是在溫度約500°C至約700°C下進行。
本揭示內容的另一態樣為一種製作半導體結構的方法,包括以下操作:提供複合結構,其中複合結構包括金屬層及位於金屬層上的第一氮化層;以氫氣電漿處理金屬層的表面;及形成第二氮化層覆蓋第一氮化層及金屬層的表面。
在一些實施方式中,製作半導體結構的方法,更包括:以射頻電源離子化氫氣,形成氫氣電漿,射頻電源的功率介於約50瓦至約200瓦間。
在一些實施方式中,以射頻電源離子化氫氣是在溫度約500°C至約700°C下進行。
本揭示內容的另一態樣為一種製作半導體結構的方法,包括以下操作:提供複合結構,其中複合結構包括金屬層及位於金屬層上的氮化層;以第一矽烷前驅物處理金屬層,第一矽烷前驅物吸附於金屬層的表面;及加入第二矽烷前驅物及含氮前驅物,使第一矽烷前驅物、第二矽烷前驅物及含氮前驅物反應,以形成氮化矽層覆蓋氮化層及金屬層的表面,其中第一矽烷前驅物與第二矽烷前驅物相同。
在一些實施方式中,第一矽烷前驅物與第二矽烷前驅物為二氯矽烷。
在一些實施方式中,以第一矽烷前驅物處理金屬層是在溫度約500°C至約700°C下進行。
應該理解的是,前述的一般性描述和下列具體說明僅僅是示例性和解釋性的,並旨在提供所要求的本揭示內容的進一步說明。
以下將以圖式揭露本揭示內容之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本揭示內容。也就是說,在本揭示內容部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
在本文中,由「一數值至另一數值」表示的範圍,是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此,某一特定數值範圍的記載,涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍,如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法,但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如,某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外,並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外,在此所述的每一個操作或步驟可以包含數個子步驟或動作。
本揭示內容提供了一種製作半導體結構的方法。請參照第1至2圖,第1至2圖是根據本揭示內容各種實施方式所繪示的半導體結構在製程各個階段中的剖面示意圖。
如第1圖所示,提供位於基板100上的複合結構110,其中複合結構110包括金屬層112及位於金屬層112上的第一氮化層114。對金屬層112的表面進行氮化處理,形成如第2圖所示的經處理的金屬層112A。形成第二氮化層210覆蓋複合結構110A的表面及基板100,形成半導體結構200,其中複合結構110A包括第一氮化層114及經處理的金屬層112A。
請重新參照第1圖,複合結構110的側面包括金屬層112的側壁及第一氮化層114的側壁。換言之,此側面為含有不同材料的異質表面。若於此異質表面上直接形成氮化層,容易發生氮化層厚度不均或不平整的問題。舉例來說,形成於金屬層112上的氮化層的厚度會小於形成於第一氮化層114上的氮化層的厚度。本揭示內容的製作半導體結構的方法於形成第二氮化層210前,對金屬層112的表面進行氮化處理,使金屬層112的表層被氮化而具有含氮的官能基,例如氨基(-NH
2),從而形成經處理的金屬層112A。經處理的金屬層112A的表面性質與第一氮化層114類似,因此對於後續形成第二氮化層210的前驅物而言,前驅物對於經處理的金屬層112A及第一氮化層114的吸附程度相近,因此,能夠形成厚度均勻的第二氮化層210於第一氮化層114及經處理的金屬層112A上。藉由上述本揭示內容的製作半導體結構的方法,能夠克服在異質表面上成膜厚度不均的問題。
在一些實施方式中,對金屬層112的表面進行氮化處理是在溫度約500°C至約700°C下進行。舉例來說,525、550、575、600、625、650、675或700°C。當溫度落於約500°C至約700°C的區間,可使經處理的金屬層112A的表面具有足夠的氮化程度,以利後續形成厚度均勻的第二氮化層210,且避免經處理的金屬層112A的阻值過高而影響元件性能。
在一些實施方式中,形成第二氮化層210覆蓋第一氮化層114及金屬層112A的表面是藉由使矽烷前驅物及含氮前驅物反應來執行。舉例來說,矽烷前驅物為二氯矽烷(dichlorosilane, DCS)。舉例來說,含氮前驅物是氨氣。第二氮化層210為氮化矽(SiN)層。在一些實施方式中,第二氮化層210是藉由原子層沉積(atomic layer deposition, ALD)、電漿輔助原子層氣相沉積法(plasma-enhanced atomic layer deposition, PEALD)、物理氣相沉積(physical vapor deposition, PVD)或化學氣相沉積(chemical vapor deposition, CVD)來形成,但不限於此。
氮化處理可藉由合適的含氮氣體進行,含氮氣體例如為氨氣或氮氣,但不限於此。在一些實施方式中,對金屬層112的表面進行氮化處理包括:以氨氣處理金屬層112的表面。在一些實施方式中,在以氨氣處理金屬層112時,以射頻電源使氨氣離子化,以氨氣電漿處理金屬層112。相較於以氨氣進行處理,以氨氣電漿進行處理可進一步提升氮化效率。可藉由調整射頻電源的功率範圍以調控金屬層112的氮化程度。在一些實施方式中,射頻電源的功率介於約50瓦至約200瓦間。舉例來說,50、75、100、125、150、175或200瓦。當功率落於約50瓦至約200瓦的區間,可使經處理的金屬層112A的表面具有足夠的氮化程度,以利後續形成第二氮化層210,且避免經處理的金屬層112A的阻值過高而影響元件性能。當功率過高,例如超過約200瓦,可能會對經處理的金屬層112A的導電性質有不利影響。在另一些實施方式中,在以氨氣處理金屬層112時,不以射頻電源使氨氣離子化。在一些實施方式中,以射頻電源使氨氣離子化是在溫度約500°C至約700°C下進行。溫度的選取及功效請參前述之氮化處理的實施方式,在此不再贅述。
在一些實施方式中,對金屬層112的表面進行氮化處理包括:以射頻電源離子化氮氣,以離子化的氮氣處理金屬層112的表面。在一些實施方式中,以射頻電源離子化氮氣時,射頻電源的功率介於約50瓦至約200瓦間。在一些實施方式中,以射頻電源離子化氮氣是在溫度500°C至700°C下進行。功率及溫度的選取及功效請參前述之氮化處理及氨氣處理的實施方式,在此不再贅述。
在一些實施方式中,複合結構110為動態隨機存取記憶體(dynamic random access memory; DRAM)中的位元線。第二氮化層210為位元線上的保護層。在一些實施方式中,金屬層112包括任何適合的導電材料,例如:鎢(W)、鉬(Mo)、釕(Ru)、銥(Ir) 、銠(Rh)、銅(Cu)、合金、或前述導電材料的疊層,但不限於此。在一些實施方式中,第一氮化層114為氮化矽層。在一些實施方式中,第一氮化層114包括多層氮化層,例如雙層氮化層、三層氮化層等等。
本揭示內容提供了另一種製作半導體結構的方法。請參照第1及3圖,第1及3圖是根據本揭示內容各種實施方式所繪示的半導體結構在製程各個階段中的剖面示意圖。
如第1圖所示,提供位於基板100上的複合結構110,其中複合結構110包括金屬層112及位於金屬層112上的第一氮化層114。以氫氣電漿處理金屬層112的表面,形成如第3圖所示的經處理的金屬層112B。形成第二氮化層210覆蓋複合結構110B的表面及基板100,形成半導體結構300,其中複合結構110B包括第一氮化層114及經處理的金屬層112B。
請重新參照第1圖,複合結構110的側面包括金屬層112的側壁及第一氮化層114的側壁。換言之,此側面為含有不同材料的異質表面。若於此異質表面上直接形成氮化層,容易發生氮化層厚度不均或不平整的問題。本揭示內容的製作半導體結構的方法於形成第二氮化層210前,以離子化的氫氣處理金屬層112的表面,從而形成經處理的金屬層112B。經處理的金屬層112B的表面性質可能變得與第一氮化層114較為近似,因此對於後續形成第二氮化層210的前驅物而言,前驅物對於經處理的金屬層112B及第一氮化層114的吸附程度相近,從而能夠形成厚度均勻的第二氮化層210於第一氮化層114及經處理的金屬層112B上。藉由上述本揭示內容的製作半導體結構的方法,能夠克服在異質表面上成膜厚度不均的問題。
在一些實施方式中,以射頻電源離子化氫氣,形成氫氣電漿,射頻電源的功率介於約50瓦至約200瓦間。舉例來說,50、75、100、125、150、175或200瓦。在一些實施方式中,以射頻電源離子化氫氣是在溫度約500°C至約700°C下進行。舉例來說,525、550、575、600、625、650、675或700°C。當功率或溫度落於前述區間內,可使經處理的金屬層112B在大致保有原本的導電特性的情況下,亦利於後續形成厚度均勻的第二氮化層210。當功率過高,例如超過約200瓦,可能會對經處理的金屬層112B的導電性質有不利影響。
本揭示內容提供了另一種製作半導體結構的方法。請參照第4至6圖,第4至6圖是根據本揭示內容各種實施方式所繪示的半導體結構在製程各個階段中的剖面示意圖。
如第4圖所示,提供位於基板100上的複合結構410,其中複合結構410包括金屬層112及位於金屬層112上的氮化層116。如第5圖所示,以第一矽烷前驅物510處理金屬層,第一矽烷前驅物510吸附於氮化層116及金屬層112的表面。加入第二矽烷前驅物及含氮前驅物(未示出),使第一矽烷前驅物510、第二矽烷前驅物及含氮前驅物反應,如第6圖所示,以形成氮化矽層610覆蓋氮化層116及金屬層112的表面,其中第一矽烷前驅物510與第二矽烷前驅物相同。在一些實施方式中,第一矽烷前驅物與第二矽烷前驅物為二氯矽烷。在一些實施方式中,含氮前驅物是氨氣。在一些實施方式中,第一矽烷前驅物510被承裝於緩衝槽(buffer tank),再噴入複合結構410所在的腔室內,吸附於氮化層116及金屬層112的表面。
請重新參照第5圖,複合結構410的側面包括金屬層112的側壁及氮化層116的側壁。換言之,此側面為含有不同材料的異質表面。若於此異質表面上直接形成氮化層,容易發生氮化層厚度不均或不平整的問題。舉例來說,以矽烷前驅物與含氮前驅物反應形成氮化層時,金屬層112可能對於矽烷前驅物的吸附性較差,因此,最終形成於金屬層112上的氮化層的厚度會小於形成於氮化層116上的氮化層的厚度。本揭示內容的製作半導體結構的方法於形成氮化矽層610前,通入第一矽烷前驅物510,使金屬層112的表面吸附第一矽烷前驅物510,從而使後續形成氮化矽層610時,金屬層112的表面有夠多的矽烷前驅物能夠與含氮前驅物反應形成厚度均勻的氮化矽層610。藉由上述本揭示內容的製作半導體結構的方法,能夠克服在異質表面上成膜厚度不均的問題。
在一些實施方式中,以第一矽烷前驅物510處理金屬層112是在溫度約500°C至約700°C下進行。舉例來說,525、550、575、600、625、650、675或700°C。當溫度落於約500°C至約700°C的區間,可使金屬層112的表面吸附足夠的第一矽烷前驅物510,以利後續形成厚度均勻的氮化矽層610。
下文將參照實驗例,更具體地描述本揭示內容的特徵。雖然描述了以下實施例,但是在不逾越本揭示內容範疇之情況下,可適當地改變所用材料、其量及比率、處理細節以及處理流程等等。因此,不應由下文所述之實施例對本揭示內容作出限制性地解釋。
在本實驗例中,藉由原子層沉積(ALD),以二氯矽烷及氨氣作為前驅物反應形成氮化矽層於矽基板及鎢金屬上。請參以下表1。在比較例中,在形成氮化矽層前,未對矽基板及鎢金屬進行處理,直接形成氮化矽層。在實施例1至6中,在形成氮化矽層前,在溫度630°C下,分別以不同的實驗條件對矽基板及鎢金屬進行處理後,再形成氮化矽層。
表1
處理氣體 | 處理時間 | 矽上的 氮化矽厚度 (nm) | 鎢上的 氮化矽厚度 (nm) | 厚度差 (nm) | |
比較例 | N/A | N/A | 4.81 | 3.06 | 1.75 |
實施例1 | 二氯矽烷 (未蓄壓) | 通入1次 | 4.52 | 3.14 | 1.38 |
實施例2 | 二氯矽烷 (蓄壓) | 通入5次 | 4.64 | 3.28 | 1.36 |
實施例3 | 氫氣電漿 | 90秒 | 4.62 | 3.86 | 0.76 |
實施例4 | 氨氣 | 60秒 | 4.68 | 3.69 | 0.99 |
實施例5 | 氨氣電漿 | 60秒 | 4.62 | 3.69 | 0.93 |
實施例6 | 氨氣電漿 | 180秒 | 4.76 | 4.25 | 0.51 |
從表1可知,進行表面處理後,矽基板上的氮化矽層與鎢金屬上的氮化矽層間的厚度差降低,由此可知,在經過表面處理後,利於形成厚度均勻的氮化矽層。
綜上所述,本揭示內容製作半導體結構的方法在形成氮化層於異質表面上之前,對異質表面進行氮化處理、氫氣電漿處理、或進行矽烷前驅物吸附,以利於後續形成厚度均勻的氮化層。
儘管已經參考某些實施方式相當詳細地描述了本揭示內容,但是亦可能有其他實施方式。因此,所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
對於所屬技術領域人員來說,顯而易見的是,在不脫離本揭示內容的範圍或精神的情況下,可以對本揭示內容的結構進行各種修改和變化。鑑於前述內容,本揭示內容意圖涵蓋落入所附權利要求範圍內的本揭示內容的修改和變化。
100:基板
110、110A、110B、410:複合結構
112:金屬層
112A、112B:經處理的金屬層
114:第一氮化層
116:氮化層
200、300、600:半導體結構
210:第二氮化層
510:第一矽烷前驅物
610:氮化矽層
本揭示內容上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的瞭解,其中:
第1至6圖是根據本揭示內容各種實施方式所繪示的半導體結構在製程各個階段中的剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:基板
110A:複合結構
112A:經處理的金屬層
114:第一氮化層
200:半導體結構
210:第二氮化層
Claims (13)
- 一種製作半導體結構的方法,包括:提供一複合結構,其中該複合結構包括一金屬層及位於該金屬層上的一第一氮化層;對該金屬層的一表面進行一氮化處理;及藉由使一矽烷前驅物及一含氮前驅物反應來執行形成一第二氮化層直接接觸該第一氮化層及該金屬層的該表面。
- 如請求項1所述的方法,其中對該金屬層的該表面進行該氮化處理是在溫度約500℃至約700℃下進行。
- 如請求項1所述的方法,其中對該金屬層的該表面進行該氮化處理包括:以氨氣處理該金屬層的該表面。
- 如請求項3所述的方法,更包括:在以氨氣處理該金屬層的該表面時,以一射頻電源離子化該氨氣。
- 如請求項4所述的方法,其中以該射頻電源離子化該氨氣時,該射頻電源的功率介於約50瓦至約200瓦間。
- 如請求項1所述的方法,其中對該金屬層的 該表面進行該氮化處理包括:以一射頻電源離子化氮氣,以離子化的該氮氣處理該金屬層的該表面。
- 如請求項6所述的方法,其中以該射頻電源離子化該氮氣時,該射頻電源的功率介於約50瓦至約200瓦間。
- 如請求項6所述的方法,其中以該射頻電源離子化氮氣是在溫度約500℃至約700℃下進行。
- 一種製作半導體結構的方法,包括:提供一複合結構,其中該複合結構包括一金屬層及位於該金屬層上的一第一氮化層;以氫氣電漿處理該金屬層的一表面;及形成一第二氮化層直接接觸該第一氮化層及該金屬層的該表面。
- 如請求項9所述的方法,更包括:以一射頻電源離子化氫氣,形成該氫氣電漿,該射頻電源的功率介於約50瓦至約200瓦間。
- 如請求項10所述的方法,其中以該射頻電源離子化氫氣是在溫度約500℃至約700℃下進行。
- 一種製作半導體結構的方法,包括:提供一複合結構,其中該複合結構包括一金屬層及位於該金屬層上的一氮化層;以一處理氣體處理該金屬層,其中該處理氣體由二氯矽烷所組成,該二氯矽烷吸附於該金屬層的一表面;及在以該處理氣體處理該金屬層後,加入一矽烷前驅物及一含氮前驅物,使該二氯矽烷、該矽烷前驅物及該含氮前驅物反應,以形成一氮化矽層直接接觸該氮化層及該金屬層的該表面,其中該矽烷前驅物為二氯矽烷。
- 如請求項12所述的方法,其中以該處理氣體處理該金屬層是在溫度約500℃至約700℃下進行。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110126478A TWI809454B (zh) | 2021-07-19 | 2021-07-19 | 製作半導體結構的方法 |
CN202111149931.4A CN115637417A (zh) | 2021-07-19 | 2021-09-29 | 制作半导体结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110126478A TWI809454B (zh) | 2021-07-19 | 2021-07-19 | 製作半導體結構的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202305936A TW202305936A (zh) | 2023-02-01 |
TWI809454B true TWI809454B (zh) | 2023-07-21 |
Family
ID=84940143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110126478A TWI809454B (zh) | 2021-07-19 | 2021-07-19 | 製作半導體結構的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115637417A (zh) |
TW (1) | TWI809454B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW541659B (en) * | 2002-04-16 | 2003-07-11 | Macronix Int Co Ltd | Method of fabricating contact plug |
CN1795539A (zh) * | 2003-05-28 | 2006-06-28 | 应用材料有限公司 | 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备 |
TW202016999A (zh) * | 2018-08-16 | 2020-05-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
TW202114066A (zh) * | 2019-09-20 | 2021-04-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
TW202124756A (zh) * | 2019-08-19 | 2021-07-01 | 日商東京威力科創股份有限公司 | 成膜方法及成膜裝置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3374322B2 (ja) * | 1996-10-01 | 2003-02-04 | 東京エレクトロン株式会社 | チタン膜及びチタンナイトライド膜の連続成膜方法 |
TW583724B (en) * | 2003-03-13 | 2004-04-11 | Promos Technologies Inc | Method to form nitride layer with different thicknesses |
CN101266940B (zh) * | 2007-08-06 | 2010-09-22 | 旺宏电子股份有限公司 | 在衬底上沉积阻障层的方法与系统 |
US9905415B2 (en) * | 2013-10-03 | 2018-02-27 | Versum Materials Us, Llc | Methods for depositing silicon nitride films |
US20150303060A1 (en) * | 2014-04-16 | 2015-10-22 | Samsung Electronics Co., Ltd. | Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same |
US10892156B2 (en) * | 2017-05-08 | 2021-01-12 | Asm Ip Holding B.V. | Methods for forming a silicon nitride film on a substrate and related semiconductor device structures |
KR20190065962A (ko) * | 2017-12-04 | 2019-06-12 | 에이에스엠 아이피 홀딩 비.브이. | 유전체와 금속 표면 상에 SiOC의 균일한 증착 |
JP2022533699A (ja) * | 2019-05-20 | 2022-07-25 | ラム リサーチ コーポレーション | SiCxOyのための核形成層としてのSixNy |
-
2021
- 2021-07-19 TW TW110126478A patent/TWI809454B/zh active
- 2021-09-29 CN CN202111149931.4A patent/CN115637417A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW541659B (en) * | 2002-04-16 | 2003-07-11 | Macronix Int Co Ltd | Method of fabricating contact plug |
CN1795539A (zh) * | 2003-05-28 | 2006-06-28 | 应用材料有限公司 | 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备 |
TW202016999A (zh) * | 2018-08-16 | 2020-05-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
TW202124756A (zh) * | 2019-08-19 | 2021-07-01 | 日商東京威力科創股份有限公司 | 成膜方法及成膜裝置 |
TW202114066A (zh) * | 2019-09-20 | 2021-04-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202305936A (zh) | 2023-02-01 |
CN115637417A (zh) | 2023-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102646467B1 (ko) | 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조 | |
US6674169B2 (en) | Semiconductor device with titanium silicon oxide layer | |
JP4324753B2 (ja) | 半導体素子で用いるアルミニウム酸化膜の製造方法 | |
JP2012142386A (ja) | 窒化膜の形成方法 | |
JP2017175106A (ja) | 成膜方法及び成膜装置 | |
US7465617B2 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
US20050014365A1 (en) | Methods of forming cobalt layers for semiconductor devices | |
TW200945423A (en) | Methods for fabricating PMOS metal gate structures | |
KR20070040590A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
US11821079B2 (en) | Methods for depositing molybdenum sulfide | |
US7329573B2 (en) | Methods of forming capacitors | |
US20100038786A1 (en) | Method for manufacturing a semiconductor device | |
TWI809454B (zh) | 製作半導體結構的方法 | |
KR100467369B1 (ko) | 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 | |
US11942320B2 (en) | Method of manufacturing semiconductor structure | |
WO2021033572A1 (ja) | 半導体装置の製造方法、半導体装置、および製造システム | |
KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
WO2024098567A1 (zh) | 存储器、半导体结构及其制备方法 | |
KR100406562B1 (ko) | 금속배선형성방법 | |
JP4093336B2 (ja) | 半導体装置の製造方法 | |
TW202349472A (zh) | 用於半導體裝置的電極形成方法及用於半導體裝置的電極 | |
CN103515312A (zh) | 一种金属硬掩膜层及铜互连结构的制备方法 | |
TW202341252A (zh) | 半導體元件的製造方法 | |
KR20020043021A (ko) | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 | |
CN111261574A (zh) | 一种半导体结构及其制作方法 |