TWI809443B

TWI809443B - 電源供應電路及計算系統

Info

Publication number: TWI809443B
Application number: TW110124883A
Authority: TW
Inventors: 許國展; 施雲騰; 李守富
Original assignee: 廣達電腦股份有限公司
Priority date: 2021-04-21
Filing date: 2021-07-07
Publication date: 2023-07-21
Also published as: US11539286B2; TW202242585A; US20220345028A1; CN115220558A

Abstract

一種電源供應電路，包括電源轉換器、輸入電壓源及箝位電路。電源轉換器具有輸入接腳、輸出接腳及致能接腳。輸入電壓源電性連接至輸入接腳，並提供輸入電壓給輸入接腳。箝位電路電性連接至電源轉換器之致能接腳。當輸入電壓提高到至少臨界輸入電壓，箝位電路是設置以啟用電源轉換器，以提供輸出電壓給輸出接腳。當輸入電壓降低到臨界輸入電壓以下，箝位電路是設置以停用電源轉換器，並防止電源轉換器在預定的時段被重新啟用。

Description

電源供應電路及計算系統

本揭露大致涉及電源供應電路，特別涉及具有箝位電路(clamping circuit)以預防輸出電壓突波(voltage spike)的電源供應電路。

計算系統及裝置包含由電源供應單元供電的各種電子組件。電源供應單元可接收輸入電壓，並產生計算系統之電子組件可使用的輸出電壓。電源供應單元可包含對於欠壓狀態(undervoltage condition)的防止，欠壓狀態發生於提供給電子組件的電壓低於預期之時。為了防止欠壓狀態，電源供應可包含當輸入電壓降低到一閾值以下時，停用為這些電子組件所產生的輸出電壓的裝置或組件。於標準的斷電程序之期間，當輸入電壓降低到一閾值以下，輸入電壓之漣波(ripple)成份會短暫地再啟用輸出電壓，這會對電子組件造成損傷。因此，需要一種改良的電源供應單元，可防止漣波成份短暫地再啟用輸出電壓。

「實施例」一詞及類似的用語，例如實作、設置、態樣、範例、選項，意圖廣泛地指代本發明及以下請求項的所有申請標的。包含這些詞彙的陳述不應被理解為限制在此所述的申請標的或限制以下的請求項的含義或範圍。在此所涵蓋的本揭露之實施例，是由以下的請求項而非本發明內容所限定。本發明內容是本揭露之各方面的高階綜述，並且介紹了一些概念，這些概念在以下實施方式的段落中會進一步描述。本發明內容並不旨在標識出所請求的申請標的之必要特徵，也不旨在單獨用於決定所請求的申請標的之範圍。藉由參考本發明的整個說明書的適當部分、任何或所有的圖式，以及每個請求項，應當理解本申請標的。

在第一實作中，本揭露指向一種電源供應電路。電源供應電路包含電源轉換器、輸入電壓源及箝位電路。電源轉換器具有輸入接腳、輸出接腳及致能接腳。輸入電壓源電性連接至電源轉換器之輸入接腳，並且設置以提供輸入電壓。箝位電路電性連接至電源轉換器之致能接腳。響應於輸入電壓提高到至少臨界輸入電壓，箝位電路啟用電源轉換器，以在輸出接腳提供輸出電壓。響應於輸入電壓降低到臨界輸入電壓以下，箝位電路停用電源轉換器，並防止電源轉換器在預定的時段被重新啟用。

在某些案例中，輸入電壓包含漣波(ripple)成份，漣波成份造成輸入電壓具有週期性變化，週期性變化帶有漣波頻率及漣波週期。在某些案例中，響應於輸入電壓因漣波成份而最初降低到臨界輸入電壓以下，然後提高到至少臨界輸入電壓，箝位電路防止電源轉換器被重新啟用。在某些案例中，漣波週期小於預定時段，使得漣波成份造成輸入電壓在預定時段內，提高到至少臨界輸入電壓，並隨後降低到臨界輸入電壓以下。

在某些案例中，箝位電路包含電晶體，電晶體電性連接至輸入電壓源，及電源轉換器的致能接腳，電晶體是設置以在「開」狀態與「關」狀態之間過渡，以啟用及停用電源轉換器。在某些案例中，響應於輸入電壓提高到至少臨界輸入電壓，電晶體從「關」狀態過渡到「開」狀態。在某些案例中，響應於輸入電壓提高到至少臨界輸入電壓且電晶體過渡到「開」狀態，電晶體造成臨界致能電壓(threshold enable voltage)，以提供給電源轉換器的致能接腳。

在某些案例中，臨界致能電壓低於臨界輸入電壓。在某些案例中，響應於輸入電壓降低到臨界輸入電壓以下，電晶體從該「開」狀態過渡到「關」狀態，使得提供給電源轉換器之致能接腳的電壓低於臨界致能電壓。

在某些案例中，電晶體具有切換頻率，切換頻率定義電晶體從「開」狀態過渡到「關」狀態所需的時間，切換頻率低於輸入電壓之漣波成份的漣波頻率。在某些案例中，響應於輸入電壓最初提高到至少臨界輸入電壓，電晶體過渡到「開」狀態，以啟用電源轉換器。響應於輸入電壓隨後降低到臨界輸入電壓以下，電晶體過渡到「關」狀態，以停用電源轉換器。在某些案例中，響應於輸入電壓之漣波成份造成輸入電壓在預先設定時段內(i)提高到至少臨界輸入電壓，然後(ii)降低到輸入電壓以下，電晶體維持在「關」狀態。在某些案例中，在輸入電壓之漣波成份造成輸入電壓提高到至少臨界輸入電壓之後，輸入電壓之漣波成份造成輸入電壓接著在第一時段之後，降低到臨界輸入電壓以下。在某些案例中，響應於輸入電壓提高到至少臨界輸入電壓，電晶體是設置以僅在經過第二時段之後過渡到「開」狀態。第二時段大於第一時段，使得響應於輸入電壓之漣波成份造成輸入電壓提高到至少臨界輸入電壓，電晶體在輸入電壓之漣波成份造成輸入電壓降低到臨界輸入電壓以下之前，不會過渡到「開」狀態。

在某些案例中，電晶體包含基極、射極，及集極。基極電性連接至輸入電壓源。射極通過射極端電阻器(emitter-side resistor)電性連接至輸入電壓源。集極電性連接至電源轉換器的致能接腳。在某些案例中，當輸入電壓大於或等於臨界輸入電壓時，提供給電晶體之基極的電壓大於或等於電晶體之啟動電壓，使得開狀態分壓器(on-state voltage divider)以射極端電阻器所組成。開狀態分壓器提供大於或等於臨界致能電壓的電壓給電源轉換器之致能接腳。

在某些案例中，當輸入電壓源低於臨界輸入電壓，提供給電晶體之基極的電壓低於電晶體之啟動電壓，使得關狀態分壓器(off-state voltage divider)排除射極端電阻器所組成。關狀態分壓器提供低於臨界致能電壓的電壓給電源轉換器之致能接腳。在某些案例中，開狀態分壓器包含射極端電阻器及附加電阻器，於輸入電壓源與致能接腳之間並聯地電性連接。關狀態分壓器僅包含附加電阻器，於輸入電壓源與致能接腳之間電性連接。

在第二實作中，本揭露指向一種電源供應電路。電源供應電路包含電源轉換器、輸入電壓源、第一電阻器、第二電阻器，以及箝位電路。電源轉換器具有輸入接腳、輸出接腳及致能接腳。輸入電壓源是設置以提供輸入電壓給電源轉換器之輸入接腳。第一電阻器電性連接至輸入電壓源，及電源轉換器的致能接腳，使得輸入電壓源通過至少第一電阻器而電性連接至電源轉換器的致能接腳。第二電阻器電性連接至第一電阻器，及電源轉換器的致能接腳。箝位電路電性連接至電源轉換器的致能接腳。箝位電路包含電晶體，電晶體具有基極、射極，及集極。基極電性連接至輸入電壓源。集極電性連接至電源轉換器的致能接腳。箝位電路更包含射極端電阻器，於射極與輸入電壓源之間電性連接。響應於輸入電壓提高到至少臨界輸入電壓，開狀態分壓器以第一電阻器、第二電阻器及射極端電阻器所組成，以啟用電源轉換器，並且於輸出接腳提供輸出電壓。響應於輸入電壓降低到臨界輸入電壓以下，關狀態分壓器以第一暫存器及第二暫存器所組成，以停用電源轉換器，並且防止電源轉換器在預定時段內被重新啟用。

在第三實作中，本揭露指向一種電腦系統，包含機殼、一或多個配置於機殼內的電子組件，以及配置於機殼內並且設置以協助對一或多個電子組件供電的電源供應電路。電源供應電路包含電源轉換器、輸入電壓源及箝位電路。電源轉換器具有輸入接腳、輸出接腳及致能接腳。輸入電壓源電性連接至電源轉換器之輸入接腳，並且設置以提供輸入電壓。箝位電路電性連接至電源轉換器之致能接腳。響應於輸入電壓提高到至少臨界輸入電壓，箝位電路啟用電源轉換器，以在輸出接腳提供輸出電壓。響應於輸入電壓降低到臨界輸入電壓以下，箝位電路停用電源轉換器，並防止電源轉換器在預定的時段被重新啟用。

以上發明內容並非意圖代表本揭露的每個實施例或每個態樣。反之，前述的發明內容僅提供在此列舉的某些新穎的態樣及特徵之範例。以上特徵及優點，以及本揭露的其他特徵及優點，當關聯於搭配的圖式及附加的請求項，從以下用來實施本發明的代表性實施例及模式的詳細敘述中，將輕易地顯而易見。有鑑於參考圖式的各種實施例之詳細敘述，本揭露之額外的態樣對於本領域通常知識者而言是顯而易見的。以下提供圖式之簡單敘述。

計算系統及計算裝置，像是伺服器，通常包含使用電源供應單元供電之各種不同的組件。電源供應單元是設置以將主交流電源(AC)轉換成可用的直流電源，以對各種組件供電。根據本揭露之態樣，電源供應單元可包含電源供應電路，電源供應電路協助對計算系統之組件供電。電源供應電路包含電源轉換器以轉換DC電壓，以及箝位電路以防止電源轉換器在停用之後又無意地啟用。

各種實施例是參考附加的圖式所敘述，其中類似的參考符號在整個圖式中是用以指明類似的或均等的元件。圖式並不一定是依比例所繪製，且僅提供以繪示本揭露之態樣及特徵。列舉出的眾多特定細節、關係及方法提供對於本揭露之某些態樣及特徵的充分理解，然而相關領域之通常知識者將承認，這些態樣及特徵可以在沒有一或多種特定細節、有其他關係，或有其他方法的情況下所實施。在某些實例中，出於示圖之目的，並未展示出習知的結構或操作。在此揭露的各種實施例不一定受限於繪示出的動作或事件之順序，因為某些動作可依不同的順序發生，及/或與與其他動作或事件同時發生。此外，實作本揭露之某些態樣及特徵並非一定需要所有繪示出的動作或事件。

本發明可以許多不同的形式所實施。代表性的實施例被圖式所顯示，並將在此被詳細地敘述。本揭露為本發明的原則之範例或圖解，且並非意圖將本揭露之廣泛的觀點限制於繪式的實施例。在此基礎上，例如在摘要、發明內容及實施方式等段落中被揭露，但並未明確地在請求項中列舉的元件及限制，不應被單獨地、集體地、暗示地、推論地或其他方式地併入至請求項中。為了本詳細敘述之目的，除非被具體地否認，否則單數形包含複數形，反之亦然；且「包含」一詞意指「無限制地包含」。此外，表近似的詞彙，例如「約」、「幾乎」、「大體上」、「大概」及類似的詞彙，能在此被用來意指「在」、「近」、「近於」、「3-5%的範圍內」或「可接受的製造公差內」，或者其任何的邏輯組合。

第1圖是範例的計算系統10之方塊圖，計算系統10可以是伺服器。計算系統10包含機殼12，機殼12內含電源供應單元14，以及協助不同功能及任務的各種內部電子組件。電子組件可包含中央處理單元(central processing unit；CPU)16、圖形處理單元(graphics processing unit；GPU)18、一或多個記憶體裝置20、一或多個硬碟(hard disk drive；HDD)22、一或多個固態硬碟(solid state drive；SSD)24、主機板26、一或多個擴充卡28、場域可程式化閘陣列(field-programmable gate array；FPGA)30，以及複雜可程式化邏輯裝置(complex programmable logic device；CPLD)32。電源供應單元14可包含內部的電源供應電路100，電源供應電路100是設置以產生計算系統10之任何電子組件可使用的電壓，並防止電子組件落入欠壓狀態。電源供應單元14亦可包含其他組件。舉例來說，電源供應單元14可包含用以將主AC電壓轉換為DC電壓的組件。如此一來，電源供應電路100可使用作為直流對直流轉換器(DC-to-DC converter)。

第2圖展示電源供應單元14之電源供應電路100。在某些實作中，電源供應單元100可運作為交換式電源供應(switched-mode power supply)。電源供應電路100包含輸入電壓源102、電源轉換器110、輸出節點130，以及箝位電路140。在繪示出的實作中，電源轉換器110是具有數個輸入及輸出接腳的積體電路(integrated circuit；IC)。電源轉換器110包含輸入接腳112A及輸入接腳112B、輸出接腳114A及輸出接腳114B、IC電源供應接腳116、致能接腳118，以及電壓回饋接腳120。輸入電壓源102提供輸入電壓，並且電性連接至輸入接腳112A及輸入接腳112B、IC電源供應接腳116，以及一組輸入電容器104A、輸入電容器104B及輸入電容器104C。輸入電容器104A、輸入電容器104B及輸入電容器104C彼此並聯地電性連接。輸入電容器104A、輸入電容器104B及輸入電容器104C各自的第一端電性連接至輸入電壓源102。輸入電容器104A、輸入電容器104B及輸入電容器104C各自的第二端電性連接至地面101。輸入電容器104A、輸入電容器104B及輸入電容器104C是用以將輸入電壓源102所提供的輸入電壓中的突波(spike)抹除。

輸入電壓源102通過電阻器106A及電阻器106B電性連接至致能接腳118。輸入電壓源102電性連接至電阻器106A的第一端。電阻器106A的第二端電性連接至電阻器106B的第一端，以及致能接腳118。電阻器106B的第二端電性連接至地面101。輸入電壓源102、電阻器106A及電阻器106B充當分壓器(voltage divider)。提供給致能接腳118的電壓，等於橫跨電阻器106B的電壓降(voltage drop)，並且通常少於輸入電壓源102所提供的輸入電壓，由於至少橫跨電阻器106A的電壓降。

箝位電路140包含帶有基極144A、射極144B與集極144C的雙極性接面電晶體(bipolar junction transistor)142。在某些實作中，電晶體142為NPN雙極性接面電晶體。在其他實作中，電晶體142為PNP雙極性接面電晶體。箝位電路140亦包含電容器146，以及電阻器148A與電阻器148B所組成的分壓器。電阻器148A與電阻器148B的第一端彼此電性連接，以組成帶有分壓器輸出149的分壓器。分壓器輸出149電性連接至電容器146的第一端，以及電晶體142的基極144A。電容器146的第二端電性連接至地面101。電阻器148B的第二端電性連接至輸入電壓源102。電阻器148B的第二端電性連接至地面101。箝位電路140更包括射極端電阻器(emitter-side resistor)150，射極端電阻器150於電晶體142的射極144B，以及輸入電壓源102兩者之間電性連接。在某些實作中，具有約為零歐姆(有時稱為「零歐姆連結(zero-ohm link)」)電阻的電阻器152可在射極144B與射極端電阻器150之間電性連接。在某些實作中，電阻器152可具有0歐姆與大約50毫歐姆(milliohm)之間的電阻。電晶體142的集極144C電性連接至電阻器106A、電阻器106B，以及電源轉換器110的致能接腳118。

電源轉換器110是設置以產生位於輸出節點130的輸出電壓，該輸出電壓可用以對電子組件供電。電源轉換器110包含輸出接腳114A及輸出接腳114B，輸出接腳114A及輸出接腳114B遵循輸入接腳112A及輸入接腳112B的電壓。於是，於輸出接腳114A及輸出接腳114B所提供的電壓，與輸入電壓源102所提供給輸入接腳112A及輸入接腳112B的電壓相同。電源供應電路100更包含輸出電感器(output inductor)122及一組輸出電容器124A、輸出電容器124B、輸出電容器124C及輸出電容器124D，充當低通濾波器(low-pass filter)，以濾除於輸出接腳114A及輸出接腳114B所提供之輸出電壓中的任何漣波或雜訊。因此，輸出電感器122與輸出接腳114A及輸出接腳114B電性連接。輸出電容器124A-124D彼此並聯地電性連接。輸出電容器124A-124D各自的第一端電性連接至地面101。輸出電容器124A-124D各自的第二端同時電性連接至輸出電感器122及輸出節點130。

電源供應電路更包含回饋電阻器126A、回饋電阻器126B，以及回饋電容器128。回饋電阻器126A及回饋電容器128彼此並聯地電性連接。回饋電阻器126A及回饋電容器128的第一端電性連接至輸出電感器122、輸出電容器124A-124D的每一者，以及輸出節點130。回饋電阻器124A及回饋電容器128的第二端電性連接至電壓回饋接腳120，以及回饋電阻器126B的第一端。回饋電阻器126B的第二端電性連接至地面101。位於輸出節點130的電壓將由回饋電阻器126A及回饋電阻器126B的電阻，以及位於電壓回饋接腳120的電壓所決定。在某些實作中，位於電壓回饋接腳120的電壓約為6伏特(Volt)，回饋電阻器126A的電阻約為56千歐姆(kΩ)，回饋電阻器126B的電阻約為12.4千歐姆，於是位於輸出節點130的電壓約為3.309伏特。

在某些情況下，輸入電壓源102所提供的輸入電壓可能低於對電子組件供電所需，這種情況稱為欠壓狀態(undervoltage condition)。欠壓狀態可發生於電源供應單元100的上電程序或斷電程序之期間。欠壓狀態亦可發生於電源供應單元100的正常運作之期間。致能接腳118充當電源轉換器110的通-斷開關(on-off switch)，並可用於欠壓狀態之期間保護電子組件。若電源供應電路100隨著輸入電壓降低仍持續正常地運作，提供給位於輸出節點130的電子組件的電壓也會降低。若提供給電子組件的電壓降低到欠壓閾值(undervoltage threshold)以下，電子組件會遭受損傷。

致能接腳118可藉由僅在輸入電壓源102所提供的輸入電壓足夠對電子組件妥善地供電時啟用電源轉換器110，以在電源供應電路100最初啟動的同時，防止欠壓狀態發生。致能接腳118也會在電源供應電路100關閉，且輸入電壓源102所提供的輸入電壓降低的同時，停用電源轉換器110。

在電源供應電路100中，提供給致能接腳118的電壓是基於輸入電壓源102所提供的輸入電壓。當輸入電壓大於或等於臨界輸入電壓(threshold input voltage)，提供給致能接腳118的電壓會大於或等於臨界致能電壓(threshold enable voltage)，使得電源轉換器110被啟用。當被啟用時，電源轉換器110將輸入電壓源102所提供的輸入電壓轉換為在輸出接腳114A及輸出接腳114B所提供的輸出電壓。當輸入電壓降低到低於臨界輸入電壓時，提供給致能接腳118的電壓降低到低於臨界致能電壓。電源轉換器110被停用，使得沒有輸出電壓於輸出接腳114A及輸出接腳114B所提供。於是，致能接腳118可用以防止輸入電壓源102所提供的輸入電壓開始降低時，電子組件被電源供應電路100供電。

第3圖展示若提供給致能接腳118(第2圖)的電壓僅由輸入電壓源102(第2圖)所提供的輸入電壓所決定，第2圖的電源供應電路100之電壓對時間圖200。圖200展示於斷電程序之期間，輸入電壓源102所提供的輸入電壓、於輸出接腳114A及輸出接腳114B(第2圖)所提供的輸出電壓214，以及於輸出節點130(第2圖)所提供的輸出節點電壓230。

在圖200之區域A中，輸入電壓202逐漸開始降低，因此造成輸出電壓214(於輸出接腳114A及輸出接腳114B)及輸出節點電壓230(於輸出節點130)逐漸降低。然而，輸入電壓202足夠高，使得提供給致能接腳118(第2圖)的電壓維持大於或等於臨界致能電壓。於是，電源轉換器110(第2圖)維持啟用的狀態。由於電源供應電路100運作為切換式電源供應，於輸出接腳114A及輸出接腳114B所提供的輸出電壓214持續提高及降低，導致圖200之區域A中，類似區塊形狀的輸出信號。

在圖200之區域B中，輸入電壓202已降低足夠的量，使得提供給致能接腳118的電壓低於臨界致能電壓，且電源轉換器110被停用。當電源轉換器110停用時，輸出電壓214(於輸出接腳114A及輸出接腳114B)及輸出節點電壓230(於輸出節點130)皆開始相較於圖200之區域A更猛烈地降低。

然而，如圖200之區域C所示，輸出電壓214(於輸出接腳114A及輸出接腳114B)及輸出節點電壓230(於輸出節點130)皆可在電源轉換器110停用之後，週期性地向上突波(spike upwards)。這些突波是由具有小型漣波成份的輸入電壓202所造成。當交流電壓(AC voltage)被轉換為直流電壓(DC voltage)，所產生的電壓經常包含DC成份(例如恆定電壓)，以及覆蓋在DC成份之上的漣波成份(例如變動電壓)。於是，所產生的電壓通常會具有週期性的變化，夾帶著一系列重複的電壓突波。輸入電壓202的漣波成份可造成輸入電壓202根據漣波頻率(例如輸入電壓202中出現電壓突波的頻率)及漣波週期(例如輸入電壓202中鄰近的電壓突波之間的時間間隔)，而週期性地改變。在某些實作中，漣波頻率約為100千赫茲(kHz)，漣波週期因此約為10微秒(μs)。在其他實作中，漣波週期約大於0微秒而小於或等於10微秒，漣波週期因此通常大於或等於約100千赫茲。

當輸入電壓202最初降低並造成提供給致能接腳118的電壓降低到低於臨界致能電壓時，電源轉換器110會被停用。然而，輸入電壓202的漣波成份可造成輸入電壓持續地改變，因此造成提供給致能接腳118的電壓持續地在臨界致能電壓附近改變。電源轉換器110將會持續地被啟用及停用，造成輸出電壓214及輸出節點電壓230中的突波，如圖200之區域C中所示。啟用及停用可能重複地發生，直到輸入電壓202的DC成份降低到某種程度，使得提供給致能接腳118的電壓維持低於臨界致能電壓，無論漣波成份所造成輸入電壓202中的任何改變。

最後，在圖200之區域D中，輸入電壓202的DC成份已降低到足夠使提供給致能接腳118的電壓維持低於臨界致能電壓，即使是在漣波成份造成輸入電壓202提高時。輸出電壓214(於輸出接腳114A及輸出接腳114B所提供)及輸出節點電壓230(於輸出節點130所提供)將因此維持零電壓，即使存在有輸入電壓202的漣波成份。

回到第2圖，箝位電路140協助防止輸入電壓的漣波成份所造成的暫時性電壓突波。當輸入電壓源102所提供的輸入電壓提高到至少臨界輸入電壓時，箝位電路140啟用電源轉換器110，使得輸出電壓被提供於電源轉換器110之輸出接腳114A及輸出接腳114B。響應於輸入電壓降低到低於鄰界輸入電壓，箝位電路140停用電源轉換器110，並也防止電源轉換器110在預定時段內被重新啟用。一般而言，輸入電壓的漣波週期小於預定時段。即使輸入電壓因漣波成份而暫時性地提高到至少臨界輸入電壓，輸入電壓會隨後在預定時段內，降低到低於臨界輸入電壓，且電源轉換器110將不會被啟用。於是，箝位電路140防止位於輸出接腳114A及輸出接腳114B或輸出節點130的電壓中的電壓突波。在某些實作中，預定時段因此大於或等於輸入電壓之漣波成份造成輸入電壓提高到鄰近輸入電壓以上，然後又降低回臨界電壓，所需的時間量。

箝位電路140的電晶體142是設置以在「開」狀態與「關」狀態之間過渡，以啟用及停用電源轉換器110。當輸入電壓源102所提供的輸入電壓大於或等於臨界輸入電壓時，由分壓器輸出149所提供給電晶體142之基極的電壓大於或等於電晶體142的啟動電壓(turn-on voltage)。於是，電晶體142處於「開」狀態，且電流可以在集極144C與射極144B之間流動。電阻器106A與射極端電阻器150彼此並聯地電性連接於輸入電壓源102與電阻器106B之間。於是，開狀態的分壓器由電阻器106A、電阻器106B極射極端電阻器150所組成。開狀態的分壓器具有於(i)電阻器106A及射極端電阻器150與(ii)電阻器106B之間所形成的分壓器輸出107。分壓器輸出107電性連接至電源轉換器110的致能接腳118。

當輸入電壓源102所提供的輸入電壓低於臨界輸入電壓時，分壓器輸出149所提供給電晶體142之基極144A的電壓低於電晶體142的啟動電壓。於是，電晶體142處於「關」狀態，且電流無法在集極144C與射極144B之間流動。射極端電阻器150斷開與電阻器106A及電阻器106B的連接，使得只有電阻器106A於輸入電壓源102與電阻器106B之間連接。於是，關狀態的分壓器由電阻器106A及電阻器106B所組成。分壓器輸出107仍然形成於電阻器106A與電阻器106B之間，並且電性連接至電源轉換器110之致能接腳118。因此，關狀態的分壓器並不包含射極端電阻器150，且致能接腳118僅通過電阻器106A而電性連接至輸入電壓源102。

因此，電阻器106A、電阻器106B、電阻器148A、電阻器148B及射極端電阻器150等電阻器的電阻值被選出，使得當輸入電壓低於臨界輸入電壓時，提供給電晶體142的電壓低於電晶體142的啟動電壓，且提供給電源轉換器110之致能接腳118的電壓低於臨界致能電壓。當提供給電源轉換器110之致能接腳118的電壓低於臨界致能電壓時，電源轉換器被停用。

電阻器106A、電阻器106B、電阻器148A、電阻器148B及射極端電阻器150等電阻器的電阻值亦被選出，使得當輸入電壓大於或等於臨界輸入電壓時，提供給電晶體142的電壓大於或等於電晶體142的啟動電壓，且提供給電源轉換器110之致能接腳118的電壓大於或等於臨界致能電壓。當提供給電源轉換器110之致能接腳118的電壓大於或等於臨界致能電壓時，電源轉換器被啟用。

在某些實作中，電阻器106A的電阻約為200 kΩ。在某些實作中，電阻器106B的電阻約為120 kΩ。在某些實作中，電阻器148A的電阻約為205 kΩ。在某些實作中，電阻器148B的電阻約為205 kΩ。在某些實作中，射極端電阻器150的電阻約為10 kΩ。

當輸入電壓源102所提供的輸入電壓於上電程序之期間最初提高到至少臨界輸入電壓時，提供給電晶體142之基極144A的電壓帶於或等於電晶體142之啟動電壓，且電晶體142從「關」狀態過渡至「開」狀態。由於電晶體處於「開」狀態，分壓器107所提供給致能接腳118的電壓是由電阻器106A、電阻器106B及射極端電阻器150(例如開狀態的分壓器)之電阻值所決定。

當電阻器106A與射極端電阻器150並聯地電性連接，電阻器106A與射極端電阻器150的組合電阻(combined resistance)低於只有電阻器106A的電阻。舉例來說，在某些實作中，電阻器106A的電阻約為200 kΩ，而射極端電阻器150的電阻約為10 kΩ。電阻器106A與射極端電阻器150具有約為9.5 kΩ的組合電阻，因為他們是並聯地電性連接。

於是，在開狀態的分壓器中橫跨電阻器106A與射極端電阻器150之組合電阻的電壓降，小於在關狀態的分壓器中僅橫跨電阻器106A的電壓降。因此，在開狀態的分壓器中橫跨電阻器106B的電壓降，大於在關狀態的分壓器中橫跨電阻器106B的電壓降。於是，開狀態的分壓器所提供給致能接腳118的電壓，大於關狀態的分壓器所提供給致能接腳118的電壓。開狀態的分壓器所提供給致能接腳118的電壓大於或等於臨界致能電壓，且因此當開狀態的分壓器已形成，電源轉換器110被啟用。在某些實作中，臨界致能電壓低於臨界輸入電壓。

當電晶體142於斷電程序之期間處於「開」狀態，且輸入電壓下降到低於臨界輸入電壓時，電晶體142過渡回「關」狀態。在「關」狀態中，電流再度無法於集極144C與射極144B之間流動，使得射極端電阻器150與電阻器106A沒有並聯地電性連接。電阻器106A的電阻大於電阻器106A與射極端電阻器150的組合電阻。於是，橫跨電阻器106A的電壓降，大於橫跨電阻器106A與射極端電阻器150之組合電阻的電壓降。

因此，在關狀態的分壓器中橫跨電阻器106B的電壓降，小於在開狀態的分壓器中橫跨電阻器106B的電壓降，且關狀態的分壓器所提供給致能接腳118的電壓小於開狀態的分壓器所提供給致能接腳118的電壓。關狀態的分壓器所提供給致能接腳118的電壓低於臨界致能電壓，停用了電源轉換器110。

電晶體142具有切換頻率，定義電晶體142從「關」狀態過渡到「開」狀態，及/或從「開」狀態過渡到「關」狀態，其速度有多快。舉例來說，若電晶體142僅能夠每秒在「開」狀態與「關」狀態之間過渡一次，則電晶體142的切換頻率為1赫茲(Hertz)。電晶體142的切換頻率低於輸入電壓的漣波成份之漣波頻率。因此，電晶體142於狀態之間過渡所需時間，大於因輸入電壓之漣波成份(漣波週期)而使輸入電壓會暫時性提高的時間。在某些實作中，切換週期大於或等於約1毫秒(millisecond)，而切換頻率低於或等於1千赫茲。

於斷電程序之期間，一旦輸入電壓掉落到低於臨界輸入電壓，且電晶體142已過渡至「關」狀態，則電晶體142之切換頻率防止輸入電壓的漣波成分暫時將電晶體142過渡回「開」狀態，以及啟用電源轉換器110。若漣波成份造成輸入電壓提高到至少臨界輸入電壓，則輸入電壓將有一段等於漣波週期的時間維持在臨界電壓(或臨界電壓以上)。然後，輸入電壓將會在漣波週期的尾聲降回臨界輸入電壓以下。在輸入電壓短暫地大於或等於臨界輸入電壓之期間，施加給電晶體142之基極144A的電壓大於或等於電晶體142之啟動電壓。然而，由於切換頻率低於漣波頻率(以及切換週期大於漣波週期)，電晶體142無法在輸入電壓降回低於臨界輸入電壓之前，從「關」狀態過渡到「開」狀態。如此一來，一旦電晶體142從「開」狀態過渡到「關」狀態，當因漣波成份而使輸入電壓短暫地提高時，電晶體142維持在「關」狀態，因為電晶體142無法夠快地短暫過渡回「開」狀態。因此，箝位電路140防止輸出電壓(於輸出接腳114A及輸出接腳114B)及輸出節點電壓(於輸出節點130)遭遇輸入電壓之漣波成份所造成的電壓突波(如第3圖中所示)。

第4圖展示第2圖之電源供應電路100的電壓對時間圖300，繪示出箝位電路140之效果。圖300展示於斷電程序之期間，輸入電壓源102所提供的輸入電壓302，以及於輸出節點130(第2圖)所提供的輸出節點電壓330。在圖300之區域A中，輸入電壓302大致是恆定的，且相對應地，輸出節點電壓330也大致是恆定的。在圖300之區域B中，輸入電壓302開始逐漸降低，但仍高於臨界輸入電壓。輸出節點電壓330亦開始響應於輸入電壓302的降低，而跟著降低。然而，由於輸入電壓302仍高於臨界輸入電壓，電晶體142(第2圖)維持在「開」狀態，使得電源轉換器110維持啟用並產生輸出節點電壓330。在圖300之區域C中，輸入電壓更快地降低至零。由於輸入電壓302掉落到臨界輸入電壓以下，電晶體142過渡至「關」狀態，且電源轉換器110被啟用。於是，輸出節點電壓330也降低至零。由於箝位電路140的存在，輸出節點電壓330不會因輸入電壓302之漣波成份，而遭遇任何暫時的電壓突波。

雖然本發明已參考一或多種實作所繪示及敘述，當本領域通常知識者閱讀與理解本說明書及附加的圖式，將會想到或知道均等的替代及修改。此外，雖然本發明之特定特徵可能已僅參考數種實作之一所揭露，在可能需要或利於任何給定之特定應用的情況下，這種特徵可以與其他種實作的一或多個其他特徵合併。

雖然本發明之各種實施例已敘述如上，應理解的是，該等實施例僅呈現以作為範例，而非限制。即使本發明已參考一種或更多種實施方式所繪示及敘述，當閱讀及理解本說明書及附加的圖式時，均等的替換及修改將可被其他熟習此項技術者想到或知曉。此外，雖然本發明之特定的特徵可僅被數個實施例的其中之一所揭露，這種特徵可與其他實施例的一個或更多個其他特徵進行組合，而此其他特徵對於任何給定的或特定的應用可能是期望的或有利的。因此，本發明之廣度及範圍不應受限於任何以上敘述的實施例。反之，本發明之範圍應根據以下的請求項及其均等物所定義。

10:計算系統 12:機殼 14:電源供應單元 16:中央處理單元(CPU) 18:圖形處理單元(GPU) 20:記憶體 22:硬碟(HDD) 24:固態硬碟(SSD) 26:主機板 28:擴充卡 30:場域可程式化閘陣列(FPGA) 32:複雜可程式化邏輯裝置(CPLD) 100:電源供應電路 101:地面 102:輸入電壓源 104A-104C:輸入電容器 106A,106B:電阻器 110:電源轉換器 112A,112B:輸入接腳 114A,114B:輸出接腳 116:IC電源供應接腳 118:致能接腳 120:電壓回饋接腳 122:輸出電感器 124A-124D:輸出電容器 126A,126B:回饋電阻器 128:回饋電容器 130:輸出節點 140:箝位電路 142:電晶體 144A:基極 144B:射極 144C:集極 146:電容器 148A,148B:電阻器 149:分壓器輸出 150:射極端電阻器 152:電阻器 200:電壓對時間圖 202:輸入電壓 214:輸出電壓 230:輸出節點電壓 300:電壓對時間圖 302:輸入電壓 330:輸出節點電壓

本揭露及其優點與圖式，將可從以下代表性實施例之敘述，搭配附加的圖式，而更佳地理解。這些圖式僅描繪代表性實施例，且因此並非視為各種實施例或請求項的範圍之限制。第1圖是根據本揭露之某些態樣的一種計算系統之方塊圖。第2圖是根據本揭露之某些態樣，為第1圖之計算系統的一或多個組件供電的電源供應電路之電路圖。第3圖是根據本揭露之某些態樣的電壓對時間圖，展示在沒有箝位電路的情況下，第2圖之電源供應電路的斷電程序。第4圖是根據本揭露之某些態樣的電壓對時間圖，展示在有箝位電路的情況下，第2圖之電源供應電路的斷電程序。

100:電源供應電路

101:地面

102:輸入電壓源

104A-104C:輸入電容器

106A,106B:電阻器

110:電源轉換器

112A,112B:輸入接腳

114A,114B:輸出接腳

116:IC電源供應接腳

118:致能接腳

120:電壓回饋接腳

122:輸出電感器

124A-124D:輸出電容器

126A,126B:回饋電阻器

128:回饋電容器

130:輸出節點

140:箝位電路

142:電晶體

144A:基極

144B:射極

144C:集極

146:電容器

148A,148B:電阻器

149:分壓器輸出

150:射極端電阻器

152:電阻器

Claims

一種電源供應電路，包括：一電源轉換器，具有一輸入接腳、一輸出接腳及一致能接腳；一輸入電壓源，電性連接至該電源轉換器的該輸入接腳，該輸入電壓源是設置以提供一輸入電壓；以及一箝位電路(clamping circuit)，電性連接至該電源轉換器的該致能接腳，其中：響應於該輸入電壓提高到至少一臨界輸入電壓(threshold input voltage)，該箝位電路啟用該電源轉換器，以在該輸出接腳提供一輸出電壓，以及響應於該輸入電壓降低到該臨界輸入電壓以下，該箝位電路停用該電源轉換器，並防止該電源轉換器在一預定時段內被重新啟用；其中，該輸入電壓包含一漣波(ripple)成份，該漣波成份造成該輸入電壓具有一週期性變化，該週期性變化帶有一漣波頻率及一漣波週期；其中，該箝位電路包含一電晶體，該電晶體電性連接至該輸入電壓源，及該電源轉換器的該致能接腳，該電晶體是設置以在一「開」狀態與一「關」狀態之間過渡；當該電晶體切換到該「開」狀態時該箝位電路啟用該電源轉換器，當該電晶體切換到該「關」狀態時該箝位電路停用該電源轉換器；其中，該電晶體具有一切換頻率，該切換頻率定義該電晶體從該「關」狀態過渡到該「開」狀態所需的一時間，該切換頻率低於該輸入電壓之漣波成份的該漣波頻率；其中在該輸入電壓之該漣波成份造成該輸入電壓提高到至少該臨界輸入電壓之後，至該輸入電壓降低到該臨界輸入電壓以下的期間為一第一時段；以及其中響應於該輸入電壓提高到至少該臨界輸入電壓，該電晶體是設置以僅在該輸入電壓提高到至少該臨界輸入電壓起經過一第二時段之後過渡到該「開」狀態，該第二時段大於該第一時段，使得響應於該輸入電壓之該漣波成份造成該輸入電壓提高到至少該臨界輸入電壓，該電晶體在該輸入電壓之該漣波成份造成該輸入電壓降低到該臨界輸入電壓以下之前，不會過渡到該「開」狀態。
如請求項1之電源供應電路，其中響應於該輸入電壓因該漣波成份而最初降低到該臨界輸入電壓以下，然後提高到至少該臨界輸入電壓，該箝位電路防止電源轉換器被重新啟用；以及其中該漣波週期小於該預定時段，使得該漣波成份造成該輸入電壓在該預定時段內，提高到至少該臨界輸入電壓，並隨後降低到該臨界輸入電壓以下。
如請求項1之電源供應電路，其中響應於該輸入電壓提高到至少該臨界輸入電壓，該電晶體從該「關」狀態過渡到該「開」狀態。
如請求項3之電源供應電路，其中響應於該輸入電壓提高到至少該臨界輸入電壓且該電晶體過渡到該「開」狀態，該電晶體造成一臨界致能電壓(threshold enable voltage)，以提供給該電源轉換器的該致能接腳；以及其中該臨界致能電壓低於該臨界輸入電壓；其中響應於該輸入電壓降低到該臨界輸入電壓以下，該電晶體從該該「開」狀態過渡到該「關」狀態，使得提供給該電源轉換器之該致能接腳的一電壓低於該臨界致能電壓。
如請求項1之電源供應電路，其中響應於該輸入電壓最初提高到至少該臨界輸入電壓，該電晶體過渡到該「開」狀態，以啟用該電源轉換器；以及其中響應於該輸入電壓隨後降低到該臨界輸入電壓以下，該電晶體過渡到「關」狀態，以停用該電源轉換器；以及其中響應於該輸入電壓之該漣波成份造成該輸入電壓在該第一時段內先提高到至少該臨界輸入電壓，然後再降低到該輸入電壓以下，該電晶體維持在該「關」狀態。
如請求項1之電源供應電路，其中該電晶體包含一基極、一射極，及一集極，該基極電性連接至該輸入電壓源，該射極通過一射極端電阻器(emitter-side resistor)電性連接至該輸入電壓源，該集極電性連接至該電源轉換器的該致能接腳；以及其中當該輸入電壓大於或等於該臨界輸入電壓時，提供給該電晶體之該基極的一電壓大於或等於該電晶體之一啟動電壓，使得一開狀態分壓器(on-state voltage divider)包含該射極端電阻器，該開狀態分壓器提供大於或等於一臨界致能電壓的一電壓給該電源轉換器之該致能接腳；其中當該輸入電壓源低於該臨界輸入電壓，提供給該電晶體之該基極的該電壓低於該電晶體之該啟動電壓，使得一關狀態分壓器(off-state voltage divider)排除該射極端電阻器所組成，該關狀態分壓器提供低於該臨界致能電壓的一電壓給該電源轉換器之該致能接腳；其中該開狀態分壓器包含該射極端電阻器、一第一附加電阻器、及一第二附加電阻器，且該第一附加電阻器的第一端與該第二附加電阻器的第一端電性連接該致能接腳，該第一附加電阻器的第二端電性連接該輸入電壓源，該第二附加電阻器的第二端電性連接參考地面，在該「開」狀態時該射極端電阻器和該第一附加電阻器於該輸入電壓源與該致能接腳之間並聯地電性連接；以及其中該關狀態分壓器包含該第一附加電阻器及該第二附加電阻器串聯連接，在該「關」狀態時僅該第一附加電阻器於該輸入電壓源與該致能接腳之間電性連接。
一種電源供應電路，包括：一電源轉換器，具有一輸入接腳、一輸出接腳及一致能接腳；一輸入電壓源，設置以提供一輸入電壓給該電源轉換器之該輸入接腳；一第一電阻器，具有第一端和第二端，該第一端電性連接至該輸入電壓源，及該第二端電性連接該電源轉換器的該致能接腳，使得該輸入電壓源通過至少該第一電阻器而電性連接至該電源轉換器的該致能接腳；一第二電阻器，具有第一端和第二端，該第一端電性連接至該第一電阻器的該第二端，及該電源轉換器的該致能接腳，該第二端電性連接參考地面；以及一箝位電路，電性連接至該電源轉換器的該致能接腳，該箝位電路包含：一電晶體，具有一基極、一射極，及一集極，該基極電性連接至該輸入電壓源，該集極電性連接至該電源轉換器的該致能接腳；以及一射極端電阻器，於該射極與該輸入電壓源之間電性連接，其中：響應於該輸入電壓提高到至少一臨界輸入電壓，一開狀態分壓器以該第一電阻器、該第二電阻器及該射極端電阻器所組成，以啟用該電源轉換器，並且於該輸出接腳提供一輸出電壓；以及響應於該輸入電壓降低到該臨界輸入電壓以下，一關狀態分壓器以該第一電阻器及該第二電阻器所組成，以停用該電源轉換器，並且防止該電源轉換器在一預定時段內被重新啟用；其中，該輸入電壓包含一漣波(ripple)成份，該漣波成份造成該輸入電壓具有一週期性變化，該週期性變化帶有一漣波頻率及一漣波週期；其中，該箝位電路包含一電晶體，該電晶體電性連接至該輸入電壓源，及該電源轉換器的該致能接腳，該電晶體是設置以在一「開」狀態與一「關」狀態之間過渡；當該電晶體切換到該「開」狀態時該箝位電路啟用該電源轉換器，當該電晶體切換到該「關」狀態時該箝位電路停用該電源轉換器；其中，該電晶體具有一切換頻率，該切換頻率定義該電晶體從該「關」狀態過渡到該「開」狀態所需的一時間，該切換頻率低於該輸入電壓之漣波成份的該漣波頻率；其中在該輸入電壓之該漣波成份造成該輸入電壓提高到至少該臨界輸入電壓之後，至該輸入電壓降低到該臨界輸入電壓以下的期間為一第一時段；以及其中響應於該輸入電壓提高到至少該臨界輸入電壓，該電晶體是設置以僅在該輸入電壓提高到至少該臨界輸入電壓起經過一第二時段之後過渡到該「開」狀態，該第二時段大於該第一時段，使得響應於該輸入電壓之該漣波成份造成該輸入電壓提高到至少該臨界輸入電壓，該電晶體在該輸入電壓之該漣波成份造成該輸入電壓降低到該臨界輸入電壓以下之前，不會過渡到該「開」狀態。
一種計算系統，包括：一機殼；一或多個電子組件，配置於該機殼內，以及一電源供應電路，配置於該機殼內，設置以協助對該一或多個電子組件供電，該電源供應電路包含：一電源轉換器，具有一輸入接腳、一輸出接腳及一致能接腳；一輸入電壓源，電性連接至該電源轉換器，該輸入電壓源是設置以提供一輸入電壓；以及一箝位電路，電性連接至該電源轉換器的該致能接腳，其中：響應於該輸入電壓提高到至少一臨界輸入電壓，該箝位電路啟用該電源轉換器，以於該輸出接腳提供一輸出電壓，以及響應於該輸入電壓降低到該臨界輸入電壓以下，該箝位電路停用該電源轉換器，並防止該電源轉換器在一預定時段內被重新啟用；其中，該輸入電壓包含一漣波(ripple)成份，該漣波成份造成該輸入電壓具有一週期性變化，該週期性變化帶有一漣波頻率及一漣波週期；其中，該箝位電路包含一電晶體，該電晶體電性連接至該輸入電壓源，及該電源轉換器的該致能接腳，該電晶體是設置以在一「開」狀態與一「關」狀態之間過渡；當該電晶體切換到該「開」狀態時該箝位電路啟用該電源轉換器，當該電晶體切換到該「關」狀態時該箝位電路停用該電源轉換器；其中，該電晶體具有一切換頻率，該切換頻率定義該電晶體從該「關」狀態過渡到該「開」狀態所需的一時間，該切換頻率低於該輸入電壓之漣波成份的該漣波頻率；其中在該輸入電壓之該漣波成份造成該輸入電壓提高到至少該臨界輸入電壓之後，至該輸入電壓降低到該臨界輸入電壓以下的期間為一第一時段；以及其中響應於該輸入電壓提高到至少該臨界輸入電壓，該電晶體是設置以僅在該輸入電壓提高到至少該臨界輸入電壓起經過一第二時段之後過渡到該「開」狀態，該第二時段大於該第一時段，使得響應於該輸入電壓之該漣波成份造成該輸入電壓提高到至少該臨界輸入電壓，該電晶體在該輸入電壓之該漣波成份造成該輸入電壓降低到該臨界輸入電壓以下之前，不會過渡到該「開」狀態。