CN117111534B - 一种自动上电控制电路及其控制方法 - Google Patents

Abstract

本发明提供了一种自动上电控制电路，包括有电压监测电路、触发电路以及开关电路，电压监测电路包括有第一电压监测电路，第一电压监测电路中监测芯片U1的电压监测端SENSE与开关电路的第二电源供电端连接，复位端RESET与触发芯片U4的第一输入端连接，复位端RESET与开关电路的第三电源供电端连接；触发电路包括有第一触发电路和第二触发电路；第一触发电路中的触发芯片U4的第一输入端INA与处理器模块的输出端连接，第二输入端INB与监测芯片U1的复位端RESET连接，输出端与开关电路连接。本发明能够实现处理器模块的上电时序控制和断电保护，还能对传统的软件编程实现方案进行替代，稳定性高。

Description

一种自动上电控制电路及其控制方法

技术领域

本发明涉及控制电路技术领域，具体涉及一种自动上电控制电路及其控制方法。

背景技术

含有核心处理器等集成电路的板卡模块（以下称为处理器模块），一般都需要提供多组电压不一的电源，并且对各组电压的上电顺序和掉电保护也有严格要求。因此，如何对处理器模块的上、下电控制实时保护，是在设计处理器模块供电的工作过程中，需要解决的问题。

现有的对处理器模块进行上电控制的方案中，一般都是采用MCU进行编程控制实现，例如公开号为CN112558742A的专利文献公开了一种上电控制方法、可编程逻辑器件及上电控制系统，并具体公开了对电源装置中每一上电优先级的电源芯片进行上电控制和判断的方案，虽然该申请技术方案能够控制各个上电优先级的电源芯片的启动时序，对电源芯片的启动都能够满足时序要求，但是这种通过软件编程实现的方案可能存在程序运行死机、异常复位等风险，从而影响处理器模块的正常供电。

发明内容

本发明提供了一种自动上电控制电路及其控制方法，不仅能够对处理器模块上电顺序进行控制，而且能实现处理器模块在断电过程中，保护其内部运行的系统文件免受异常断电影响导致系统文件损坏而不能正常运行系统，同时，还能对传统的软件编程实现方案进行替代，稳定性高，规避了通过软件编程实现的方案可能存在程序运行死机、异常复位等风险，从而影响处理器模块的正常供电的问题。

本发明提供的技术方案如下：

一种自动上电控制电路，包括有电压监测电路、触发电路以及开关电路，电压监测电路包括有第一电压监测电路，第一电压监测电路包括有监测芯片U1，监测芯片U1的电压监测端SENSE通过电阻R8与输出模块第二供电信号的开关电路的第二电源供电端连接，以及通过电阻R11与地相接；监测芯片U1的CT端通过电容C1与地相接，监测芯片U1的复位端RESET还与触发芯片U4的第一输入端连接；监测芯片U1的电源输入端VDD以及手动复位端MR均与输出第三电源供电信号的开关电路的第三电源供电端连接，监测芯片U1的复位端RESET通过电阻R7与开关电路的第三电源供电端连接；

触发电路包括有第一触发电路和第二触发电路；第一触发电路包括有触发芯片U4，触发芯片U4的第一输入端INA与处理器模块的输出端连接，触发芯片U4的第二输入端INB与监测芯片U1的复位端RESET连接，触发芯片U4的输出端与开关电路连接，触发芯片U4的电源端VCC与开关电路的第一电源供电端连接，触发芯片U4的第一输出端OUTY与开关电路连接；

第二触发电路包括有场效应管Q6和触发芯片U3，场效应管Q6的栅极与处理器模块的信号输出端连接，场效应管Q6的漏极与触发芯片U3的时钟端CLK连接；触发芯片U3的时钟端CLK通过电阻R13、清零端CLR通过电阻R14均与第一电源连接，触发芯片U3的触发输入端D与处理器模块的信号输出端连接，触发芯片U3的触发输出端Q与开关电路连接，触发芯片U3的触发输入端D还通过电阻R16接地。

进一步地，电压监测电路还包括有第二电压监测电路；第二电压监测电路包括有监测芯片U2，监测芯片U2的电压监测端SENSE通过电阻R10与场效应管Q1的源极连接，以及通过电阻R12与地相接；监测芯片U2的CT端通过电容C2与地相接，电容C2的电容值大于电容C1的电容值；监测芯片U2的电源输入端VDD以及手动复位端MR均与场效应管Q2的源极连接，监测芯片U2的复位端RESET通过电阻R9与场效应管Q2的源极连接，监测芯片U2的复位端RESET还与处理器模块的信号输入端连接。

进一步地，开关电路包括有第一开关电路、第二开关电路及第三开关电路；

第一开关电路包括有场效应管Q5，场效应管Q5的栅极与处理器模块使能端连接，以及通过电阻R5与第一电源连接；场效应管Q5的漏极通过电阻R6与第一电源连接；

第二开关电路包括有场效应管Q3以及场效应管Q1，场效应管Q3的栅极与场效应管Q5的漏极连接，场效应管Q3的漏极通过电阻R3与场效应管Q1的栅极连接，场效应管Q3的栅极还与触发芯片U3的触发输出端Q和触发芯片U4的第一输出端OUTY连接；场效应管Q1的漏极与第二电源连接，场效应管Q1的源极与处理器模块第二电源连接端连接，还与监测芯片U1的电压监测端SENSE连接，以及与监测芯片U2的电压监测端SENSE连接；

第三开关电路包括有场效应管Q4以及场效应管Q2，场效应管Q4的栅极与场效应管Q5的漏极连接，场效应管Q4的漏极通过电阻R4与场效应管Q2的栅极连接，场效应管Q4的栅极还与触发芯片U3的触发输出端Q和触发芯片U4的第一输出端OUTY连接；场效应管Q2的漏极与第三电源连接，场效应管Q2的源极与处理器模块第三电源连接端连接，还与监测芯片U1的手动复位端MR连接，以及与监测芯片U2的手动复位端MR连接；第三电源的输出电压小于第一电源的输出电压。

进一步地，开关电路还包括第四开关电路；第四开关电路包括有场效应管Q8和场效应管Q7，场效应管Q8的栅极与处理器模块的信号输出端连接，场效应管Q8的漏极通过电阻R18与场效应管Q7的栅极连接；场效应管Q7的栅极还通过电阻R17与第一电源连接，场效应管Q7的漏极与第一电源连接，场效应管Q7的源极为第六电源输出端，并与触发芯片U4的电源端VCC连接。

本发明还提供了一种应用于自动上电控制电路的控制方法，控制方法包括有监控步骤以及触发步骤；

监控步骤：第一电压监测电路通过监测芯片U1的电压监测端SENSE接收来自第二电源对处理器模块供电的模块第一供电信号以及通过手动复位端MR接收来自第三电源对处理器模块供电的模块第二供电信号，在模块第一供电信号超出预设阈值范围或模块第二供电信号为低电平信号的情况下，通过监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路；

触发步骤：

第二触发电路中的触发芯片U3通过其时钟端CLK和触发输入端D接收到来自处理器模块发送的载板上电信号，在触发芯片U3检测到载板上电信号为时钟跳变状态的情况下，第二触发电路中的场效应管Q6处于截止状态并通过触发芯片U3的触发输出端Q输出低电平的电源控制信号至开关电路；

第一触发电路中的触发芯片U4通过其第二输入端INB接收模块供电状态指示信号以及通过其第一输入端INA接收到来自于处理器模块的模块掉电控制信号，在模块供电状态指示信号为低电平或模块掉电控制信号为低电平的情况下，触发芯片U4通过其第一输出端OUTY输出低电平的电源控制信号至开关电路；

开关电路接收低电平的电源控制信号，场效应管Q1和场效应管Q2成截止状态，第二电源以及第三电源停止为处理器模块供电。

进一步地，监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路之后，还包括：

第二电压监测电路的监测芯片U2通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号；

在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U2则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块外围上电信号至处理器模块；

在模块第一供电信号超出预设阈值范围或模块第二供电信号为低电平信号的情况下，监测芯片U2通过其复位端RESET输出低电平的模块外围上电信号至处理器模块。

进一步地，开关电路接收低电平的电源控制信号，场效应管Q1和场效应管Q2成截止状态，第二电源以及第三电源停止为处理器模块供电，具体包括：

开关电路中的第一开关电路接收来自于处理器模块连接正常之后发送的模块连接信号，其场效应管Q5处于导通状态；

与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第二电源开始通过导通后的场效应管Q1为处理器模块进行上电，并发送模块第一供电信号至第一电压监测电路和第二电压监测电路；与第一开关电路连接的第三开关电路中的场效应管Q4和场效应管Q2处于导通状态，第三电源通过导通后的场效应管Q2为处理器模块进行上电，并发送模块第二供电信号至第一电压监测电路和第二电压监测电路；

若第二开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q3和场效应管Q1处于截止状态，第二电源停止为处理器模块进行上电；若第三开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q4和场效应管Q2处于截止状态，第三电源停止为处理器模块进行上电。

进一步地，触发步骤还包括：

第四开关电路接收到来自处理器模块的载板上电信号，若载板上电信号为高电平状态，则确认处理器模块处于正常上电状态，第四开关电路中的场效应管Q8和场效应管Q7均处于导通状态，第一电源提供第一电源供电信号通过场效应管Q7为触发芯片U4上电；

若载板上电信号为低电平状态，则确认处理器模块处于上电异常状态，第四开关电路中的场效应管Q8和场效应管Q7均处于截止状态，第一电源停止为触发芯片U4上电。

本发明中涉及了多种控制信号，部分信号用途具体说明如下：

模块连接信号（又称为“PRSNT”信号）是处理器模块发送至上电控制电路的信号，其用于指示处理器模块是否连接正常，当处理器模块连接正常时，该信号为低电平的信号；电源控制信号（又称为“VIN_PWR_ON”信号）是第一触发电路以及第二触发电路发送至第二开关电路以及第三开关电路的信号，该信号用于指示模块供电状态指示信号、模块外围上电信号以及模块掉电控制信号是否为正常信号；模块第一供电信号（又称为“SYS_VIN_HV”信号）为第二电源为处理器模块供电后发送至第一电压监测电路和第二电压监测电路的信号，其用于第一电压监测电路和第二电压监测电路对处理器模块供电电压进行监测；模块第二供电信号（又称为“SYS_VIN_MV”信号）为第三电源为处理器模块供电后发送至第一电压监测电路和第二电压监测电路的信号，其用于第一电压监测电路和第二电压监测电路对处理器模块供电电压进行监测；模块供电状态指示信号（又称为“VDDIN_PWR_BAD_N”信号）是载板向处理器模块指示模块第一供电信号和模块第二供电信号是否正常的信号，当第二电源和第三电源提供的电压在阈值范围内且稳定的时候，载板就断言该信号为高电平信号，该信号用于保证处理器模块在第二电源和第三电源稳定的时候才开始上电；模块外围上电信号（又称为“MODULE_POWER_ON”信号）是处理器模块认为外围电路可以上电了才断言的信号；载板上电信号（又称为“CARRIER_POWER_ON”信号）是处理器模块载板外围电路可以上电了才断言的信号，载板依据此信号开始上电，该信号生效之后，第一触发电路才接收载板信号及模块掉电控制信号才有效，从而保证上电顺序；模块掉电控制信号（又称为“MODULE_SHDN_N”信号）是处理器模块需要断电了才断言的信号，第一触发电路依据该信号的高低电平变化控制第二及第三开关电路的通与断。

本发明通过调整第二监测电路中的电容C2的电容值以及第一监测电路中的电容C1的电容值，能够调节模块供电状态指示信号和模块外围上电信号之间的输出时延，并进一步确保载板上电信号先于模块供电状态指示信号生效，确保处理器模块的上电时序不会受到影响。

本发明首先第一至第三开关电路的导通为处理器模块提供第二电源供电以及第三电源供电，然后通过第一监测电路和第二监测电路对第二电源供电电压以及第三电源供电电压进行监控，并输出模块供电状态指示信号至第一触发电路以及输出模块外围上电信号至处理器模块，当模块供电状态指示信号、处理器模块输出的载板上电信号和模块掉电控制信号发生异常时，能够快速地通过第一和第二触发电路输出低电平的电源控制信号，完成第二电源和第三电源的供电断开，实现处理器模块的断电及保护其内部运行的系统文件免受异常影响导致系统文件损坏而不能正常运行系统。

本发明在对第二电源和第三电源进行断电保护过程中，首先通过第二监测电路输出模块外围上电信号至处理器模块，处理器模块接收并输出载板上电信号至第二触发电路，然后第一监测电路输出模块供电状态指示信号至第一触发电路以及处理器模块输出模块掉电控制信号至第一触发电路，从而确保载板上电信号生效之后，模块供电状态指示信号以及模块掉电控制信号才开始生效，避免了处理器模块的上电时序受到影响。

通过本发明的自动上电控制电路，不仅能够对处理器模块进行第二和第三电源进行时序上电，而且还能在上电之后对两路电源的输出电压进行监控，若两路电源的输出电压超出预设的阈值范围，则首先导致模块供电状态指示信号、模块外围上电信号出现异常，然后处理器模块输出的载板上电信号以及模块断电控制信号出现异常，并进一步控制第二开关电路和第三开关电路实施断开操作，从而对处理器模块进行断电保护。

通过本发明的自动上电控制电路，不仅能够对多个上电优先级的电源芯片的启动时序控制，对电源芯片的启动都能够满足时序要求，而且还能对传统的软件编程实现方案进行替代，稳定性高，解决了通过软件编程实现的方案可能存在程序运行死机、异常复位等风险，从而影响处理器模块的正常供电的问题。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是本发明所述的第一开关电路、第二开关电路及第三开关电路的结构示意图；

图2是本发明所述的监测电路的结构示意图，其中2a为第一电压监测电路，2b为第二电压监测电路；

图3是本发明所述的触发电路的结构示意图，其中3a为第一触发电路，3b为第二触发电路以及第四开关电路。

具体实施方式

以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。

实施例一

如附图1至附图3，一种自动上电控制电路，包括有第一开关电路、第二开关电路、第一电压监测电路以及第一触发电路；第一开关电路包括有场效应管Q5，场效应管Q5的栅极与处理器模块使能端连接，以及通过电阻R5与第一电源连接；场效应管Q5的漏极通过电阻R6与第一电源连接；第二开关电路包括有场效应管Q3以及场效应管Q1，场效应管Q3的栅极与场效应管Q5的漏极连接，场效应管Q3的漏极通过电阻R3与场效应管Q1的栅极连接，场效应管Q1的漏极与第二电源连接，场效应管Q1的源极与处理器模块第二电源连接端连接，还与监测芯片U1的电压监测端SENSE连接，以及与监测芯片U2的电压监测端SENSE连接；第一电压监测电路包括有监测芯片U1，监测芯片U1的电压监测端SENSE通过电阻R8与场效应管Q1的源极连接，以及通过电阻R11与地相接；监测芯片U1的CT端通过电容C1与地相接，监测芯片U1的复位端RESET还与触发芯片U4的第一输入端连接；第一触发电路包括有触发芯片U4，触发芯片U4的第一输入端INA与处理器模块的输出端连接，触发芯片U4的第二输入端INB与监测芯片U1的复位端RESET连接，触发芯片U4的输出端与场效应管Q3的栅极连接，触发芯片U4的电源端VCC与第一电源供电端连接。

利用本实施例一的自动上电控制电路的控制方法，包括有上电步骤、监控步骤以及触发步骤。

S01.上电步骤：第一开关电路接收来自于处理器模块连接正常之后发送的模块连接模块连接信号，场效应管Q5处于导通状态，与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第一电源开始通过导通后的场效应管Q1为处理器模块进行第二电源供电，并发送模块第一供电信号至第一电压监测电路；

S02.监控步骤：第一电压监测电路通过监测芯片U1的电压监测端SENSE接收到高电平的模块第一供电信号，在该信号电压处于预设的两个阈值范围内的情况下，确认处理器模块处于正常上电状态，则通过监测芯片U1的复位端RESET输出高电平的模块供电状态指示信号至第一触发电路；该信号电压超出预设阈值范围的情况下，则通过监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路；

S03.触发步骤：第一触发电路中的触发芯片U4通过其第二输入端INB接收低电平的模块供电状态指示信号或通过其第一输入端INA接收到来自于处理器模块的低电平的模块掉电控制信号时，则确认模块第一供电信号为非正常信号，触发芯片U4通过其第一输出端OUTY输出低电平的电源控制信号至第二开关电路；第二开关电路接收到电源控制信号之后，其内的场效应管Q3和场效应管Q1处于截止状态，停止第二电源向处理器模块上电。

本发明实施例一首先通过第一至第二开关电路的导通为处理器模块提供第二电源供电，然后通过第一监测电路对第二电源供电电压进行监控，并输出模块供电状态指示信号至第一触发电路，当模块供电状态指示信号、处理器模块输出的载板上电信号和模块掉电控制信号发生异常时，能够快速地通过第一触发电路低电平的电源控制信号，完成第二电源的供电断开，实现处理器模块的断电及保护其内部运行的系统文件免受异常影响导致系统文件损坏而不能正常运行系统。

实施例二

如附图1至附图3，一种自动上电控制电路，包括有开关电路、电压监测电路以及触发电路。

其中，开关电路包括有第一开关电路、第二开关电路和第三开关电路；第一开关电路包括有场效应管Q5，场效应管Q5的栅极与处理器模块使能端连接，以及通过电阻R5与第一电源连接；场效应管Q5的漏极通过电阻R6与第一电源连接。

第二开关电路包括有场效应管Q3以及场效应管Q1，场效应管Q3的栅极与场效应管Q5的漏极连接，场效应管Q3的漏极通过电阻R3与场效应管Q1的栅极连接，场效应管Q1的漏极与第二电源连接，场效应管Q1的源极与处理器模块第二电源连接端连接，还与监测芯片U1的电压监测端SENSE连接，以及与监测芯片U2的电压监测端SENSE连接。

第三开关电路包括有场效应管Q4以及场效应管Q2，场效应管Q4的栅极与场效应管Q5的漏极连接，场效应管Q4的漏极通过电阻R4与场效应管Q2的栅极连接，场效应管Q2的漏极与第三电源连接，场效应管Q2的源极与处理器模块第三电源连接端连接，还与监测芯片U1的手动复位端MR连接，以及与监测芯片U2的手动复位端MR连接，第三电源的输出电压小于第一电源的输出电压。

其中，电压监测电路包括有第一电压监测电路和第二电压监测电路；第一电压监测电路包括有监测芯片U1，监测芯片U1的电压监测端SENSE通过电阻R8与场效应管Q1的源极连接，以及通过电阻R11与地相接；监测芯片U1的CT端通过电容C1与地相接，监测芯片U1的复位端RESET还与触发芯片U4的第一输入端连接；监测芯片U1的电源输入端VDD以及手动复位端MR均与场效应管Q2的源极连接，监测芯片U1的复位端RESET通过电阻R7与场效应管Q2的源极连接。

第二电压监测电路包括有监测芯片U2，监测芯片U2的电压监测端SENSE通过电阻R10与场效应管Q1的源极连接，以及通过电阻R12与地相接；监测芯片U2的CT端通过电容C2与地相接，电容C2的电容值大于电容C1的电容值；监测芯片U2的电源输入端VDD以及手动复位端MR均与场效应管Q2的源极连接，监测芯片U2的复位端RESET通过电阻R9与场效应管Q2的源极连接，监测芯片U2的复位端RESET还与处理器模块的信号输入端连接。

其中，触发电路包括有第一触发电路和第二触发电路。

第一触发电路包括有触发芯片U4，触发芯片U4的第一输入端INA与处理器模块的输出端连接，触发芯片U4的第二输入端INB与监测芯片U1的复位端RESET连接，触发芯片U4的输出端与场效应管Q3的栅极连接，触发芯片U4的电源端VCC与第一电源供电端连接，第一电源供电端输出 模块第一供电信号至触发芯片U4的电源端VCC。

第二触发电路包括有场效应管Q6和触发芯片U3，场效应管Q6的栅极与处理器模块的信号输出端连接，场效应管Q6的漏极与触发芯片U3的时钟端CLK连接；触发芯片U3的时钟端CLK通过电阻R13、清零端CLR通过电阻R14均与第一电源连接，触发芯片U3的触发输入端D与处理器模块的信号输出端连接，触发芯片U3的触发输出端Q与场效应管Q3的栅极连接，触发芯片U3的触发输入端D还通过电阻R16接地。

开关电路还包括有第四开关电路，第四开关电路包括有场效应管Q8和场效应管Q7，场效应管Q8的栅极与处理器模块的信号输出端连接，场效应管Q8的漏极通过电阻R18与场效应管Q7的栅极连接；场效应管Q7的栅极还通过电阻R17与第一电源连接，场效应管Q7的漏极与第一电源连接，场效应管Q7的源极与第六电源连接。

开关电路中，当处理器模块连接正常后，模块连接信号为低电平，场效应管管Q5截止，场效应管Q3和Q4导通，场效应管Q1和Q2导通，第二电源输出电压VCC_12V，第三电源输出电压VCC_5V，处理器模块两路电源完成上电。

第一电压监测电路和第二电压监测电路的原理图设计相同，唯一的区别是通过调整电容C1和电容C2的值，调节信号模块供电状态指示信号（VDDIN_PWR_BAD_N）和模块外围上电信号（MODULE_POWER_ON）的输出时延，使其满足时延要求；当处理器模块的第二和第三电源供电正常后，电压监测芯片U1输出模块供电状态指示信号（VDDIN_PWR_BAD_N）为高电平，电压监测芯片U2输出从模块外围上电信号（MODULE_POWER_ON）为高电平。

异常信号断电电路，亦即触发电路中，载板上电信号（CARRIER_POWER_ON）由处理器模块输出，第一电源供电端输出电压VDD_3V3受载板上电信号（CARRIER_POWER_ON）控制，确保模块供电状态指示信号（VDDIN_PWR_BAD_N）和模块掉电控制信号（MODULE_SHDN_N）在载板上电信号CARRIER_POWER_ON信号生效一次之后有效，避免正常上电时序受到影响。

正常上后，若工作过程中载板上电信号（CARRIER_POWER_ON）、模块供电状态指示信号（VDDIN_PWR_BAD_N）或模块掉电控制信号（MODULE_SHDN_N）出现异常后，快速通过触发电路将信号电源控制信号（VIN_PWR_ON）拉低，从而控制场效应管Q5导通，场效应管Q3和场效应管Q4截止，场效应管Q1和场效应管Q2截止，完成模块第一供电信号（SYS_VIN_HV）和第二电源输出电压VCC_12V断开、处理器上电模块第二供电信号（SYS_VIN_MV）和第三电源VCC_5V断开，实现核心处理器模块断电；具体地，利用本实施例二的自动上电控制电路的控制方法，包括有上电步骤、监控步骤以及触发步骤。

具体地，上电步骤包括：

S101.第一开关电路接收来自于处理器模块连接正常之后发送的模块连接信号，场效应管Q5处于导通状态，与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第一电源开始通过导通后的场效应管Q1为处理器模块进行第二电源上电，并发送模块第一供电信号至第一电压监测电路和第二电压监测电路。

S102.与第一开关电路连接的第三开关电路中的场效应管Q4和场效应管Q2处于导通状态，第三电源通过导通后的场效应管Q2为处理器模块进行供电，并发送模块第二供电信号至第一电压监测电路和第二电压监测电路。

具体地，监控步骤包括第一电压监测电路监控步骤和第二电压监测电路监控步骤，第二电压监测电路监控步骤先于第一电压监测电路监控步骤执行。

第二电压监测电路监控步骤包括：

S201.第二电压监测电路的监测芯片U2通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号。

S202.在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U2则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块外围上电信号至处理器模块；

在模块第一供电信号的电压小于预设阈值或模块第二供电信号为低电平状态时，监测芯片U2通过其复位端RESET输出低电平的模块外围上电信号至处理器模块。

其中，第一电压监测电路监控步骤包括：

S203.第一电压监测电路通过监测芯片U1通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号。

S204.在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U1则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块供电状态指示信号至第一触发电路。

在模块第一供电信号的电压小于预设阈值或模块第二供电信号为低电平状态时，监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路。

具体地，触发步骤包括：

S301.第二触发电路通过其时钟端CLK和触发输入端D接收到来自处理器模块发送的载板上电信号，若第二触发电路检测到载板上电信号为时钟稳定信号状态，则第二触发电路中的场效应管Q6处于导通状态；

若第二触发电路检测到载板上电信号为时钟跳变信号状态，则第二触发电路中的场效应管Q6处于截止状态并通过触发芯片U3的触发输出端Q输出电源控制信号至第二开关电路和第三开关电路。

S302.第四开关电路接收到来自处理器模块的载板上电信号，若载板上电信号为高电平状态，则确认处理器模块处于正常上电状态，第四开关电路中的场效应管Q8和场效应管Q7均处于导通状态，第一电源提供第一电源供电信号并通过场效应管Q7为触发芯片U4上电；

若载板上电信号为低电平状态，则确认处理器模块处于上电异常状态，第四开关电路中的场效应管Q8和场效应管Q7均处于截止状态，第一电源停止为触发芯片U4上电。

S303.第一触发电路中的触发芯片U4通过其第二输入端INB接收低电平的模块供电状态指示信号或通过其第一输入端INA接收到来自于处理器模块的模块掉电控制信号时，则确认模块第一供电信号为非正常信号，触发芯片U4通过其第一输出端OUTY输出电源控制信号至第二开关电路；

第二开关电路接收到电源控制信号之后，其内的场效应管Q3和场效应管Q1处于截止状态，停止第二电源向处理器模块上电；第三开关电路接收到电源控制信号之后，其内的场效应管Q4和场效应管Q2处于截止状态，停止第三电源向处理器模块上电。

本发明实施例二首先通过第一至第三开关电路的导通为处理器模块提供第二电源供电以及第三电源供电，然后通过第一监测电路和第二监测电路对第二电源供电电压以及第三电源供电电压进行监控，并分别输出模块供电状态指示信号至第一触发电路以及输出模块外围上电信号至处理器模块，当模块供电状态指示信号、处理器模块输出的载板上电信号和模块掉电控制信号发生异常时，能够快速地通过第一和第二触发电路输出低电平的电源控制信号，完成第二电源和第三电源的供电断开，实现处理器模块的断电及保护其内部运行的系统文件免受异常影响导致系统文件损坏而不能正常运行系统。

Claims (8)

1.一种自动上电控制电路，包括有电压监测电路、触发电路以及开关电路，所述电压监测电路包括有第一电压监测电路和第二电压监测电路，所述开关电路包括有第一开关电路、第二开关电路、第三开关电路及第四开关电路；所述触发电路包括有第一触发电路和第二触发电路；其特征在于：

第一电压监测电路包括有监测芯片U1，监测芯片U1的电压监测端SENSE通过电阻R8与开关电路的第二电源供电端连接，以及通过电阻R11与地相接；监测芯片U1的CT端通过电容C1与地相接，监测芯片U1的复位端RESET还与触发芯片U4的第一输入端连接；监测芯片U1的电源输入端VDD以及手动复位端MR均与开关电路的第三电源供电端连接，监测芯片U1的复位端RESET通过电阻R7与开关电路的第三电源供电端连接；

第一触发电路包括有触发芯片U4，触发芯片U4的第一输入端INA与处理器模块的模块掉电控制信号输出端连接，触发芯片U4的第二输入端INB与监测芯片U1的复位端RESET连接，触发芯片U4的输出端与开关电路连接，触发芯片U4的电源端VCC与开关电路的第一电源供电端连接，触发芯片U4的第一输出端OUTY与开关电路连接；

第二触发电路包括有场效应管Q6和触发芯片U3，场效应管Q6的栅极与处理器模块的载板上电信号输出端连接，场效应管Q6的漏极与触发芯片U3的时钟端CLK连接；触发芯片U3的时钟端CLK通过电阻R13、清零端CLR通过电阻R14均与第一电源连接，触发芯片U3的触发输入端D与处理器模块的载板上电信号输出端连接，触发芯片U3的触发输出端Q与开关电路连接，触发芯片U3的触发输入端D还通过电阻R16接地；

开关电路中的第一开关电路接收来自于处理器模块连接正常之后发送的模块连接信号，其场效应管Q5处于导通状态；与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第二电源开始通过导通后的场效应管Q1为处理器模块进行上电，并发送模块第一供电信号至第一电压监测电路和第二电压监测电路；与第一开关电路连接的第三开关电路中的场效应管Q4和场效应管Q2处于导通状态，第三电源通过导通后的场效应管Q2为处理器模块进行上电，并发送模块第二供电信号至第一电压监测电路和第二电压监测电路；若第二开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q3和场效应管Q1处于截止状态，第二电源停止为处理器模块进行上电；若第三开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q4和场效应管Q2处于截止状态，第三电源停止为处理器模块进行上电；

第一电压监测电路通过监测芯片U1通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号，在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U1则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块供电状态指示信号至第一触发电路，在模块第一供电信号的电压小于预设阈值或模块第二供电信号为低电平状态时，监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路；

第二电压监测电路的监测芯片U2通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号，在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U2则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块外围上电信号至处理器模块，在模块第一供电信号的电压小于预设阈值或模块第二供电信号为低电平状态时，监测芯片U2通过其复位端RESET输出低电平的模块外围上电信号至处理器模块；

第四开关电路接收到来自处理器模块的载板上电信号，若载板上电信号为高电平状态，则确认处理器模块处于正常上电状态，第四开关电路中的场效应管Q8和场效应管Q7均处于导通状态，第一电源提供第一电源供电信号并通过场效应管Q7为触发芯片U4上电；若载板上电信号为低电平状态，则确认处理器模块处于上电异常状态，第四开关电路中的场效应管Q8和场效应管Q7均处于截止状态，第一电源停止为触发芯片U4上电；

第二触发电路通过其时钟端CLK和触发输入端D接收到来自处理器模块发送的载板上电信号，若第二触发电路检测到载板上电信号为时钟稳定信号状态，则第二触发电路中的场效应管Q6处于导通状态；若第二触发电路检测到载板上电信号为时钟跳变信号状态，则第二触发电路中的场效应管Q6处于截止状态并通过触发芯片U3的触发输出端Q输出电源控制信号至第二开关电路和第三开关电路；

第一触发电路中的触发芯片U4通过其第二输入端INB接收低电平的模块供电状态指示信号或通过其第一输入端INA接收到来自于处理器模块的模块掉电控制信号时，则确认模块第一供电信号为非正常信号，触发芯片U4通过其第一输出端OUTY输出电源控制信号至第二开关电路。

2.如权利要求1所述的一种自动上电控制电路，其特征在于：

第二电压监测电路包括有监测芯片U2，监测芯片U2的电压监测端SENSE通过电阻R10与场效应管Q1的源极连接，以及通过电阻R12与地相接；监测芯片U2的CT端通过电容C2与地相接，电容C2的电容值大于电容C1的电容值；监测芯片U2的电源输入端VDD以及手动复位端MR均与场效应管Q2的源极连接，监测芯片U2的复位端RESET通过电阻R9与场效应管Q2的源极连接，监测芯片U2的复位端RESET还与处理器模块的模块外围上电信号输入端连接。

3.如权利要求2所述的一种自动上电控制电路，其特征在于，

所述第一开关电路包括有场效应管Q5，场效应管Q5的栅极与处理器模块的模块连接信号输出端连接，以及通过电阻R5与第一电源连接；场效应管Q5的漏极通过电阻R6与第一电源连接；

所述第二开关电路包括有场效应管Q3以及场效应管Q1，场效应管Q3的栅极与场效应管Q5的漏极连接，场效应管Q3的漏极通过电阻R3与场效应管Q1的栅极连接，场效应管Q3的栅极还与触发芯片U3的触发输出端Q和触发芯片U4的第一输出端OUTY连接；场效应管Q1的漏极与第二电源连接，场效应管Q1的源极与处理器模块第二电源连接端连接，还与监测芯片U1的电压监测端SENSE连接，以及与监测芯片U2的电压监测端SENSE连接；

所述第三开关电路包括有场效应管Q4以及场效应管Q2，场效应管Q4的栅极与场效应管Q5的漏极连接，场效应管Q4的漏极通过电阻R4与场效应管Q2的栅极连接，场效应管Q4的栅极还与触发芯片U3的触发输出端Q和触发芯片U4的第一输出端OUTY连接；场效应管Q2的漏极与第三电源连接，场效应管Q2的源极与处理器模块第三电源连接端连接，还与监测芯片U1的手动复位端MR连接，以及与监测芯片U2的手动复位端MR连接。

4.如权利要求1或3所述的一种自动上电控制电路，其特征在于：

第四开关电路包括有场效应管Q8和场效应管Q7，场效应管Q8的栅极与处理器模块的载板上电信号输出端连接，场效应管Q8的漏极通过电阻R18与场效应管Q7的栅极连接；场效应管Q7的栅极还通过电阻R17与第一电源连接，场效应管Q7的漏极与第一电源连接，场效应管Q7的源极与触发芯片U4的电源端VCC连接。

5.一种应用于权利要求1所述的自动上电控制电路的控制方法，其特征在于，所述控制方法包括有监控步骤以及触发步骤；

监控步骤：第一电压监测电路通过监测芯片U1的电压监测端SENSE接收来自第二电源对处理器模块供电的模块第一供电信号以及通过手动复位端MR接收来自第三电源对处理器模块供电的模块第二供电信号，在模块第一供电信号超出预设阈值范围或模块第二供电信号为低电平信号的情况下，通过监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路；

触发步骤：

第二触发电路中的触发芯片U3通过其时钟端CLK和触发输入端D接收到来自处理器模块发送的载板上电信号，在触发芯片U3检测到载板上电信号为时钟跳变状态的情况下，第二触发电路中的场效应管Q6处于截止状态并通过触发芯片U3的触发输出端Q输出低电平的电源控制信号至开关电路；

第一触发电路中的触发芯片U4通过其第二输入端INB接收模块供电状态指示信号以及通过其第一输入端INA接收到来自于处理器模块的模块掉电控制信号，在模块供电状态指示信号为低电平或模块掉电控制信号为低电平的情况下，触发芯片U4通过其第一输出端OUTY输出低电平的电源控制信号至开关电路；

开关电路接收低电平的电源控制信号，场效应管Q1和场效应管Q2成截止状态，第二电源以及第三电源停止为处理器模块供电。

6.如权利要求5所述的控制方法，其特征在于，监测芯片U1的复位端RESET输出低电平的模块供电状态指示信号至第一触发电路之后，还包括：

第二电压监测电路的监测芯片U2通过其电压监测端SENSE接收来自于第二开关电路中的模块第一供电信号，以及通过手动复位端MR接收来自于第三开关电路的模块第二供电信号；

在模块第一供电信号的电压处于预设阈值范围内和模块第二供电信号为高电平状态时，监测芯片U2则确认处理器模块处于正常供电状态并通过其复位端RESET输出高电平的模块外围上电信号至处理器模块；

在模块第一供电信号超出预设阈值范围或模块第二供电信号为低电平信号的情况下，监测芯片U2通过其复位端RESET输出低电平的模块外围上电信号至处理器模块。

7.如权利要求6所述的控制方法，其特征在于，开关电路接收低电平的电源控制信号，场效应管Q1和场效应管Q2成截止状态，第二电源以及第三电源停止为处理器模块供电，具体包括：

开关电路中的第一开关电路接收来自于处理器模块连接正常之后发送的模块连接信号，其场效应管Q5处于导通状态；

与第一开关电路连接的第二开关电路中的场效应管Q3和场效应管Q1处于导通状态，第二电源开始通过导通后的场效应管Q1为处理器模块进行上电，并发送模块第一供电信号至第一电压监测电路和第二电压监测电路；与第一开关电路连接的第三开关电路中的场效应管Q4和场效应管Q2处于导通状态，第三电源通过导通后的场效应管Q2为处理器模块进行上电，并发送模块第二供电信号至第一电压监测电路和第二电压监测电路；

若第二开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q3和场效应管Q1处于截止状态，第二电源停止为处理器模块进行上电；若第三开关电路接收到来自于第一触发电路和第二触发电路的低电平的电源控制信号，则场效应管Q4和场效应管Q2处于截止状态，第三电源停止为处理器模块进行上电。

8.如权利要求7所述的控制方法，其特征在于，所述触发步骤还包括：

第四开关电路接收到来自处理器模块的载板上电信号，若载板上电信号为高电平状态，则确认处理器模块处于正常上电状态，第四开关电路中的场效应管Q8和场效应管Q7均处于导通状态，第一电源提供第一电源供电信号并通过场效应管Q7为触发芯片U4上电；

若载板上电信号为低电平状态，则确认处理器模块处于上电异常状态，第四开关电路中的场效应管Q8和场效应管Q7均处于截止状态，第一电源停止为触发芯片U4上电。