CN110943527B - 电源供应装置 - Google Patents

Abstract

一种电源供应装置。该电源供应装置包括二个供电模块、二个控制单元及二个假负载单元；第一供电模块根据第一上电完成信号、第一上电指示信号与第一供电指示信号进行供电及产生第一供电状态信号，第一控制单元据以产生第二供电指示信号与第一电压信号；第二供电模块根据第二上电完成信号、第二上电指示信号与第二供电指示信号，进行供电及产生第二供电状态信号，第二控制单元据以产生第一供电指示信号与第二电压信号；第一假负载单元根据第二电压信号与第一上电完成信号产生功耗；第二假负载单元根据第一电压信号与第二上电完成信号产生功耗。本发明可以节省功耗、增加供电效率，也可避免供电模块上没有功耗被关闭的情况发生，保持双电源备份效果。

Description

电源供应装置

技术领域

本发明涉及一种电源供应装置，特别涉及一种具有双电源备份功能的电源供应装置。

背景技术

一般来说，为了使电源供应器具有双电源备份功能，电源供应器中会设置两个电源设备(Power Sourcing Equipment,PSE)以给用电装置供电。然而，这类的电源供应器存在的问题是在两个电源设备至少其中之一处于轻载时，电源设备必须要消耗至少一定的功耗，否则会被电源供应器中的交换机认为没有负载就会切断电源设备供电，使得电源供应器无法达到双电源备份的效果。

为了解决以上问题，有些电源供应器增加支持维持电源签名(Maintain PowerSignature,MPS)的芯片，使得电源设备处于轻载时，交换机会认为电源设备有负载而不会切断电源设备供电，但会增加电路使用成本。另外，有些电源供应器则是在两个电源设备上加入假负载增加功耗，以避免交换机认为没有负载就会切断电源设备供电的情况发生，如此将会增加电源供应器的功耗并影响电源供应器的供电效率。因此，电源供应器仍有改善的空间。

因此，需要提供一种电源供应装置来解决上述问题。

发明内容

本发明提供一种电源供应装置，该电源供应装置包括一第一供电模块、一第二供电模块、一第一控制单元、一第二控制单元、一第一假负载单元以及一第二假负载单元；该第一供电模块接收一第一供电指示信号，根据该第一供电模块的上电状态，提供一第一上电完成信号与一第一上电指示信号，并根据该第一上电完成信号、该第一上电指示信号与该第一供电指示信号，调整该第一供电模块的供电状态，且根据该第一供电模块的供电状态，产生一第一供电状态信号；该第二供电模块接收一第二供电指示信号，根据该第二供电模块的上电状态，提供一第二上电完成信号与一第二上电指示信号，并根据该第二上电完成信号、该第二上电指示信号与该第二供电指示信号，调整该第二供电模块的供电状态，且根据该第二供电模块的供电状态，产生一第二供电状态信号；该第一控制单元耦接该第一供电模块与该第二供电模块，接收并根据该第一供电状态信号，产生该第二供电指示信号与一第一电压信号；该第二控制单元耦接该第一供电模块与该第二供电模块，接收并根据该第二供电状态信号，产生该第一供电指示信号与一第二电压信号；该第一假负载单元耦接该第二控制单元与该第一供电模块，接收并根据该第二电压信号与该第一上电完成信号的电位差，产生一第一功耗；该第二假负载单元耦接该第一控制单元与该第二供电模块，接收并根据该第一电压信号与该第二上电完成信号的电位差，产生一第二功耗。

本发明藉由设置第一供电模块、第二供电模块、第一控制单元、第二控制单元、第一假负载单元与第二假负载单元，可以在第一供电模块或第二供电模块供电时，第一假负载单元或第二假负载单元不会产生功耗，可以节省功耗并增加供电效率。另外，当第一供电模块(第二供电模块)持续供电且第二供电模块(第一供电模块)接着进行上电时，可控制第二供电模块(第一供电模块)对应的第二假负载单元(第一假负载单元)产生功耗，使得第二供电模块(第一供电模块)处于备用状态，以避免第二供电模块(第一供电模块)上没有功耗而被关闭的情况发生，进而保持双电源备份效果。

附图说明

图1为依据本发明的一实施例的电源供应装置的框图。

图2A为图1的第一供电模块的电路示意图。

图2B为图1的第二供电模块的电路示意图

图2C为图1的第一控制单元与第二假负载的电路示意图。

图2D为图1的第二控制单元与第一假负载的电路示意图。

主要组件符号说明：

100 电源供应装置 R11 第十一电阻

110 第一供电模块 R12 第十二电阻

120 第二供电模块 R13 第十三电阻

130 第一控制单元 R14 第十四电阻

140 第二控制单元 R15 第十五电阻

150 第一假负载单元 R16 第十六电阻

160 第二假负载单元 Q1 第一晶体管

202 第一供电单元 Q2 第二晶体管

204 第一逻辑电路 Q3 第三晶体管

206 第二供电单元 Q4 第四晶体管

208 第二逻辑电路 Q5 第五晶体管

210 第三逻辑电路 Q6 第六晶体管

212 第一信号产生电路 Q7 第七晶体管

214 第一电压信号产生电路 Q8 第八晶体管

216 第四逻辑电路 Q9 第九晶体管

218 第二信号产生电路 Q10 第十晶体管

220 第二电压信号产生电路 Q11 第十一晶体管

D1 第一二极管 Q12 第十二晶体管

D2 第二二极管 V+ 电源电压

D3 第三二极管 V1 第一电压信号

D4 第四二极管 V2 第二电压信号

D5 第五二极管 CDB1 第一上电指示信号

D6 第六二极管 CDB2 第二上电指示信号

R1 第一电阻 CS1 第一控制信号

R2 第二电阻 CS2 第二控制信号

R3 第三电阻 RTN1 第一上电完成信号

R4 第四电阻 RTN2 第二上电完成信号

R5 第五电阻 PSE1_VGS 第一供电指示信号

R6 第六电阻 PSE2_VGS 第二供电指示信号

R7 第七电阻 PSE1_D 第一供电状态信号

R8 第八电阻 PSE2_D 第二供电状态信号

R9 第九电阻 GND 接地端

R10 第十电阻

具体实施方式

在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。

图1为依据本发明的一实施例的电源供应装置的框图。本实施例的电源供应装置100例如为以太网络供电(Power over Ethernet,PoE)装置。电源供应装置100包括第一供电模块110、第二供电模块120、第一控制单元130、第二控制单元140、第一假负载单元150与第二假负载单元160。

第一供电模块110接收第一供电指示信号PSE1_VGS，根据第一供电模块的上电状态，提供第一上电完成信号RTN1与第一上电指示信号CDB1，并根据第一上电完成信号RTN1、第一上电指示信号CDB1与第一供电指示信号PSE1_VGS，调整第一供电模块110的供电状态，且根据第一供电模块110的供电状态，产生第一供电状态信号PSE1_D。

在本实施例中，第一上电完成信号RTN1用以指示第一供电模块110的上电状态为是否完成上电程序。举例来说，当第一上电完成信号RTN1为高电平时，指示第一供电模块110的上电状态为未完成上电程序或是未上电；当第一上电完成信号RTN1为低电平时，指示第一供电模块110的上电状态为完成上电程序。

第一上电指示信号CDB1用以指示第一供电模块110的上电状态为是否已完成上电程序且可进行供电。举例来说，当第一上电指示信号CDB1为高电平时，指示第一供电模块110的上电状态为已完成上电程序且可进行供电；当第一上电指示信号CDB1为低电平时，指示第一供电模块110的上电状态为未完成上电程序且不可进行供电。

第一供电指示信号PSE1_VGS用以指示是否指定由第一供电模块110进行供电。举例来说，当第一供电指示信号PSE1_VGS为高电平时，指示指定由第一供电模块110进行供电；当第一供电指示信号PSE1_VGS为低电平时，指示未指定由第一供电模块110进行供电。

第一供电状态信号PSE1_D用以指示是否确实由第一供电模块110进行供电。举例来说，当第一供电状态信号PSE1_D为弱低电平时，指示未确实由第一供电模块110进行供电；当第一供电状态信号PSE1_D为强低电平时，指示确实由第一供电模块110进行供电。

第二供电模块120接收第二供电指示信号PSE2_VGS，根据第二供电模块的上电状态，提供第二上电完成信号RTN2与第二上电指示信号CDB2，并根据第二上电完成信号RTN2、第二上电指示信号CDB2与第二供电指示信号PSE2_VGS，调整第二供电模块120的供电状态，且根据第二供电模块120的供电状态，产生第二供电状态信号PSE2_D。其中，第二上电完成信号RTN2用以指示第二供电模块120的上电状态为是否完成上电程序，第二上电指示信号CDB2用以指示第二供电模块120的上电状态为是否可以正常进行供电，第二供电指示信号PSE2_VGS用以指示是否指定由第二供电模块120进行供电，第二供电状态信号PSE2_D用以指示是否确实由第二供电模块120进行供电。

并且，第二上电完成信号RTN2、第二上电指示信号CDB2、第二供电指示信号PSE2_VGS、第二供电状态信号PSE2_D的相关操作，可以参考第一上电完成信号RTN1、第一上电指示信号CDB1、第一供电指示信号PSE1_VGS、第一供电状态信号PSE1_D，故在此不再赘述。

第一控制单元130耦接第一供电模块110与第二供电模块120，接收并根据第一供电状态信号PSE1_D，产生第二供电指示信号PSE2_VGS与第一电压信号V1。第二控制单元140耦接第一供电模块110与第二供电模块120，接收并根据第二供电状态信号PSE2_D，产生第一供电指示信号PSE1_VGS与第二电压信号V2。

第一假负载单元150耦接第二控制单元140与第一供电模块110，接收并根据第二电压信号V2与第一上电完成信号RTN1的电位差，以产生第一功耗。第二假负载单元160耦接第一控制单元130与第二供电模块120，接收并根据第一电压信号V1与第二上电完成信号RTN2的电位差，以产生第二功耗。

在一实施例中，当第一供电模块110的上电状态为上电且第二供电模块120的上电状态为未上电时，第一供电模块110根据第一供电模块的上电状态(即完成上电程序)，提供第一上电完成信号RTN1(例如低电平)与第一上电指示信号CDB1(例如高电平)，且根据第一上电完成信号RTN1(例如低电平)、第一上电指示信号CDB1(例如高电平)与第二控制单元140所产生的第一供电指示信号PSE1_VGS(例如高电平)，调整第一供电模块110的供电状态为供电。

并且，第二控制单元140根据第二供电状态信号PSE2_D(例如弱低电平)，不提供第二电压信号V2(例如低电平)，使第一假负载单元150的两端之间不会有电位差，亦即第一假负载单元150不产生第一功耗。如此一来，当第一供电模块110的供电状态为供电时，第一假负载单元150不会产生功耗，可以节省功耗并增加供电效率。另外，当第二供电模块120的上电状态为上电且第一供电模块110的上电状态为未上电时，则可参考上述说明，故在此不再赘述。

在一实施例中，当第一供电模块110的供电状态为持续进行供电且第二供电模块120的上电状态为上电时，第二供电模块120根据第二供电模块120的上电状态，提供第二上电完成信号RTN2(例如低电平)与第二上电指示信号CDB2(例如高电平)，且根据第二上电完成信号RTN2(例如低电平)、第二上电指示信号CDB2(例如高电平)与第一控制单元130所产生的第二供电指示信号PSE2_VGS(例如低电平)，调整第二供电模块120的供电状态为不供电，亦即电源供应装置100未由第二供电模块120进行供电。

并且，第一控制单元130提供第一电压信号V1(例如高电平)，则第二假负载单元160根据第一电压信号V1(例如高电平)与第二上电完成信号RTN2(例如低电平)的电位差，以产生第二功耗，使第二供电模块120处于备用(Standby)状态。如此一来，当第二供电模块120未进行供电且处于备用状态时，通过第二假负载单元160所产生的第二功耗，可以避免第二供电模块120上没有功耗而被关闭的情况发生。另外，当第二供电模块120的供电状态为持续进行供电且第一供电模块110的上电状态为上电时，则可参考上述说明，故在此不再赘述。

在一实施例中，当第二供电模块120处于备用状态且第一供电模块110的供电状态为不供电时，第一控制单元130根据第一供电状态信号PSE1_D(例如弱低电平)调整第二供电指示信号PSE2_VGS(例如高电平)，则第二供电模块120根据第二上电完成信号RTN2(例如低电平)、第二上电指示信号CDB2(例如高电平)与第一控制单元130所产生的第二供电指示信号PSE2_VGS(例如高电平)，调整第二供电模块120的供电状态为供电。

并且，第一控制单元130不提供第一电压信号V1(例如低电平)，使第二假负载单元160的两端之间没有电位差，亦即第二假负载单元160不产生第二功耗。如此一来，当第二供电模块120供电时，第二假负载单元160不会产生功耗，可以节省功耗并增加供电效率。当第一供电模块110处于备用状态且第二供电模块120的供电状态为不进行供电时，则可参考上述说明，故在此不再赘述。

图2A为图1的第一供电模块的电路示意图。第一供电模块110包括第一供电单元202、第一电阻R1、第二电阻R2与第一逻辑电路204。

第一供电单元202根据第一供电模块110的上电状态，提供第一上电完成信号RTN1与第一上电指示信号CDB1。第一电阻R1具有第一端与第二端，第一电阻R1的第一端接收电源电压V+，第一电阻R1的第二端接收第一上电指示信号CDB1。第二电阻R2具有第一端与第二端，第二电阻R2的第一端耦接第一电阻R1的第二端，第二电阻R2的第二端接收第一上电完成信号RTN1。

第一逻辑电路204耦接第一供电单元202与第二电阻R2的第二端，接收并根据第一上电完成信号RTN1、第一上电指示信号CDB1与第一供电指示信号PSE1_VGS，调整第一供电模块110的供电状态，且根据第一供电指示信号PSE1_VGS，产生第一供电状态信号PSE1_D。

进一步来说，第一逻辑电路204包括第一晶体管Q1、第一二极管D1、第二晶体管Q2与第二二极管D2。

第一晶体管Q1具有第一端、第二端与第三端，第一晶体管Q1的第一端耦接第二电阻R2的第二端，第一晶体管Q1的第二端接收第一上电指示信号CDB1，第一晶体管Q1的第三端提供第一供电状态信号PSE1_D。在本实施例中，第一晶体管Q1例如增强型N型晶体管，其中第一晶体管Q1的第一端、第二端与第三端分别为增强型N型晶体管的漏极端(Drain)、栅极端(Gate)与源极端(Source)。但本发明不限于此，第一晶体管Q1也可以由其他类型的晶体管来实施。

第一二极管D1具有第一端(例如阳极端)与第二端(例如阴极端)，第一二极管D1的第一端耦接第一晶体管Q1的第三端，第一二极管D1的第二端耦接第一晶体管Q1的第一端。

第二晶体管Q2具有第一端、第二端与第三端，第二晶体管Q2的第一端耦接第一晶体管Q1的第三端，第二晶体管Q2的第二端接收第一供电指示信号PSE1_VGS，第二晶体管Q2的第三端耦接接地端GND。在本实施例中，第二晶体管Q2例如增强型N型晶体管，其中第二晶体管Q2的第一端、第二端与第三端分别为增强型N型晶体管的漏极端、栅极端与源极端。但本发明不限于此，第二晶体管Q2也可以由其他类型的晶体管来实施。

第二二极管D2具有第一端(例如阳极端)与第二端(例如阴极端)，第二二极管D2的第一端耦接第二晶体管Q2的第三端，第二二极管D2的第二端耦接第二晶体管Q2的第一端。

图2B为图1的第二供电模块的电路示意图。第二供电模块120包括第二供电单元206、第三电阻R3、第四电阻R4与第二逻辑电路208。第二供电单元206根据第二供电模块120的上电状态，提供第二上电完成信号RTN2与第二上电指示信号CDB2。第三电阻R3具有第一端与第二端，第三电阻R3的第一端接收电源电压V+，第三电阻R3的第二端接收第二上电指示信号CDB2。第四电阻R4具有第一端与第二端，第四电阻R4的第一端耦接第三电阻R3的第二端，第四电阻R4的第二端接收第二上电完成信号RTN2。

第二逻辑电路208耦接第二供电单元206与第四电阻R4的第二端，接收并根据第二上电完成信号RTN2、第二上电指示信号CDB2与第二供电指示信号PSE2_VGS，调整第二供电模块120的供电状态，且根据第二供电指示信号PSE2_VGS，产生第二供电状态信号PSE2_D。

进一步来说，第二逻辑电路208包括第三晶体管Q3、第三二极管D3、第四晶体管Q4与第四二极管D4。

第三晶体管Q3具有第一端、第二端与第三端，该第三晶体管Q3的第一端耦接第四电阻R4的第二端，第三晶体管Q3的第二端接收第二上电指示信号CDB2，第三晶体管Q3的第三端提供第二供电状态信号PSE2_D。在本实施例中，第三晶体管Q3例如增强型N型晶体管，其中第三晶体管Q3的第一端、第二端与第三端分别为增强型N型晶体管的漏极端、栅极端与源极端。但本发明不限于此，第三晶体管Q3也可以由其他类型的晶体管来实施。

第三二极管D3具有第一端(例如阳极端)与第二端(例如阴极端)，第三二极管D3的第一端耦接第三晶体管Q3的第三端，第三二极管D3的第二端耦接第三晶体管Q3的第一端。

第四晶体管Q4具有第一端、第二端与第三端，第四晶体管Q4的第一端耦接第三晶体管Q3的第三端，第四晶体管Q4的第二端接收第二供电指示信号PSE2_VGS，第四晶体管Q4的第三端耦接接地端GND。在本实施例中，第四晶体管Q4例如增强型N型晶体管，其中第四晶体管Q4的第一端、第二端与第三端分别为增强型N型晶体管的漏极端、栅极端与源极端。但本发明不限于此，第四晶体管Q4也可以由其他类型的晶体管来实施。

第四二极管D4具有第一端(例如阳极端)与第二端(例如阴极端)，第四二极管D4的第一端耦接第四晶体管Q4的第三端，第四二极管D4的第二端耦接第四晶体管Q4的第一端。

图2C为图1的第一控制单元与第二假负载单元的电路示意图。第一控制单元130包括第三逻辑电路210、第一信号产生电路212与第一电压信号产生电路214。第三逻辑电路210接收第一供电状态信号PSE1_D，以产生第一控制信号CS1。第一信号产生电路212耦接第三逻辑电路210，接收并根据第一控制信号CS1，以产生第二供电指示信号PSE2_VGS。第一电压信号产生电路214耦接第三逻辑电路210，接收并根据第一控制信号CS1，以产生第一电压信号V1。

进一步来说，第三逻辑电路210包括第五二极管D5、第五电阻R5、第六电阻R6、第七电阻R7与第五晶体管Q5。第五二极管D5具有第一端(例如阴极端)与第二端(例如阳极端)，第五二极管D5的第一端接收第一供电状态信号PSE1_D。第五电阻R5具有第一端与第二端，第五电阻R5的第一端耦接第五二极管D5的第二端。第六电阻R6具有第一端与第二端，第六电阻R6的第一端耦接电源电压V+，第六电阻R6的第二端耦接第五电阻R5的第一端。第七电阻R7具有第一端与第二端，第七电阻R7的第一端耦接该第六电阻R6的第一端。

第五晶体管Q5具有第一端、第二端与第三端，第五晶体管Q5的第一端耦接第七电阻R7的第二端，第五晶体管Q5的第二端耦接第五电阻R5的第二端，第五晶体管Q5的第三端耦接接地端GND。在本实施例中，第五晶体管Q5例如NPN型晶体管，其中第五晶体管Q5的第一端、第二端与第三端分别为NPN型晶体管的集极端(Collector)、基极端(Base)与射极端(Emitter)。但本发明不限于此，第五晶体管Q5也可以由其他类型的晶体管来实施。

第一信号产生电路212包括第六晶体管Q6与第八电阻R8。第六晶体管Q6具有第一端、一第二端与一第三端，第六晶体管Q6的第一端产生第二供电指示信号PSE2_VGS，第六晶体管Q6的第二端接收第一控制信号CS1，第六晶体管Q6的第三端耦接接地端GND。在本实施例中，第六晶体管Q6例如NPN型晶体管，其中第六晶体管Q6的第一端、第二端与第三端分别为NPN型晶体管的集极端、基极端与射极端。但本发明不限于此，第六晶体管Q6也可以由其他类型的晶体管来实施。第八电阻R8具有第一端与第二端，第八电阻R8的第一端耦接电源电压V+，第八电阻R8的第二端耦接第六晶体管Q6的第一端。

第一电压信号产生电路214包括第九电阻R9、第七晶体管Q7与第八晶体管Q8。第九电阻R9具有第一端与第二端，第九电阻R9的第一端耦接电源电压V+。

第七晶体管Q7具有第一端、第二端与第三端，第七晶体管Q7的第一端耦接第九电阻R9的第二端，第七晶体管Q7的第二端接收第一控制信号CS1，第七晶体管Q7的第三端耦接接地端GND。在本实施例中，第七晶体管Q7例如NPN型晶体管，其中第七晶体管Q7的第一端、第二端与第三端分别为NPN型晶体管的集极端、基极端与射极端。但本发明不限于此，第七晶体管Q7也可以由其他类型的晶体管来实施。

第八晶体管Q8具有第一端、第二端与第三端，第八晶体管Q8的第一端提供第一电压信号V1，第八晶体管Q8的第二端耦接第九电阻R9的第二端，第八晶体管Q8的第三端耦接第九电阻R9的第一端。在本实施例中，第八晶体管Q8例如PNP型晶体管，其中第八晶体管Q8的第一端、第二端与第三端分别为PNP型晶体管的集极端、基极端与射极端。但本发明不限于此，第八晶体管Q8也可以由其他类型的晶体管来实施。

第二假负载单元160包括第十六电阻R16，具有第一端与第二端。第十六电阻R16的第一端接收第一电压信号V1，第十六电阻R16的第二端接收第二上电完成信号RTN2。

图2D为图1的第二控制单元140与第一假负载单元150的电路示意图。第二控制单元140包括第四逻辑电路216、第二信号产生电路218与第二电压信号产生电路220。第四逻辑电路216接收第二供电状态信号PSE2_D，以产生第二控制信号CS2。第二信号产生电路218耦接第四逻辑电路216，接收并根据第二控制信号CS2，以产生第一供电指示信号PSE1_VGS。第二电压信号产生电路220耦接第四逻辑电路216，接收并根据第一控制信号CS2，以产生第二电压信号V2。

进一步来说，第四逻辑电路216包括第六二极管D6、第十电阻R10、第十一电阻R11、第十二电阻R12与第九晶体管Q9。第六二极管D6具有第一端(例如阴极端)与第二端(例如阳极端)，第六二极管D6的第一端接收第二供电状态信号PSE2_D。第十电阻R10具有第一端与第二端，第十电阻R10的第一端耦接第六二极管D6的第二端。

第十一电阻R11具有第一端与第二端，第十一电阻R11的第一端耦接电源电压V+，第十一电阻R11的第二端耦接第十电阻R10的第一端。第十二电阻R12具有第一端与第二端，第十二电阻R12的第一端耦接第十一电阻R11的第一端。

第九晶体管Q9具有第一端、第二端与第三端，第九晶体管Q9的第一端耦接第十二电阻R12的第二端，第九晶体管Q9的第二端耦接第十电阻R10的第二端，第九晶体管Q9的第三端耦接接地端GND。在本实施例中，第九晶体管Q9例如NPN型晶体管，其中第九晶体管Q9的第一端、第二端与第三端分别为NPN型晶体管的集极端、基极端与射极端。但本发明不限于此，第九晶体管Q9也可以由其他类型的晶体管来实施。

第二信号产生电路218包括第十晶体管Q10与第十三电阻R13。第十晶体管Q10具有第一端、第二端与第三端，第十晶体管Q10的第一端提供第一供电指示信号PSE1_VGS，第十晶体管Q10的第二端接收第二控制信号CS2，第十晶体管Q10的第三端耦接接地端GND。在本实施例中，第十晶体管Q10例如NPN型晶体管，其中第十晶体管Q10的第一端、第二端与第三端分别为NPN型晶体管的集极端、基极端与射极端。但本发明不限于此，第十晶体管Q10也可以由其他类型的晶体管来实施。第十三电阻R13具有第一端与第二端，第十三电阻R13的第一端耦接电源电压V+，第十三电阻R13的第二端耦接第十晶体管Q10的第一端。

第二电压信号产生电路220包括第十四电阻R14、第十一晶体管Q11与第十二晶体管Q12。第十四电阻R14具有第一端与第二端，第十四电阻R14的第一端耦接电源电压V+。

第十一晶体管Q11具有第一端、第二端与第三端，第十一晶体管Q11的第一端耦接第十四电阻R14的第二端，第十一晶体管Q11的第二端接收第二控制信号CS2，第十一电体Q11的第三端耦接接地端GND。在本实施例中，第十一晶体管Q11例如NPN型晶体管，其中第十一晶体管Q11的第一端、第二端与第三端分别为NPN型晶体管的集极端、基极端与射极端。但本发明不限于此，第十一晶体管Q11也可以由其他类型的晶体管来实施。

第十二晶体管Q12具有第一端、第二端与第三端，第十二晶体管Q12的第一端提供第二电压信号V2，第十二晶体管Q12的第二端耦接第十四电阻R14的第二端，第十二晶体管Q12的第三端耦接第十四电阻R14的第一端。在本实施例中，第十二晶体管Q12例如PNP型晶体管，其中第十二晶体管Q12的第一端、第二端与第三端分别为PNP型晶体管的集极端、基极端与射极端。但本发明不限于此，第十二晶体管Q12也可以由其他类型的晶体管来实施。

另外，第一假负载单元150包括第十五电阻R15，具有第一端与第二端。第十五电阻R15的第一端接收第二电压信号V2，第十五电阻R15的第二端接收第一上电完成信号RTN1。

上述已详细说明了电源供应装置100的内部电路结构，以下将结合图2A～图2D对电源供应装置100的操作进行详细说明。

在整体作动上，假设第一供电模块110先上电，而第二供电模块120未上电。此时，由于第二供电单元206无供电，则第二上电完成信号RTN2为高电平，使得第四晶体管Q4的第三端不管第二供电指示信号PSE2_VGS是否为高电平或低电平，都会因为第四二极管D4上有产生微弱的电流通过而被钳位到弱低电平，因此第二供电状态信号PSE2_D也为弱低电平。

由于第二状态信号PSE2_D为弱低电平，使得第九晶体管Q9的基极端为高电平，则第九晶体管Q9导通。由于第九晶体管Q9导通，则第二控制信号CS2为低电平，使得第十晶体管Q10与第十一晶体管Q11都关闭。由于第十晶体管Q10关闭，使得第十晶体管Q10的第一端产生的第一供电指示信号PSE1_VGS为高电平。

另一方面，当第一供电单元202完成上电程序后，第一供电单元202会产生低电平的第一上电完成信号RTN1以及高电平的第一上电指示信号CDB1，使得第一晶体管Q1导通。另外，由于第一供电指示信号PSE1_VGS也为高电平，因此第二晶体管Q2导通，使得第一供电模块110进行供电。

并且，由于第二晶体管Q2导通，使得第二晶体管Q2的第三端通过第二晶体管Q2的第一端连接至接地端GND，因此第一供电状态信号PSE1_D为强低电平(例如与接地端GND相同的电平)。接着，第一供电状态信号PSE1_D为强低电平经过第一二极管D1钳位后，使得第五晶体管Q5的基极端为高电平，则第五晶体管Q5截止。由于第五晶体管Q5截止，因此第五晶体管Q5的第一端产生的第一控制信号CS1为高电平，使得六晶体管Q6及第七晶体管Q7导通。由于第六晶体管Q6导通，使得第二供电指示信号PSE2_VGS为低电平。由于第七晶体管Q7导通，因此第八晶体管Q8也导通，则第一电压信号V1为高电平。由于第一电压信号V1与第二上电完成信号RTN2都为高电平，使得第二假负载单元160的两端之间不会有电位差，亦即第二假负载单元160不会产生功耗。

此外，由于第十一晶体管Q11关闭，因此第十二晶体管Q12也关闭，则第二电压信号V2为低电平，使得第一假负载单元150的两端之间不会有电位差，亦即第一假负载单元150不会产生功耗。如此一来，在第一供电模块110供电时，第一假负载单元150不会产生功耗，可以节省功耗并增加供电效率。

假设第一供电模块110持续供电，且第二供电模块120接着进行上电。此时，第二供电单元206完成上电程序后，第二供电单元206会产生低电平的第二上电完成信号RTN2以及高电平的第二上电指示信号CDB2，使得第三晶体管Q3导通。由于第一控制单元130将第二供电指示信号PSE2_VGS始终维持为低电平，因此第四晶体管Q4仍处于关闭状态，使得第二供电状态信号PSE2_D依旧通过第四二极管D4维持弱低电平，则第二供电模块120不进行供电。

另外，由于第一电压信号V1为高电平且第二上电完成信号RTN2为低电平，因此第二假负载单元160会产生第二功耗，使得第二供电模块120处于备用状态，以避免第二供电模块120上没有功耗而被关闭的情况发生。

之后，假设第二供电模块120处于备用状态，以及第一供电模块110不进行供电。此时，第一上电完成信号RTN1为高电平以及第一上电指示信号CDB1为低电平，则第一晶体管Q1被关闭，使得第一晶体管Q1的第三端因为第一二极管D1上有微弱的电流通过而被钳位在弱低电平，因此第一供电状态信号PSE1_D变为弱低电平。由于第一供电状态信号PSE1_D为弱低电平，使得第五晶体管Q5的基极端为高电平，则第五晶体管Q5导通。由于第五晶体管Q5导通，则第一控制信号CS1为低电平，使得第六晶体管Q6与第七晶体管Q7都关闭。由于第六晶体管Q6关闭，使得第六晶体管Q6的第一端产生的第二供电指示信号PSE2_VGS为高电平。

由于第二供电指示信号PSE2_VGS为高电平，因此第四晶体管Q4导通，且由于第三晶体管Q3也导通，使得第二供电模块120进行供电。如此一来，在第一供电模块110不进行供电，第二供电模块120可以立即从备用状态转换成供电状态进行供电，使电源供应装置100不会有掉电的情况发生。

此时，由于第四晶体管Q4导通，则第二供电状态信号PSE2_D为强低电平，且通过第六二极管D6的钳位使得第九晶体管Q9的基极端为低电平，则第九晶体管Q9被关闭。由于第九晶体管Q9被关闭，则第二控制信号CS2为高电平，使得第十晶体管Q10与第十一晶体管Q11导通。由于第十晶体管Q10导通，则第一供电指示信号PSE1_VGS为低电平，使得第二晶体管Q2被关闭。

由于第十一晶体管Q11导通，因此第十二晶体管Q12也导通，则第二电压信号V2为高电平。由于第二电压信号V2与第一上电完成信号RTN1都为高电平，使得第一假负载单元150的两端之间不会有电位差，亦即第一假负载单元150不会产生功耗。此外，由于第七晶体管Q7关闭，因此第八晶体管Q8也关闭，则第一电压信号V1为低电平，使得第二假负载单元160的两端之间不会有电位差，亦即第一假负载单元160不会产生功耗。如此一来，在第二供电模块120供电时，第二假负载单元160不会产生功耗，可以节省功耗并增加供电效率。

综上所述，本发明所公开的电源供应装置，藉由设置第一供电模块、第二供电模块、第一控制单元、第二控制单元、第一假负载单元与第二假负载单元，并通过前述的配置及对应操作关系，可以在第一供电模块或第二供电模块供电时，第一假负载单元或第二假负载单元不会产生功耗，可以节省功耗并增加供电效率。另外，当第一供电模块(第二供电模块)持续供电且第二供电模块(第一供电模块)接着进行上电时，可控制第二供电模块(第一供电模块)对应的第二假负载单元(第一假负载单元)产生功耗，使得第二供电模块(第一供电模块)处于备用状态，以避免第二供电模块(第一供电模块)上没有功耗而被关闭的情况发生，进而保持双电源备份效果。

此外，当第二供电模块(第一供电模块)处于备用状态且第一供电模块(第二供电模块)不进行供电，可立即切换由第二供电模块(第一供电模块)提供第二导电路径进行供电，亦即第二供电模块(第一供电模块)可以立即从备用状态转换成供电状态进行供电，使电源供应装置不会有掉电的情况发生。

本发明虽以实施例公开如上，然而其并非用以限定本发明的范围，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围的情况下，应当可做些许的更动与润饰，因此本发明的保护范围应当视所附的权利要求书所界定者为准。

Claims (18)

1.一种电源供应装置，该电源供应装置包括：

一第一供电模块，该第一供电模块接收一第一供电指示信号，根据该第一供电模块的上电状态，提供一第一上电完成信号与一第一上电指示信号，并根据该第一上电完成信号、该第一上电指示信号与该第一供电指示信号，调整该第一供电模块的供电状态，且根据该第一供电模块的供电状态，产生一第一供电状态信号；

一第二供电模块，该第二供电模块接收一第二供电指示信号，根据该第二供电模块的上电状态，提供一第二上电完成信号与一第二上电指示信号，并根据该第二上电完成信号、该第二上电指示信号与该第二供电指示信号，调整该第二供电模块的供电状态，且根据该第二供电模块的供电状态，产生一第二供电状态信号；

一第一控制单元，该第一控制单元耦接该第一供电模块与该第二供电模块，接收并根据该第一供电状态信号，产生该第二供电指示信号与一第一电压信号；

一第二控制单元，该第二控制单元耦接该第一供电模块与该第二供电模块，接收并根据该第二供电状态信号，产生该第一供电指示信号与一第二电压信号；

一第一假负载单元，该第一假负载单元耦接该第二控制单元与该第一供电模块，接收并根据该第二电压信号与该第一上电完成信号的电位差，产生一第一功耗；以及

一第二假负载单元，该第二假负载单元耦接该第一控制单元与该第二供电模块，接收并根据该第一电压信号与该第二上电完成信号的电位差，产生一第二功耗。

2.如权利要求1所述的电源供应装置，其中当该第一供电模块的上电状态为上电及该第二供电模块的上电状态为未上电时，该第一供电模块根据该第一供电模块的上电状态，提供该第一上电完成信号与该第一上电指示信号，且根据该第一上电完成信号、该第一上电指示信号与该第一供电指示信号，调整该第一供电模块的供电状态为供电，该第二控制单元根据该第二供电状态信号，不提供该第二电压信号，使该第一假负载单元不产生该第一功耗。

3.如权利要求2所述的电源供应装置，其中当该第一供电模块的供电状态为持续进行供电且该第二供电模块的上电状态为上电时，该第二供电模块根据该第二供电模块的上电状态，提供该第二上电完成信号与该第二上电指示信号，且该第二供电模块根据该第二上电完成信号、该第二上电指示信号与该第二供电指示信号，调整该第二供电模块的供电状态为不供电，该第一控制单元提供该第一电压信号，则该第二假负载单元产生该第二功耗，使该第二供电模块处于备用状态。

4.如权利要求3所述的电源供应装置，其中当该第二供电模块处于备用状态且该第一供电模块的供电状态为不供电时，该第一控制单元根据第一供电状态信号调整该第二供电指示信号，则该第二供电模块根据该第二上电完成信号、该第二上电指示信号与该第二供电指示信号，调整该第二供电模块的供电状态为供电，且该第一控制单元不提供该第一电压信号，使该第二假负载单元不产生该第二功耗。

5.如权利要求1所述的电源供应装置，其中该第一供电模块包括：

一第一供电单元，该第一供电单元根据该第一供电模块的上电状态，提供该第一上电完成信号与该第一上电指示信号；

一第一电阻，该第一电阻具有一第一端与一第二端，该第一电阻的该第一端接收一电源电压，该第一电阻的该第二端接收该第一上电指示信号；

一第二电阻，该第二电阻具有一第一端与一第二端，该第二电阻的该第一端耦接该第一电阻的该第二端，该第二电阻的该第二端接收该第一上电完成信号；以及

一第一逻辑电路，该第一逻辑电路耦接该第一供电单元与该第二电阻的该第二端，接收并根据该第一上电完成信号、该第一上电指示信号与该第一供电指示信号，调整该第一供电模块的供电状态，且根据该第一供电指示信号，产生该第一供电状态信号。

6.如权利要求5所述的电源供应装置，其中该第一逻辑电路包括：

一第一晶体管，该第一晶体管具有一第一端、一第二端与一第三端，该第一晶体管的该第一端耦接该第二电阻的该第二端，该第一晶体管的该第二端接收该第一上电指示信号，该第一晶体管的该第三端提供该第一供电状态信号；

一第一二极管，该第一二极管具有一第一端与一第二端，该第一二极管的该第一端耦接该第一晶体管的该第三端，该第一二极管的该第二端耦接该第一晶体管的该第一端；

一第二晶体管，该第二晶体管具有一第一端、一第二端与一第三端，该第二晶体管的该第一端耦接该第一晶体管的该第三端，该第二晶体管的该第二端接收该第一供电指示信号，该第二晶体管的该第三端耦接一接地端；以及

一第二二极管，该第二二极管具有一第一端与一第二端，该第二二极管的该第一端耦接该第二晶体管的该第三端，该第二二极管的该第二端耦接该第二晶体管的该第一端。

7.如权利要求1所述的电源供应装置，其中该第二供电模块包括：

一第二供电单元，该第二供电单元根据该第二供电模块的上电状态，提供该第二上电完成信号与该第二上电指示信号；以及

一第三电阻，该第三电阻具有一第一端与一第二端，该第三电阻的该第一端接收一电源电压，该第三电阻的该第二端接收该第二上电指示信号；

一第四电阻，该第四电阻具有一第一端与一第二端，该第四电阻的该第一端耦接该第三电阻的该第二端，该第四电阻的该第二端接收该第二上电完成信号；以及

一第二逻辑电路，该第二逻辑电路耦接该第二供电单元与该第四电阻的该第二端，接收并根据该第二上电完成信号、该第二上电指示信号与该第二供电指示信号，调整该第二供电模块的供电状态，且根据该第二供电指示信号，产生该第二供电状态信号。

8.如权利要求7所述的电源供应装置，其中该第二逻辑电路包括：

一第三晶体管，该第三晶体管具有一第一端、一第二端与一第三端，该第三晶体管的该第一端耦接该第四电阻的该第二端，该第三晶体管的该第二端接收该第二上电指示信号，该第三晶体管的该第三端提供该第二供电状态信号；

一第三二极管，该第三二极管具有一第一端与一第二端，该第三二极管的该第一端耦接该第三晶体管的该第三端，该第三二极管的该第二端耦接该第三晶体管的该第一端；

一第四晶体管，该第四晶体管具有一第一端、一第二端与一第三端，该第四晶体管的该第一端耦接该第三晶体管的该第三端，该第四晶体管的该第二端接收该第二供电指示信号，该第四晶体管的该第三端耦接一接地端；以及

一第四二极管，该第四二极管具有一第一端与一第二端，该第四二极管的该第一端耦接该第四晶体管的该第三端，该第四二极管的该第二端耦接该第四晶体管的该第一端。

9.如权利要求1所述的电源供应装置，其中该第一控制单元包括：

一第三逻辑电路，该第三逻辑电路接收该第一供电状态信号，以产生一第一控制信号；

一第一信号产生电路，该第一信号产生电路耦接该第三逻辑电路，接收并根据该第一控制信号，以产生该第二供电指示信号；以及

一第一电压信号产生电路，该第一电压信号产生电路耦接该第三逻辑电路，接收并根据该第一控制信号，以产生该第一电压信号。

10.如权利要求9所述的电源供应装置，其中该第三逻辑电路包括：

一第五二极管，该第五二极管具有一第一端与一第二端，该第五二极管的该第一端接收该第一供电状态信号；

一第五电阻，第五电阻具有一第一端与一第二端，该第五电阻的该第一端耦接该第五二极管的该第二端；

一第六电阻，该第六电阻具有一第一端与一第二端，该第六电阻的该第一端耦接一电源电压，该第六电阻的该第二端耦接该第五电阻的该第一端；

一第七电阻，该第七电阻具有一第一端与一第二端，该第七电阻的该第一端耦接第六电阻的该第一端；以及

一第五晶体管，该第五晶体管具有一第一端、一第二端与一第三端，该第五晶体管的该第一端耦接该第七电阻的该第二端，该第五晶体管的该第二端耦接该第五电阻的该第二端，该第五晶体管的该第三端耦接一接地端。

11.如权利要求9所述的电源供应装置，其中该第一信号产生电路包括：

一第六晶体管，该第六晶体管具有一第一端、一第二端与一第三端，该第六晶体管的该第一端产生该第二供电指示信号，该第六晶体管的该第二端接收该第一控制信号，该第六晶体管的该第三端耦接一接地端；以及

一第八电阻，该第八电阻具有一第一端与一第二端，该第八电阻的该第一端耦接一电源电压，该第八电阻的该第二端耦接该第六晶体管的该第一端。

12.如权利要求9所述的电源供应装置，其中该第一电压信号产生电路包括：

一第九电阻，该第九电阻具有一第一端与一第二端，该第九电阻的该第一端耦接一电源电压；

一第七晶体管，该第七晶体管具有一第一端、一第二端与一第三端，该第七晶体管的该第一端耦接该第九电阻的该第二端，该第七晶体管的该第二端接收该第一控制信号，该第七晶体管的该第三端耦接一接地端；以及

一第八晶体管，该第八晶体管具有一第一端、一第二端与一第三端，该第八晶体管的该第一端提供该第一电压信号，该第八晶体管的该第二端耦接该第九电阻的该第二端，该第八晶体管的该第三端耦接该第九电阻的该第一端。

13.如权利要求1所述的电源供应装置，其中该第二控制单元包括：

一第四逻辑电路，该第四逻辑电路接收该第二供电状态信号，以产生一第二控制信号；

一第二信号产生电路，该第二信号产生电路耦接该第四逻辑电路，接收并根据该第二控制信号，以产生该第一供电指示信号；以及

一第二电压信号产生电路，该第二电压信号产生电路耦接该第四逻辑电路，接收并根据该第二控制信号，以产生该第二电压信号。

14.如权利要求13所述的电源供应装置，其中该第四逻辑电路包括：

一第六二极管，该第六二极管具有一第一端与一第二端，该第六二极管的该第一端接收该第二供电状态信号；

一第十电阻，该第十电阻具有一第一端与一第二端，该第十电阻的该第一端耦接该第六二极管的该第二端；

一第十一电阻，该第十一电阻具有一第一端与一第二端，该第十一电阻的该第一端耦接一电源电压，该第十一电阻的该第二端耦接该第十电阻的该第一端；

一第十二电阻，该第十二电阻具有一第一端与一第二端，该第十二电阻的该第一端耦接该第十一电阻的该第一端；以及

一第九晶体管，该第九晶体管具有一第一端、一第二端与一第三端，该第九晶体管的该第一端耦接该第十二电阻的该第二端，该第九晶体管的该第二端耦接该第十电阻的该第二端，该第九晶体管的该第三端耦接一接地端。

15.如权利要求13所述的电源供应装置，其中该第二信号产生电路包括：

一第十晶体管，该第十晶体管具有一第一端、一第二端与一第三端，该第十晶体管的该第一端提供该第一供电指示信号，该第十晶体管的该第二端接收该第二控制信号，该第十晶体管的该第三端耦接一接地端；以及

一第十三电阻，该第十三电阻具有一第一端与一第二端，该第十三电阻的该第一端耦接一电源电压，该第十三电阻的该第二端耦接该第十晶体管的该第一端。

16.如权利要求13所述的电源供应装置，其中该第二电压信号产生电路包括：

一第十四电阻，该第十四电阻具有一第一端与一第二端，该第十四电阻的该第一端耦接一电源电压；

一第十一晶体管，该第十一晶体管具有一第一端、一第二端与一第三端，该第十一晶体管的该第一端耦接该第十四电阻的该第二端，该第十一晶体管的该第二端接收该第二控制信号，该第十一晶体管的该第三端耦接一接地端；以及

一第十二晶体管，该第十二晶体管具有一第一端、一第二端与一第三端，该第十二晶体管的该第一端提供该第二电压信号，该第十二晶体管的该第二端耦接该第十四电阻的该第二端，该第十二晶体管的该第三端耦接该第十四电阻的该第一端。

17.如权利要求1所述的电源供应装置，其中该第一假负载单元包括一第十五电阻，该第十五电阻具有一第一端与一第二端，该第十五电阻的该第一端接收该第二电压信号，该第十五电阻的该第二端接收该第一上电完成信号。

18.如权利要求1所述的电源供应装置，其中该第二假负载单元包括一第十六电阻，该第十六电阻具有一第一端与一第二端，该第十六电阻的该第一端接收该第一电压信号，该第十六电阻的该第二端接收该第二上电完成信号。

Images