TWI808687B - 燒入板、以及燒入裝置 - Google Patents

燒入板、以及燒入裝置 Download PDF

Info

Publication number
TWI808687B
TWI808687B TW111110309A TW111110309A TWI808687B TW I808687 B TWI808687 B TW I808687B TW 111110309 A TW111110309 A TW 111110309A TW 111110309 A TW111110309 A TW 111110309A TW I808687 B TWI808687 B TW I808687B
Authority
TW
Taiwan
Prior art keywords
socket
wiring
burn
sockets
connector
Prior art date
Application number
TW111110309A
Other languages
English (en)
Other versions
TW202244516A (zh
Inventor
竹内昭
平嶋浩二
西賢司
張琛弼
吳文詠
Original Assignee
日商阿德潘鐵斯特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商阿德潘鐵斯特股份有限公司 filed Critical 日商阿德潘鐵斯特股份有限公司
Publication of TW202244516A publication Critical patent/TW202244516A/zh
Application granted granted Critical
Publication of TWI808687B publication Critical patent/TWI808687B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Registering, Tensioning, Guiding Webs, And Rollers Therefor (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Road Signs Or Road Markings (AREA)

Abstract

議題：提供一種即使增加插座之數量後，也可謀求抑制燒入測試之品質降低之燒入板。 解決方式：燒入板20係包括：基板40；複數之插座70A 1～70T 20，被組裝於基板40；連接器80，被組裝於基板40；以及複數配線系統，被設於基板40，連接複數之插座70A 1～70T 20與連接器80；複數配線系統係包含：第1配線系統50a 1～50h 10，傳送第1訊號；以及第2配線系統60a～60p，傳送與第1訊號不同之第2訊號；第1配線系統50a 1～50h 10之第1連接形態之種類，其與第2配線系統60a～60p之第2連接形態之種類為彼此不同。

Description

燒入板、以及燒入裝置
本發明係關於一種使用於半導體積體電路元件等被測試電子零件（DUT:Device Under Test）之燒入（Burn-in）測試之燒入板、及包括該燒入板之燒入裝置。
包括燒入板、燒入腔體、及燒入控制器之燒入裝置係被知曉（例如參照專利文獻1）。該燒入板，其包括分別可安裝DUT之複數插座。該燒入腔體，其收容該燒入板，以施加熱應力於DUT。該燒入控制器，其透過燒入板以輸出入訊號到DUT。在此燒入裝置中，燒入板的連接器係與燒入腔體的連接器相嵌合，藉此，該燒入板與燒入控制器係被電性連接。 [先行技術文獻] [專利文獻]
［專利文獻1］日本專利特開2014-025829號公報
[發明所欲解決的問題]
上述插座，其透過連接器，以被連接於具有燒入控制器之驅動器，訊號自此驅動器被輸出入到DUT。此驅動器之數量係未侷限，所以，必須透過配線系統，連接複數插座到相同之驅動器。
另外，當被組裝於燒入板上之插座之數量增加時，在該複數插座之中，連接器與插座間之配線之長度之差，有變大之傾向。因為自燒入控制器對於DUT輸出入之訊號之種類，存在有此插座間之配線之長度之差，影響燒入測試品質之情事。
因此，當燒入板上的插座之數量增加後，使全部配線系統為相同種類之連接形態時，有因為訊號之種類，而有時燒入測試之品質會降低之問題。
本發明所欲解決之課題，其為提供一種即使插座之數量增加後，也可以謀求抑制燒入測試之品質降低之燒入板及燒入裝置。 [用以解決問題的手段]
[1] 本發明之燒入板係包括：基板；複數插座，被組裝於該基板；連接器，被組裝於該基板；以及複數配線系統，被設於該基板，連接該複數插座與該連接器；該複數配線系統係包含：第1配線系統，傳送第1訊號；以及第2配線系統，傳送與該第1訊號不同之第2訊號；該第1配線系統之第1連接形態之種類，與該第2配線系統之第2連接形態之種類係彼此不同之燒入板。
[2] 在上述發明中，也可以該第1連接形態，其為具有在該連接器與該插座之間，配線分歧，以被連接於其他之該連接器之部分之連接形態，該第2連接形態，其為未具有在該連接器與該插座之間，配線分歧之部分之連接形態。
[3] 在上述發明中，也可以該插座係包含第1～第4插座，該第1配線系統係包含：第1主線，被連接於該連接器；第1及第2副線，在分歧點被連接於該第1主線，同時分別被連接於該第1及該第3插座；第1連接線，連接該第1插座與該第2插座；以及第2連接線，連接該第3插座與該第4插座。
[4] 在上述發明中，也可以該基板係具有：第1端部，組裝有該連接器；以及第2端部，在該第1端部之相反側；該第1及第2插座，其沿著自該第1端部往該第2端部之第1方向排列，該第3及第4插座，其沿著該第1方向排列，該第1及第3插座，其沿著相對於該第1方向而言，實質上直交之第2方向排列，該第2及第4插座，其沿著該第2方向排列。
[5] 在上述發明中，也可以該分歧點與該第1插座間之配線之長度，與該分歧點與該第3插座間之配線之長度，其為實質上相同，該分歧點與該第2插座間之配線之長度，與該分歧點與該第4插座間之配線之長度，其為實質上相同。
[6] 在上述發明中，也可以該插座係包含第5～第7插座，該第2配線系統係包含：第2主線，被連接於該連接器，同時被連接於該第5插座；第3連接線，連接該第5插座與該第6插座；以及第4連接線，連接該第6插座與該第7插座。
[7] 在上述發明中，也可以該基板係具有：第1端部，組裝有該連接器；以及第2端部，在該第1端部之相反側；該第5～第7插座，其沿著自該第1端部往該第2端部之第1方向依序排列。
[8] 在上述發明中，該第1插座與該第5插座，其為相同之插座，該第2插座與該第6插座，其為相同之插座。
[9] 在上述發明中，也可以該第1訊號，其包含來自被電性連接於該插座之DUT之輸出訊號，該第2訊號係包含往該DUT之輸入訊號。
[10] 本發明之燒入裝置，其為包括上述燒入板之燒入裝置。 [發明功效]
當依據本發明時，燒入板所包括之複數配線系統係包含：第1配線系統，傳送第1訊號；以及第2配線系統，傳送與第1訊號不同之第2訊號；該第1配線系統之第1連接形態之種類，與該第2配線系統之第2連接形態之種類，其為彼此不同。亦即，在本發明中，其因應訊號之種類，而使配線系統之連接形態之種類不同。藉此，在本發明中，即使燒入板上的插座之數量增加後，也可以謀求抑制燒入測試之測試品質降低。
[用以實施發明的形態]
以下，依據圖面，說明本發明之實施形態。
首先，針對本實施形態中之燒入裝置1的整體構造，參照圖1及圖2以說明之。圖1為本實施形態中之燒入裝置之正視圖；圖2為表示本實施形態中之燒入裝置之系統構成之方塊圖。
本實施形態中之燒入裝置1，其為用於實施做為篩選測試之一種之燒入測試之裝置，該篩選測試係將摘出IC晶片等DUT之初始不良，而去除初始不良品作為目的。此燒入裝置1，如圖1及圖2所示，其包括：燒入腔體11，可收容燒入板20；測試用電源12，施加電源電壓於被安裝於該燒入板20之DUT100（參照圖2）；以及燒入控制器13，輸出入訊號到該DUT100。
此燒入裝置1，其於施加熱應力（例如－25℃～＋125℃左右），到被安裝於被收容在燒入腔體11內之燒入板20之DUT100後之狀態下，施加電源電壓於該DUT100，同時輸出入訊號，藉此，執行DUT100之篩選。本實施形態中之DUT100，其為儲存類之裝置。而且，做為測試對象之DUT100，其並未特別侷限，但是，其也可以為例如邏輯類之裝置、及SoC(System on a chip)。
此燒入腔體11，如圖1所示，其具有：恆溫室111，被絕熱壁等所分隔；以及門體112，可開閉該恆溫室111。於此恆溫室111中，設有用於保持燒入板20之複數之插槽113。每個插槽113，其具有支撐燒入板20的左右兩端之一對之軌道114。燒入板20，其一邊滑動於軌道114上，一邊透過門體112以被搬入恆溫室111內。於恆溫室111內，設有兩列之24段之插槽113，成為合計可收容48張之燒入板20。
而且，在同圖中，雖然未圖示一者之門體(圖中右側之門體)，但是，圖示恆溫室111開放後之狀態。相對於此，圖示有另一者之門體112(圖中左側之門體)關閉後之狀態，伴隨於此，圖中左側之24段之插槽113係未圖示。又，插槽113之數量、配置等(亦即，恆溫室111內中之燒入板20之收容張數、位置關係等)，並不侷限於圖1所示之例，可考慮測試效率等以任意設定。
在各插槽113之深處，其設有連接器115(參照圖2)。於此連接器115，可嵌合被插入插槽113之燒入板20的連接器80。
如圖2所示，此連接器115，其被電性連接於DUT用電源12及燒入控制器13。而且，在圖2係僅圖示一張之燒入板20，但是，實際上，其他之燒入板20也以同樣要領，被連接於DUT用電源12及燒入控制器13。
而且，如圖1所示，燒入腔體11係包括蒸發器116、加熱器117、及風扇118。恆溫室111內的空氣，其一邊藉風扇118以循環，一邊被蒸發器116所冷卻，或者，被加熱器117所加熱，藉此，進行恆溫室111內之溫度調整。如此之蒸發器116、加熱器117、及風扇118之動作，其被燒入控制器13所控制。
DUT用電源12，其透過上述之連接器115,80，被連接於燒入板20上的各DUT100，使得施加電源電壓，被燒入控制器13所控制。
燒入控制器13，其在往DUT100之電壓施加之控制、往該DUT100之訊號之輸出入、及恆溫室111內之溫度調整之控制之外，還判斷在燒入測試中，有異常反應之DUT為不良品，儲存該DUT之序號(例如對應插槽113之號碼與燒入板20上之位置者)，成為可回饋該測試結果。
接著，針對本實施形態中之燒入板20，一邊參照圖3及圖4，一邊說明。圖3為表示本實施形態中之燒入板之配線系統之俯視示意圖；圖4為圖3的IV部之放大圖。
本實施形態中之燒入板20，如圖3所示，其包括：配線板30；複數(在本例中，其為320個)之插座70A1~70P20，被組裝於該配線板30；以及連接器80，被組裝於該配線板30。
於插座70A1~70P20可分別安裝DUT100。以下，也總稱插座70A1~70P20為插座70。又，連接器80，其於配線板30的基板40中，被組裝於一者之第1端部(於圖3中，上側的緣部)41，如上所述，可嵌合到被設於燒入腔體11之連接器115。而且，此燒入板20也可以包括補強配線板30之補強框、保護該配線板的內面之底蓋等。
而且，本實施形態中之插座70A1，其相當於本發明中之「第1插座」之一例，本實施形態中之插座70A2，其相當於本發明中之「第2插座」之一例，本實施形態中之插座70B1，其相當於本發明中之「第3插座」之一例，本實施形態中之插座70B2，其相當於本發明中之「第4插座」之一例。又，本實施形態中之插座70A1，其相當於本發明中之「第5插座」之一例，插座70A2係相當於本發明中之「第6插座」之一例，插座70A3係相當於本發明中之「第7插座」之一例。
每個插座70，如圖4所示，其具有接觸到DUT100的端子之複數(在本例為16支)之接觸銷71。此複數之接觸銷71，其被配置為矩陣狀，使得對應 於DUT100的端子。在燒入測試時，當DUT100被安裝於插座70時，此接觸銷71係接觸到DUT100的端子，藉此，DUT100與插座70係電性連接。插座70A1~70P20，其皆具有相同之構造。
而且，插座70所具有接觸銷71之支數，其並未特別侷限於上述。又，插座70所具有之接觸銷71之配置，也並未特別侷限於上述。
而且，如圖3所示，複數之插座70A1~70P20，其以矩陣狀被配置於配線板30的基板40上。
更具體來說，在本實施形態中，於基板40中，二十個之插座70A1~70A20係沿著第1方向排列成一列，由這些之插座70A1~70A20構成一個之插座列75A。而且，此第1方向，其為於基板40中，自第1端部41往該第1端部41之相反側的第2端部42之方向，相當於圖中之-Y方向。構成此插座列75A之二十個之插座70A1~70A20，實質上，其為等間隔排列。
同樣地，沿著第1方向排列之二十個之插座70B1~70B20係排列為一列，由這些之插座70B1~70B20構成一個之插座列75B。構成此插座列75B之二十個之插座70B1~70B20，實質上，其為等間隔排列。以相同要領，其他之14個之插座列75C~75P，也由沿著第1方向等間隔排列之二十個之插座70，分別構成。
而且，這些之合計16個之插座列75A~75P，其為沿著第2方向排列。而且，此第2方向，其為相對於上述之第1方向(圖中之-Y方向)而言，實質上直交之方向，相當於圖中之X方向。此插座列75A~75P，實質上，其為等間隔排列。
而且，被組裝於基板40上之插座70之數量，其並未特別侷限於上述。又，基板40上中之插座70之配置，也並未特別侷限於上述。
本實施形態中之配線板30，其為組裝有上述複數之插座70A1~70P20之印刷電路板。此配線板30，如圖3所示，其包括：基板40，具有電氣絕緣性；以及2種類之配線系統50a 1～50h 10,60a～60p。在本實施形態中，配線板30係多層之配線板，每個配線系統50a 1～50h 10,60a～60p，其由被形成於基板40之配線圖案及層間電鍍孔等之導電路徑所構成。
在本實施形態中，第1配線系統50a 1～50h 10之連接形態之種類，與第2配線系統60a～60p之連接形態之種類係不同。在此，所謂連接形態（Connection form/Connection topology），其為配線板30中之連接器80與複數之插座70間之電性連接之形態，以組合連接連接器80與複數之插座70之配線及分歧點以構成之連接路徑（配線及分歧點之位置關係）表現。而且，此連接形態之種類，其可由分歧點之有無或該分歧點之位置以分類之。在本實施形態中，第1配線系統50a 1～50h 10，其相對於具有擁有分歧點之連接形態者而言，第2配線系統60a～60p，其為具有未擁有分歧點之連接形態。而且，配線板30所具有之配線系統之連接形態之種類數量，其並未特別侷限，配線板也可以包括三種以上之連接形態之配線系統。
第1配線系統50a 1～50h 10，基本上，其具有相同之構造，所以，以下，針對第1配線系統50a 1之構造，代表性地說明之，針對其他之第1配線系統50a 2～50h 10之構造之說明，則省略之。同樣地，第2配線系統60a～60p，基本上，其具有相同之構造，所以，以下，針對第2配線系統60a之構造，代表性地說明之，針對其他之第2配線系統60b～60p之構造之說明，則省略之。
第1配線系統50a 1，其具有擁有在連接器80與插座70A 1間，配線分歧以被連接到插座70B 1之部分之連接形態。具體來說，此第1配線系統50a 1，如圖4所示，其包括主線51、副線52,53、及連接線54,55。而且，此主線51、副線52,53、及連接線54,55，其由被形成於基板40之配線圖案及層間電鍍孔等之導電路徑所構成。
而且，本實施形態中之主線51，其相當於本發明中之「第1主線」之一例，本實施形態中之副線52，其相當於本發明中之「第1副線」之一例，本實施形態中之副線53，其相當於本發明中之「第2副線」之一例，本實施形態中之連接線54，其相當於本發明中之「第1連接線」之一例，本實施形態中之連接線55，其相當於本發明中之「第2連接線」之一例。
主線51係以其一端連接於連接器80。在此主線51的另一端，設有分歧點511，在此分歧點511，主線51分歧為兩個之副線52,53。一者之副線52，以其尖端連接於連接線54，同時也連接於插座70A 1。而且，此連接線54係以其尖端，連接於下一個之插座70A 2。同樣地，另一者之副線53也以其尖端，連接於連接線55，同時也連接於插座70B 1。而且，此連接線55係以其尖端，連接於下一個之插座70B 2。
亦即，在此第1配線系統50a 1中，於連接器80與插座70A 1,70B 1之間，配線分歧為兩個。而且，在此第1配線系統50a 1中，被連接於一者之副線52之插座70A 1、及沿著第1方向與該插座70A 1並列之插座70A 2，其藉連接線54以被連接為菊花鏈狀。同樣地，在此第1配線系統50a 1中，被連接於另一者之副線53之插座70B 1、及沿著第1方向與該插座70B 1並列之插座70B 2，其藉連接線55以被連接為菊花鏈狀。
在本實施形態中，分歧點511與插座70A 1間之副線52之長度，與分歧點511與插座70B 1間之副線53之長度，其為實質上相同。因此，插座70A 1之訊號之傳送時間，與插座70B 1之訊號之傳送時間，其為實質上相同。
又，插座70A 1與插座70A 2間之連接線54之長度，與插座70B 1與插座70B 2間之連接線55之長度，其為實質上相同。因此，分歧點511與插座70A 2間之副線52及連接線54之合計長度，與分歧點511與插座70B 2間之副線53及連接線55之合計長度，其為實質上相同。因此，插座70A 2之訊號之傳送時間，與插座70B 2之訊號之傳送時間，其為實質上相同。
第1配線系統50a 2，其也具有與上述之第1配線系統50a 1同樣之配線系統，如圖3所示，連接連接器80與四個之插座70A 3,70A 4,70B 3,70B 4。
雖然未特別圖示，但是，第1配線系統50a 3～50a 9，其也具有與上述之第1配線系統50a 1同樣之配線系統，第1配線系統50a 3係連接連接器80與四個之插座70A 5,70A 6,70B 5,70B 6，第1配線系統50a 4係連接連接器80與四個之插座70A 7,70A 8,70B 7,70B 8，第1配線系統50a 5係連接連接器80與四個之插座70A 9,70A 10,70B 9,70B 10，第1配線系統50a 6係連接連接器80與四個之插座70A 11,70A 12,70B 11,70B 12，第1配線系統50a 7係連接連接器80與四個之插座70A 13,70A 14,70B 13,70B 14，第1配線系統50a 8係連接連接器80與四個之插座70A 15,70A 16,70B 15,70B 16，第1配線系統50a 9係連接連接器80與四個之插座70A 17,70A 18,70B 17,70B 18。
第1配線系統50a 10，其也具有與上述之第1配線系統50a 1同樣之配線系統，如圖3所示，連接連接器80與四個之插座70A 19,70A 20,70B 19,70B 20。
亦即，相對於兩個之插座列75A,75B而言，各連接四個之連接器80到插座70之第1連接形態50a 1～50a 10，其設有十個。同樣地，在其他之插座列75C～75P中，於兩個之插座列，第1連接形態50b 1～50h 10分別設有十個。結果，本實施形態之燒入板20，其相對於320個之插座70A 1～70P 20而言，包括80個之第1連接形態50a 1～50h 10。
相對於此，第2配線系統60a，其具有於連接器80與插座70A 1～70A 20之間，未擁有配線分歧之部分之連接形態。具體來說，此第2配線系統60a，如圖3及圖4所示，其包括主線61a及連接線62a 1～62a 19。而且，此主線61a及連接線62a 1～62a 19，其由被形成於基板40之配線圖案及層間電鍍孔等之導電路徑所構成。
而且，本實施形態中之主線61a，其相當於本發明中之「第2主線」之一例，本實施形態中之連接線62a 1，其相當於本發明中之「第3連接線」之一例，本實施形態中之連接線62a 2，其相當於本發明中之「第4連接線」之一例。
主線61a係以其一端連接於連接器80。此主線61a的另一端，其被連接於連接線62a 1，同時被連接於插座70A 1。而且，此連接線62a 1係以其尖端，連接於下一個之連接線62a 2，同時也連接於下一個之插座70A 2。同樣地，連接線62a 2～62a 18係以其尖端，連接於下一個之連接線62a 3～62a 19，同時也連接於下一個之插座70A 3～70A 19。而且，最後之連接線62a 19係以其尖端，連接於插座70A 20。
亦即，在此第2配線系統60a中，於連接器80與插座70A 1～70A 20之間，配線皆未分歧。在此第2配線系統60a中，沿著第1方向排列成一列，以構成插座列75A之二十個之插座70A 1～70A 20，其藉連接線62a 1～62a 19以被連接為菊花鏈狀。
第2配線系統60b，也具有與上述之第2配線系統60a同樣之配線系統，連接構成插座列75B之二十個之插座70B 1～70B 20為菊花鏈狀。亦即，如圖3及圖4所示，其包括主線61b、及連接線62b 1～62b 19。主線61b係以其一端連接於連接器80。此主線61b的另一端，其被連接於連接線62b 1，同時也被連接於插座70B 1。而且，二十個之插座70B 1～70B 20，其藉連接線62b 1～62b 19以被連接為菊花鏈狀。
同樣地，第2配線系統60c～60p，其也具有與上述之第2配線系統60a同樣之配線系統，每個第2配線系統60c～60p，其使分別構成插座列75C～75P之二十個之插座70，連接為菊花鏈狀。
亦即，相對於一個之插座列75A～75P而言，設有一個之第2配線系統60a～60p，結果，本實施形態之燒入板20，其相對於320個之插座70A 1～70P 20而言，包括16個之第2配線系統60a～60p。
每個第1配線系統50a 1～50h 10，其獨立個別連接於連接器80。而且，每個第1配線系統50a1~50h10，其透過該連接器80，被連接燒入控制器13所具有之各驅動器。如果茲舉一例時，如圖3所示，相對於第1配線系統50a1被連接於驅動器14b而言，另一第1配線系統50a2，其被連接於與該驅動器14b不同的另一驅動器14c。
又，第1配線系統50a1，如圖4所示，其於插座70A1,70A2,70B1,70B2所具有之接觸銷71之中，被連接於相同之接觸銷71a(例如在圖中，位於3行3列之接觸銷71a)。同樣地，其他之第1配線系統50a2~50h10，其也於插座70中，被連接於相同接觸銷71a。
而且，透過此第1配線系統50a1~50h10，在燒入控制器13與插座70間傳送之第1訊號，其包括：輸入訊號，被輸入到被電性連接於該插座70之DUT100；以及輸出訊號，自該DUT100輸出。如此之第1訊號，具體來說，可例示包含進行寫入數據往DUT100之訊號、及進行自該DUT100讀出數據之訊號之訊號。此第1訊號係被要求較高品質之波形之訊號，被連接於一個配線系統之插座之數量愈少，則訊號之波形品質愈好，所以，在本實施形態中，每個第1配線系統50a1~50h10，其僅被連接於四個之插座70。
而且，第1配線系統所具有之分歧點之數量，其並不侷限於一個，例如第1配線系統也可以具有複數分歧點。順便一提，訊號之頻率愈高，則愈影響波形品質，所以，最好分歧部之數量較少。
每個第2配線系統60a~60p，其也獨立個別地被連接於連接器80。而且，每個第2配線系統60a~60p，其透過該連接器80，以被連接於燒入控制器13所具有之各驅動器。如果茲舉一例時，如圖3所示，相對於第2配線系統60a被連接於驅動器14a而言，另一個第2配線系統60b，其被連接於與該驅動器14a不同之另一個驅動器14d。而且，驅動器14a,14d，其也為與上述之第1配線系統50a1,50a2所連接之驅動器14b,14c不同之驅動器。
又，第2配線系統60a，如圖4所示，於插座70A1~70A20所具有之接觸銷71之中，其被連接於與上述之第1配線系統50a所連接之接觸銷71a為不同之接觸銷71b(例如於圖中，位於2行2列之接觸銷71b)。同樣地，其他之第2配線系統60b~60p，其也於插座70中，被連接於相同之接觸銷71b。
而且，透過此第2配線系統60a，在燒入控制器13與插座70間傳送之第2訊號，其僅包含被輸入到被電性連接於該插座70之DUT100之輸入訊號。作為第2訊號之具體例，其例如可例示位址訊號、時鐘訊號等。此第2訊號，其與上述第1訊號相比較下，沒有被要求較高品質之波形，所以，在本實施形態中，每個第2配線系統60a~60p，其被連接於二十個之插座70。
而且，藉一個第2配線系統而連接之插座70之數量，其並未特別侷限於上述，可因應被要求之波形品質等以設定之。例如也可以藉一個第2配線系統，連接五個之插座70為菊花鏈狀。或者，也可以藉一個第2配線系統，連接十個之插座70為菊花鏈狀。
雖然未特別圖示，但是，在插座70所具有之上述之接觸銷71a,71b以外的接觸銷71，也連接有其他之配線系統。亦即，配線系統係分別獨立連接於插座70所具有之全部之接觸銷71。
該其他之配線系統，其可以具有與上述之第1或第2配線系統相同種類之連接形態，也可以具有與第1及第2配線形態不同之種類之連接形態。例如該其他之配線系統，其也可以具有於與上述第1配線形態不同之位置，具有分歧點之連接形態。這些之其他之配線系統之連接形態，其可因應被要求之波形品質等以設定之。
在此，當針對輸入訊號，燒入控制器13包括時序校正功能時，藉此時序校正功能之校準，可對於全部之DUT100，以相同時序輸入訊號。相對於此，針對來自DUT100之輸出訊號，即使使用此時序校正功能，也較難對合時序。因此，對應於連接器與插座間之配線之長度，而產生訊號之傳送延遲時間。而且，如此之起因於傳送延遲時間之問題，其有訊號頻率愈高，則愈顯著之傾向。
因此，在本實施形態中，將傳送包含輸出訊號之第1訊號之第1配線系統50a 1～50h 10之連接形態，作為具有如上述之分歧點511之第1連接形態。藉此，即使燒入板20上的插座70之數量增加後，也可減少第1訊號之傳送延遲時間。
如果茲舉一例時，其與伴隨著插座70之數量增加，使四個之插座70A 1～70A 4連接一列為菊花鏈狀之情形相比較下，取代插座70A 3,70A 4為接近連接器80之插座70B 1,70B 2，使四個之插座70A 1,70A 2,70B 1,70B 2以上述之第1配線系統50a 1連接，藉此，可縮短自連接器80至插座70B 1、70B 2為止之配線之長度。
另外，第2訊號係與第1訊號相比較下，沒有被要求較高品質之波形，所以，將傳送該第2訊號之第2配線系統60a～60p之連接形態，作為未具有如上述之分歧點之第2連接形態。藉此，藉增加連接為菊花鏈狀之插座70之數量，在驅動器之數量被限制之情形下，可增加插座70之數量。
因此，在本實施形態中，因應訊號之種類，使配線系統之連接形態之種類不同，藉此，即使增加插座70之數量後，也可謀求抑制燒入測試品質之降低。
而且，以上說明過之實施形態，其為用於容易理解本發明而記載者，其並非用於侷限本發明而記載者。因此，上述實施形態所開示之各元件，其也包含屬於本發明之技術性範圍之全部設計變更、均等物等之旨趣。
例如上述之燒入裝置1之構造，其只不過係一例，並未特別侷限於上述。例如上述之燒入裝置1，其為使用恆溫室111以進行DUT100之溫度調整之方式，但是，並未特別侷限。例如燒入裝置1，其也可以為藉接觸溫度調整用之推桿到DUT100，而進行該DUT之溫度調整之方式。
1:燒入裝置
11:燒入腔體
111:恆溫室
112:門體
113:插槽
114:軌道
115:連接器
116:蒸發器
117:加熱器
118:風扇
12:測試用電源
13:燒入控制器
14a~14d:驅動器
20:燒入板
30:配線板
40:基板
41:第1端部
42:第2端部
50a1~50h10:第1配線系統
51:主線
511:分歧點
52,53:副線 54,55:連接線 60a~60p:第2配線系統 61a,61b:主線 62a 1~62a 19,62b 1~62b 19:連接線 70,70A 1~70P 20:插座 71,71a,71b:接觸銷 75A~75P:插座列 80:連接器 100:DUT
圖1為表示本發明實施形態中之燒入裝置之正視圖。 圖2為表示本發明實施形態中之燒入裝置的系統構成之方塊圖。 圖3為表示本發明實施形態中之燒入板的配線系統之俯視示意圖。 圖4為圖3的IV部之放大圖。
14a~14d:驅動器
20:燒入板
30:配線板
40:基板
41:第1端部
42:第2端部
50a1~50h10:第1配線系統
60a~60p:第2配線系統
61a:主線
62a1~62a19:連接線
70A1~70P20:插座
75A~75P:插座列
80:連接器

Claims (8)

  1. 一種燒入板，其包括：基板；複數插座，被組裝於該基板；連接器，被組裝於該基板；以及複數配線系統，被設於該基板，連接該複數插座與該連接器，該複數配線系統係包含：第1配線系統，傳送第1訊號；以及第2配線系統，傳送與該第1訊號不同之第2訊號，其中該第1連接形態，其為具有在該連接器與該插座之間，配線分歧，以連接到其他之該插座之部分之連接形態，該第2連接形態，其為未具有在該連接器與該插座之間，配線分歧之部分之連接形態；其中該插座係包含第1~第3插座，該第1配線系統係包含：第1主線，被連接於該連接器；以及第1及第2副線，在分歧點被連接於該第1主線，同時分別被連接於該第1及該第3插座；該第2配線系統係包含：第2主線，被連接於該連接器，同時被連接於該第1插座；以及第3連接線，連接該第1插座與該第2插座。
  2. 如請求項1之燒入板，其中該插座係包含第4插座， 該第1配線系統係包含：第1連接線，連接該第1插座與該第2插座；以及第2連接線，連接該第3插座與該第4插座。
  3. 如請求項2之燒入板，其中該基板係具有：第1端部，組裝有該連接器；以及第2端部，在該第1端部之相反側，該第1及第2插座，其沿著自該第1端部往該第2端部之第1方向排列，該第3及第4插座，其沿著該第1方向排列，該第1及第3插座，其沿著相對於該第1方向而言，實質上直交之第2方向排列，該第2及第4插座，其沿著該第2方向排列。
  4. 如請求項2之燒入板，其中該分歧點與該第1插座間之配線之長度，與該分歧點與該第3插座間之配線之長度，其實質上相同，該分歧點與該第2插座間之配線之長度，與該分歧點與該第4插座間之配線之長度，其實質上相同。
  5. 如請求項1之燒入板，其中該插座係包含第7插座，該第2配線系統係包含：第4連接線，連接該第2插座與該第7插座。
  6. 如請求項5之燒入板，其中該基板係具有：第1端部，組裝有該連接器；以及第2端部，在該第1端部之相反側，該第1插座、該第2插座及該第7插座，其沿著自該第1端部往該第2端部之第 1方向，依序排列。
  7. 如請求項1之燒入板，其中該第1訊號，其包含來自被電性連接於該插座之DUT之輸出訊號，該第2訊號係包含往該DUT之輸入訊號。
  8. 一種燒入裝置，其包括請求項1~7中任一項之燒入板。
TW111110309A 2021-04-19 2022-03-21 燒入板、以及燒入裝置 TWI808687B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-070504 2021-04-19
JP2021070504A JP2022165234A (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置

Publications (2)

Publication Number Publication Date
TW202244516A TW202244516A (zh) 2022-11-16
TWI808687B true TWI808687B (zh) 2023-07-11

Family

ID=83602452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110309A TWI808687B (zh) 2021-04-19 2022-03-21 燒入板、以及燒入裝置

Country Status (5)

Country Link
US (1) US11719741B2 (zh)
JP (1) JP2022165234A (zh)
KR (1) KR20220144306A (zh)
CN (1) CN115219876A (zh)
TW (1) TWI808687B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557146B1 (ko) 2022-12-29 2023-07-19 주식회사 유수 반도체칩 번인테스트용 테스트보드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09229995A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd バーンイン試験用ボード及びこれを使用するバーンイン試験方法
TW201142320A (en) * 2010-05-17 2011-12-01 Japan Engineering Co Ltd Burn-in board, burn-in device and burn-in system (2)
JP2014025829A (ja) * 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置
KR20160007138A (ko) * 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 모듈
TW201917397A (zh) * 2017-07-25 2019-05-01 加拿大商皇虎科技(加拿大)有限公司 積體電路裝置上自動預燒測試的系統及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001349925A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体集積回路の検査装置および検査方法
US6815966B1 (en) * 2002-06-27 2004-11-09 Aehr Test Systems System for burn-in testing of electronic devices
US6982566B1 (en) * 2004-04-01 2006-01-03 Altera Corporation Method and apparatus for operating a burn-in board to achieve lower equilibrium temperature and to minimize thermal runaway
US7345495B2 (en) * 2004-06-30 2008-03-18 Intel Corporation Temperature and voltage controlled integrated circuit processes
CN101601098A (zh) * 2007-02-01 2009-12-09 富士通株式会社 监视老化试验装置和监视老化试验方法
JP2009204329A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
JP6076874B2 (ja) * 2013-09-26 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置、テストボードおよび半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09229995A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd バーンイン試験用ボード及びこれを使用するバーンイン試験方法
TW201142320A (en) * 2010-05-17 2011-12-01 Japan Engineering Co Ltd Burn-in board, burn-in device and burn-in system (2)
JP2014025829A (ja) * 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置
KR20160007138A (ko) * 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 모듈
TW201917397A (zh) * 2017-07-25 2019-05-01 加拿大商皇虎科技(加拿大)有限公司 積體電路裝置上自動預燒測試的系統及方法

Also Published As

Publication number Publication date
US20220334173A1 (en) 2022-10-20
KR20220144306A (ko) 2022-10-26
US11719741B2 (en) 2023-08-08
JP2022165234A (ja) 2022-10-31
TW202244516A (zh) 2022-11-16
CN115219876A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US6562636B1 (en) Wafer level burn-in and electrical test system and method
KR100371953B1 (ko) 저가인 고도의 병렬 메모리 테스터
US7611377B2 (en) Interface apparatus for electronic device test apparatus
KR101177133B1 (ko) 모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법
TWI808687B (zh) 燒入板、以及燒入裝置
US6794861B2 (en) Method and apparatus for socket calibration of integrated circuit testers
TWI223091B (en) Test board for testing semiconductor device
TW201329470A (zh) 測試系統及印刷電路板組件之測試方法
KR100751068B1 (ko) 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법
WO2005088324A1 (ja) 半導体デバイス試験装置及びデバイスインターフェースボード
TWI799187B (zh) 預燒板及預燒裝置
JP3070437U (ja) 半導体試験装置
JPS62257072A (ja) バ−ンイン装置
TW202033975A (zh) 老化測試電路板模組
TW202409586A (zh) 自動試驗裝置及其介面裝置
JP2024014520A (ja) 自動試験装置およびそのインタフェース装置
JP2596089Y2 (ja) Ｉｃハンドラー