TWI807079B - 記憶體 - Google Patents

記憶體 Download PDF

Info

Publication number
TWI807079B
TWI807079B TW108128060A TW108128060A TWI807079B TW I807079 B TWI807079 B TW I807079B TW 108128060 A TW108128060 A TW 108128060A TW 108128060 A TW108128060 A TW 108128060A TW I807079 B TWI807079 B TW I807079B
Authority
TW
Taiwan
Prior art keywords
storage layer
layer
volatile memory
magnetically
conductive electrode
Prior art date
Application number
TW108128060A
Other languages
English (en)
Other versions
TW202025153A (zh
Inventor
鄒斌
安卓 米哈
珍 席門
Original Assignee
英商Ｉｐ２Ｉｐｏ創新有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｐ２Ｉｐｏ創新有限公司 filed Critical 英商Ｉｐ２Ｉｐｏ創新有限公司
Publication of TW202025153A publication Critical patent/TW202025153A/zh
Application granted granted Critical
Publication of TWI807079B publication Critical patent/TWI807079B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Magnetically Actuated Valves (AREA)

Abstract

一種非揮發性記憶體單元，其包含：由電絕緣且可電極化之材料組成的儲存層，資料可作為電極化方向記錄於該儲存層中；在該儲存層之一個側上的磁受抑層及在該儲存層之另一側上的傳導電極；其中該儲存層具有10 nm或更小之厚度；且其中該磁受抑層回應於該儲存層中之電極化改變而對該傳導電極具有不同狀態密度改變，使得該傳導電極與該磁受抑層之間的該儲存層之穿隧電阻取決於該儲存層之該電極化方向。

Description

記憶體
本發明係關於一種非揮發性記憶體(NVM)單元及一種自非揮發性記憶體單元讀取資料之方法。
本發明旨在填補高效能、揮發性、功率低效電腦隨機存取記憶體(RAM)與諸如硬碟機(HDD)之低效能、低成本、非揮發性資料儲存裝置之間的間隙。
在改良資料儲存之效能方面，主要候選者為NAND-Flash，其為固態磁碟機(SSD)中之主導技術，其當前太昂貴而無法取代HDD，且其低耐久性、效能及能效妨礙了其應用為RAM。諸如熱輔助磁記錄(HAMR)之改良式HDD技術亦遭受低效能及可靠性問題。在處於開發中之非揮發性記憶體技術當中，主要競爭者為自旋轉移力矩RAM (STT-RAM，其遭受有限可調能力，需要相對高電流密度以達成狀態之間的切換)、鐵電RAM (FRAM，其使用破壞性讀出且遭受較低耐久性)、相變記憶體(PCM能效低且依賴於昂貴的有毒材料)、電阻式RAM (RRAM，其使用破壞性讀出/重設，且被動記憶體陣列遭受潛泄路徑問題)，及基於此等原理之多單元裝置。
新興記憶體技術在資料密度、功率消耗及可靠性(耐久性)方面具有各種缺點。
WO 2018/109441揭示了一種記憶體單元，其包含：由20至50 nm厚之鐵磁材料組成之儲存層，資料可記錄於儲存層中作為磁化方向；由反鈣鈦礦壓磁材料組成之壓磁層，反鈣鈦礦壓磁材料取決於壓磁層中之應變而選擇性地具有對儲存層的第一類型之效應及對儲存層的第二類型之效應；及應變誘發層，其用於在壓磁層中誘發應變，藉此以自第一類型之效應切換至第二類型之效應。此利用壓磁層中之應變改變，從而引起與儲存層之相互作用改變。藉由量測結構之電容來讀取經儲存資料，且在讀取期間沒有電流流動。
US 2016/043307揭示了一種多鐵穿隧接面(MFTJ)，其由包夾鐵電(FE)層(諸如(Ba, Sr)TiO3 )之兩個鐵磁(FM)層(諸如鐵)形成。穿隧電阻(TER)用以讀取被儲存為FE層之電極化的資料，該TER使用鐵電層之穿隧電阻改變，該改變係歸因於在切換FE層之FE極化後就在兩個FM/FE界面處引起之束縛改變對極化進行的不對稱篩選。
Lukashev等人之Phys Rev B 84, 134420 (2011)揭示了鐵電/壓磁接面中之磁電效應之第一性原理計算。
本發明提供一種非揮發性記憶體單元(NVM)，其包含：由電絕緣且可電極化之材料組成的儲存層，資料可作為電極化方向記錄於儲存層中；在儲存層之一個側上的磁受抑層及在儲存層之另一側上的傳導電極；其中儲存層具有10 nm或更小之厚度；其中磁受抑層回應於儲存層中之電極化改變而對傳導電極具有不同狀態密度改變，使得傳導電極與磁受抑層之間的儲存層之穿隧電阻取決於儲存層之電極化方向。
歸因於磁受抑層之磁阻抑(magnetic frustration)，相比於諸如先前所使用的諸如鐵之鐵磁材料的非磁受抑層，磁受抑層歸因於儲存層之電極化改變而具有大得多的狀態密度改變。此隨著儲存層之極化改變而引起大穿隧電阻差。可僅由於儲存層之相對低厚度而量測穿隧電阻。因此，改良了藉由量測儲存層之穿隧電阻來讀取作為電極化方向儲存於儲存層中之資料的簡易性及可靠性。根據本發明之NVM相比於其他鐵電或多鐵穿隧接面展現向上/向下極化狀態之間的較大電阻差，從而引起NVM具有較好的「動態範圍」。根據本發明之NVM相比於基於鐵磁材料之其他MTJ (MRAM)及MFTJ展現各位元之小得多的淨磁矩，從而允許在無相互磁交聯之情況下進行較緊密的位元填集。進一步言之，大穿隧電阻差允許在自裝置讀取資料時使用小外加電位差及對應低穿隧效應電流。
根據本發明之NVM不需要使任何電流通過以切換儲存層之FE極化，以便將資料寫入至儲存層。此為本發明相比於STT-MRAM之顯著優勢。僅僅電場足以將資料寫入至儲存層。可忽略的寫入電流在寫入資料時減少了功率使用量及熱產生，此為非揮發性記憶體單元之理想性質。優於STT-MRAM之此優勢由替代儲存方法- FRAM共用。然而，不同於FRAM，自根據本發明之NVM讀取資料不係破壞性的，且用於儲存層中之FE材料之較小體積減少了為寫入所需要之能量。MRAM之早期版本使用外部磁場以寫入資料，使用電場以在儲存層中既寫入又讀取資料為根據本發明之NVM之另一優勢。
在一實施例中，儲存層為鐵電材料。鐵電材料展現穩定極化狀態，此改良了儲存於儲存層中之資料之穩定性及非揮發性。
在一實施例中，儲存層具有0.1 nm或更大、更佳地為0.4 nm或更大且最佳地為1 nm或更大之厚度。此允許較容易的可製造性及良好的電極化穩定性。
儲存層之較佳厚度為5 nm或更小且更佳地為3 nm或更小。此等限值降低了為驅動穿隧效應電流通過儲存層所需要之外加電壓，從而減少了自非揮發性記憶體單元讀取資料之能量要求。
在一實施例中，儲存層由選自由A'x A''(1-x) B'y B''(1-y) O3 組成之群組的材料構成，其中A'&A''為選自包含Ca、Sr、Ba、Bi、Pb、La之群組的一或多者，且B'&B''為選自包含Ti、Zr、Mo、W、Nb、Sn、Sb、In、Ga、Cr、Mn、Al、Co、Fe、Mg、Ni、Zn、Bi、Hf、Ta之群組的一或多者。較佳地，儲存層由BaTiO3 、SrTiO3 、(Ba, Sr)TiO3 、Ba(Zr, Ti)O3 、PbTiO3 或Pb(Zr, Ti)O3 構成。此等材料為可在高於220 K時穩定地電極化之鐵電氧化物。儲存層可為摻雜有Li及/或Be之ZnO。ZnO在界面處與鈣鈦礦結構配準，可穩定地電極化，相比於上述鈣鈦礦氧化物可在較低溫度下生長，且因此適合用作儲存層之材料。
在一實施例中，儲存層具有鈣鈦礦結構，或可以結晶形態生長於具有鈣鈦礦結構之層上的結構。許多鈣鈦礦結構展現為本發明之儲存層所需要之穩定極化狀態、電絕緣及物理穩定性。
在一實施例中，儲存層由具有諸如Bi4 Ti3 O12 之鈣鈦礦相關結構之材料構成。此類材料允許儲存層在高溫環境中穩固。
在一實施例中，傳導電極為順磁、亞鐵磁、鐵磁或反鐵磁材料。此等材料類型展現磁有序，且回應於儲存層之極化狀態改變而與磁受抑材料不同地做出反應，此由本發明所需要。
在一實施例中，傳導電極具有反鈣鈦礦結構。反鈣鈦礦晶格與鈣鈦礦晶格完全相同。唯一差異為，氧在面心位點處由某一金屬(例如Mn)取代。許多反鈣鈦礦結構展現對於本發明而言係較佳的磁性質，同時展現良好的物理穩定性及電導率，此由非揮發性記憶體單元所需要。結合鈣鈦礦結構化儲存層，此特別有利，此係因為此類相似結構之間的界面產生較強且較物理上持久之記憶體單元。
在一實施例中，傳導電極由選自由Mn3 FeN、Mn3 ZnC、Mn3 AlC、Mn3 GaC、Mn4 N、Mn4-x Nix N、Mn4-x Snx N、Pt、Au及Al組成之群組的材料構成。此等材料已知為展現有利的鐵磁、亞鐵磁或順磁性質，此為本發明之傳導電極所需要。
在一實施例中，磁受抑層具有反鈣鈦礦結構。反鈣鈦礦材料可展現由磁受抑層所需要之磁阻抑性質，同時展現良好的物理性質及電導率。進一步言之，若結合鈣鈦礦儲存層材料而使用，則反鈣鈦礦結構之使用很可能產生較強且較物理上持久之記憶體單元及/或低晶格失配。
在一實施例中，磁受抑層為壓磁材料。壓磁材料為展現由本發明之磁受抑層所需要之磁阻抑的材料實例。
在一實施例中，磁受抑層為Mn3 GaN或Mn3 NiN，或基於Mn3 GaN或Mn3 NiN，諸如Mn3-x Ax Ga1-y By N1-z 或Mn3-x Ax Ni1-y By N1-z ，其中A及B為選自包括以下各者之清單的一或多種元素：Ag、Al、Au、Co、Cu、Fe、Ga、Ge、In、Ir、Ni、Pd、Pt、Rh、Sb、Si、Sn、Zn。此類材料展現強磁阻抑。Mn3 GaN係較佳的，此係因為其展現最大觀測磁電容。
在另一實施例中，磁受抑層為Mn3 SnN，或基於Mn3 SnN，諸如Mn3-x Ax Sn1-y By N1-z ，其中A及B為選自包括以下各者之清單的一或多種元素：Ag、Al、Au、Co、Cu、Fe、Ga、Ge、In、Ir、Ni、Pd、Pt、Rh、Sb、Si、Sn、Zn。較佳地，磁受抑層為具有大約10% N不足之Mn3 SnN。由鄰近層中之儲存層極化誘發的磁矩對對稱降低之回應係最大的。其亦具有約475 K之最高倪爾(Neel)溫度。在一實施例中，磁受抑層為Mn3 SnN0.9 。此等材料有利地展現高倪爾溫度(在高於該溫度時，該材料變得順磁而非反鐵磁，且因此所要性質會失去)。此等材料群組已知為展現強磁阻抑，此由本發明之磁受抑層所需要。
在一實施例中，儲存層與磁受抑層之間及/或儲存層與傳導電極之間的晶格失配小於±10%，較佳地小於±1%。可調諧磁受抑層及儲存層之化學組成物以達成此類低晶格失配。各種層之間的低晶格失配具有最小化由各種層之界面區域經歷之晶格應變的優勢。減少界面應變可有助於增加非揮發性記憶體單元組件之機械壽命。
在一實施例中，提供一種自非揮發性記憶體單元讀取資料之方法，非揮發性記憶體單元包含儲存層，資料作為電極化方向儲存於儲存層中，儲存層包夾於傳導電極與磁受抑層之間，其中傳導電極及磁受抑層回應於儲存層中之電極化改變而具有不同狀態密度改變，該方法包含：量測傳導電極與磁受抑材料之間的穿隧電阻，藉此以判定儲存層之電極化方向且因此讀取儲存於儲存層中之資料。當儲存層之電極化方向改變時，磁受抑層引起通過儲存層之大穿隧電阻差。此係有利的，此係因為其改良了自儲存層讀取資料之準確性。
在一實施例中，藉由在傳導電極與磁受抑層之間施加電位差且量測穿隧效應電流而自儲存層讀取資料。當傳導電極及磁受抑層中之電子狀態有利地配向(在動量空間中)時，施加於兩個層之間的小電位差可驅動穿隧效應電流通過儲存層。當傳導電極及磁受抑層中之電子狀態未有利地配向(在動量空間中)時，上文所論述之大穿隧電阻增加意謂施加於兩個層之間的小電位差可僅驅動小得多的穿隧效應電流通過儲存層。因此，大穿隧電阻差意謂小電位差可用以準確地量測儲存層之極化方向。此係有利的，此係因為即使當傳導電極及磁受抑層中之電子狀態有利地配向(在動量空間中)時，在讀取期間被驅動通過儲存層之小穿隧效應電流亦使用極少的功率且因此產生極少的熱。
在一實施例中，施加於傳導電極與磁受抑層之間以便自儲存層讀取資料之電位差低於為改變儲存層之電極化所需要之電位差。此係有利的，此係因為無意地改變儲存層之極化方向且因此重寫儲存於儲存層中之資料的風險會降低。穿隧電阻之使用允許非破壞性讀取，此相比於FRAM係有利的，在FRAM中，在讀取之後必須進行重寫，此會導致記憶體單元更疲勞。
在一實施例中，儲存層10歸因於傳導電極20及磁受抑層30之近接而具有磁序。通過儲存層10之傳輸機率接著取決於穿隧電子之自旋極化狀態。此具有之優勢為，其在儲存層10之電極化方向改變時增加通過儲存層10之穿隧電阻改變。
本發明利用具有非共線反鐵磁基態之磁受抑材料之性質。展現磁阻抑之材料之實例類別為壓磁材料。在此類材料中，在最近的相鄰原子(在圖繪示實例中為Mn)之磁矩之間存在反鐵磁相互作用。歸因於材料之晶格結構，沒有可能將此等原子之矩排列成使得自旋之間的所有相互作用反平行。產生淨總自旋為零的排列。然而，磁序就立方晶格之任何失稱而言係不穩定的。依據本發明，磁矩在外加電場施加後就改變大小。
圖1繪示錳基反鈣鈦礦材料(Mn3 NiN)之結構。如所繪示，沒有可能將Mn原子之原子自旋取向(由箭頭繪示)排列成使得Mn原子之自旋之間的所有相互作用反平行。因此將系統描述為磁受抑。該材料處於淨自旋為零的狀態。
本發明在磁受抑層與接觸磁受抑層之電極化層相互作用時利用磁阻抑性質及對狀態密度之影響。圖2展示根據第一實施例之非揮發性磁(NVM)記憶體單元的橫截面示意圖。NVM單元包含儲存層10，資料可作為電極化方向記錄於儲存層10中。
通常，儲存層10中之電極化方向垂直於儲存層10所處之平面，但狀況未必如此。可藉由橫越儲存層10施加電場來誘發電極化。當外加電場被移除時，電極化會存留(儲存層10為穩定可電極化的)。儲存層10因此能夠儲存至少一個位元之資料，其中「1」或「0」各自對應於兩個穩定極化方向中之一者，亦即，其為雙態非揮發性記憶體。
儲存層10可由鐵電材料構成。鐵電材料展現穩定電極化，使得資料可儲存於儲存層10中作為極化方向(例如向上或向下電極化)，且即使當誘發極化之電場被移除時，亦將會保留資料。
儲存層10足夠薄以在施加低電壓(例如在1至10 nm厚的儲存層之狀況下為約1 mV或更小)時展現量子穿隧。儲存層10較佳地具有0.1 nm或更大、更佳地為0.4 nm或更大且最佳地為1 nm或更大之厚度。增加厚度會使可製造性變得容易，且亦係較佳的，使得存在足夠大的電子穿隧障壁，以在傳導電極及磁受抑層之動量空間中之狀態密度未有利地配向時防止穿隧效應電流通過儲存層10。此係有利的，此係因為在不同極化下將存在較大穿隧電阻差，藉此使自儲存層10準確地讀取資料變得容易。厚於0.1 nm之儲存層10亦係較佳的，此係因為儲存層10之極化穩定性隨著層厚度而增加。此外，若儲存層10過薄，則三層之容量可能會高得使得在寫入期間之裝置充電會抑制NVM之操作。
儲存層10具有10.0 nm或更小、更佳地為5.0 nm或更小且最佳地為3.0 nm或更小之厚度。當傳導電極20及磁受抑層30之動量空間中之狀態密度有利地配向時，儲存層10之厚度愈低，為驅動穿隧效應電流通過儲存層10所需要之電位差就愈低。過高的儲存層10厚度會產生可難以偵測之過低的穿隧效應電流。低電位差在讀取資料時減少了無意地更改儲存層10之電極化的風險，且亦在讀取資料時減少了功率消耗及熱產生。厚度之最大及最小限制在經儲存資料之穩定性(由較厚儲存層10幫助)與最小化為在讀取期間驅動穿隧效應電流通過障壁所需要之外加電壓(由較薄儲存層10幫助)之間提供可接受的取捨。較佳範圍為0.4 nm至10.0 nm，更佳地為0.4至5.0 nm厚。
鐵電氧化物作為儲存層10係較佳的，特別是在高於220 K、較佳地高達500 K時具有穩定FE極化之鐵電氧化物。舉例而言，儲存層10可由選自由A'x A''(1-x) B'y B''(1-y) O3 組成之群組的材料構成，其中A'&A''為選自包含Ca、Sr、Ba、Bi、Pb、La之群組的一或多者，且B'&B''為選自包含Ti、Zr、Mo、W、Nb、Sn、Sb、In、Ga、Cr、Mn、Al、Co、Fe、Mg、Ni、Zn、Bi、Hf、Ta之群組的一或多者。特定實例為BaTiO3 、(Ba, Sr)TiO3 及PbTiO3 。亦可使用諸如Bi4 Ti3 O12 之鈣鈦礦相關結構。此類材料允許儲存層10在高溫環境中穩固。
即使ZnO不為鈣鈦礦材料，ZnO亦可用作儲存層10，此係因為其仍然可在摻雜有Li或Be時保持穩定電極化，亦即，其係鐵電的。
儲存層10可具有鈣鈦礦結構。此在與儲存層10接觸之層具有鈣鈦礦或反鈣鈦礦結構之情況下特別有利。此係來自鄰近層之間的電子結構觀點以及來自機械持久性觀點。將該等層皆選擇為鈣鈦礦或反鈣鈦礦為一種用以有助於在該等層之間達成小於±10%且較佳地小於±1%之理想晶格失配的方式，該理想晶格失配有助於該等層之間的量子機械相互作用以及機械穩定性。ZnO在低退火溫度下達成良好的結晶度且因此為用於儲存層10之較佳材料。
由展現上文所闡釋之磁阻抑之材料製成的磁受抑層30設置於儲存層10之一個側上。儲存層10及磁受抑層30彼此接觸。儲存層10之電極化(例如向上或向下)在鄰近磁受抑層30中產生不同自旋取向，如圖3A及圖3B中所繪示。
圖3繪示磁受抑層30中之狀態密度如何回應於儲存層10之極化方向改變而改變的模擬。儲存層10之電極化引起將電場施加至鄰近磁受抑層30。此電場在與儲存層10鄰近的磁受抑層30之區域中引起磁自旋取向顯著地改變。磁受抑層30之狀態密度很大程度上取決於磁受抑層30結構之磁矩之取向及大小。因此，儲存層10之極化方向顯著地改變了鄰近磁受抑層30中之狀態密度，如由圖3所示範。穿隧電阻差與狀態密度差成比例。吾人可看出，Mn3 SnM特別有利於NVM裝置。
本發明利用圖3中所展示的用於讀取在儲存層10中被儲存為之電極化方向之資料的現象。
如圖2中所展示，傳導電極20亦設置至與磁受抑層30所處之側不同的儲存層10之另一側。傳導電極20及儲存層10彼此接觸。
磁受抑層30之磁有序回應於儲存層10中之電極化方向改變而與傳導電極20之磁有序不同地改變。傳導電極20之材料並不重要，只要其適當地展現此情形且導電即可。
傳導電極20之材料可具有磁有序，且因此可為順磁、亞鐵磁、鐵磁或反鐵磁材料。傳導電極20可具有鈣鈦礦或反鈣鈦礦結構，優勢與上文關於磁受抑層30及儲存層10所描述之優勢相同。
傳導電極20可由選自由Mn3 FeN、Mn3 ZnC、Mn3 AlC、Mn3 GaC、Mn4 N、Mn4-x Nix N、Mn4-x Snx N組成之群組的材料構成。所有此等者皆具有在與磁受抑層30中之位置相同的位置中具有Mn之反鈣鈦礦結構，因此可呈現一個儲存層極化方向之電子狀態之良好配向。其他實例材料為Pt、Au及Al。
傳導電極20可來自諸如LSMO (亞錳酸鍶鑭)之鈣鈦礦氧化物。
磁受抑層30可具有反鈣鈦礦結構。磁受抑層30可為壓磁材料。磁受抑層可為Mn3 GaN或Mn3 NiN，或基於Mn3 GaN或Mn3 NiN，諸如Mn3-x Ax Ga1-y By N1-z 或Mn3-x Ax Ni1-y By N1-z ，其中A及B為選自包括以下各者之清單的一或多種元素：Ag、Al、Au、Co、Cu、Fe、Ga、Ge、In、Ir、Ni、Pd、Pt、Rh、Sb、Si、Sn、Zn。磁受抑層可為Mn3 SnN，或基於Mn3 SnN，諸如Mn3-x Ax Sn1-y By N1-z ，其中A及B為選自包括以下各者之清單的一或多種元素：Ag、Al、Au、Co、Cu、Fe、Ga、Ge、In、Ir、Ni、Pd、Pt、Rh、Sb、Si、Sn、Zn。較佳地，磁受抑層30為Mn3 SnN1-x ，其中0.01 ≤ x ≤ 0.2，更佳地為Mn3 SnN0.9 ，其為具有10% N不足之Mn3 SnN。由鄰近層中之儲存層極化誘發的磁矩對對稱降低之回應係最大的。其亦具有約475 K之最高倪爾溫度。替代地，磁受抑層30較佳地為Mn3 GaN (其展現高磁電容)或Mn3 NiN (經廣泛地研究且成本低)。
圖4展示傳導電極20、儲存層10及磁受抑層30之可能排列之實例。在此狀況下，傳導電極20為Mn3 FeN，儲存層10為BaTiO3 ，且磁受抑層為Mn3 NiN。所有三種此等材料皆具有鈣鈦礦或反鈣鈦礦類型結構，此最小化了該等層之間的晶格失配。此係有利的，此係因為晶格失配可在層之間的界面區域中導致應變，此又可在使用期間導致機械疲勞及破裂。因此，較佳的是，儲存層10與磁受抑層30之間及/或儲存層10與傳導電極20之間的晶格失配小於±10%，較佳地小於±1%。
圖4展示儲存層10之兩個電極化方向(在左側及右側)，其對應於可儲存於儲存層10中之兩個資料值(及在中間之未極化狀態)。
現在將參考隨附圖式詳細地描述本發明之實施例之操作。
在本發明之非揮發性記憶體單元中，資料可作為電極化方向記錄於儲存層10中(如所繪示之向上或向下)。藉由橫越非揮發性記憶體單元向儲存層10施加電場將此資料寫入至儲存層10。此場可例如由置放(接觸)於與儲存層10所處之側不同的傳導電極20之另一側上的第一電極40及(接觸)置放於與儲存層10所處之側不同的磁受抑層30之另一側上的第二電極50施加。接著，藉由在第一電極40與第二電極50之間施加足夠量值之電位差，使得儲存層10之穩定電極化在所要方向上，而將資料寫入至儲存層10。為了重寫儲存於儲存層10中之資料，在相反方向上施加足夠量值之電位差，使得儲存層10之電極化反向。
儲存層10之極化使橫越儲存層10存在電位差。此電位差產生使少數原子層延伸至傳導電極20及磁受抑層30中之電場。傳導電極20之材料及磁受抑層30之材料在曝露於由儲存層10之極化產生的電場時表現不同。電場影響傳導電極20及磁受抑層30兩者之磁極化。然而，磁受抑層30將由於由儲存層10之電極化產生之電場而經歷大得多的磁極化改變。
在一實施例中，傳導電極20具有相對不受儲存層10之極化影響的狀態密度。儲存層10之極化很大程度上影響磁受抑層30中之狀態密度，如圖3中所繪示及如上文所描述。
為了讀取儲存於儲存層10中之資料，以與如何寫入資料相似之方式橫越儲存層10施加電位差。讀取電位差之量值低於為改變儲存層10之電極化狀態所需要之量值，此會防止資料被覆寫。
外加讀取電位差在傳導電極20與磁受抑層30之間驅動穿隧效應電流通過儲存層10。穿隧電阻很大程度上取決於磁受抑層30之磁極化，其又很大程度上受儲存層10之電極化影響。若傳導電極20及磁受抑層30中之電子狀態在動量空間中充分地配向，則儲存層10之穿隧電阻低，且因此高於預定量值之電流將流過儲存層10。然而，若傳導電極20及磁受抑層30中之狀態密度在動量空間中未充分地配向，則儲存層10之穿隧電阻顯著地較高，且電流將因此較低，例如低於預定量值。因此，藉由量測通過儲存層10之穿隧效應電流，可藉由判定經量測電流高於抑或低於預定量值來判定儲存層10之電極化方向。
在一實施例中，施加於傳導電極20與磁受抑層30之間以便自儲存層10讀取資料之電位差低於為改變儲存層10之電極化所需要之電位差。此係有利的，此係因為無意地改變儲存層10之極化方向且因此重寫儲存於儲存層10中之資料的風險會降低。進一步言之，較小電位差之使用在讀取期間引起較小穿隧效應電流通過儲存層10，此在讀取期間減少了功率使用量及熱產生。穿隧電阻之使用允許非破壞性讀取，此相比於FRAM係有利的，在FRAM中，在讀取之後必須進行重寫，此會導致記憶體單元更疲勞。
在一實施例中，儲存層10歸因於傳導電極20及磁受抑層30之近接而具有磁序。通過儲存層10之傳輸機率接著取決於穿隧電子之自旋極化狀態。此具有之優勢為，其在儲存層10之電極化方向改變時增加通過儲存層10之穿隧電阻改變。當將個別NVM單元組合成陣列時，當NVM單元中之各者之穿隧電阻改變較大時，陣列之錯誤率較小。進一步言之，隨著改變儲存層10之電子極化方向而產生的較大穿隧電阻改變可允許在讀取資料時使用較小電位差。如先前所論述，使用較小電位差以用於讀取儲存於儲存層10中之資料在若干方面係有利的。
本發明使用受抑反鐵磁體(antiferromagnet)作為對穿隧接面中之FE極化敏感的電極。以前在此情形中已使用鐵磁體。因此，讀取機制較可靠，此係歸因於穿隧電阻對儲存層10之極化方向的較強相依性，即，由於使用磁受抑材料代替非磁受抑鐵磁體而引起的穿隧壓磁磁阻(TMPR)效應。相比於MRAM之優勢為活性層之低得多的淨磁矩，此係歸因於該活性層之反鐵磁有序。
TMPR具有兩個作用：(a)可用電子狀態在傳導電極20與磁受抑層30之間的界面處之配向(在動量空間中)，及(b)隨電子動量及自旋狀態而變的通過儲存層10之傳輸機率。
傳導電極20在動量空間中具有相對不受儲存層10之極化影響的狀態密度。儲存層10之極化很大程度上影響磁受抑層30之狀態密度。當針對給定電子角動量在傳導電極20及磁受抑層30兩者中存在對應高狀態密度時，會發生低穿隧電阻，因此，穿隧電阻為何很大程度上取決於儲存層10極化。此為比重(a)。
比重(b)取決於儲存層10之厚度及組成物且亦取決於來自比重(a)之可用狀態之配向。一旦傳導電極20及磁受抑層30兩者中之電子狀態為可用的且在動量空間中充分地配向，則儲存層10之「過濾」性質就開始起作用。在由鄰近磁電極(傳導電極20及磁受抑層30)誘發的儲存層10中之磁有序的狀況下，可存在額外自旋過濾效應(電子取決於其自旋極化而可或不能通過儲存層10)。甚至諸如BaTiO3 或SrTiO3 之鐵電材料亦可在與鐵磁或反鐵磁層鄰近之薄膜中顯現磁序。此可在鈣鈦礦結構由儲存層10及磁受抑層30共用之情況下被增強。最後，電阻取決於儲存層10之厚度，但厚度在1/0狀態之間不會改變，因此不用於讀取。若狀態密度有利地配向(比重(a))，則施加小電場(比重(b))會引起電子穿隧通過儲存層10，此允許判定儲存層10之極化方向，且因此允許自裝置讀取資料。藉由施加小電壓(或電場)且量測通過接面之電流來達成讀取(兩個比重皆在施加小場以讀取單元時相關)。比重(a)係基於材料之「基態性質」 (電子狀態密度)，而比重(b)亦考量「激發態性質」，亦即，系統對外加電壓之回應。
兩個比重皆取決於儲存層10之電極化方向，因此其方向可被偵測為相異電阻值(例如高於或低於預定位準)。相關讀取電流比為在標準磁NVM (例如自旋轉移力矩RAM)中寫入資訊所需要之大電流小得多，因此焦耳加熱及能量要求極低。儲存層10可歸因於其近接於磁有序電極(傳導電極20及磁受抑層30)而顯現磁序。此將增強比重(b)，但在較厚儲存層10中減低。因此，介於0.1 nm與10 nm之間的儲存層10厚度係較佳的。介於0.4 nm與10 nm之間的儲存層10厚度係更佳的，此係因為0.4 nm或更大之最小厚度增加了儲存層10之極化方向之穩定性，且因此增加了儲存於儲存層10中之資料之穩定性。TPMR可甚至僅使用比重(a)來起作用。藉由降低立方對稱來驅動Mn基反鈣鈦礦氮化物之壓磁回應，但在本發明中，應變由儲存層10所提供之局部電場取代。僅接近儲存層10之若干原子層受此場影響，但此足以修改穿隧電阻。
傳導電極20及磁受抑層30不會對稱地表現-其由不同材料製成或界面之原子組成物不同-否則，對於兩個電極化方向，穿隧電阻將相同。
歸因於電阻式讀取，本發明之記憶體單元可整合成標準2D陣列(用於DRAM或STT-RAM中)，其中各單元使用單一存取電晶體。相比於磁NVM，雜散場在各單元處係可忽略的或相同，從而允許高填集密度。歸因於在儲存層10中儲存資訊，許多剩餘性質(每次寫入操作之寫入時間、滯留時間及能量)與鐵電記憶體單元之性質相當。
本發明提供用於記憶體及資料儲存應用之可容易實施的新型非揮發性解決方案，該解決方案在功率消耗、溫度穩定性、耐久性及速度方面超越現有技術。其亦在高溫(高於180℃)下起作用，且消耗極少功率，此為準備用於諸如IOT空間裝置之未來應用的組合。
可使用針對所需層而最佳化之任何薄膜沈積方法來製造此裝置之多層。舉例而言，可使用脈衝雷射沈積(PLD)。用於各薄膜之實例生長條件如下。可使用如WO 2018/109441中所概述之方法、條件及材料來製造本文中所描述之NVM，此文獻之全部內容特此以引用之方式併入。下文給出非限制性實例。
步驟1：基板選擇及清潔。 可將任何合適氧化物基板(例如MgO、SrTiO3 、Nb:SrTiO3 、(LaAlO3 )0.3 (Sr2 TaAlO6 )0.7 )或Si用作基板。在生長之前用標準溶劑清潔程序清潔基板。標準溶劑清潔程序可為，在超音波浴中用丙酮、接著用異丙醇且最後用蒸餾水進行三分鐘清潔，其中在各溶劑步驟之後進行N2 吹風乾燥。在一實施例中，基板可變為第二電極50。
步驟2：多層生長(PLD及磁控濺鍍)。 藉由PLD使用KrF準分子雷射(λ=248 nm)來沈積薄膜。藉由在10 Hz下流暢性為0.8 J/cm2 之雷射分別切除SrRuO3 、Nb:SrTiO3 、BaTiO3 、Bax Sr1-x TiO3 、BaZrx Ti1-x O3 、Mn3 SnN及Mn3 GaN之化學計量單相標靶。
層1 -第二電極50 -使100 nm SrRuO3 薄膜在700℃至780℃下在50至300毫托之O2 分壓下生長。在沈積之後，隨後在生長溫度下在600托之O2 分壓下將所生長之膜原位後退火20分鐘。接著，使樣本在10℃/min下在600托之O2 分壓下冷卻至室溫。
或在700℃下在0至60毫托之O2 分壓下生長之100 nm Nb:SrTiO3 薄膜。在生長之後，使樣本在10℃/min下在600托之O2 分壓下冷卻至室溫。
層2 - Mn3 XN之磁受抑層30，其中X為任何合適元素-舉例而言，使100 nm Mn3 SnN薄膜在300℃至550℃下在0至12毫托之N2 分壓下生長。在生長之後，使樣本在10℃/min下在0至12毫托之N2 分壓下冷卻至室溫。
或在300℃至550℃下在0至12毫托之N2 分壓下生長之100 nm Mn3 GaN。在生長之後，使樣本在10℃/min下在0至12毫托之N2 分壓下冷卻至室溫。
層3 -儲存層10之可電極化材料-使0.1至10 nm BaTiO3 (Bax Sr1-x TiO3 或BaZrx Ti1-x O3 )薄膜在750℃至800℃下在150至300毫托之O2 分壓下生長。在生長之後，使樣本在10℃/min下在600托之O2 分壓下冷卻至室溫。
層4 -傳導電極20 - 100 nm之金屬(例如Pt、Au)或導電鈣鈦礦薄膜(例如SrRuO3 、Nb:SrTiO3 )。
藉由DC磁控濺鍍使100 nm Pt薄膜生長。將樣本在超高真空中加熱至800℃且退火1小時。在100 W DC功率下沈積Pt薄膜。在生長之後，使樣本在10℃/min下在真空下冷卻至室溫。
或使100 nm SrRuO3 薄膜在700℃至780℃下在50至300毫托之O2 分壓下生長。 在沈積之後，隨後在生長溫度下在600托之O2 分壓下將所生長之膜原位後退火20分鐘。接著，使樣本在10℃/min下在600托之O2 分壓下冷卻至室溫。
或在700℃下在0至60毫托之O2 分壓下生長之100 nm Nb:SrTiO3 薄膜。 在生長之後，使樣本在10℃/min下在600托之O2 分壓下冷卻至室溫。
層5 -第一電極40 - 100 nm之金屬薄膜(例如Pt、Au、Al)。
藉由DC磁控濺鍍使100 nm Pt薄膜生長。將樣本在超高真空中加熱至800℃且退火1小時。在100 W DC功率下沈積Pt薄膜。在生長之後，使樣本在10℃/min下在真空下冷卻至室溫。
步驟3：光微影。 已實施標準光微影製程以施加陣列圖案。對於2D裝置，可沈積且接著圖案化所有層。
步驟4：蝕刻。 實施標準氬離子碾磨製程以根據光微影移除材料且將圖案轉移至樣本上，或實施任何其他合適化學或物理蝕刻技術。
10:儲存層 20:傳導電極 30:磁受抑層 40:第一電極 50:第二電極
現在將僅藉助於實例而參考以下圖式且如以下圖式中所繪示來描述本發明之實施例： 圖1為反鈣鈦礦壓磁材料(Mn3 NiN)之晶格及磁結構的示意性繪示； 圖2為根據第一實施例之非揮發性磁記憶體單元的橫截面示意圖； 圖3展示儲存層之極化對磁受抑層之狀態密度的影響。y軸展示磁受抑材料中之狀態密度(DOS)在儲存層之「1」 (DOS「 1 」 )與「0」 (DOS「 0 」 )電極化狀態之間的差。x軸展示能量(E)相對於費米(Fermi)能量(EF )； 圖4為根據本發明之實施例之傳導電極、儲存層及磁受抑層的示意性繪示，其示範了儲存層之兩個穩定極化狀態之實例。

Claims (20)

  1. 一種非揮發性記憶體單元，其包含： 由電絕緣且可電極化之材料組成的儲存層，資料可作為電極化方向記錄於該儲存層中； 在該儲存層之一個側上的磁受抑層及在該儲存層之另一側上的傳導電極； 其中該儲存層具有10 nm或更小之厚度；且 其中該磁受抑層回應於該儲存層中之電極化改變而對該傳導電極具有不同狀態密度改變，使得該傳導電極與該磁受抑層之間的該儲存層之穿隧電阻取決於該儲存層之該電極化方向。
  2. 如請求項1之非揮發性記憶體單元，其中該儲存層為鐵電材料。
  3. 如請求項1之非揮發性記憶體單元，其中該儲存層具有0.1 nm或更大、較佳地為0.4 nm或更大且更佳地為1 nm或更大之厚度。
  4. 如請求項1之非揮發性記憶體單元，其中該儲存層具有5 nm或更小且更佳地為3 nm或更小之厚度。
  5. 如請求項1之非揮發性記憶體單元，其中該儲存層由選自由A'x A''(1-x) B'y B''(1-y) O3 組成之群組的材料構成，其中A'&A''為選自包含Ca、Sr、Ba、Bi、Pb、La之群組的一或多者，且B'&B''為選自包含Ti、Zr、Mo、W、Nb、Sn、Sb、In、Ga、Cr、Mn、Al、Co、Fe、Mg、Ni、Zn、Bi、Hf、Ta或摻雜有Li或Be之ZnO之群組的一或多者。
  6. 如請求項1之非揮發性記憶體單元，其中該儲存層具有鈣鈦礦結構，或可以結晶形態生長於具有鈣鈦礦結構之層上的結構。
  7. 如請求項1之非揮發性記憶體單元，其中該儲存層由具有諸如Bi4 Ti3 O12 之鈣鈦礦相關結構之材料構成。
  8. 如請求項1至7中任一項之非揮發性記憶體單元，其中該傳導電極為順磁、亞鐵磁、鐵磁或反鐵磁材料。
  9. 如請求項1至7中任一項之非揮發性記憶體單元，其中該傳導電極具有反鈣鈦礦結構。
  10. 如請求項1至7中任一項之非揮發性記憶體單元，其中該傳導電極由選自由Mn3 FeN、Mn3 ZnC、Mn3 AlC、Mn3 GaC、Mn4 N、Mn4-x Nix N、Mn4-x Snx N、Pt、Au及Al組成之群組的材料構成。
  11. 如請求項1至7中任一項之非揮發性記憶體單元，其中該磁受抑層具有反鈣鈦礦結構。
  12. 如請求項1至7中任一項之非揮發性記憶體單元，其中該磁受抑層為壓磁材料。
  13. 如請求項1至7中任一項之非揮發性記憶體單元，其中該磁受抑層為Mn3 GaN或Mn3 NiN，或基於Mn3 GaN或Mn3 NiN，諸如Mn3-x Ax Ga1-y By N1-z 或Mn3-x Ax Ni1-y By N1-z ，其中A及B為選自包括以下各者之清單的一或多種元素：Ag、Al、Au、Co、Cu、Fe、Ga、Ge、In、Ir、Ni、Pd、Pt、Rh、Sb、Si、Sn、Zn。
  14. 如請求項1至7中任一項之非揮發性記憶體單元，其中該磁受抑層為Mn3 SnN，或基於Mn3 SnN，諸如Mn3-x Ax Sn1-y By N1-z ，其中A及B為選自包括以下各者之清單的一或多種元素：Ag、Al、Au、Co、Cu、Fe、Ga、Ge、In、Ir、Ni、Pd、Pt、Rh、Sb、Si、Sn、Zn。
  15. 如請求項1至7中任一項之非揮發性記憶體單元，其中該儲存層與該磁受抑層之間及/或該儲存層與該傳導電極之間的晶格失配小於±10%，較佳地小於±1%。
  16. 一種自非揮發性記憶體單元讀取資料之方法，該非揮發性記憶體單元包含儲存層，資料作為電極化方向儲存於該儲存層中，該儲存層包夾於傳導電極與磁受抑層之間，其中該傳導電極及該磁受抑層回應於該儲存層中之電極化改變而具有不同狀態密度改變，該方法包含： 量測該傳導電極與該磁受抑材料之間的穿隧電阻，藉此以判定該儲存層之電極化方向且因此讀取儲存於該儲存層中之該資料。
  17. 如請求項16之方法，其中量測該穿隧電阻包含在該傳導電極與該磁受抑層之間施加電位差且量測電流。
  18. 如請求項17之方法，其中該電位差低於為改變該儲存層之該電極化所需要之電位差。
  19. 如請求項16至18中任一項之方法，其中該儲存層歸因於該傳導電極及該磁受抑層之近接而具有磁序。
  20. 如請求項16至18中任一項之方法，其中該非揮發性記憶體單元為如請求項1至15中任一項之非揮發性記憶體單元。
TW108128060A 2018-08-07 2019-08-07 記憶體 TWI807079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1812823.1 2018-08-07
GB1812823.1A GB2576174B (en) 2018-08-07 2018-08-07 Memory

Publications (2)

Publication Number Publication Date
TW202025153A TW202025153A (zh) 2020-07-01
TWI807079B true TWI807079B (zh) 2023-07-01

Family

ID=63518503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128060A TWI807079B (zh) 2018-08-07 2019-08-07 記憶體

Country Status (9)

Country Link
US (1) US11411171B2 (zh)
EP (1) EP3834235B1 (zh)
JP (1) JP2021536124A (zh)
KR (1) KR20210040979A (zh)
CN (1) CN112567542B (zh)
ES (1) ES2950093T3 (zh)
GB (1) GB2576174B (zh)
TW (1) TWI807079B (zh)
WO (1) WO2020030901A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807092B1 (en) * 2003-06-13 2004-10-19 Infineon Technologies Ag MRAM cell having frustrated magnetic reservoirs
CN102456834A (zh) * 2010-10-14 2012-05-16 索尼公司 非易失性存储器件和非易失性存储器件的制造方法
TW201322513A (zh) * 2011-09-30 2013-06-01 Crocus Technology Sa 包括亞鐵磁層之自我參照磁性隨機存取記憶體(mram)單元
TW201329974A (zh) * 2011-09-28 2013-07-16 Crocus Technology Sa 磁性隨機存取記憶體（ｍｒａｍ）單元、用於寫入以及使用自我參照讀取操作讀取磁性隨機存取記憶體單元的方法
US20150348607A1 (en) * 2012-12-07 2015-12-03 Crocus Technology Sa Self-referenced magnetic random access memory (mram) and method for writing to the mram cell with increased reliability and reduced power consumption
EP3062215A1 (en) * 2015-02-24 2016-08-31 Crocus Technology S.A. Mram-based programmable magnetic device for generating random numbers

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
JP3477638B2 (ja) * 1999-07-09 2003-12-10 科学技術振興事業団 強磁性２重量子井戸トンネル磁気抵抗デバイス
US7211199B2 (en) * 2002-03-15 2007-05-01 The Trustees Of The University Of Pennsylvania Magnetically-and electrically-induced variable resistance materials and method for preparing same
JP4326968B2 (ja) * 2002-03-26 2009-09-09 独立行政法人科学技術振興機構 半導体接合素子
DE102005043574A1 (de) 2005-03-30 2006-10-05 Universität Duisburg-Essen Magnetoresistives Element, insbesondere Speicherelement oder Lokikelement, und Verfahren zum Schreiben von Informationen in ein derartiges Element
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
GB0603985D0 (en) * 2006-02-28 2006-04-05 Univ Cambridge Tech Multi-bit memory cell structures and devices
DE102009000124A1 (de) * 2009-01-09 2010-07-15 Forschungszentrum Jülich GmbH Verfahren zur Speicherung digitaler Information nebst Speicherelement
JP5491757B2 (ja) * 2009-03-27 2014-05-14 株式会社東芝 磁気抵抗素子および磁気メモリ
FR2946788B1 (fr) 2009-06-11 2016-11-11 Thales Sa Dispositif a resistance ajustable.
EP2447948B1 (en) * 2010-10-26 2014-12-31 Crocus Technology S.A. Thermally assisted magnetic random access memory element with improved endurance
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
FR2973163B1 (fr) 2011-03-23 2013-10-25 Thales Sa Dispositif constitue de différentes couches minces et utilisation d'un tel dispositif
FR2973553B1 (fr) 2011-03-31 2013-03-29 Thales Sa Procédé de mise en oeuvre d'une jonction tunnel ferroelectrique, dispositif comprenant une jonction tunnel ferroelectrique et utilisation d'un tel dispositif
US8724376B2 (en) 2011-09-15 2014-05-13 International Business Machines Corporation Antiferromagnetic storage device
JP5809903B2 (ja) * 2011-09-21 2015-11-11 株式会社東芝 不揮発性記憶装置
ITTO20120306A1 (it) * 2012-04-06 2013-10-07 Fond Istituto Italiano Di Tecnologia Nanocristalli di ferrite e loro usi
FR2993705B1 (fr) 2012-07-20 2015-05-29 Thales Sa Dispositif comportant une pluralite de couches minces
US9093881B2 (en) * 2012-07-20 2015-07-28 Robert Bosch Gmbh Plastic brush guide
US9530822B2 (en) * 2013-04-28 2016-12-27 Alexander Mikhailovich Shukh High density nonvolatile memory
US9232112B2 (en) 2013-07-18 2016-01-05 Electronics For Imaging, Inc. Method and apparatus for effecting color separation, color variation, color characterization, and gamut mapping in color printing
EP2882004B1 (en) 2013-12-06 2017-04-05 Hitachi Ltd. Memory device based on anisotropic magentoresistance
KR102134132B1 (ko) 2014-02-11 2020-07-21 삼성전자주식회사 자기 기억 소자
US9871193B2 (en) * 2014-08-08 2018-01-16 California State University, Northridge Methods of producing and controlling tunneling electroresistance and tunneling magnetoresistance in a multiferroic tunnel junction
JP6355162B2 (ja) 2014-09-18 2018-07-11 国立大学法人東京工業大学 ハーフメタル強磁性体接合構造、これを用いた５層磁気トンネル接合素子、及び磁気メモリ装置
EP3001470B1 (en) 2014-09-29 2017-09-06 Hitachi Ltd. Antiferromagnetic memory device
US10490247B2 (en) 2015-07-24 2019-11-26 The University Of Tokyo Memory element
EP3185245A1 (en) 2015-12-22 2017-06-28 Hitachi, Ltd. Antiferromagnetic memory device
CN105720188A (zh) 2016-03-03 2016-06-29 天津理工大学 一种基于磁电效应的铁电/铁磁复合薄膜的磁电存储元件
US10319903B2 (en) * 2016-11-29 2019-06-11 Micron Technology, Inc. Multiferroic magnetic tunnel junction devices
GB2557923B (en) 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
CN108281544B (zh) * 2018-01-26 2021-06-01 哈尔滨工业大学 基于铁电共存畴的多阻态铁电量子隧道结及制备方法
CN108447982A (zh) 2018-05-07 2018-08-24 清华大学 一种电场非易失性调控隧道磁电阻的信息存储器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807092B1 (en) * 2003-06-13 2004-10-19 Infineon Technologies Ag MRAM cell having frustrated magnetic reservoirs
CN102456834A (zh) * 2010-10-14 2012-05-16 索尼公司 非易失性存储器件和非易失性存储器件的制造方法
TW201329974A (zh) * 2011-09-28 2013-07-16 Crocus Technology Sa 磁性隨機存取記憶體（ｍｒａｍ）單元、用於寫入以及使用自我參照讀取操作讀取磁性隨機存取記憶體單元的方法
TW201322513A (zh) * 2011-09-30 2013-06-01 Crocus Technology Sa 包括亞鐵磁層之自我參照磁性隨機存取記憶體(mram)單元
US20150348607A1 (en) * 2012-12-07 2015-12-03 Crocus Technology Sa Self-referenced magnetic random access memory (mram) and method for writing to the mram cell with increased reliability and reduced power consumption
EP3062215A1 (en) * 2015-02-24 2016-08-31 Crocus Technology S.A. Mram-based programmable magnetic device for generating random numbers

Also Published As

Publication number Publication date
EP3834235A1 (en) 2021-06-16
US20210175415A1 (en) 2021-06-10
CN112567542B (zh) 2024-01-12
ES2950093T3 (es) 2023-10-05
WO2020030901A1 (en) 2020-02-13
JP2021536124A (ja) 2021-12-23
CN112567542A (zh) 2021-03-26
GB2576174A (en) 2020-02-12
US11411171B2 (en) 2022-08-09
TW202025153A (zh) 2020-07-01
GB2576174B (en) 2021-06-16
EP3834235C0 (en) 2023-07-12
GB201812823D0 (en) 2018-09-19
KR20210040979A (ko) 2021-04-14
EP3834235B1 (en) 2023-07-12

Similar Documents

Publication Publication Date Title
JP5366961B2 (ja) 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP5565818B2 (ja) 磁気センサ及び磁気記憶装置
US11056640B2 (en) Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11005034B1 (en) Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404193B2 (en) Magnetoresistive memory device including a magnesium containing dust layer
US10991407B1 (en) Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) Magnetoresistive memory device including a plurality of reference layers
US11404632B2 (en) Magnetoresistive memory device including a magnesium containing dust layer
WO2021101585A1 (en) Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
CN110574112B (zh) 非易失性存储器
US11361805B2 (en) Magnetoresistive memory device including a reference layer side dielectric spacer layer
TWI807079B (zh) 記憶體
RU2790040C2 (ru) Ячейка энергонезависимой памяти
US20230307029A1 (en) Magnetoresistive memory device and method of operating same using phase controlled magnetic anisotropy
US20230307027A1 (en) Magnetoresistive memory device and method of operating same using ferroelectric-controlled exchange coupling
US20230307028A1 (en) Magnetoresistive memory device and method of operating same using ferroelectric-controlled exchange coupling
Pakala et al. Materials and Processes for Emerging Memories
JP2023084675A (ja) 半導体装置及びその製造方法
Muneeb et al. Non-Volatile Random Access Memory Technologies