TWI793487B - 半導體裝置結構及其形成方法 - Google Patents

半導體裝置結構及其形成方法 Download PDF

Info

Publication number
TWI793487B
TWI793487B TW109147005A TW109147005A TWI793487B TW I793487 B TWI793487 B TW I793487B TW 109147005 A TW109147005 A TW 109147005A TW 109147005 A TW109147005 A TW 109147005A TW I793487 B TWI793487 B TW I793487B
Authority
TW
Taiwan
Prior art keywords
source
nanostructure
semiconductor device
gate stack
drain structure
Prior art date
Application number
TW109147005A
Other languages
English (en)
Other versions
TW202127525A (zh
Inventor
江宏禮
林毓超
鄭兆欽
陳自強
李東穎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127525A publication Critical patent/TW202127525A/zh
Application granted granted Critical
Publication of TWI793487B publication Critical patent/TWI793487B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一種半導體裝置結構。半導體裝置結構包含基底。半導體裝置結構包含在基底上方的第一奈米結構。半導體裝置結構包含在基底上方並圍繞第一奈米結構的閘極堆疊。半導體裝置結構包含在基底上方的第一源極/汲極結構和第二源極/汲極結構。閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間。半導體裝置結構包含內間隔層，內間隔層覆蓋第一源極/汲極結構的側壁並部分地位於閘極堆疊和第一源極/汲極結構之間。第一奈米結構穿過內間隔層。半導體裝置結構包含在閘極堆疊上方並延伸到內間隔層中的介電結構。

Description

半導體裝置結構及其形成方法
本發明實施例是關於半導體製造技術，特別是關於具有奈米結構的半導體裝置結構及其形成方法。
半導體積體電路（integrated circuit，IC）產業已經歷了快速的成長。積體電路材料和設計上的技術進展已產生了數個世代的積體電路。每一世代皆較前一世代具有更小且更複雜的電路。然而，這樣的進展增加了加工和製造積體電路的複雜度。
在積體電路演進的歷程中，當幾何尺寸（亦即使用生產製程可以產生的最小元件（或線））縮減時，功能密度（亦即單位晶片面積的互連裝置數量）通常也增加。這種尺寸微縮的製程通常藉由提高生產效率及降低相關成本而提供一些效益。
然而，由於部件尺寸持續降低，生產製程持續變得更難以進行。因此，以越來越小的尺寸形成可靠的半導體裝置是一項挑戰。
根據一些實施例，提供一種半導體裝置結構。此半導體裝置結構包含基底；在基底上方的第一奈米結構；在基底上方並圍繞第一奈米結構的閘極堆疊；在基底上方的第一源極/汲極結構和第二源極/汲極結構，其中閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間；內間隔層，覆蓋第一源極/汲極結構的側壁並部分地位於閘極堆疊和第一源極/汲極結構之間，其中第一奈米結構穿過內間隔層；以及在閘極堆疊上方並延伸到內間隔層中的介電結構。
根據另一些實施例，提供一種半導體裝置結構。此半導體裝置結構包含基底，具有基座和基座上方的鰭片；在鰭片上方的奈米結構；包覆環繞鰭片和奈米結構的閘極堆疊；在鰭片上方的第一源極/汲極結構和第二源極/汲極結構，其中閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間；內間隔層，覆蓋第一源極/汲極結構的側壁並部分地位於閘極堆疊和第一源極/汲極結構之間，其中內間隔層圍繞閘極堆疊和第一源極/汲極結構之間的奈米結構；在閘極堆疊上方的介電結構，其中介電結構具有向第一源極/汲極結構延伸的延伸部，且內間隔層圍繞延伸部。
根據又另一些實施例，提供一種半導體裝置結構的形成方法。此方法包含提供基底、第一奈米結構、第二奈米結構、內間隔層、第一源極/汲極結構、第二源極/汲極結構、介電層和閘極堆疊，其中第一奈米結構在第二奈米結構和基底之間，閘極堆疊圍繞第一奈米結構和第二奈米結構，閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間，內間隔層在閘極堆疊和第一源極/汲極結構之間，且介電層在第一源極/汲極結構和第二源極/汲極結構上方；移除第二奈米結構上方的閘極堆疊的第一部分，以在介電層中形成溝槽；移除溝槽下方的第二奈米結構的第二部分；經由溝槽移除內間隔層上方的第二奈米結構的第三部分；以及包含在溝槽中形成介電結構。
以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用於限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明實施例在不同範例中可重複使用參考標號及/或字母。此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
此外，本文可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語包含使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則在此所使用的空間相對形容詞也將依轉向後的方位來解釋。
本技術領域中具有通常知識者將理解說明書中的用語「大致上」或「約」，例如「大致上平坦」或「大致上共平面」等。在一些實施例中，形容詞大致上可以被移除。在適用的情況下，用語「大致上」也可以包含具有「整個」、「完全」、「全部」等實施方式。用語「約」與特定距離或尺寸的結合應被解釋為不排除與指定距離或尺寸的偏差。用語「大致上」或「約」可以在不同技術中變化並且在本技術領域中具有通常知識者所理解的偏差範圍內。舉例來說，用語「大致上」或「約」也可以關於指定的90%或更高，例如指定的95%或更高，特別是指定的99%或更高，包含指定的100%，但本發明不限於此。此外，例如「大致上平行」或「大致上垂直」的用語可以解釋為不排除與指定排列的微小偏差，並且可以包含例如高達10°的偏差。單詞「大致上」不排除「完全」，例如「大致上不含」Y的組合物可以完全不含Y。
描述本發明實施例中的一些實施例。可以在這些實施例中描述的階段之前、期間及/或之後提供額外的操作。對於不同的實施例，可以替換或消除所描述的一些階段。可以將額外的部件添加到半導體裝置結構。對於不同的實施例，可以替換或消除以下描述的一些部件。雖然以採用特定順序進行的操作討論一些實施例，但可以採用其他邏輯順序來進行這些操作。
可以藉由任何合適的方法來圖案化全繞式閘極（gate all around，GAA）電晶體結構。舉例來說，可以使用一或多種光學微影製程來圖案化結構，包含雙重圖案化或多重圖案化製程。通常而言，雙重圖案化或多重圖案化製程結合光學微影和自對準製程，允許產生的圖案的例如節距（pitches）小於使用單一、直接光學微影製程所獲得的圖案的節距。舉例來說，在一實施例中，在基底上方形成犧牲層，並使用光學微影製程將犧牲層圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後移除犧牲層，接著可以使用剩餘的間隔物來圖案化全繞式閘極結構。
第1A～1N圖是根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。第1A-1圖是根據一些實施例之第1A圖的半導體裝置結構的透視圖。第1A圖是根據一些實施例之沿著第1A-1圖中的剖面線1A-1A’繪示的半導體裝置結構的剖面示意圖。
根據一些實施例，如第1A圖和第1A-1圖所示，提供基底110。根據一些實施例，基底110具有基座112和在基座112上方的鰭片114。基底110包含例如半導體基底。舉例來說，基底110包含半導體晶圓（例如矽晶圓）或半導體晶圓的一部分。
在一些實施例中，基底110由元素半導體材料製成，其包含單晶結構、多晶結構或非晶結構的矽或鍺。在一些其他實施例中，基底110由化合物半導體製成，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、合金半導體，例如SiGe或GaAsP、或前述之組合。基底110也可以包含多層半導體、絕緣體上覆半導體（semiconductor on insulator，SOI）（例如絕緣體上覆矽或絕緣體上覆鍺）或前述之組合。
根據一些實施例，如第1A圖和第1A-1圖所示，在鰭片114上方形成奈米結構堆疊120。根據一些實施例，奈米結構堆疊120包含奈米結構121、122、123、124、125、126、127和128。
根據一些實施例，奈米結構121、122、123、124、125、126、127和128依序堆疊在鰭片114上。根據一些實施例，奈米結構121、122、123、124、125、126、127和128包含奈米線或奈米片。
根據一些實施例，奈米結構121、123、125和127由相同的第一材料製成。根據一些實施例，第一材料不同於基底110的材料。根據一些實施例，第一材料包含元素半導體材料，其包含單晶結構、多晶結構或非晶結構的矽或鍺。
根據一些實施例，第一材料包含化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、合金半導體，例如SiGe或GaAsP、或前述之組合。
根據一些實施例，奈米結構122、124、126和128由相同的第二材料製成。根據一些實施例，第二材料不同於第一材料。根據一些實施例，第二材料與基底110的材料相同。根據一些實施例，第二材料包含元素半導體材料，其包含單晶結構、多晶結構或非晶結構的矽或鍺。
根據一些實施例，第二材料包含化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、合金半導體，例如SiGe或GaAsP、或前述之組合。
根據一些實施例，如第1A-1圖和第1A圖所示，在基座112上方形成隔離層130。根據一些實施例，鰭片114部分地嵌入隔離層130中。根據一些實施例，隔離層130圍繞鰭片114。
根據一些實施例，隔離層130由介電材料製成，例如含氧化物的材料（例如氧化矽）、含氮氧化物的材料（例如氮氧化矽）、低介電常數（low-k）材料、多孔介電材料、玻璃或前述之組合。根據一些實施例，玻璃包含硼矽酸鹽玻璃（borosilicate glass，BSG）、磷矽酸鹽玻璃（phosphoric silicate glass，PSG）、硼磷矽酸鹽玻璃（borophosphosilicate glass，BPSG）、氟矽酸鹽玻璃（fluorinated silicate glass，FSG）或前述之組合。
根據一些實施例，隔離層130的形成使用沉積製程（或旋轉塗佈製程）、化學機械研磨製程和回蝕刻（etching back）製程。根據一些實施例，沉積製程包含化學氣相沉積（chemical vapor deposition，CVD）製程、高密度電漿化學氣相沉積（high density plasma chemical vapor deposition，HDPCVD）製程、可流動式化學氣相沉積（flowable chemical vapor deposition，FCVD）製程、濺鍍（sputtering）製程或前述之組合。
根據一些實施例，如第1A圖和第1A-1圖所示，在奈米結構堆疊120、鰭片114和隔離層130上方形成閘極堆疊140和遮罩層150。根據一些實施例，閘極堆疊140包含閘極介電層142和閘極電極144。根據一些實施例，閘極電極144在閘極介電層142上方。
根據一些實施例，閘極介電層142位於閘極電極144和奈米結構堆疊120之間。根據一些實施例，閘極介電層142也位於閘極電極144和鰭片114之間。根據一些實施例，閘極介電層142位於閘極電極144和隔離層130之間。
根據一些實施例，閘極介電層142由含氧化物的材料製成，例如氧化矽。根據一些實施例，閘極介電層142的形成使用化學氣相沉積製程和蝕刻製程。根據一些實施例，閘極電極144由半導體材料製成，例如多晶矽。根據一些實施例，閘極電極144的形成使用化學氣相沉積製程和蝕刻製程。
根據一些實施例，遮罩層150位於閘極堆疊140上方。根據一些實施例，遮罩層150由與閘極堆疊140不同的材料製成。根據一些實施例，遮罩層150由氮化物（例如氮化矽）或氧氮化物（例如氧氮化矽）製成。
根據一些實施例，如第1A圖和第1A-1圖所示，在閘極介電層142、閘極電極144和遮罩層150的側壁142a、144a和152上方形成間隔結構160。根據一些實施例，間隔結構160圍繞閘極堆疊140和遮罩層150。根據一些實施例，間隔結構160位於奈米結構堆疊120、鰭片結構114和隔離層130上方。
根據一些實施例，間隔結構160包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽或碳化矽。根據一些實施例，間隔結構160由與閘極堆疊140和遮罩層150的材料不同的材料製成。根據一些實施例，間隔結構160的形成包含沉積製程和非等向性蝕刻製程。
根據一些實施例，如第1B圖所示，移除奈米結構121、123、125和127之未被閘極堆疊140和間隔結構160覆蓋的端部。根據一些實施例，移除製程在奈米結構堆疊120中形成溝槽120a。
根據一些實施例，如第1B圖所示，奈米結構121、123、125和127的側壁121a、123a、125a和127a與間隔結構160的側壁162大致上對準（或大致上共平面）。根據一些實施例，移除製程包含蝕刻製程。根據一些實施例，蝕刻製程包含非等向性蝕刻製程，例如乾式蝕刻製程。
根據一些實施例，如第1C圖所示，經由溝槽120a移除奈米結構121、123、125和127的一部分。根據一些實施例，移除製程包含蝕刻製程，例如乾式蝕刻製程或濕式蝕刻製程。
根據一些實施例，如第1C圖所示，在奈米結構121、123、125和127的側壁121a、123a、125a和127a上方形成內間隔層170。根據一些實施例，內間隔層170直接接觸側壁121a、123a、125a和127a。根據一些實施例，如第1C圖所示，內間隔層170的側壁172與隔離結構160的側壁162大致上對準（或大致上共平面）。
根據一些實施例，內間隔層170由絕緣材料製成，例如含氧化物的材料（例如氧化矽）、含氮化物的材料（例如氮化矽）、含氮氧化物的材料（例如氮氧化矽）、含碳化物的材料（例如碳化矽）、高介電常數材料（例如HfO2 、ZrO2 、HfZrO2 或Al2 O3 ）或低介電常數材料。
根據一些實施例，用語「高介電常數材料」是指介電常數大於二氧化矽的介電常數的材料。根據一些實施例，用語「低介電常數材料」是指介電常數小於二氧化矽的介電常數的材料。
在一些實施例中，內間隔層170的形成使用沉積製程和蝕刻製程。根據一些實施例，沉積製程包含物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程或類似的製程。
在一些其他實施例中，內間隔層170的形成使用選擇性沉積製程，例如原子層沉積製程。在一些其他實施例中，不進行經由溝槽120a來移除奈米結構121、123、125和127的一部分，而是藉由經由溝槽120a直接氧化奈米結構121、123、125和127的一部分來形成內間隔層170。
根據一些實施例，如第1D圖所示，在溝槽120a中形成源極/汲極結構180，例如應力源結構。根據一些實施例，源極/汲極結構180圍繞奈米結構122、124、126和128。根據一些實施例，源極/汲極結構180直接接觸奈米結構122、124、126和128、間隔結構160、內間隔層170和基底110。
在一些實施例中，源極/汲極結構180由半導體材料（例如矽鍺）製成。在一些實施例中，以P型摻質摻雜源極/汲極結構180。根據一些實施例，P型摻質包含IIIA族元素。IIIA族元素包含硼或其他合適的材料。
在一些其他實施例中，源極/汲極結構180由半導體材料（例如矽或碳化矽）製成。根據一些實施例，以N型摻質摻雜源極/汲極結構180，例如VA族元素。VA族元素包含磷（P）、銻（Sb）或其他合適的VA族材料。根據一些實施例，使用磊晶製程形成源極/汲極結構180。
根據一些實施例，如第1D圖所示，在源極/汲極結構180上方形成介電層190。根據一些實施例，介電層190包含介電材料，例如含氧化物的材料（例如氧化矽）、含氮氧化物的材料（例如氮氧化矽）、低介電常數材料、多孔介電材料、玻璃或前述之組合。
根據一些實施例，玻璃包含硼矽酸鹽玻璃（BSG）、磷矽酸鹽玻璃（PSG）、硼磷矽酸鹽玻璃（BPSG）、氟矽酸鹽玻璃（FSG）或前述之組合。根據一些實施例，藉由沉積製程（例如化學氣相沉積製程）和平坦化製程（例如化學機械研磨製程）形成介電層190。
根據一些實施例，如第1D圖和第1E圖所示，移除閘極堆疊140和遮罩層150。根據一些實施例，移除製程在間隔結構160中形成溝槽164。根據一些實施例，如第1D圖和第1E圖所示，經由溝槽164移除奈米結構121、123、125和127。根據一些實施例，用於移除閘極堆疊140、遮罩層150以及奈米結構121、123、125和127的移除製程包含蝕刻製程，例如濕式蝕刻製程或乾式蝕刻製程。
根據一些實施例，如第1E圖所示，在溝槽164中形成閘極堆疊210。根據一些實施例，閘極堆疊210圍繞奈米結構122、124、126和128。根據一些實施例，奈米結構122、124、126和128穿過閘極堆疊210、內間隔層170和源極/汲極結構180。根據一些實施例，閘極堆疊210包含閘極介電層212、功函數金屬層214和閘極電極層216。
根據一些實施例，閘極介電層212順應性地（conformally）覆蓋奈米結構122、124、126和128以及溝槽164的內壁和底表面。根據一些實施例，閘極介電層212由高介電常數材料製成，例如HfO2 、La2 O3 、CaO、ZrO2 、HfZrO2 或Al2 O3 。閘極介電層212的形成使用原子層沉積製程或其他合適的製程。
根據一些實施例，在閘極介電層212上方順應性地形成功函數金屬層214。功函數金屬層214由含鈦材料（例如TiN或TiSiN）、含鉭材料（例如TaN）或其他合適的導電材料製成。功函數金屬層214的形成使用原子層沉積製程或其他合適的製程。
根據一些實施例，在功函數金屬層214上方形成閘極電極層216。閘極電極層216由金屬（例如W、Al、Ta、Ti或Au）、金屬氮化物（TiN或TaN）或其他合適的導電材料製成。閘極電極層216的形成使用原子層沉積製程或其他合適的製程。
根據一些實施例，如第1F圖所示，移除介電層190的一部分以在介電層190中形成通孔192。根據一些實施例，通孔192暴露出其下方的源極/汲極結構180。根據一些實施例，移除製程包含蝕刻製程，例如非等向性蝕刻製程（例如乾式蝕刻製程）。
根據一些實施例，如第1F圖所示，在通孔192中形成接觸結構220。根據一些實施例，接觸結構220與其下方的源極/汲極結構180電性連接。根據一些實施例，接觸結構220直接接觸其下方的源極/汲極結構180。根據一些實施例，如第1F圖所示，接觸結構220、介電層190、間隔結構160和閘極堆疊210的頂表面222、194、166和218大致上共平面。
根據一些實施例，接觸結構220由金屬（例如鎢、鋁、銅或鈷）、前述之合金或類似的材料製成。根據一些實施例，接觸結構220的形成使用沉積製程（例如物理氣相沉積製程或化學氣相沉積製程）和平坦化製程（例如化學機械研磨製程）。
根據一些實施例，如第1G圖所示，在接觸結構220、介電層190、間隔結構160和閘極堆疊210上方形成抗反射層230。抗反射層230由金屬（例如Cr）、半導體、氮化物（例如CrN、SiN、TiN或TiSiN）、氧化物（CrON或Cr2 O3 ）、碳化物（例如SiC）、氮氧化物（例如SiON）、碳氧化物（例如SiOC）或前述之組合製成。抗反射層230的形成使用沉積製程或其他合適的製程。
根據一些實施例，如第1G圖所示，在抗反射層230上方形成遮罩層240。根據一些實施例，遮罩層240具有開口242。根據一些實施例，開口242暴露出在閘極堆疊210上方之抗反射層230的一部分。根據一些實施例，遮罩層240由聚合物材料製成，例如光阻材料。根據一些實施例，遮罩層240的形成使用旋轉塗佈製程和光學微影製程。
根據一些實施例，如第1G圖所示，在形成遮罩層240之後，對遮罩層240和抗反射層230進行除渣（descum）製程，以移除形成遮罩層240所產生的殘留物。根據一些實施例，移除製程包含蝕刻製程，例如電漿蝕刻製程。根據一些實施例，電漿蝕刻製程的製程氣體包含氮氣（N2 ）和氧氣（O2 ）。根據一些實施例，製程壓力在約3 mTorr至約30 mTorr的範圍。
此後，根據一些實施例，如第1H圖所示，移除由開口242暴露出的抗反射層230。根據一些實施例，移除製程包含蝕刻製程，例如電漿蝕刻製程。根據一些實施例，電漿蝕刻製程的製程氣體包含氯（Cl2 ）、氧氣（O2 ）、溴化氫（HBr）和氦氣（He）。根據一些實施例，製程壓力在約3 mTorr至約30 mTorr的範圍。
此後，根據一些實施例，如第1H圖所示，移除奈米結構128上方和在溝槽164中的閘極堆疊210的一部分。根據一些實施例，移除製程包含蝕刻製程，例如電漿蝕刻製程。根據一些實施例，電漿蝕刻製程的製程氣體包含氯（Cl2 ）和三氯化硼（BCl3 ）。根據一些實施例，製程壓力在約5 mTorr至約50 mTorr的範圍。
此後，根據一些實施例，如第1H圖所示，在遮罩層240、抗反射層230、間隔結構160和奈米結構128上進行清潔製程，以移除前述製程產生的殘留物。
根據一些實施例，清潔製程包含蝕刻製程，例如電漿蝕刻製程。根據一些實施例，電漿蝕刻製程的製程氣體包含二亞胺（diazene）（N2 H2 ）、氮氣（N2 ）和氫氣（H2 ）。根據一些實施例，製程壓力在約20 mTorr至約100 mTorr的範圍。
根據一些實施例，在相同的電漿腔室（未繪示）中進行第1G圖的除渣製程、第1H圖之由開口242暴露出的抗反射層230和奈米結構128上方的閘極堆疊210的一部分的移除製程以及清潔製程。亦即，根據一些實施例，原位（in-situ）進行前述移除製程和前述清潔製程。
根據一些實施例，電漿腔室具有靜電吸盤（electrostatic chuck，ESC）和腔室壁。根據一些實施例，腔室壁圍繞靜電吸盤。根據一些實施例，靜電吸盤用於支撐晶圓（例如基底110）。根據一些實施例，電漿腔室的溫度（或處理溫度）在約60°C至約120°C的範圍。
此後，根據一些實施例，如第1I圖所示，經由溝槽164移除在間隔結構160的溝槽164下方的奈米結構128，以在奈米結構128中形成溝槽128a。根據一些實施例，奈米結構128被溝槽128a分成部分128b和128c。根據一些實施例，部分128b和128c彼此間隔開。
根據一些實施例，移除製程包含蝕刻製程，例如非等向性蝕刻製程（例如電漿蝕刻製程）。根據一些實施例，電漿蝕刻製程的製程氣體包含溴化氫（HBr）、氧氣（O2 ）和氯氣（Cl2 ）。根據一些實施例，製程壓力在約3 mTorr至約20 mTorr的範圍。
此後，根據一些實施例，如第1I圖所示，對奈米結構128進行過蝕刻製程，以移除溝槽164下方的奈米結構128的移除製程所產生的殘留物。根據一些實施例，過蝕刻製程包含電漿蝕刻製程。
根據一些實施例，電漿蝕刻製程的製程氣體包含三氟化氮（NF3 ）和氯氣（Cl2 ）。根據一些實施例，製程壓力在約20 mTorr至約60 mTorr的範圍。根據一些實施例，在溝槽164下方的奈米結構128的移除製程和過蝕刻製程的製程溫度在約50°C至約70°C的範圍。
此後，根據一些實施例，如第1J圖所示，移除奈米結構126上方和內間隔層170的溝槽174中的閘極堆疊210的一部分。根據一些實施例，移除製程包含蝕刻製程，例如電漿蝕刻製程。根據一些實施例，電漿蝕刻製程的製程氣體包含氯（Cl2 ）和三氯化硼（BCl3 ）。根據一些實施例，製程壓力在約5 mTorr至約50 mTorr的範圍。
此後，根據一些實施例，如第1J圖所示，對遮罩層240、抗反射層230、間隔結構160、內間隔層170以及奈米結構126和128進行清潔製程以移除前述製程所產生的殘留物。根據一些實施例，清潔製程包含蝕刻製程，例如電漿蝕刻製程。
根據一些實施例，電漿蝕刻製程的製程氣體包含二亞胺（N2 H2 ）、氮氣（N2 ）和氫氣（H2 ）。根據一些實施例，製程壓力在從約20 mTorr至約100 mTorr的範圍。根據一些實施例，奈米結構126上方的閘極堆疊210的一部分的移除製程的製程溫度和第1J圖的清潔製程的溫度在約60°C至約120°C的範圍。
此後，根據一些實施例，如第1K圖所示，經由溝槽164移除間隔結構160的溝槽164下方的奈米結構126，以在奈米結構126中形成溝槽126a。根據一些實施例，奈米結構126被溝槽126a分為部分126b和126c。根據一些實施例，部分126b和126c彼此間隔開。
根據一些實施例，移除製程包含蝕刻製程，例如非等向性蝕刻製程（例如電漿蝕刻製程）。根據一些實施例，電漿蝕刻製程的製程氣體包含溴化氫（HBr）、氧氣（O2 ）和氯氣（Cl2 ）。根據一些實施例，製程壓力在約3 mTorr至約20 mTorr的範圍。
此後，根據一些實施例，如第1K圖所示，對奈米結構126進行過蝕刻製程，以移除溝槽164下的奈米結構126的移除製程所產生的殘留物。根據一些實施例，過蝕刻製程包含電漿蝕刻製程。
根據一些實施例，電漿蝕刻製程的製程氣體包含三氟化氮（NF3 ）和氯氣（Cl2 ）。根據一些實施例，製程壓力在約20 mTorr至約60 mTorr的範圍。根據一些實施例，在溝槽164下方的奈米結構126的移除製程和過蝕刻製程的製程溫度在約50°C至約70°C的範圍。
根據一些實施例，在一些實施例中，在相同的電漿腔室（未繪示）中進行第1G圖的除渣製程、第1H圖之由開口242暴露出的抗反射層230和奈米結構128上方的閘極堆疊210的一部分的移除製程和清潔製程、第1I圖之在溝槽164下方的奈米結構128的移除製程和過蝕刻製程、第1J圖之在奈米結構126上方的閘極堆疊210的一部分的移除製程和清潔製程、第1K圖之在溝槽164下方的奈米結構126的移除製程和過蝕刻製程。亦即，根據一些實施例，原位進行前述除渣製程、前述移除製程、前述清潔製程和前述過蝕刻製程。
根據一些實施例，如第1K圖和第1L圖所示，經由間隔結構160的溝槽164從奈米結構126和128的側壁126s和128s移除奈米結構126和128的一部分。根據一些實施例，移除製程使溝槽126a和128a加寬。根據一些實施例，在移除製程之後，溝槽126a延伸到內間隔層170中，並且溝槽128a在間隔結構160和內間隔層170之間延伸。
根據一些實施例，移除製程還移除奈米結構124上方的閘極堆疊210的上部。根據一些實施例，在移除製程之後，閘極介電層212、功函數金屬層214和閘極電極層216的頂表面212a、214a和216a大致上共平面。
根據一些實施例，頂表面212a、214a和216a低於奈米結構126的頂表面126d。根據一些實施例，頂表面212a、214a和216a低於內間隔層170的上表面176。根據一些實施例，移除製程包含等向性蝕刻製程，例如（橫向）濕式蝕刻製程。
根據一些實施例，如第1M圖所示，移除抗反射層230和遮罩層240。根據一些實施例，移除製程包含蝕刻製程，例如電漿蝕刻製程。根據一些實施例，如第1M圖所示，在間隔結構160、奈米結構128、內間隔層170和奈米結構126的溝槽164、128a、174和126a中形成介電層250a。
根據一些實施例，介電層250a由低介電常數介電材料製成。根據一些實施例，在一些其他實施例中，介電層250a由絕緣材料製成，例如含氧化物的材料（例如氧化矽）、含氮化物的材料（例如氮化矽）、含氮氧化物的材料（例如氮氧化矽）或含碳化物的材料（例如碳化矽）。
根據一些實施例，介電層250a的形成使用沉積製程。根據一些實施例，沉積製程包含原子層沉積（atomic layer deposition，ALD）製程、化學氣相沉積（CVD）製程、高密度電漿化學氣相沉積（HDPCVD）製程、可流動式化學氣相沉積（FCVD）製程、濺鍍製程或前述之組合。
第1N-1圖是根據一些實施例之第1N圖的半導體裝置結構的透視圖。第1N圖是根據一些實施例之沿著第1N-1圖中的剖面線1N-1N’繪示的半導體裝置結構的剖面示意圖。
根據一些實施例，如第1M、1N和1N-1圖所示，移除在溝槽164、128a、174和126a以外的介電層250a的一部分。根據一些實施例，留在溝槽164、128a、174和126a中的介電層250a形成介電結構250。根據一些實施例，在此步驟中，大致形成了半導體裝置結構100。
根據一些實施例，接觸結構220、介電層190、間隔結構160和介電結構250的頂表面222、194、166和251大致上共平面。根據一些實施例，介電結構250橫向地延伸到內間隔層170中。根據一些實施例，介電結構250在內間隔層170和間隔結構160之間橫向延伸。
根據一些實施例，介電結構250直接接觸奈米結構126和128。根據一些實施例，介電結構250直接接觸閘極介電層212、功函數金屬層214和閘極電極層216。
在一些實施例中，閘極堆疊210的頂表面211與基底110的頂表面111之間的距離D1小於源極/汲極結構180的頂表面181與頂表面之間的距離D2。根據一些實施例，介電結構250穿過閘極堆疊210上方的奈米結構126和128。
根據一些實施例，介電結構250具有延伸部252和254。根據一些實施例，延伸部252在內間隔層170和間隔結構160之間。根據一些實施例，延伸部254穿透到內間隔層170中。亦即，根據一些實施例，內間隔層170圍繞延伸部254。
根據一些實施例，延伸部254穿過內間隔層170。根據一些實施例，間隔結構160的寬度W1、延伸部252的寬度W2和延伸部254的寬度W3大致上彼此相等。
根據一些實施例，奈米結構126（包含部分126b和126c）不延伸到內間隔層170中。根據一些實施例，奈米結構128（包含部分128b和128c）不在內間隔層170和間隔結構160之間延伸。根據一些實施例，移除製程包含平坦化製程，例如化學研磨製程。
根據一些實施例，由於移除內間隔層170中的奈米結構126的一部分，奈米結構126與閘極堆疊210之間的距離增加。因此，根據一些實施例，降低了閘極堆疊210與奈米結構126之間的寄生電容。
類似地，根據一些實施例，由於移除內間隔層170上方的奈米結構128的一部分，奈米結構128與閘極堆疊210之間的距離增加。因此，根據一些實施例，降低了閘極堆疊210和奈米結構128之間的寄生電容。結果，根據一些實施例，改善了半導體裝置結構100的效能。
第2圖是根據一些實施例之半導體裝置結構200的剖面示意圖。根據一些實施例，如第2圖所示，半導體裝置結構200類似於第1N圖的半導體裝置結構100，除了奈米結構126（包含部分126b和126c）延伸到內間隔層170中，以及奈米結構128（包含部分128b和128c）在內間隔層170和間隔結構160之間延伸。
根據一些實施例，延伸部252的寬度W2小於間隔結構160的寬度W1。根據一些實施例，延伸部254的寬度W3小於間隔結構160的寬度W1。根據一些實施例，延伸部252的寬度W2大致上等於延伸部254的寬度W3。
在一些實施例中，延伸部252的寬度W2小於延伸部254的寬度W3。在一些其他實施例中，延伸部252的寬度W2大於延伸部254的寬度W3。
第3圖是根據一些實施例之半導體裝置結構300的剖面示意圖。根據一些實施例，如第3圖所示，半導體裝置結構300類似於第1N圖的半導體裝置結構100，除了介電結構250延伸到或穿透到源極/汲極結構180中。
根據一些實施例，介電結構250的延伸部252在內間隔層170上方並延伸到源極/汲極結構180中。根據一些實施例，介電結構250的延伸部254穿過內間隔層170並延伸到源極/汲極結構180中。
根據一些實施例，延伸部252的寬度W2大於間隔結構160的寬度W1。根據一些實施例，延伸部254的寬度W3大於間隔結構160的寬度W1。根據一些實施例，延伸部252的寬度W2大致上等於延伸部254的寬度W3。
在一些實施例中，延伸部252的寬度W2小於延伸部254的寬度W3。在一些其他實施例中，延伸部252的寬度W2大於延伸部254的寬度W3。
根據一些實施例，半導體裝置結構300的形成包含：進行第1A～1K圖的步驟；移除內間隔層170中或上方及源極/汲極結構180中的奈米結構126和128；以及進行第1M～1N圖的步驟。
第4圖是根據一些實施例之半導體裝置結構400的剖面示意圖。根據一些實施例，如第4圖所示，半導體裝置結構400類似於第1N圖的半導體裝置結構100，除了介電結構250具有在奈米結構128和126的溝槽128a和126a中的空隙252a和254a。
根據一些實施例，空隙252a位於延伸部252中。根據一些實施例，空隙254a位於延伸部254中。根據一些實施例，以空氣填充空隙252a和254a。在一些其他實施例中，以氣體填充空隙252a和254a，例如惰性氣體、氮氣或其他合適的氣體。
根據一些實施例，由於空氣或氣體的（相對）介電常數低（約1），空隙252a和254a的形成會降低閘極堆疊210與奈米結構128和126之間的介電結構250的介電常數。因此，根據一些實施例，空隙252a和254a的形成降低了閘極堆疊210與奈米結構128和126之間的寄生電容。結果，根據一些實施例，改善了半導體裝置結構400的效能。
根據一些實施例，空隙252a的寬度W4大致上等於間隔結構160的寬度W1。根據一些實施例，空隙254a的寬度W5大致上等於間隔結構160的寬度W1。
根據一些實施例，介電結構250的形成使用沉積製程（例如化學氣相沉積製程）和平坦化製程（例如化學機械研磨製程）。根據一些實施例，用於形成第4圖的介電結構250的沉積製程（例如化學氣相沉積製程）的沉積速率大於用於形成第1N圖介電結構250的沉積製程（例如原子層沉積製程）的沉積速率。
第5圖是根據一些實施例之半導體裝置結構500的剖面示意圖。根據一些實施例，如第5圖所示，半導體裝置結構500類似於第4圖的半導體裝置結構400，除了在半導體裝置結構500中，空隙252a的寬度W4或空隙254a的寬度W5小於間隔結構160的寬度W1。
第6圖是根據一些實施例之半導體裝置結構600的剖面示意圖。根據一些實施例，如第6圖所示，半導體裝置結構600類似於第3圖的半導體裝置結構300和第4圖的半導體裝置結構400，除了在半導體裝置結構600中，空隙252a的寬度W4或空隙254a的寬度W5大於隔離結構160的寬度W1。根據一些實施例，空隙252a和254a延伸到源極/汲極結構180中。
第7A圖是根據一些實施例之半導體裝置結構700的上視圖。第7B圖是根據一些實施例之沿著第7A圖中的剖面線7B-7B’繪示半導體裝置結構700的剖面示意圖。第7C圖是根據一些實施例之沿著第7A圖中的剖面線7C-7C’繪示半導體裝置結構700的剖面示意圖。第7D圖是根據一些實施例之沿著第7A圖中的剖面線7D-7D’繪示半導體裝置結構700的剖面示意圖。
根據一些實施例，如第7A圖所示，半導體裝置結構700具有部分701、702和703。根據一些實施例，部分701、702和703彼此連接。根據一些實施例，如第7A圖和第7B圖所示，部分701與第1N圖的半導體裝置結構100相似或相同。
根據一些實施例，如第7A圖和第7C圖所示，部分702與第1F圖的半導體裝置結構相似或相同。根據一些實施例，如第7A圖和第7D圖所示，部分703與第1F圖的半導體裝置結構相似或相同。
根據一些實施例，如第7A、7B、7C和7D圖所示，部分701具有兩個通道奈米結構（亦即奈米結構122和124），而部分702或703具有四個通道奈米結構（亦即奈米結構122、124、126和128）。也就是說，根據一些實施例，可以根據不同需求改變半導體裝置結構700的不同部分中的通道奈米結構的數量。
第8圖是根據一些實施例之半導體裝置結構800的剖面示意圖。如第8圖所示，根據一些實施例，半導體裝置結構800類似於第1N圖的半導體裝置結構100，除了半導體裝置結構800還具有接觸結構810。
根據一些實施例，接觸結構810穿過介電結構250以及奈米結構126和128。根據一些實施例，接觸結構810與閘極堆疊210電性連接。根據一些實施例，接觸結構810直接接觸閘極堆疊210。根據一些實施例，接觸結構810由金屬（例如鎢、鋁或銅）、前述之合金或類似的材料製成。
根據一些實施例，接觸結構810的形成使用沉積製程（例如物理氣相沉積製程或化學氣相沉積製程）和平坦化製程（例如化學機械研磨製程）。
第9圖是根據一些實施例之半導體裝置結構900的剖面示意圖。根據一些實施例，如第9圖所示，半導體裝置結構900類似於第1N圖的半導體裝置結構100，除了半導體裝置結構900還具有介電層910以及接觸結構920和930。
根據一些實施例，介電層910形成在介電層190、接觸結構220、間隔結構160和介電結構250上方。根據一些實施例，介電層910包含介電材料，例如含氧化物的材料（例如氧化矽）、含氮氧化物的材料（例如氮氧化矽）、低介電常數材料、多孔介電材料、玻璃或前述之組合。
根據一些實施例，玻璃包含硼矽酸鹽玻璃（BSG）、磷矽酸鹽玻璃（PSG）、硼磷矽酸鹽玻璃（BPSG）、氟矽酸鹽玻璃（FSG）或前述之組合。根據一些實施例，介電層910的形成藉由沉積製程（例如化學氣相沉積製程）。
根據一些實施例，接觸結構920穿過介電層910。根據一些實施例，接觸結構920與其下方的接觸結構220電性連接。根據一些實施例，接觸結構920直接接觸其下方的接觸結構220。根據一些實施例，接觸結構920由金屬（例如鎢，鋁或銅）、前述之合金或類似的材料製成。
根據一些實施例，接觸結構930穿過介電層910、介電結構250以及奈米結構126和128。根據一些實施例，接觸結構930與閘極堆疊210電性連接。根據一些實施例，接觸結構930直接接觸閘極堆疊210。
在一些實施例中，介電層910以及接觸結構920和930的頂表面916、922和932大致上共平面。根據一些實施例，接觸結構930由金屬（例如鎢、鋁或銅）、前述之合金或類似的材料製成。
根據一些實施例，接觸結構920和930的形成包含：移除介電層910的一部分以在接觸結構220和介電結構250上方形成通孔912和914；移除介電結構250的一部分以在介電結構250中形成通孔256；在通孔912、914和256中以及在介電層910上方沉積導電層（未繪示）；以及移除通孔912、914和256以外的導電層。
第10A～10G圖是根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。根據一些實施例，在第1A圖的步驟之後，如第10A圖所示，移除奈米結構121、122、123、124、125、126、127和128之未被閘極堆疊140和間隔結構160覆蓋的端部。
根據一些實施例，如第10A圖所示，奈米結構121、122、123、123、124、125、126、127和128的側壁121a、122a、123a、124a、125a、126a’、127a和128a’與間隔結構160的側壁162大致上對準（或大致上共平面）。根據一些實施例，移除製程包含蝕刻製程。根據一些實施例，蝕刻製程包含非等向性蝕刻製程，例如乾式蝕刻製程。
根據一些實施例，如第10B圖所示，進行第1D圖的步驟以在基底110上方形成源極/汲極結構180和介電層190。根據一些實施例，如第10B圖和第10C圖所示，移除閘極堆疊140和遮罩層150。根據一些實施例，移除製程在間隔結構160中形成溝槽164。根據一些實施例，如第10C圖所示，移除溝槽164下方的奈米結構121、123、125和127的部分。根據一些實施例，移除製程包含非等向性蝕刻製程，例如乾式蝕刻製程。
根據一些實施例，如第10D圖所示，剩餘的奈米結構121、123、125和127被氧化以形成內間隔層170。此後，根據一些實施例，如第10D圖所示，進行第1E圖的步驟以在溝槽164中形成閘極堆疊210，並且閘極堆疊210圍繞奈米結構122、124、126和128。此後，根據一些實施例，如第10D圖所示，進行第1F圖的步驟以在介電層190中形成接觸結構220。
根據一些實施例，如第10D圖和第10E圖所示，進行第1G～1K圖的步驟以在介電層190、接觸結構220和間隔結構160上方形成抗反射層230和遮罩層240，並依序移除溝槽164中的閘極堆疊210、溝槽164下方的奈米結構128、奈米結構126和128之間的閘極堆疊210以及溝槽164下方的奈米結構126。根據一些實施例，移除製程分別在奈米結構128、內間隔層170和奈米結構126中形成溝槽128a、174和126a。根據一些實施例，溝槽126a、174和128a與溝槽164連通。
根據一些實施例，奈米結構126被溝槽126a分成部分126b和126c。根據一些實施例，部分126b和126c彼此間隔開。根據一些實施例，奈米結構128被溝槽128a分成部分128b和128c。根據一些實施例，部分128b和128c彼此間隔開。
根據一些實施例，如第10E圖和第10F圖所示，經由間隔結構160的溝槽164移除部分126b、126c、128b和128c。根據一些實施例，在此步驟中，完全移除奈米結構126和128。在一些實施例中，在移除部分126b、126c、128b和128c之後，形成間隔結構160與內間隔層170之間的溝槽TR1以及內間隔層170中的溝槽TR2。
第10G-1圖是根據一些實施例之第10G圖的半導體裝置結構的透視圖。根據一些實施例，如第10G圖和第10G-1圖所示，進行第1M圖和第1N圖的步驟以移除抗反射層230和遮罩層240，並在溝槽164、174、TR1和TR2中形成介電結構250。根據一些實施例，介電結構250直接接觸源極/汲極結構180。根據一些實施例，在此步驟中，大致形成了半導體裝置結構1000。
根據一些實施例，內間隔層170中的奈米結構126的部分126b和126c的移除防止在閘極堆疊210和奈米結構126之間產生寄生電容。因此，根據一些實施例，改善了半導體裝置結構1000的效能。
用於形成半導體裝置結構200、300、400、500、600、700、800、900和1000的製程和材料可以與前述用於形成半導體裝置結構100的製程和材料相似或相同。
根據一些實施例，提供半導體裝置結構及其形成方法。根據一些實施例，（用於形成半導體裝置結構的）方法移除閘極堆疊上方和內間隔層中的奈米結構的部分，以增加閘極堆疊與奈米結構之間的距離。因此，根據一些實施例，降低了閘極堆疊和奈米結構之間的寄生電容。結果，根據一些實施例，改善了半導體裝置結構的效能。
根據一些實施例，提供半導體裝置結構。半導體裝置結構包含基底。半導體裝置結構包含在基底上方的第一奈米結構。半導體裝置結構包含在基底上方並圍繞第一奈米結構的閘極堆疊。半導體裝置結構包含圍繞第一奈米結構的第一源極/汲極結構。半導體裝置結構包含圍繞第一奈米結構的第二源極/汲極結構。閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間。半導體裝置結構包含內間隔層，內間隔層覆蓋第一源極/汲極結構的側壁並部分地位於閘極堆疊和第一源極/汲極結構之間。第一奈米結構穿過內間隔層。半導體裝置結構包含在閘極堆疊上方並延伸到內間隔層中的介電結構。
根據一些實施例，第一奈米結構在第一源極/汲極結構和第二源極/汲極結構之間。根據一些實施例，第一源極/汲極結構和第二源極/汲極結構圍繞第一奈米結構。根據一些實施例，半導體裝置結構更包含在第一奈米結構上方的第二奈米結構，其中第二奈米結構具有彼此間隔開的第一部分和第二部分，第一源極/汲極結構更圍繞第一部分，且第二源極/汲極結構更圍繞第二部分。根據一些實施例，第一部分穿過第一源極/汲極結構且不延伸到內間隔層中。根據一些實施例，第一部分穿過第一源極/汲極結構且部分地延伸到內間隔層中。根據一些實施例，閘極堆疊包含依序堆疊在第一奈米結構上方的閘極介電層、功函數層和閘極電極層，且介電結構直接接觸閘極介電層、功函數層和閘極電極層。根據一些實施例，閘極堆疊的第一頂表面和基底的第二頂表面之間的第一距離小於第一源極/汲極結構的第三頂表面和第二頂表面之間的第二距離。根據一些實施例，介電結構更延伸到第一源極/汲極結構中。
根據一些實施例，提供半導體裝置結構。半導體裝置結構包含基底。半導體裝置結構包含在基底上方的第一奈米結構和第二奈米結構。第一奈米結構在第二奈米結構和基底之間。半導體裝置結構包含在基底上方並圍繞第一奈米結構的閘極堆疊。半導體裝置結構包含圍繞第一奈米結構和第二奈米結構的第一源極/汲極結構。半導體裝置結構包含圍繞第一奈米結構和第二奈米結構的第二源極/汲極結構。閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間。半導體裝置結構包含內間隔層，內間隔層覆蓋第一源極/汲極結構的側壁並部分地位於閘極堆疊和第一源極/汲極結構之間。半導體裝置結構包含穿過閘極堆疊上方的第二奈米結構的介電結構。介電結構具有延伸到內間隔層中的延伸部。
根據一些實施例，延伸部具有空隙。根據一些實施例，延伸部延伸到第一源極/汲極結構中。根據一些實施例，空隙延伸到第一源極/汲極結構中。根據一些實施例，半導體裝置結構更包含接觸結構，接觸結構穿過介電結構並連接至閘極堆疊。
根據一些實施例，提供半導體裝置結構的形成方法。方法包含提供基底、第一奈米結構、第二奈米結構、內間隔層、第一源極/汲極結構、第二源極/汲極結構、介電層和閘極堆疊。第一奈米結構在第二奈米結構和基底之間，第一源極/汲極結構、第二源極/汲極結構以及閘極堆疊圍繞第一奈米結構和第二奈米結構，閘極堆疊在第一源極/汲極結構和第二源極/汲極結構之間，內間隔層在閘極堆疊和第一源極/汲極結構之間，以及介電層在第一源極/汲極結構和第二源極/汲極結構上方。方法包含移除第二奈米結構上方的閘極堆疊的第一部分以在介電層中形成溝槽。方法包含移除溝槽下方的第二奈米結構的第二部分。方法包含經由溝槽移除內間隔層上方的第二奈米結構的第三部分。方法包含在溝槽中形成介電結構。
根據一些實施例，介電結構更形成在內間隔層上方。根據一些實施例，在內間隔層上方的介電結構具有空隙。根據一些實施例，移除內間隔層上方的第二奈米結構的第三部分更移除第一奈米結構上方的閘極堆疊的第四部分。根據一些實施例，第一源極/汲極結構圍繞第一奈米結構和第二奈米結構，且移除內間隔層上方的第二奈米結構的第三部分更移除第一源極/汲極結構中的第二奈米結構的第五部分。根據一些實施例，介電結構更形成在內間隔層上方和第一源極/汲極結構中。
以上概述數個實施例之部件，使得本技術領域中具有通常知識者可以更加理解本發明實施例的面向。本技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優點。本技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
1A,1A’,1N,1N’,7B,7B’,7C,7C’,7D,7D’,10G,10G’:剖面線 100,200,300,400,500,600,700,800,900:半導體裝置結構 110:基底 111,126d,166,181,194,211,212a,214a,216a,218,222,251,916,922,932:頂表面 112:基座 114:鰭片 120:奈米結構堆疊 120a,126a,128a,164,174,TR1,TR2:溝槽 121,122,123,124,125,126,127,128:奈米結構 121a,122a,123a,124a,125a,126a’,126s,127a,128a’,128s,142a,144a,152,162,172:側壁 126b,126c,128b,128c,701,702,703:部分 130:隔離層 140,210:閘極堆疊 142,212:閘極介電層 144:閘極電極 150,240:遮罩層 160:間隔結構 170:內間隔層 176:上表面 180:源極/汲極結構 190,250a,910:介電層 192,256,912,914:通孔 214:功函數金屬層 216:閘極電極層 220,810,920,930:接觸結構 230:抗反射層 242:開口 250:介電結構 252,254:延伸部 252a,254a:空隙 D1,D2:距離 W1,W2,W3,W4,W5:寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1A～1N圖是根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。 第1A-1圖是根據一些實施例之第1A圖的半導體裝置結構的透視圖。 第1N-1圖是根據一些實施例之第1N圖的半導體裝置結構的透視圖。 第2圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第3圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第4圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第5圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第6圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第7A圖是根據一些實施例之半導體裝置結構的上視圖。 第7B圖是根據一些實施例之沿著第7A圖中的剖面線7B-7B’繪示半導體裝置結構的剖面示意圖。 第7C圖是根據一些實施例之沿著第7A圖中的剖面線7C-7C’繪示半導體裝置結構的剖面示意圖。 第7D圖是根據一些實施例之沿著第7A圖中的剖面線7D-7D’繪示半導體裝置結構的剖面示意圖。 第8圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第9圖是根據一些實施例之半導體裝置結構的剖面示意圖。 第10A～10G圖是根據一些實施例之用於形成半導體裝置結構的製程的各個階段的透視圖。 第10G-1圖是根據一些實施例之第10G圖的半導體裝置結構的透視圖。
1N,1N’:剖面線
100:半導體裝置結構
111,166,181,194,211,222,251:頂表面
112:基座
114:鰭片
122,124,126,128:奈米結構
126a,128a,164,174:溝槽
126b,126c,128b,128c:部分
160:間隔結構
170:內間隔層
180:源極/汲極結構
190:介電層
210:閘極堆疊
212:閘極介電層
214:功函數金屬層
216:閘極電極層
220:接觸結構
250:介電結構
252,254:延伸部
D1,D2:距離
W1,W2,W3:寬度

Claims (15)

  1. 一種半導體裝置結構，包括：一基底；一第一奈米結構，在該基底上方；一閘極堆疊，在該基底上方並圍繞該第一奈米結構；一第一源極/汲極結構和一第二源極/汲極結構，在該基底上方，其中該閘極堆疊在該第一源極/汲極結構和該第二源極/汲極結構之間；一內間隔層，覆蓋該第一源極/汲極結構的側壁並部分地位於該閘極堆疊和該第一源極/汲極結構之間，其中該第一奈米結構穿過該內間隔層，並且該內間隔層的頂表面高於該閘極堆疊的頂表面；以及一介電結構，在該閘極堆疊上方並延伸到該內間隔層中。
  2. 如請求項1之半導體裝置結構，其中該第一奈米結構在該第一源極/汲極結構和該第二源極/汲極結構之間。
  3. 如請求項1或2之半導體裝置結構，其中該第一源極/汲極結構和該第二源極/汲極結構圍繞該第一奈米結構。
  4. 如請求項3之半導體裝置結構，更包括：一第二奈米結構，在該第一奈米結構上方，其中該第二奈米結構具有彼此間隔開的一第一部分和一第二部分，該第一源極/汲極結構更圍繞該第一部分，且該第二源極/汲極結構更圍繞該第二部分。
  5. 如請求項4之半導體裝置結構，其中該第一部分穿過該第一源極/汲極結構且不延伸到該內間隔層中；或該第一部分穿過該第一源極/汲極結構且部分地延伸到該內間隔層中。
  6. 如請求項1或2之半導體裝置結構，其中該閘極堆疊包括依序堆疊在該第一奈米結構上方的一閘極介電層、一功函數層和一閘極電極層，且該介電結構直接接觸該閘極介電層、該功函數層和該閘極電極層。
  7. 如請求項1或2之半導體裝置結構，其中該閘極堆疊的該頂表面和該基底的頂表面之間的一第一距離小於該第一源極/汲極結構的頂表面和該基底的該頂表面之間的一第二距離。
  8. 一種半導體裝置結構，包括：一基底，具有一基座和該基座上方的一鰭片；一奈米結構，在該鰭片上方；一閘極堆疊，包覆環繞該鰭片和該奈米結構；一第一源極/汲極結構和一第二源極/汲極結構，在該鰭片上方，其中該閘極堆疊在該第一源極/汲極結構和該第二源極/汲極結構之間；一內間隔層，覆蓋該第一源極/汲極結構的側壁並部分地位於該閘極堆疊和該第一源極/汲極結構之間，其中該內間隔層圍繞該閘極堆疊和該第一源極/汲極結構之間的該奈米結構，並且該內間隔層的頂表面高於該閘極堆疊的頂表面；以及一介電結構，在該閘極堆疊上方，其中該介電結構具有向該第一源極/汲極結構延伸的一延伸部且該內間隔層圍繞該延伸部。
  9. 如請求項8之半導體裝置結構，其中該延伸部具有一空隙。
  10. 如請求項9之半導體裝置結構，其中該延伸部延伸到該第一源極/汲極結構中。
  11. 如請求項10之半導體裝置結構，其中該空隙延伸到該第一源 極/汲極結構中。
  12. 如請求項8至11中任一項之半導體裝置結構，更包括：一接觸結構，穿過該介電結構並連接至該閘極堆疊。
  13. 一種半導體裝置結構的形成方法，包括：提供一基底、一第一奈米結構、一第二奈米結構、一內間隔層、一第一源極/汲極結構、一第二源極/汲極結構、一介電層和一閘極堆疊，其中該第一奈米結構在該第二奈米結構和該基底之間，該閘極堆疊圍繞該第一奈米結構和該第二奈米結構，該閘極堆疊在該第一源極/汲極結構和該第二源極/汲極結構之間，該內間隔層在該閘極堆疊和該第一源極/汲極結構之間，且該介電層在該第一源極/汲極結構和該第二源極/汲極結構上方；移除該第二奈米結構上方的該閘極堆疊的一第一部分，以在該介電層中形成一溝槽；移除該溝槽下方的該第二奈米結構的一第二部分；經由該溝槽移除該內間隔層上方的該第二奈米結構的一第三部分；以及在該溝槽中形成一介電結構。
  14. 如請求項13之半導體裝置結構的形成方法，其中移除該內間隔層上方的該第二奈米結構的該第三部分更移除該第一奈米結構上方的該閘極堆疊的一第四部分。
  15. 如請求項14之半導體裝置結構的形成方法，其中該第一源極/汲極結構圍繞該第一奈米結構和該第二奈米結構，且移除該內間隔層上方的該第二奈米結構的該第三部分更移除該第一源極/汲極結構中的該第二奈米結構的一第五部分。
TW109147005A 2019-12-31 2020-12-31 半導體裝置結構及其形成方法 TWI793487B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962955647P 2019-12-31 2019-12-31
US62/955,647 2019-12-31
US16/930,839 US11393925B2 (en) 2019-12-31 2020-07-16 Semiconductor device structure with nanostructure
US16/930,839 2020-07-16

Publications (2)

Publication Number Publication Date
TW202127525A TW202127525A (zh) 2021-07-16
TWI793487B true TWI793487B (zh) 2023-02-21

Family

ID=76546687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109147005A TWI793487B (zh) 2019-12-31 2020-12-31 半導體裝置結構及其形成方法

Country Status (4)

Country Link
US (1) US11393925B2 (zh)
KR (1) KR102408590B1 (zh)
CN (1) CN113130654A (zh)
TW (1) TWI793487B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240030053A (ko) * 2022-08-29 2024-03-07 삼성전자주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136290A (ko) * 2014-03-24 2016-11-29 인텔 코포레이션 나노와이어 디바이스들을 위한 내부 스페이서들을 제조하는 집적 방법들

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
EP3127862B1 (en) * 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102426663B1 (ko) * 2016-03-02 2022-07-28 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102527382B1 (ko) * 2016-06-21 2023-04-28 삼성전자주식회사 반도체 소자
US9653289B1 (en) * 2016-09-19 2017-05-16 International Business Machines Corporation Fabrication of nano-sheet transistors with different threshold voltages
US10074727B2 (en) * 2016-09-29 2018-09-11 International Business Machines Corporation Low resistivity wrap-around contacts
US10290546B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage adjustment for a gate-all-around semiconductor structure
FR3060840B1 (fr) * 2016-12-15 2019-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3060839B1 (fr) * 2016-12-15 2019-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
US9954058B1 (en) * 2017-06-12 2018-04-24 International Business Machines Corporation Self-aligned air gap spacer for nanosheet CMOS devices
US10103238B1 (en) * 2017-07-18 2018-10-16 Globalfoundries Inc. Nanosheet field-effect transistor with full dielectric isolation
US10014390B1 (en) * 2017-10-10 2018-07-03 Globalfoundries Inc. Inner spacer formation for nanosheet field-effect transistors with tall suspensions
CN111108606A (zh) * 2018-01-12 2020-05-05 英特尔公司 具有纳米线的堆叠薄膜晶体管
US10593673B2 (en) * 2018-05-15 2020-03-17 International Business Machines Corporation Nanosheet with single epitaxial stack forming off-set dual material channels for gate-all-around CMOS
US20190378915A1 (en) * 2018-06-12 2019-12-12 International Business Machines Corporation Forming nanosheet transistor with inner spacers at highly scaled gate pitch
US10615256B2 (en) * 2018-06-27 2020-04-07 International Business Machines Corporation Nanosheet transistor gate structure having reduced parasitic capacitance
US10872825B2 (en) * 2018-07-02 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10679906B2 (en) * 2018-07-17 2020-06-09 International Business Machines Corporation Method of forming nanosheet transistor structures with reduced parasitic capacitance and improved junction sharpness
US10608083B2 (en) * 2018-08-31 2020-03-31 International Business Machines Corporation Non-planar field effect transistor devices with low-resistance metallic gate structures
FR3086456B1 (fr) * 2018-09-25 2021-01-29 Commissariat Energie Atomique Procede de realisation de transistors superposes
US10832907B2 (en) * 2019-02-15 2020-11-10 International Business Machines Corporation Gate-all-around field-effect transistor devices having source/drain extension contacts to channel layers for reduced parasitic resistance
US10797163B1 (en) * 2019-04-29 2020-10-06 International Business Machines Corporation Leakage control for gate-all-around field-effect transistor devices
US10985161B2 (en) * 2019-05-31 2021-04-20 International Business Machines Corporation Single diffusion break isolation for gate-all-around field-effect transistor devices
US10892331B2 (en) * 2019-06-05 2021-01-12 International Business Machines Corporation Channel orientation of CMOS gate-all-around field-effect transistor devices for enhanced carrier mobility
US10991711B2 (en) * 2019-06-20 2021-04-27 International Business Machines Corporation Stacked-nanosheet semiconductor structures
US11069684B1 (en) * 2020-03-04 2021-07-20 International Business Machines Corporation Stacked field effect transistors with reduced coupling effect

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136290A (ko) * 2014-03-24 2016-11-29 인텔 코포레이션 나노와이어 디바이스들을 위한 내부 스페이서들을 제조하는 집적 방법들

Also Published As

Publication number Publication date
KR102408590B1 (ko) 2022-06-15
US20210202731A1 (en) 2021-07-01
US11393925B2 (en) 2022-07-19
TW202127525A (zh) 2021-07-16
CN113130654A (zh) 2021-07-16
KR20210086945A (ko) 2021-07-09

Similar Documents

Publication Publication Date Title
TWI692104B (zh) 半導體裝置與其製作方法
TWI734123B (zh) 半導體裝置製造方法
TWI792483B (zh) 半導體結構及其形成方法
TWI770920B (zh) 半導體結構及其形成方法
TWI792456B (zh) 半導體裝置及其形成方法
TW201919119A (zh) 製造半導體結構之方法
KR102367631B1 (ko) 배면 에어 갭 유전체를 갖는 반도체 디바이스
TW202201495A (zh) 積體電路裝置之製造方法
TWI824500B (zh) 半導體結構及其形成方法
TWI801864B (zh) 半導體裝置及其形成方法
TWI793487B (zh) 半導體裝置結構及其形成方法
TW202217974A (zh) 半導體裝置及其形成方法
TWI832452B (zh) 半導體裝置及其形成方法
TWI793690B (zh) 半導體結構與其形成方法
TWI768893B (zh) 半導體裝置及其形成方法
US20220352366A1 (en) Method for forming semiconductor device structure with nanostructure
TWI762249B (zh) 半導體結構及其製造方法
KR102473596B1 (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
TW202303964A (zh) 半導體裝置及其製造方法
TW202343842A (zh) 半導體結構及其形成方法
TW202118056A (zh) 半導體裝置結構
TW202145563A (zh) 電晶體與其形成方法
CN115565950A (zh) 半导体装置的形成方法