TWI783798B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI783798B
TWI783798B TW110144494A TW110144494A TWI783798B TW I783798 B TWI783798 B TW I783798B TW 110144494 A TW110144494 A TW 110144494A TW 110144494 A TW110144494 A TW 110144494A TW I783798 B TWI783798 B TW I783798B
Authority
TW
Taiwan
Prior art keywords
metal
layer
electrode
semiconductor device
dielectric film
Prior art date
Application number
TW110144494A
Other languages
English (en)
Other versions
TW202230807A (zh
Inventor
朴正敏
林漢鎭
鄭圭鎬
趙哲珍
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202230807A publication Critical patent/TW202230807A/zh
Application granted granted Critical
Publication of TWI783798B publication Critical patent/TWI783798B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供半導體裝置。半導體裝置包含：著陸墊，位於基底上；下部電極，位於著陸墊上且連接至著陸墊；電容器介電膜，位於下部電極上且包含正方晶系及斜方晶系兩者；第一摻雜層，位於下部電極與電容器介電膜之間且包含第一金屬；以及上部電極，位於電容器介電膜上。

Description

半導體裝置
本揭露是關於一種半導體裝置及其製造方法。
本申請案主張2021年1月22日在韓國智慧財產局申請的韓國專利申請案第10-2021-0009158號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。
埋入式通道陣列電晶體（buried channel array transistor；BCAT）可包含埋入溝渠中的閘極電極以解決DRAM結構的短通道效應。
另一方面，隨著半導體元件愈來愈高度整合，個別電路圖案已進一步小型化以在相同面積中實施更多半導體元件。亦即，半導體元件的組件的設計規則減少。由於DRAM裝置亦高度整合，因而在電容器中充電的電荷量穩定地減少。因此，正在進行對於增加儲存於電容器中的電荷量及改良漏電特性的研究。
本揭露藉由在下部電極與電容器介電膜之間安置包含具有四價或大於四價的價電子的金屬的摻雜層提供半導體裝置及用於製造半導體裝置的方法，其中電容器介電膜包含正方晶系及斜方晶系兩者。因此，電容器介電膜的介電常數可增大，且電容器的電容可增大。
根據本揭露的一些實施例，提供一種半導體裝置，包括：著陸墊，在基底上；下部電極，在著陸墊上且連接至著陸墊；電容器介電膜，在下部電極上且包含正方晶系及斜方晶系兩者；第一摻雜層，在下部電極與電容器介電膜之間且包含第一金屬；以及上部電極，在電容器介電膜上。
根據本揭露的一些實施例，提供一種半導體裝置，包括：溝渠，在基底中；閘極電極，在溝渠中（例如，填充溝渠的一部分）；埋入式接觸件，在閘極電極的至少一側上且連接（例如，電連接）至基底；著陸墊，在埋入式接觸件上；蝕刻終止層，在著陸墊上；第一支撐件圖案，在蝕刻終止層上；第二支撐件圖案，在第一支撐件圖案上與第一支撐件圖案間隔開；下部電極，與第一支撐件圖案及第二支撐件圖案的側壁接觸；電容器介電膜，在下部電極、第一支撐件圖案以及第二支撐件圖案上且包含正方晶系及斜方晶系兩者；第一摻雜層，在下部電極與電容器介電膜之間且包含（例如，藉由摻雜有）具有四價或大於四價的價電子的第一金屬；以及上部電極，在電容器介電膜上。
根據本揭露的一些實施例，提供一種用於製造半導體裝置的方法，包括在基底上依序堆疊蝕刻終止層、第一模塑層、第一支撐件層、第二模塑層以及第二支撐件層，形成豎直穿過蝕刻終止層、第一模塑層、第一支撐件層、第二模塑層以及第二支撐件層的下部電極圖案，移除第一模塑層及第二模塑層以暴露下部電極圖案，在經暴露的下部電極圖案上形成包含第一金屬的第一金屬層，藉由用第一金屬層的第一金屬摻雜下部電極圖案的一部分而形成第一摻雜層，移除第一金屬層，在第一摻雜層上形成電容器介電膜，以及在電容器介電膜上形成上部電極，其中電容器介電膜包含正方晶系及斜方晶系兩者。
根據本揭露的一些實施例，提供一種半導體裝置，包括：電容器，包含第一電極及第二電極；電容器介電膜，在第一電極與第二電極之間延伸且包含正方晶系及斜方晶系兩者；以及第一摻雜層，在第一電極與電容器介電膜之間且包含具有四個或大於四個價電子的第一金屬。
然而，本揭露不受限於本文中所闡述者。藉由參考下文給出的本揭露的詳細描述，本揭露的上述及其他態樣對於與本揭露相關領域的普通技術人員將變得更顯而易見。
下文中，根據本揭露的一些實施例的半導體裝置將參考圖1至圖3來描述。
圖1為用於解釋根據本揭露的一些實施例的半導體裝置的圖式。圖2為圖1的區R1的放大視圖。圖3為根據本揭露的一些實施例的半導體裝置的極化-電場的曲線圖。
參考圖1至圖3，根據本揭露的一些實施例的半導體裝置包含基底100、第一層間絕緣膜110、儲存接觸件115、著陸墊118、蝕刻終止層120、下部電極130、第一摻雜層135、第一支撐件圖案141、第二支撐件圖案142、電容器介電膜150、上部電極160以及第二層間絕緣膜170。
基底100可為塊狀矽或絕緣層上矽（silicon-on-insulator；SOI）。在一些實施例中，基底100可為矽基底，或可包含其他材料，但不限於例如矽鍺、絕緣層上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。在以下描述中，基底100將描述為矽基底。
儘管未繪示，但用作字元線的閘極電極可安置於基底100內部。單元主動區及元件分離區可形成於基底100上。舉例而言，兩個電晶體可形成於單個單元主動區內部。
第一層間絕緣膜110可安置於基底100上。第一層間絕緣膜110可包含例如氧化矽（SiO 2）、氮化矽（SiN）以及氮氧化矽（SiON）中的至少一者。第一層間絕緣膜110可為單層或多層。
儲存接觸件115可安置於基底100上的第一層間絕緣膜110內部。著陸墊118可安置於基底100上的第一層間絕緣膜110內部。著陸墊118可安置於儲存接觸件115上。著陸墊118可經由儲存接觸件115連接至基底100。著陸墊118可電連接至形成於基底100上或基底100內部的導電區。
蝕刻終止層120可安置於第一層間絕緣膜110上。蝕刻終止層120可圍繞下部電極130的側壁的鄰近於第一層間絕緣膜110的上部表面形成的一部分。
蝕刻終止層120可包含相對於包含氧化物的第一模塑層（例如，圖4的第一模塑層10）及第二模塑層（例如，圖4的第二模塑層20）具有蝕刻選擇性的材料。蝕刻終止層120可包含例如氮化矽（SiN）、碳氮化矽（SiCN）、硼氮化矽（SiBN）、氧化矽碳（SiCO）、氮氧化矽（SiON）、氧化矽（SiO）以及氮氧化矽（SiOCN）中的至少一者。舉例而言，碳氧化矽（SiCO）包含矽（Si）、碳（C）以及氧（O），但並不意謂矽（Si）、碳（C）以及氧（O）之間的比率。矽（Si）、碳（C）以及氧（O）之間的比率可並不為1:1:1。
下部電極130可安置於著陸墊118上。下部電極130連接至著陸墊118。下部電極130可在豎直方向DR3上縱向延伸。下部電極130在豎直方向DR3上的長度大於下部電極130在第一水平方向DR1上延伸的長度。替代地，下部電極130在豎直方向DR3上的長度大於下部電極130在第一水平方向DR1上的寬度。下部電極130可具有例如柱形狀。在下部電極130的下部表面上，下部電極130的下部側壁的一部分可與蝕刻終止層120接觸。如本文中所使用，「元件A在方向X上延伸」（或類似語言）意謂元件A在方向X上縱向延伸。
儘管下部電極130可包含例如摻雜半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮或氮化鎢等）、金屬（例如，釕、銥、鈦或鉭等）以及導電金屬氧化物（例如，氧化銥、氧化鈮等），但本揭露不限於此。
第一支撐件圖案141可安置於蝕刻終止層120上。第一支撐件圖案141可在豎直方向DR3上與蝕刻終止層120間隔開。第一支撐件圖案141可與下部電極130接觸。第一支撐件圖案141可與下部電極130的側壁的一部分接觸。
舉例而言，第一支撐件圖案141可連接在第一水平方向DR1上彼此相鄰的下部電極130。儘管圖1繪示兩個下部電極130藉由第一支撐件圖案141連接，但此是為解釋方便起見，且本揭露不限於此。
第二支撐件圖案142可安置於第一支撐件圖案141上。第二支撐件圖案142可在豎直方向DR3上與第一支撐件圖案141間隔開。第二支撐件圖案142可與下部電極130接觸。第二支撐件圖案142可與下部電極130的側壁的一部分接觸。
舉例而言，第二支撐件圖案142可連接在第一水平方向DR1上彼此相鄰的下部電極130。儘管圖1繪示兩個下部電極130藉由第二支撐件圖案142連接，但此是為解釋方便起見，且本揭露不限於此。
第一支撐件圖案141及第二支撐件圖案142中的每一者可包含例如氮化矽（SiN）、碳氮化矽（SiCN）、硼氮化矽（SiBN）、碳氧化矽（SiCO）、氮氧化矽（SiON）、氧化矽（SiO）以及碳氮氧化矽（SiOCN）中的至少一者。
第一支撐件圖案141在豎直方向DR3上的厚度可小於第二支撐件圖案142在豎直方向DR3上的厚度。在一些其他實施例中，第一支撐件圖案141及第二支撐件圖案142中的僅一者可安置於下部電極130的側壁上。另外，在一些其他實施例中，額外支撐件圖案可安置於蝕刻終止層120與第一支撐件圖案141之間或第一支撐件圖案141與第二支撐件圖案142之間。
電容器介電膜150可安置於下部電極130上。電容器介電膜150可沿著下部電極130的側壁及上部表面安置。此外，電容器介電膜150可沿著蝕刻終止層120的上部表面、第一支撐件圖案141的上部表面及下部表面以及第二支撐件圖案142的上部表面及下部表面安置。電容器介電膜150可與蝕刻終止層120的上部表面、第一支撐件圖案141的上部表面及下部表面以及第二支撐件圖案142的上部表面及下部表面中的每一者接觸。
電容器介電膜150不安置於下部電極130與第一支撐件圖案141之間及下部電極130與第二支撐件圖案142之間。此外，電容器介電膜150不安置於下部電極130與蝕刻終止層120之間。
儘管電容器介電膜150可包含例如氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅中的一者以及其組合，但本揭露不限於此。儘管在圖1中將電容器介電膜150繪示為單一膜，但本揭露不限於此。在一些實施例中，電容器介電膜150可包含多個層。
電容器介電膜150可包含正方晶系及斜方晶系兩者。圖3繪示包含正方晶系及斜方晶系兩者的電容器介電膜150的極化（P）-電場（E）曲線。材料的介電常數可與極化（P）-電場（E）曲線的斜率（dP/dE）成比例。亦即，考慮電容的定義，電容可與極化（P）-電場（E）曲線的斜率（dP/dE）成比例。
如圖3中所繪示，當電容器介電膜150包含正方晶系及斜方晶系兩者時，有可能知曉極化（P）-電場（E）曲線在低電壓區LPR中的斜率增大。亦即，有可能知曉包含正方晶系及斜方晶系兩者的電容器介電膜150中的介電常數增加。
再次參考圖1及圖2，第一摻雜層135可安置於下部電極130與電容器介電膜150之間。第一摻雜層135可與下部電極130及電容器介電膜150中的每一者接觸。第一摻雜層135可藉由用第一金屬摻雜下部電極圖案（圖6的130p）而形成。
第一摻雜層135可沿著下部電極130的側壁及上部表面安置。第一摻雜層135不安置於下部電極130與蝕刻終止層120之間、下部電極130與第一支撐件圖案141之間以及下部電極130與第二支撐件圖案142之間。
摻雜於第一摻雜層135中的第一金屬可具有四價或大於四價的價電子。第一金屬可包含四個或大於四個價電子。第一金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。舉例而言，第一摻雜層135包含呈2原子%至10原子%的量的第一金屬。
第一摻雜層135的厚度t可為例如5埃至10埃。第一摻雜層135的最上部表面135a可形成於與第二支撐件圖案142的最上部表面142a相同的平面上。
上部電極160可安置於電容器介電膜150上。上部電極160可安置為覆蓋下部電極130的側壁及上部表面。此外，上部電極160可安置於蝕刻終止層120與第一支撐件圖案141之間及第一支撐件圖案141與第二支撐件圖案142之間。
儘管上部電極160可包含例如摻雜半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮或氮化鎢等）、金屬（例如，釕、銥、鈦或鉭等）以及導電金屬氧化物（例如，氧化銥、氧化鈮等），但本揭露不限於此。
第二層間絕緣膜170可安置於上部電極160上。第二層間絕緣膜170可包含例如氧化矽、氮化矽、氮氧化矽膜（SiON）、碳氮氧化矽膜（SiOCN）中的至少一者以及其組合。
在根據本揭露的一些實施例的半導體裝置中，藉由在下部電極130與電容器介電膜150之間安置摻雜有具有四價或大於四價的價電子的金屬的第一摻雜層135，電容器介電膜150可包含正方晶系及斜方晶系兩者。因此，根據本揭露的一些實施例的半導體裝置可增大電容器介電膜150的介電常數以增大電容器的電容。
根據本揭露的一些實施例的用於製造半導體裝置的方法將在下文參考圖1、圖4至圖8來描述。
圖4至圖8為用於解釋在本揭露的一些實施例中的用於製造半導體裝置的方法的中間階段圖。
參考圖4，儲存接觸件115及著陸墊118可形成於基底100上的第一層間絕緣膜110內部。隨後，蝕刻終止層120、第一模塑層10、第一支撐件層141L、第二模塑層20以及第二支撐件層142L可依序形成於第一層間絕緣膜110上。
隨後，在豎直方向DR3上穿過蝕刻終止層120、第一模塑層10、第一支撐件層141L、第二模塑層20以及第二支撐件層142L中的每一者的下部電極圖案130p可形成於著陸墊118上。
參考圖5，可形成連接相鄰下部電極130的第一支撐件圖案141及第二支撐件圖案142。第一支撐件圖案141及第二支撐件圖案142中的每一者可與下部電極130的側壁的一部分接觸。
可藉由移除第二支撐件層142L的一部分形成第二支撐件圖案142。可經由未形成第二支撐件圖案142的區移除第二模塑層20。隨後，可藉由移除第一支撐件層141L的一部分形成第一支撐件圖案141。可經由未形成第一支撐件圖案141的區移除第一模塑層10。可藉由移除第一模塑層10及第二模塑層20暴露下部電極圖案130p的側壁。因此，可在蝕刻終止層120與第一支撐件圖案141之間及第一支撐件圖案141與第二支撐件圖案142之間形成空間。
參考圖6，包含第一金屬的第一金屬層181可形成於經暴露的下部電極圖案130p上。第一金屬可具有例如四價或大於四價的價電子。第一金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。
第一金屬層181亦可形成於蝕刻終止層120的上部表面、第一支撐件圖案141的下部表面及上部表面以及第二支撐件圖案142的下部表面及上部表面上。隨後，可對第一金屬層181執行退火製程。退火製程可例如在200℃至700℃的溫度範圍內執行。
參考圖7，藉由經由退火製程使用第一金屬層181摻雜下部電極圖案130p內部的第一金屬，可形成第一摻雜層135。第一摻雜層135不形成於下部電極130與蝕刻終止層120之間、下部電極130與第一支撐件圖案141之間以及下部電極130與第二支撐件圖案142之間。
下部電極圖案130p的除形成有第一摻雜層135的部分之外的剩餘部分可形成為下部電極130。第一摻雜層135可形成為例如5埃至10埃的厚度。
隨後，可移除第一金屬層181。因此，可暴露第一摻雜層135。
參考圖8，電容器介電膜150可形成於第一摻雜層135上。電容器介電膜150亦可形成於蝕刻終止層120的上部表面、第一支撐件圖案141的下部表面及上部表面以及第二支撐件圖案142的下部表面及上部表面上。
藉由摻雜於第一摻雜層135中具有四價或大於四價的價電子的第一金屬，電容器介電膜150可具有正方晶系及斜方晶系兩者。
參考圖1，上部電極160可形成於電容器介電膜150上。上部電極160可形成為覆蓋下部電極130的側壁及上部表面。此外，上部電極160可形成於蝕刻終止層120與第一支撐件圖案141之間及第一支撐件圖案141與第二支撐件圖案142之間。
隨後，藉由在上部電極160上形成第二層間絕緣膜170，可製造圖1中所繪示的半導體裝置。
根據本揭露的一些其他實施例的半導體裝置將在下文參考圖9及圖10來描述。將主要描述與圖1及圖2中所繪示的半導體裝置的差異。
圖9為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。圖10為圖9的區R2的放大視圖。
參考圖9及圖10，在根據本揭露的一些其他實施例的半導體裝置中，第二摻雜層290可安置於電容器介電膜150與上部電極160之間。第二摻雜層290可與電容器介電膜150及上部電極160中的每一者接觸。
第二摻雜層290可沿著電容器介電膜150的輪廓安置。第二摻雜層290可摻雜有第二金屬。摻雜於第二摻雜層290中的第二金屬可具有四價或大於四價的價電子。第二金屬可包含四個或大於四個價電子。第二金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。舉例而言，第二金屬可在第二摻雜層290內部具有2原子%至10原子%的原子百分比。
下文中，根據本揭露的一些其他實施例的半導體裝置將參考圖11及圖12來描述。將主要描述與圖1及圖2中所繪示的半導體裝置的差異。
圖11為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。圖12為圖11的區R3的放大視圖。
參考圖11及圖12，根據本揭露的一些其他實施例的半導體裝置可具有安置於第二摻雜層390與上部電極160之間的第二金屬層382。第二金屬層382可與第二摻雜層390及上部電極160中的每一者接觸。
第二金屬層382可沿著第二摻雜層390的輪廓安置。第二金屬層382可包含第二金屬。第二金屬可具有例如四價或大於四價的價電子。第二金屬可包含四個或大於四個價電子。第二金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。
藉由經由退火製程使包含於第二金屬層382中的第二金屬擴散，可形成第二摻雜層390。
根據本揭露的一些其他實施例的用於製造半導體裝置的方法將在下文參考圖9、圖10、圖13以及圖14來描述。
圖13及圖14為用於解釋根據本揭露的一些其他實施例的用於製造半導體裝置的方法的中間階段圖。
參考圖13，在執行圖4至圖8中所繪示的製造製程之後，預摻雜層390p及第二金屬層382可依序堆疊於電容器介電膜150上。
特定言之，預摻雜層390p可形成於電容器介電膜150上。預摻雜層390p可沿著電容器介電膜150的輪廓形成。儘管預摻雜層390p可包含例如摻雜半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮或氮化鎢等）、金屬（例如，釕、銥、鈦或鉭等）以及導電金屬氧化物（例如，氧化銥、氧化鈮等），但本揭露不限於此。
第二金屬層382可形成於預摻雜層390p上。第二金屬層382可沿著預摻雜層390p的輪廓形成。第二金屬層382可包含例如具有四價或大於四價的價電子的第二金屬。第二金屬可包含四個或大於四個價電子。隨後，可對第二金屬層382執行退火製程。退火製程可例如在200℃至700℃的溫度範圍內執行。
參考圖14，藉由經由退火製程使用第二金屬層382摻雜預摻雜層390p內部的第二金屬，可形成第二摻雜層390。
參考圖11，上部電極160可形成於第二金屬層382上。上部電極160可形成為覆蓋下部電極130的側壁及上部表面。此外，上部電極160可形成於蝕刻終止層120與第一支撐件圖案141之間及第一支撐件圖案141與第二支撐件圖案142之間。
隨後，藉由在上部電極160上形成第二層間絕緣膜170，可製造圖11中所繪示的半導體裝置。
在一些其他實施例中，參考圖9，在執行圖4至圖8、圖13以及圖14中所繪示的製造製程之後，可移除第二金屬層（圖14的382）。亦即，在形成第二摻雜層290之後，可經由退火製程移除第二金屬層（圖14的382）。
隨後，上部電極160可形成於第二摻雜層290上。上部電極160可形成為覆蓋下部電極130的側壁及上部表面。此外，上部電極160可形成於蝕刻終止層120與第一支撐件圖案141之間及第一支撐件圖案141與第二支撐件圖案142之間。
隨後，藉由在上部電極160上形成第二層間絕緣膜170，可製造圖9中所繪示的半導體裝置。
根據本揭露的一些其他實施例的半導體裝置將在下文參考圖15來描述。將主要描述與圖1及圖2中所繪示的半導體裝置的差異。
圖15為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。
參考圖15，在根據本揭露的一些其他實施例的半導體裝置中，下部電極430可具有圓柱形形狀。舉例而言，下部電極430可具有圓柱形形狀，所述圓柱形形狀具有側壁及底部表面，且具有空內部。下部電極430的側壁可在豎直方向DR3上延伸。
第一摻雜層435可安置於下部電極430上。第一摻雜層435不安置於下部電極430與蝕刻終止層120之間、下部電極430與第一支撐件圖案141之間以及下部電極430與第二支撐件圖案142之間。
電容器介電膜450可安置於第一摻雜層435上。此外，電容器介電膜450可沿著蝕刻終止層120的上部表面、第一支撐件圖案141的上部表面及下部表面以及第二支撐件圖案142的上部表面及下部表面安置。
上部電極160可安置於電容器介電膜450上。上部電極160的一部分可填充具有圓柱形形狀的在下部電極430的側壁之間的空間。
根據本揭露的一些其他實施例的半導體裝置將在下文參考圖16來描述。將主要描述與圖15中所繪示的半導體裝置的差異。
圖16為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。
參考圖16，根據本揭露的一些其他實施例的半導體裝置可具有安置於電容器介電膜450與上部電極160之間的第二摻雜層590。第二摻雜層590可與電容器介電膜450及上部電極160中的每一者接觸。
第二摻雜層590可沿著電容器介電膜450的輪廓安置。第二摻雜層590可摻雜有第二金屬。摻雜於第二摻雜層590中的第二金屬可具有四價或大於四價的價電子。第二金屬可包含四個或大於四個價電子。第二金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。舉例而言，第二摻雜層590包含呈2原子%至10原子%的量的第二金屬。
根據本揭露的一些其他實施例的半導體裝置將在下文參考圖17來描述。將主要描述與圖1及圖2中所繪示的半導體裝置的差異。
圖17為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。
參考圖17，根據本揭露的一些其他實施例的半導體裝置可包含安置於兩個下部電極630之間的絕緣圖案645。絕緣圖案645可在不同於第一水平方向DR1的第二水平方向DR2上延伸。
著陸墊118可安置於蝕刻終止層620內部。下部電極630可安置於著陸墊118上。下部電極630可具有L形狀。舉例而言，下部電極630可包含在第一水平方向DR1上延伸的第一部分及在豎直方向DR3上延伸的第二部分。
下部電極630的第一部分可與著陸墊118接觸。下部電極630的第二部分可連接至下部電極630的第一部分的一端。下部電極630的第二部分可包含第一側壁630s1及與第一側壁630s1相對的第二側壁630s2。
絕緣圖案645可安置於下部電極630的一側上。絕緣圖案645可安置於下部電極630的第二部分的第二側壁630s2上。舉例而言，絕緣圖案645可安置於兩個下部電極630的第二部分的第二側壁630s2之間。絕緣圖案645可與下部電極630的第二部分的第二側壁630s2接觸。
電容器介電膜650可安置於蝕刻終止層620、下部電極630以及絕緣圖案645上。電容器介電膜650可與蝕刻終止層620的上部表面及絕緣圖案645的上部表面中的每一者接觸。電容器介電膜650不安置於下部電極630與絕緣圖案645之間。儘管未繪示，但電容器介電膜650可在第二水平方向DR2上與絕緣圖案645的側壁接觸。
第一摻雜層635可安置於下部電極630與電容器介電膜650之間。舉例而言，第一摻雜層635可沿著下部電極630的第一部分的側壁及上部表面以及下部電極630的第二部分的第一側壁630s1及上部表面安置。
第一摻雜層635可與下部電極630及電容器介電膜650中的每一者接觸。安置於下部電極630的最上部表面上的第一摻雜層635可與絕緣圖案645的側壁接觸。第一摻雜層635不安置於絕緣圖案645與電容器介電膜650之間。舉例而言，第一摻雜層635的最上部表面可形成於與絕緣圖案645的上部表面相同的平面上。然而，本揭露不限於此。上部電極660可安置於電容器介電膜650上。
根據本揭露的一些其他實施例的半導體裝置將在下文參考圖18來描述。將主要描述與圖17中所繪示的半導體裝置的差異。
圖18為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。
參考圖18，根據本揭露的一些其他實施例的半導體裝置可具有安置於電容器介電膜650與上部電極660之間的第二摻雜層790。第二摻雜層790可與電容器介電膜650及上部電極660中的每一者接觸。
第二摻雜層790可沿著電容器介電膜650的輪廓安置。第二摻雜層790可摻雜有第二金屬。摻雜於第二摻雜層690中的第二金屬可具有四價或大於四價的價電子。第二金屬可包含四個或大於四個價電子。第二金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。舉例而言，第二摻雜層790可包含呈2原子%至10原子%的量的第二金屬。
根據本揭露的一些實施例的半導體裝置將在下文參考圖19及圖20來描述。
圖19為用於解釋根據本揭露的一些實施例的半導體裝置的佈局圖。圖20為沿著圖19的線A-A'截取的橫截面圖。圖19及圖20為詳細繪示圖1中所繪示的半導體裝置的圖式。
參考圖19，根據本揭露的一些實施例的半導體裝置可包含多個主動區AC。主動區AC可由安置於基底（圖20的100）內部的元件分離膜（圖20的805）限定。
由於半導體裝置的設計規則減少，故主動區AC可以對角線或斜線的條的形式安置，如圖19中所繪示。主動區AC可具有在第三水平方向DR4上延伸的條的形式。
多個閘極電極可跨主動區AC在第一水平方向DR1上安置於主動區AC上。多個閘極電極可彼此平行延伸。多個閘極電極可為例如多個字元線WL。字元線WL可以相同間隔安置。字元線WL的寬度或字元線WL之間的間隔可視設計規則而判定。
在第二水平方向DR2上延伸的多個位元線BL可安置於字元線WL上。多個位元線BL可彼此平行延伸。位元線BL可以相同間隔安置。位元線BL的寬度或位元線BL之間的間隔可視設計規則而判定。
根據本揭露的一些實施例的半導體裝置可包含安置於主動區AC上的各種接觸件配置。各種接觸件配置可包含例如直接接觸件DC、埋入式接觸件BC以及著陸墊LP。此處，直接接觸件DC可意謂將主動區AC電連接至位元線BL的接觸件。埋入式接觸件BC可意謂將主動區AC電連接至電容器的下部電極（圖20的130）的接觸件。歸因於其佈局，埋入式接觸件BC與主動區AC之間的接觸面積可能較小。因此，可安置導電著陸墊LP以擴大與主動區AC的接觸面積且擴大與電容器的下部電極（圖20的130）的接觸面積。
著陸墊LP可安置於主動區AC與埋入式接觸件BC之間，且可安置於埋入式接觸件BC與電容器的下部電極（圖20的130）之間。著陸墊LP可安置於埋入式接觸件BC與電容器的下部電極（圖20的130）之間。藉由經由著陸墊LP的引入來擴大接觸面積，可減小主動區AC與電容器的下部電極（圖20的130）之間的接觸電阻。
直接接觸件DC可安置於主動區AC的中心部分中。埋入式接觸件BC可安置於主動區AC的兩個端部部分處。藉由在主動區AC的兩個端部部分處安置埋入式接觸件BC，著陸墊LP可安置為與埋入式接觸件BC部分交疊以與主動區AC的兩個端部相鄰。換言之，埋入式接觸件BC可安置為與相鄰字元線WL之間及相鄰位元線BL之間的主動區AC及元件分離膜（圖20的805）交疊。
字元線WL可安置為埋入基底（圖20的100）內部的結構。字元線WL可跨主動區AC安置於直接接觸件DC與埋入式接觸件BC之間。如圖19中所繪示，兩個字元線WL可安置為與單個主動區AC交叉。由於主動區AC對角安置，故字元線WL可與主動區AC具有小於90度的角度。直接接觸件DC與埋入式接觸件BC可對稱安置。因此，直接接觸件DC及埋入式接觸件BC可沿著第一水平方向DR1及第二水平方向DR2安置於直線上。
另一方面，不同於直接接觸件DC及埋入式接觸件BC，著陸墊LP可以Z字形方式在位元線BL沿其延伸的第二水平方向DR2上安置。另外，著陸墊LP可安置為在字元線WL沿其延伸的第一水平方向DR1上與每一位元線BL的相同側表面部分交疊。舉例而言，第一線的著陸墊LP中的每一者可與對應的位元線BL的左側表面交疊，且第二線的著陸墊LP中的每一者可與對應的位元線BL的右側表面交疊。
參考圖19及圖20，根據本揭露的一些實施例的半導體裝置可包含基底100、閘極結構801、閘極結構802以及閘極結構803、元件分離膜805、儲存接觸件115、著陸墊118、下部層間絕緣膜811、上部層間絕緣膜812、蝕刻終止層120、下部電極130、第一摻雜層135、第一支撐件圖案141、第二支撐件圖案142、電容器介電膜150、上部電極160以及第二層間絕緣膜170。
元件分離膜805可安置於基底100內部。元件分離膜805可具有帶有極佳元件分離特性的淺溝渠隔離（shallow trench isolation；STI）結構。元件分離膜805可限定基底100上的主動區AC。由元件分離膜805限定的主動區AC可具有包含長軸及短軸的長島形狀，如圖19中所繪示。
主動區AC可具有傾斜形狀以相對於安置於元件分離膜805內部的字元線WL具有小於90度的角度。此外，主動區AC可具有斜線以相對於安置於元件分離膜805上的位元線BL具有小於90度的角度。亦即，主動區AC可在第三水平方向DR4上縱向延伸，所述第三水平方向DR4相對於第一水平方向DR1及第二水平方向DR2具有預定角度。
閘極結構801、閘極結構802以及閘極結構803可安置於基底100及元件分離膜805內部。閘極結構801、閘極結構802以及閘極結構803可跨元件分離膜805及由元件分離膜805限定的主動區AC安置。閘極結構801、閘極結構802以及閘極結構803可分別安置於基底100的主動區AC內部及元件分離膜805內部。
閘極結構801、閘極結構802以及閘極結構803可安置在形成於基底100及元件分離膜805內部的溝渠GT中。閘極結構801、閘極結構802以及閘極結構803可包含閘極絕緣膜801、閘極電極802以及封蓋圖案803。閘極電極802可對應於字元線WL。
舉例而言，形成於基底100上的溝渠GT的深度可不同於形成於元件分離膜805上的溝渠GT的深度。閘極絕緣膜801可沿著溝渠GT的側壁及底部表面安置。閘極絕緣膜801可沿著溝渠GT的至少一部分的輪廓安置。閘極絕緣膜801可包含例如氧化矽、氮氧化矽、氮化矽，或具有比氧化矽更高的介電常數的高介電常數材料中的至少一者。
閘極電極802可安置於閘極絕緣膜801上。閘極電極802可填充溝渠GT的一部分。閘極電極802可包含雜質摻雜半導體材料、導電矽化物化合物、導電金屬氮化物、導電金屬氧化物、導電金屬氮氧化物以及金屬中的至少一者。
封蓋圖案803可安置於閘極電極802上。封蓋圖案803可填充溝渠GT中形成有閘極電極802的剩餘部分。封蓋圖案803可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）中的至少一者以及其組合。
下部層間絕緣膜811可安置於基底100及元件分離膜805上。下部層間絕緣膜811可覆蓋閘極結構801、閘極結構802以及閘極結構803。上部層間絕緣膜812可安置於下部層間絕緣膜811上。上部層間絕緣膜812可圍繞著陸墊118。上部層間絕緣膜812及下部層間絕緣膜811可對應於圖1中所繪示的第一層間絕緣膜110。
儲存接觸件115可安置於下部層間絕緣膜811內部。儲存接觸件115可連接至基底100。特定言之，儲存接觸件115可連接至形成於基底100的主動區AC中的源極/汲極區。儲存接觸件115可安置於閘極結構801、閘極結構802以及閘極結構803的至少一側上。舉例而言，儲存接觸件115可安置於閘極結構801、閘極結構802以及閘極結構803的兩側上。儲存接觸件115可對應於埋入式接觸件BC。
著陸墊118可安置於儲存接觸件115上。著陸墊118可電連接至儲存接觸件115。蝕刻終止層120可安置於上部層間絕緣膜812及著陸墊118上。
圖20中所繪示的下部電極130、第一摻雜層135、第一支撐件圖案141、第二支撐件圖案142、電容器介電膜150、上部電極160以及第二層間絕緣膜170中的每一者可與圖1中所繪示的下部電極130、第一摻雜層135、第一支撐件圖案141、第二支撐件圖案142、電容器介電膜150、上部電極160以及第二層間絕緣膜170中的每一者實質上相同。
根據本揭露的一些其他實施例的半導體裝置將在下文參考圖21至圖23來描述。
圖21為用於解釋根據本揭露的一些其他實施例的半導體裝置的佈局圖。圖22為用於解釋根據本揭露的一些其他實施例的半導體裝置的透視圖。圖23為沿著圖21的線F-F及線G-G截取的橫截面圖。
參考圖21至圖23，根據本揭露的一些其他實施例的半導體裝置可包含基底100、多個第一導電線920、通道層930、閘極電極940、閘極絕緣膜950以及電容器980。根據本揭露的一些其他實施例的半導體裝置可包含豎直通道電晶體（vertical channel transistor；VCT）。豎直通道電晶體可指通道層930的通道長度沿著豎直方向DR3自基底100延伸的結構。
下部絕緣層912可安置於基底100上。在下部絕緣層912上，多個第一導電線920在第一水平方向DR1上彼此間隔開，且可在第二水平方向DR2上延伸。多個第一絕緣圖案922可安置於下部絕緣層912上以填充多個第一導電線920之間的空間。多個第一絕緣圖案922可在第二水平方向DR2上延伸。多個第一絕緣圖案922的上部表面可安置於與多個第一導電線920的上部表面相同的層級處。多個第一導電線920可充當位元線。
多個第一導電線920可包含摻雜半導體材料、金屬、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物或其組合。舉例而言，多個第一導電線920可由以下製成但不限於：摻雜多晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或其組合。多個第一導電線920可包含上述材料的單層或多層。在一些實施例中，多個第一導電線920可包含石墨烯、碳奈米管或其組合。
通道層930可以矩陣形式安置，所述矩陣形式安置於多個第一導電線920上以在第一水平方向DR1及第二水平方向DR2上彼此間隔開。通道層930可具有沿著第一水平方向DR1的第一寬度及沿著豎直方向DR3的第一高度，且第一高度可大於第一寬度。此處，豎直方向DR3可與第一水平方向DR1及第二水平方向DR2相交，且可為例如垂直於基底100的上部表面的方向。舉例而言，儘管第一高度可為第一寬度的約2至10倍，但本揭露不限於此。通道層930的底部部分可充當第一源極/汲極區（未繪示），通道層930的上部部分可充當第二源極/汲極區（未繪示），且通道層930的在第一源極/汲極區與第二源極/汲極區之間的一部分可充當通道區（未繪示）。
在一些實施例中，通道層930可包含氧化物半導體，且氧化物半導體可包含例如InxGayZnzO、InxGaySizO、InxSnyZnzO、InxZnyO、ZnxO、ZnxSnyO、ZnxOyN、ZrxZnySnzO、SnxO、HfxInyZnz、GaxZnySnzO、AlxZnySnzO、YbxGayZnzO、InxGayO或其組合。通道層930可包含前述氧化物半導體的單層或多層。在一些實施例中，通道層930可具有大於矽的帶隙能量的帶隙能量。舉例而言，通道層930可具有約1.5電子伏特至5.6電子伏特的帶隙能量。舉例而言，通道層930在具有約2.0電子伏特至4.0電子伏特的帶隙能量時可具有最佳通道效能。舉例而言，通道層930可為但不限於多晶或非晶形。在一些實施例中，通道層930可包含石墨烯、碳奈米管或其組合。
閘極電極940可在通道層930的兩個側壁上在第一水平方向DR1上延伸。閘極電極940可包含面向通道層930的第一側壁的第一子閘極電極940P1，及面向與通道層930的第一側壁相對的第二側壁的第二子閘極電極940P2。由於單個通道層930安置於第一子閘極電極940P1與第二子閘極電極940P2之間，故半導體裝置可具有雙閘極電晶體結構。然而，本揭露不限於此。省略第二子閘極電極940P2，僅形成面向通道層930的第一側壁的第一子閘極電極940P1，且可實施單個閘極電晶體結構。包含於閘極電極940中的材料可與對閘極電極（圖20的802）的描述相同。
閘極絕緣膜950圍繞通道層930的側壁，且可插入於通道層930與閘極電極940之間。舉例而言，如圖21中所繪示，通道層930的整個側壁可由閘極絕緣膜950圍繞，且閘極電極940的側壁的一部分可與閘極絕緣膜950接觸。在一些其他實施例中，閘極絕緣膜950可在閘極電極940的延伸方向（亦即，第一水平方向DR1）上延伸，且在通道層930的側壁當中，僅面向閘極電極940的兩個側壁可與閘極絕緣膜950接觸。在一些實施例中，閘極絕緣膜950可由氧化矽膜、氮氧化矽膜、具有比二氧化矽膜更高的介電常數的高介電常數材料或其組合製成。
多個第二絕緣圖案932可在多個第一絕緣圖案922上沿著第二水平方向DR2延伸。通道層930可安置於多個第二絕緣圖案932當中的兩個相鄰第二絕緣圖案932之間。此外，在兩個相鄰第二絕緣圖案932之間，第一埋入層934及第二埋入層936可安置於兩個相鄰通道層930之間的空間中。第一埋入層934可位於兩個相鄰通道層930之間的空間的底部部分處。第二埋入層936可形成於第一埋入層934上以填充兩個相鄰通道層930之間的空間的剩餘部分。第二埋入層936的上部表面安置於與通道層930的上部表面相同的層級處，且第二埋入層936可覆蓋閘極電極940的上部表面。相比之下，多個第二絕緣圖案932可由與多個第一絕緣圖案922相連的材料層形成，或第二埋入層936可由與第一埋入層934相連的材料層形成。在一些實施例中，多個第二絕緣圖案932及多個第一絕緣圖案922可包含相同材料，或第二埋入層936及第一埋入層934可包含相同材料。
電容器接觸件960可安置於通道層930上。電容器接觸件960安置為在豎直方向DR3上與通道層930交疊，且可以矩陣形式配置，所述矩陣形式安置為在第一水平方向DR1及第二水平方向DR2上彼此間隔開。儘管電容器接觸件960可由摻雜多晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或其組合製成，但本揭露不限於此。上部絕緣層962可圍繞多個第二絕緣圖案932及第二埋入層936上的電容器接觸件960的側壁。
蝕刻終止層970可安置於上部絕緣層962上。電容器980可安置於蝕刻終止層970上。電容器980可包含下部電極982、摻雜層990、電容器介電膜984以及上部電極986。下部電極982可穿透蝕刻終止層970，且電連接至電容器接觸件960的上部表面。儘管下部電極982可形成為在豎直方向DR3上延伸的柱型，但本揭露不限於此。在一些實施例中，下部電極982安置為在豎直方向DR3上與電容器接觸件960交疊，且可以矩陣形式配置，所述矩陣形式安置為在第一水平方向DR1及第二水平方向DR2上彼此間隔開。在一些實施例中，著陸墊（未繪示）可進一步安置於電容器接觸件960與下部電極982之間，且下部電極982可以六邊形形狀配置。
摻雜層990可安置於下部電極982與電容器介電膜984之間。摻雜層990可包含摻雜金屬。摻雜於摻雜層990中的金屬可具有四價或大於四價的價電子。金屬可包含四個或大於四個價電子。金屬可包含例如釕（Ru）、鎢（W）、鉬（Mo）、釩（V）、鉻（Cr）、錳（Mn）、鈮（Nb）以及鉭（Ta）中的至少一者。舉例而言，摻雜層990可包含呈2原子%至10原子%的量的金屬。
電容器介電膜984可包含正方晶系及斜方晶系兩者。
下文中，根據本揭露的一些其他實施例的半導體裝置將參考圖24及圖25來描述。
圖24為用於解釋根據本揭露的一些其他實施例的半導體裝置的佈局圖。圖25為用於解釋根據本揭露的一些其他實施例的半導體裝置的透視圖。
參考圖24及圖25，根據本揭露的一些其他實施例的半導體裝置可包含基底100、多個第一導電線920A、通道結構930A、接觸件閘極電極940A、多個第二導電線942A以及電容器980。根據本揭露的一些其他實施例的半導體裝置可包含豎直通道電晶體VCT。
多個主動區AC可藉由第一元件分離圖案912A及第二元件分離圖案914A限定於基底100中。通道結構930A可安置於多個主動區AC中的每一者內部。通道結構930A可包含各自在豎直方向DR3上延伸的第一主動柱930A1及第二主動柱930A2，以及連接至第一主動柱930A1的底部部分及第二主動柱930A2的底部部分的連接部分930L。第一源極/汲極區SD1可安置於連接部分930L內部。第二源極/汲極區SD2可安置於第一主動柱930A1及第二主動柱930A2的上部側上。第一主動柱930A1及第二主動柱930A2可各自形成獨立單元記憶胞。
多個第一導電線920A可在與多個主動區AC中的每一者相交的方向上延伸，且可例如在第二水平方向DR2上延伸。多個第一導電線920A的一個第一導電線920A可安置於第一主動柱930A1與第二主動柱930A2之間的連接部分930L上。一個第一導電線920A可安置於第一源極/汲極區SD1上。與一個第一導電線920A相鄰的另一第一導電線920A可安置於兩個通道結構930A之間。多個第一導電線920A的一個第一導電線920A可充當包含於兩個單元記憶胞中的共同位元線，所述兩個單元記憶胞由安置於一個第一導電線920A的兩側上的第一主動柱930A1及第二主動柱930A2形成。
一個接觸件閘極電極940A可安置於在第二水平方向DR2上彼此相鄰的兩個通道結構930A之間。舉例而言，接觸件閘極電極940A可安置於包含在一個通道結構930A中的第一主動柱930A1與同其相鄰的通道結構930A的第二主動柱930A2之間。一個接觸件閘極電極940A可由安置於其兩個側壁上的第一主動柱930A1及第二主動柱930A2共用。閘極絕緣膜950A可安置於接觸件閘極電極940A與第一主動柱930A1之間及接觸件閘極電極940A與第二主動柱930A2之間。多個第二導電線942A可在接觸件閘極電極940A的上部表面上在第一水平方向DR1上延伸。多個第二導電線942A可充當半導體裝置的字元線。
電容器接觸件960A可安置於通道結構930A上。電容器接觸件960A可安置於第二源極/汲極區SD2上，且電容器980可安置於電容器接觸件960A上。電容器980可包含圖23中所繪示的下部電極982、摻雜層990、電容器介電膜984以及上部電極986。
綜上所述，所屬領域具有通常知識者將瞭解，在實質上不脫離本揭露的範疇的情況下，可對本文中所描述實施例作出各種變化及修改。因此，本揭露的所揭露實施例僅以一般及描述性意義來使用，且並非出於限制性的目的。
10:第一模塑層 20:第二模塑層 100:基底 110:第一層間絕緣膜 115:儲存接觸件 118、LP:著陸墊 120、620、970:蝕刻終止層 130、430、630、982:下部電極 130p:下部電極圖案 135、435、635:第一摻雜層 135a、142a:最上部表面 141:第一支撐件圖案 141L:第一支撐件層 142:第二支撐件圖案 142L:第二支撐件層 150、450、650、984:電容器介電膜 160、660、986:上部電極 170:第二層間絕緣膜 181:第一金屬層 290、390、590、790:第二摻雜層 382:第二金屬層 390p:預摻雜層 630s1:第一側壁 630s2:第二側壁 645:絕緣圖案 801:閘極絕緣膜/閘極結構 802:閘極電極/閘極結構 803:封蓋圖案/閘極結構 805:元件分離膜 811:下部層間絕緣膜 812:上部層間絕緣膜 912:下部絕緣層 912A:第一元件分離圖案 914A:第二元件分離圖案 920、920A:第一導電線 922:第一絕緣圖案 930:通道層 930A:通道結構 930A1:第一主動柱 930A2:第二主動柱 930L:連接部分 932:第二絕緣圖案 934:第一埋入層 936:第二埋入層 940:閘極電極 940A:接觸件閘極電極 940P1:第一子閘極電極 940P2:第二子閘極電極 942A:第二導電線 950、950A:閘極絕緣膜 960、960A:電容器接觸件 962:上部絕緣層 980:電容器 990:摻雜層 A-A'、F-F、G-G:線 AC:主動區 BC:埋入式接觸件 BL:位元線 DC:直接接觸件 DR1:第一水平方向 DR2:第二水平方向 DR3:豎直方向 DR4:第三水平方向 E:電場 GT:溝渠 LPR:低電壓區 P:極化R1、R2、R3:區 SD1:第一源極/汲極區 SD2:第二源極/汲極區 t:厚度 VCT:豎直通道電晶體 WL:字元線
本揭露的上述及其他態樣以及特徵藉由參考隨附圖式詳細描述其一些實施例而將變得更顯而易見，在隨附圖式中： 圖1為用於解釋根據本揭露的一些實施例的半導體裝置的圖式。 圖2為圖1的區R1的放大視圖。 圖3為根據本揭露的一些實施例的半導體裝置的極化-電場的曲線圖。 圖4至圖8為用於解釋根據本揭露的一些實施例的用於製造半導體裝置的方法的圖式。 圖9為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。 圖10為圖9的區R2的放大視圖。 圖11為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。 圖12為圖11的區R3的放大視圖。 圖13及圖14為用於解釋根據本揭露的一些其他實施例的用於製造半導體裝置的方法的圖式。 圖15為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。 圖16為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。 圖17為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。 圖18為用於解釋根據本揭露的一些其他實施例的半導體裝置的圖式。 圖19為用於解釋根據本揭露的一些實施例的半導體裝置的佈局圖。 圖20為沿著圖19的線A-A'截取的橫截面圖。 圖21為用於解釋根據本揭露的一些其他實施例的半導體裝置的佈局圖。 圖22為用於解釋根據本揭露的一些其他實施例的半導體裝置的透視圖。 圖23為沿著圖21的線F-F及線G-G截取的橫截面圖。 圖24為用於解釋根據本揭露的一些其他實施例的半導體裝置的佈局圖。 圖25為用於解釋根據本揭露的一些其他實施例的半導體裝置的透視圖。
100:基底
110:第一層間絕緣膜
115:儲存接觸件
118:著陸墊
120:蝕刻終止層
130:下部電極
135:第一摻雜層
141:第一支撐件圖案
142:第二支撐件圖案
150:電容器介電膜
160:上部電極
170:第二層間絕緣膜
DR1:第一水平方向
DR2:第二水平方向
DR3:豎直方向
R1:區

Claims (18)

  1. 一種半導體裝置，包括：著陸墊，在基底上；下部電極，在所述著陸墊上且電連接至所述著陸墊；電容器介電膜，在所述下部電極上且包含正方晶系及斜方晶系兩者；第一摻雜層，在所述下部電極與所述電容器介電膜之間且包含第一金屬；以及上部電極，在所述電容器介電膜上，其中所述第一摻雜層包含2原子%至10原子%的量的所述第一金屬。
  2. 如請求項1所述的半導體裝置，其中所述第一金屬具有四個或大於四個價電子。
  3. 如請求項1所述的半導體裝置，其中所述第一摻雜層具有5埃至10埃的厚度。
  4. 如請求項1所述的半導體裝置，更包括：支撐件圖案，在所述下部電極的至少一側上且與所述電容器介電膜及所述下部電極的側壁接觸。
  5. 如請求項4所述的半導體裝置，其中所述第一摻雜層的最上部表面與所述支撐件圖案的最上部表面共面。
  6. 如請求項1所述的半導體裝置，更包括：第二摻雜層，在所述電容器介電膜與所述上部電極之間且包含第二金屬。
  7. 如請求項6所述的半導體裝置，其中所述第二金屬 具有四個或大於四個價電子，且所述第二摻雜層包含2原子%至10原子%的量的所述第二金屬。
  8. 如請求項6所述的半導體裝置，更包括：金屬層，位於所述第二摻雜層與所述上部電極之間且包含所述第二金屬。
  9. 如請求項1所述的半導體裝置，更包括：絕緣圖案，在所述下部電極的一側上，其中所述下部電極具有L形狀，所述電容器介電膜沿著所述下部電極的第一側壁延伸，且所述絕緣圖案沿著所述下部電極的與所述下部電極的所述第一側壁相對的第二側壁延伸。
  10. 一種半導體裝置，包括：溝渠，在基底中；閘極電極，在所述溝渠中；埋入式接觸件，在所述閘極電極的至少一側上且電連接至所述基底；著陸墊，在所述埋入式接觸件上；蝕刻終止層，在所述著陸墊上；第一支撐件圖案，在所述蝕刻終止層上；第二支撐件圖案，在所述第一支撐件圖案上與所述第一支撐件圖案間隔開；下部電極，與所述第二支撐件圖案及所述第一支撐件圖案的側壁接觸；電容器介電膜，在所述下部電極、所述第一支撐件圖案以及 所述第二支撐件圖案上且包含正方晶系及斜方晶系兩者；第一摻雜層，在所述下部電極與所述電容器介電膜之間且包含具有四個或大於四個價電子的第一金屬；以及上部電極，在所述電容器介電膜上。
  11. 如請求項10所述的半導體裝置，更包括：第二摻雜層，在所述電容器介電膜與所述上部電極之間且包含第二金屬。
  12. 如請求項11所述的半導體裝置，更包括：金屬層，在所述第二摻雜層與所述上部電極之間且包含所述第二金屬。
  13. 如請求項10所述的半導體裝置，其中所述第一摻雜層包含2原子%至10原子%的量的所述第一金屬。
  14. 如請求項10所述的半導體裝置，其中所述第一摻雜層具有5埃至10埃的厚度。
  15. 如請求項10所述的半導體裝置，其中所述第一摻雜層的最上部表面與所述第二支撐件圖案的最上部表面共面。
  16. 一種半導體裝置，包括：電容器，包括：第一電極及第二電極；電容器介電膜，在所述第一電極與所述第二電極之間延伸且包含正方晶系及斜方晶系兩者；以及第一摻雜層，在所述第一電極與所述電容器介電膜之間且包含具有四個或大於四個價電子的第一金屬，其中所述第一摻雜層包含2原子%至10原子%的量的所 述第一金屬。
  17. 如請求項16所述的半導體裝置，其中所述第一電極及所述第一摻雜層包含相同材料。
  18. 如請求項16所述的半導體裝置，更包括第二摻雜層，所述第二摻雜層在所述第二電極與所述電容器介電膜之間且包含具有四個或大於四個價電子的第二金屬。
TW110144494A 2021-01-22 2021-11-30 半導體裝置 TWI783798B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0009158 2021-01-22
KR1020210009158A KR20220106336A (ko) 2021-01-22 2021-01-22 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW202230807A TW202230807A (zh) 2022-08-01
TWI783798B true TWI783798B (zh) 2022-11-11

Family

ID=82424057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110144494A TWI783798B (zh) 2021-01-22 2021-11-30 半導體裝置

Country Status (4)

Country Link
US (1) US20220238641A1 (zh)
KR (1) KR20220106336A (zh)
CN (1) CN114784004A (zh)
TW (1) TWI783798B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200058731A1 (en) * 2018-08-14 2020-02-20 Samsung Electronics Co., Ltd. Semiconductor device
US20200395460A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
JP2002319636A (ja) * 2001-02-19 2002-10-31 Nec Corp 半導体記憶装置及びその製造方法
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
KR100605506B1 (ko) * 2004-02-09 2006-07-28 삼성전자주식회사 엠아이엠 아날로그 캐패시터 및 그 제조방법
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US10050143B2 (en) * 2016-09-13 2018-08-14 International Business Machines Corporation Integrated ferroelectric capacitor/ field effect transistor structure
KR102449895B1 (ko) * 2018-05-18 2022-09-30 삼성전자주식회사 반도체 장치와 그 제조 방법
KR20200021276A (ko) * 2018-08-20 2020-02-28 삼성전자주식회사 전자 소자 및 그 제조방법
KR102623548B1 (ko) * 2018-09-19 2024-01-10 삼성전자주식회사 집적회로 장치
KR102645021B1 (ko) * 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
US11901400B2 (en) * 2019-03-29 2024-02-13 Intel Corporation MFM capacitor and process for forming such
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20210057587A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
TWI744784B (zh) * 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
KR20210142356A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
KR20220037041A (ko) * 2020-09-16 2022-03-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11706928B2 (en) * 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
US11942546B2 (en) * 2020-12-03 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US11737280B2 (en) * 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wakeup free approach to improve the ferroelectricity of FeRAM using a stressor layer
KR20230007773A (ko) * 2021-07-06 2023-01-13 삼성전자주식회사 커패시터 구조체, 그를 포함하는 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 반도체 장치의 제조 방법
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200058731A1 (en) * 2018-08-14 2020-02-20 Samsung Electronics Co., Ltd. Semiconductor device
US20200395460A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering

Also Published As

Publication number Publication date
KR20220106336A (ko) 2022-07-29
US20220238641A1 (en) 2022-07-28
CN114784004A (zh) 2022-07-22
TW202230807A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
KR20220050615A (ko) 반도체 장치 및 그 제조 방법
US8409953B2 (en) Method of manufacturing a semiconductor device
TWI772678B (zh) 積體電路裝置
TWI788106B (zh) 半導體裝置
KR20170126072A (ko) 반도체 소자 및 이의 제조방법
TW202228247A (zh) 半導體記憶體裝置
US20210125993A1 (en) Semiconductor devices and methods for fabricating the same
US20230125896A1 (en) Semiconductor device and method for fabricating the same
US20230102747A1 (en) Semiconductor device
TWI783798B (zh) 半導體裝置
US20230096911A1 (en) Semiconductor device and method for fabricating the same
TW202329431A (zh) 半導體裝置
TWI809481B (zh) 半導體裝置
US20230008127A1 (en) Capacitor structure, semiconductor memory device including the same, method for fabricating the same, and method for fabricating semiconductor memory device including the same
KR20230123345A (ko) 반도체 메모리 소자
CN114975447A (zh) 半导体器件及其制造方法
US20230413522A1 (en) Semiconductor device
US20240164084A1 (en) Semiconductor device
US20230200059A1 (en) Method for manufacturing semiconductor memory device
US20240023306A1 (en) Integrated circuit device and method of manufacturing the same
US20230112600A1 (en) Semiconductor devices
US11910593B2 (en) Ground-connected supports with insulating spacers for semiconductor memory capacitors and method of fabricating the same
US20230115443A1 (en) Semiconductor device and method for fabricating the same
US20230255015A1 (en) Semiconductor device and method for fabricating the same
US20230005926A1 (en) Integrated circuit devices and methods of manufacturing the same