TWI777204B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI777204B
TWI777204B TW109125773A TW109125773A TWI777204B TW I777204 B TWI777204 B TW I777204B TW 109125773 A TW109125773 A TW 109125773A TW 109125773 A TW109125773 A TW 109125773A TW I777204 B TWI777204 B TW I777204B
Authority
TW
Taiwan
Prior art keywords
conductive layers
layer
memory device
laminate
semiconductor memory
Prior art date
Application number
TW109125773A
Other languages
English (en)
Other versions
TW202114152A (zh
Inventor
小池豪
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202114152A publication Critical patent/TW202114152A/zh
Application granted granted Critical
Publication of TWI777204B publication Critical patent/TWI777204B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一實施方式提供一種能夠於被傳輸輸入信號之遠端部對信號進行監控之半導體記憶裝置。  實施方式之半導體記憶裝置具備：積層體，其隔著絕緣層而積層複數個導電層，且於第1方向之兩端部具有導電層呈階梯狀終止之第1階梯部；柱，其在積層體內於積層體之積層方向延伸，且於與複數個導電層中之至少一部分導電層交叉之位置形成記憶胞；帶狀部，其於與第1方向相交之第2方向上延伸，將積層體於第1方向分斷；複數個第1接點，其等配置於第1階梯部，且與第1階梯部之各階之導電層連接；及第2接點，其配置於積層體之帶狀部側，並與導電層連接，該導電層係與帶狀部相接、且連接於記憶胞之複數個導電層中之最上層之導電層。

Description

半導體記憶裝置
本發明之實施方式係關於一種半導體記憶裝置。
於三維非揮發性記憶體中，例如將記憶胞三維地配置於積層複數個導電層所得之積層體中。於積層體之兩端部設置有導電層呈階梯狀之階梯部，能夠針對導電層進行電信號之輸入輸出。
為了謀求提高導電層中之信號之傳輸速度，例如已知有將積層體分斷成2個之構成。於分斷所得之2個積層體中，利用來自各單側之階梯部之輸入信號使記憶胞動作。然而，難以確認於距階梯部最遠之分斷部分附近如何傳輸來自階梯部之輸入信號。
一實施方式提供一種能夠於被傳輸輸入信號之遠端部對信號進行監控之半導體記憶裝置。
實施方式之半導體記憶裝置具備：積層體，其隔著絕緣層而積層複數個導電層，且於第1方向之兩端部具有上述導電層呈階梯狀終止之第1階梯部；柱，其在上述積層體內於上述積層體之積層方向延伸，且於與上述複數個導電層中之至少一部分導電層交叉之位置形成記憶胞；帶狀部，其於與上述第1方向相交之第2方向延伸，將上述積層體於上述第1方向分斷；複數個第1接點，其等配置於上述第1階梯部，且與上述第1階梯部之各階之上述導電層連接；及第2接點，其配置於上述積層體之上述帶狀部側，且與導電層連接，該導電層係與上述帶狀部相接且連接於上述記憶胞之上述複數個導電層中之最上層之導電層。
以下，參照附圖對本發明詳細地進行說明。再者，本發明並不由下述實施方式限定。又，下述實施方式中之構成要素包括業者能夠容易設想到之構成要素或者實質上相同之構成要素。
再者，於本說明書中，實施方式之半導體記憶裝置之上下方向係基於下述階梯部之形狀而規定。具體而言，將階梯部之階面部分、亦即階梯部之各階中之絕緣層之露出面所面朝之方向設為半導體記憶裝置之上方向。
[實施方式1]  以下，參照附圖，對實施方式1詳細地進行說明。
(半導體記憶裝置之構成例)  圖1係表示實施方式1之半導體記憶裝置1之概略構成例之剖視圖。如圖1所示，半導體記憶裝置1具備基板SB、記憶部MEMa、MEMb、及周邊電路PERa、PERb。
基板SB例如為矽基板等半導體基板。於基板SB之上方積層有複數條字元線WL，於字元線WL之上方積層有複數條選擇閘極線SGD，其等例如構成2個記憶部MEMa、MEMb。
構成記憶部MEMa之複數條字元線WL於X方向單側(紙面左側)之端部具有階梯部SRa。於階梯部SRa，字元線WL呈階梯狀終止。複數條字元線WL之另一端部以大致垂直豎立之狀態終止。字元線WL上方之複數條選擇閘極線SGD於一端部構成包含最上段在內之階梯部SRa之一部分。複數條選擇閘極線SGD於另一端部亦呈階梯狀終止。
構成記憶部MEMb之複數條字元線WL具有使一側之字元線WL之構成反轉而成之構成。即，該等字元線WL於X方向單側(紙面右側)之端部具有階梯部SRb。於階梯部SRb，字元線WL呈階梯狀終止。該等字元線WL之另一端部以大致垂直豎立之狀態終止。又，字元線WL上方之複數條選擇閘極線SGD於一端部構成包含最上段在內之階梯部SRb之一部分，於另一端部呈階梯狀終止。
各個記憶部MEMa、MEMb於字元線WL豎立之端部彼此相鄰。此種記憶部MEMa、MEMb之構成例如可藉由將兩端部具有階梯部SRa、SRb之字元線WL於中央附近之分斷部DV分斷而獲得。
於各個記憶部MEMa、MEMb配置有在積層方向上貫通選擇閘極線SGD及字元線WL之複數個柱PL。在柱PL與字元線WL之交叉部形成複數個記憶胞。如此一來，於記憶部MEMa、MEMb中三維地配置有記憶胞。
於字元線WL及選擇閘極線SGD均呈階梯狀之階梯部SRa、SRb，配置有將字元線WL及選擇閘極線SGD與上層配線等連接之接點CC。藉此，能夠將積層為多層之字元線WL及選擇閘極線SGD單獨地引出，針對字元線及選擇閘極線SGD進行電信號之輸入輸出。
於字元線WL豎立之另一端部，例如於最上層之字元線WL配置有接點CF。於另一端部亦呈階梯狀之選擇閘極線SGD例如分別連接有接點CF。該等接點CF能夠專門針對字元線WL及選擇閘極線SGD進行電信號之監控。
於階梯部SRa、SRb之X方向之更外側，配置有包含基板SB表層之電晶體TR及連接於電晶體TR之各種配線等之周邊電路PERa、PERb。作為第1電路之周邊電路PERa例如對隸屬於記憶部MEMa之記憶胞之動作有幫助。作為第2電路之周邊電路PERb例如對隸屬於記憶部MEMb之記憶胞之動作有幫助。
其次，使用圖2及圖3，對半導體記憶裝置1之詳細構成例進行說明。
圖2係表示實施方式1之半導體記憶裝置1之詳細構成例之剖視圖。圖2(a)係半導體記憶裝置1之記憶部MEMa及階梯部SRa之X方向剖視圖。圖2(b)係半導體記憶裝置1之分斷部DV附近之X方向剖視圖。圖2(c)係半導體記憶裝置1之記憶部MEMa之Y方向剖視圖。再者，記憶部MEMb及階梯部SRb亦成為記憶部MEMa及階梯部SRa之反轉構造，除此以外，其等具備與記憶部MEMa及階梯部SRa相同之構成。
圖3係實施方式1之半導體記憶裝置1之分斷部DV附近之俯視圖。但於圖3中，省略了絕緣層51～53及插塞CH、V0等。又，圖3中之各構成之數量及配置為一例，其等可任意變更。
如圖2(a)(b)(c)所示，半導體記憶裝置1所具備之基板SB於表層部具有n井11，於n井11內具有p井12，於p井12內具有複數個n+ 擴散區域13。n+ 擴散區域13與下述接點LI相接。
於基板SB上配置有積層體LM。積層體LM具有交替地積層複數個作為導電層之字元線WL及絕緣層OL而成之構成作為下部構造。積層體LM具有交替地積層複數個作為導電層之選擇閘極線SGD及絕緣層OL而成之構成作為上部構造。字元線WL及選擇閘極線SGD例如為鎢層或鉬層等。絕緣層OL例如為SiO2 層等。
再者，於圖2之例中，積層體LM具有5層字元線WL與4層選擇閘極線SGD，但字元線WL及選擇閘極線SGD之層數任意。又，選擇閘極線SGD為汲極側選擇閘極線。積層體LM亦可於最下層之字元線WL之下方配置源極側選擇閘極線(未圖示)而構成。
如圖2(a)所示，階梯部SRa具備字元線WL及絕緣層OL呈階梯狀終止之構成。階梯部SRa之1段具有1條字元線WL及其上層之1個絕緣層OL，並朝向記憶部MEMa側逐漸上升。階梯部SRa由絕緣層51覆蓋。絕緣層51由絕緣層52覆蓋，絕緣層52由絕緣層53覆蓋，絕緣層53由絕緣層54覆蓋。再者，於圖2以後之各圖中，為了確保下述接點CC等之視認性而省略了絕緣層51之影線。
於階梯部SRa之各階配置有作為第1接點之接點CC。接點CC貫通絕緣層52、51、構成階梯部SRa之各階之絕緣層OL並到達字元線WL。接點CC之上端部經由貫通絕緣層53之插塞V0、及配置於絕緣層54中之插塞V1而連接於絕緣層54中之配線MP等上層配線。
於記憶部MEMa中，呈矩陣狀配置有貫通積層體LM並到達基板SB之p井12的複數個柱PL。於柱PL內，從柱PL之內壁側起依序積層有記憶層ME、通道層CN、及核心層CR。通道層CN亦配置於柱PL之底面。記憶層ME從柱PL之內壁側起依序具備阻擋絕緣層BK、電荷蓄積層CT、及隧道絕緣層TN。
阻擋絕緣層BK、隧道絕緣層TN、及核心層CR例如為SiO2 層等。電荷蓄積層CT例如為SiN層等。通道層CN例如為非晶矽層或多晶矽層等。
與階梯部SRa相同，記憶部MEMa之積層體LM由絕緣層52覆蓋。絕緣層52由絕緣層53覆蓋。於柱PL之通道層CN連接有跨及絕緣層52、53配置之插塞CH。插塞CH之上端部經由配置於絕緣層54中之插塞V1而連接於絕緣層54中之位元線BL。
藉由以上構成，於柱PL之各字元線WL之高度位置形成記憶胞MC。如此一來，半導體記憶裝置1構成為例如三維地配置有記憶胞MC之三維非揮發性記憶體。
從周邊電路PERa(參照圖1)向特定之字元線WL輸入電信號，並從字元線WL對記憶胞MC施加與該電信號相對應之電壓。藉由對記憶胞MC施加電壓，而將電荷蓄積於電荷蓄積層CT中，將資料寫入電荷蓄積層CT。藉由從周邊電路PERa對特定之字元線WL施加電壓，而將資料從記憶胞MC讀出至位元線BL。
又，利用以上構成，於柱PL之各選擇閘極線SGD之高度位置形成選擇閘極SG。藉由從周邊電路PERa對各選擇閘極線SGD施加電壓而接通或斷開各選擇閘極SG，從而該等選擇閘極SG所屬之柱PL成為選擇狀態或非選擇狀態。
如圖2(b)及圖3所示，於積層體LM被分斷之分斷部DV，在X方向上並排之複數個作為帶狀部之縱狹縫VST於Y方向上延伸。縱狹縫VST貫通複數條字元線WL及複數個絕緣層OL，並到達基板SB。
藉此，積層體LM於X方向上被分斷成作為具有記憶部MEMa之第1積層體部之區域及作為具有記憶部MEMb之第2積層體部之區域。又，藉此，積層體LM之與縱狹縫VST相接之端部、亦即構成積層體LM之字元線WL之端部大致垂直地豎立。
另一方面，字元線WL上層之選擇閘極線SGD於分斷部DV側之端部具有階梯部SRsa、SRsb。於階梯部SRsa、SRsb，選擇閘極線SGD不與縱狹縫VST相接而成為階梯狀。階梯部SRsa、SRsb之1段具有1條選擇閘極線SGD及其上層之1個絕緣層OL。階梯部SRsa朝向記憶部MEMa側逐漸上升，階梯部SRsb朝向記憶部MEMb側逐漸上升。亦即，構成積層體LM之字元線WL中最上層之字元線WL位於階梯部SRsa、SRsb之最下層。
於縱狹縫VST內，以絕緣層55為襯層而填充有導電層20。2個縱狹縫VST之間及階梯部SRsa、SRsb由絕緣層51覆蓋。絕緣層51由絕緣層52覆蓋，絕緣層52由絕緣層53覆蓋，絕緣層53由絕緣層54覆蓋。
於構成積層體LM之字元線WL中最上層之字元線WL連接作為第2接點之接點CF。接點CF貫通絕緣層52、51、字元線WL正上方之絕緣層OL並到達字元線WL。接點CF之上端部經由貫通絕緣層53之插塞V0而連接於未圖示之上層配線等。
此種接點CF可配置於階梯部SRsa、SRsb之至少一部分段中。於此情形時，作為第3接點之接點CF貫通絕緣層52、51、構成階梯部SRsa或階梯部SRsb之各階之絕緣層OL並到達下層之選擇閘極線SGD。
接點CF能夠於上層配線側監控從一側之階梯部SRa、SRb之接點CC輸入並於字元線WL及選擇閘極線SGD中傳輸而來之電信號、即電壓。
如圖2(c)及圖3所示，於積層體LM中，設置在X方向上延伸之複數個接點LI。複數個接點LI於Y方向上相互並排地排列。接點LI貫通積層體LM而到達基板SB之n+ 擴散區域13。於接點LI內，以絕緣層55為襯層而填充有導電層20，接點LI例如作為源極線接點發揮功能。
上述之各柱PL配置於該等接點LI之間。配置於2個接點LI間之柱PL例如構成1個區塊BLK。於1個區塊BLK內及複數個區塊BLK之間，複數個柱PL共有1條位元線BL。
因此，於2個接點LI之間配置有淺槽SHE，該淺槽SHE於X方向延伸，將區塊BLK內之選擇閘極線SGD於Y方向分離。淺槽SHE貫通積層體LM之選擇閘極線SGD及與其等成對之絕緣層OL，並到達最上層之字元線WL正上方之絕緣層OL。於淺槽SHE內填充有絕緣層51。於圖2以後之各圖中，亦省略了淺槽SHE內之絕緣層51之影線。
淺槽SHE並未連接於縱狹縫VST，但如上所述，縱狹縫VST側之選擇閘極線SGD呈階梯狀，因此能夠將選擇閘極線SGD分離。
(半導體記憶裝置之製造方法)  其次，使用圖4～圖12，對實施方式1之半導體記憶裝置1之製造方法之例進行說明。
圖4～圖12係表示實施方式1之半導體記憶裝置1之製造方法之順序之一例的流程圖。同一圖號中之(a)(b)(c)表示相同處理步驟中之不同部位。圖4～圖12之(a)相當於圖2(a)之部位，(b)相當於圖2(b)之部位，(c)相當於圖2(c)之部位。再者，記憶部MEMb及階梯部SRb亦為記憶部MEMa及階梯部SRa之反轉構造，除此以外，記憶部MEMb及階梯部SRb係以與記憶部MEMa及階梯部SRa相同之製造方法而形成。
首先，於形成有n井11及p井12等之基板SB上，形成包含未圖示之電晶體TR之周邊電路PERa等。周邊電路PERa可使用一般之半導體電路之形成方法而形成。
其次，如圖4(a)(b)(c)所示，於基板SB上形成交替地積層複數個犧牲層NL及絕緣層OL而成之積層體LMs。犧牲層NL例如由SiN層等構成，且係於之後被替換為導電材料而成為字元線WL及選擇閘極線SGD之層。
如圖5(a)所示，於積層體LMs之成為端部之位置形成階梯部SRas。
如圖5(b)所示，於積層體LMs之成為分斷部DV之位置附近形成階梯部SRsas、SRsbs。
該等階梯部SRas、SRsas、SRsbs係藉由一面以O2 電漿等將配置於積層體LMs上之抗蝕圖案等遮罩圖案加以細化，一面將絕緣層OL及犧牲層NL各去除1對而形成。
其後，形成覆蓋階梯部SRas、SRsas、SRsbs之絕緣層51之一部分。
如圖6(a)(b)(c)所示，形成貫通積層體LMs而到達基板SB之p井12之記憶體孔MH。
如圖7(a)(b)(c)所示，於記憶體孔MH內，從記憶體孔MH內壁側起形成記憶層ME。為了使記憶體孔MH之底面露出，將記憶層ME之底面蝕刻而去除。使矽於露出之記憶體孔MH之底面磊晶生長。於經磊晶生長之矽上形成通道層CN及核心層CR。
如圖8(a)(b)(c)所示，形成覆蓋積層體LMs及絕緣層51之絕緣層52。
如圖8(c)所示，形成貫通絕緣層52、且貫通至積層體LMs之中途為止之淺槽SHE，並以填埋淺槽SHE之方式形成絕緣層51之另一部分(省略絕緣層51之影線)。
如圖8(b)所示，於成為分斷部DV之區域形成複數個縱狹縫VST，該等複數個縱狹縫VST貫通絕緣層52、51及積層體LMs並到達積層體LMs最下層之絕緣層OL。又，如圖8(c)所示，形成貫通積層體LMs並到達基板SB之複數個狹縫ST。使用離子注入法等，於基板SB之從狹縫ST露出之部分形成n+ 擴散區域13。
如圖9(a)(b)(c)所示，主要經由狹縫ST去除積層體LMs之犧牲層NL。藉此，形成在絕緣層OL之間具有空隙之積層體LMg。
如圖10(a)(b)(c)所示，主要經由狹縫ST於積層體LMg之空隙中填充導電材料，從而形成在絕緣層OL之間積層之字元線WL及選擇閘極線SGD。藉此，形成將複數條字元線WL及選擇閘極線SGD與絕緣層OL交替地積層而成之積層體LM。
再者，有時會將如圖9及圖10般把犧牲層NL替換成字元線WL等之處理稱為替換處理。
如圖11(b)(c)所示，於縱狹縫VST內及狹縫ST內，以絕緣層55為襯層而填充導電層20。曾設置狹縫ST之部位成為接點LI。
如圖12(a)所示，形成接點CC，該接點CC貫通絕緣層52、51、及階梯部SRa之各階之絕緣層OL，並到達字元線WL及選擇閘極線SGD。
如圖12(b)所示，形成接點CF，該接點CF貫通絕緣層52、51、OL，並到達最上層之字元線WL。又，此時亦可形成貫通絕緣層52、51、及階梯部SRsa、SRsb之各階之絕緣層OL並到達各階之選擇閘極線SGD的接點CF。
此後，於絕緣層52上形成絕緣層53。形成貫通絕緣層53、52並連接於柱PL之通道CN之插塞CH。形成貫通絕緣層53並連接於接點CC、CF之插塞V0。進而，形成其等之上層配線。
藉由以上所述，製造實施方式1之半導體記憶裝置1。
(比較例)  於三維非揮發性記憶體中，例如從積層體之兩端部之階梯部引出字元線，來收發電信號。藉由設為將此種積層體於中央附近分斷並使其等單獨動作之構成，能夠縮短字元線長度，提高信號之傳輸速度，從而減少RC(Resistance Capacity，電阻電容)延遲。然而，於此種構成中，僅於單側具有供引出字元線之階梯部，而難以監控於另一側如何傳輸信號。
根據實施方式1之半導體記憶裝置1，具備與和縱狹縫VST相接之複數條字元線WL中之最上層之字元線WL或最上層之選擇閘極線SGD連接之接點CF。藉此，即便與縱狹縫VST相接之字元線WL陡峭地豎立，至少能夠監控傳輸至最上層之字元線WL或最上層之選擇閘極線SGD之信號。具體而言，例如藉由從接點CC側對字元線WL或最上層之選擇閘極線SGD施加電壓並監控來自接點CF側之輸出，能夠觀測到縱狹縫VST側之字元線WL或最上層之選擇閘極線SGD之電壓上升是否產生延遲等。
字元線WL之縱狹縫VST側距被輸入信號之階梯部SRa、SRb側最遠。又，配置於字元線WL之柱PL例如具有上表面之直徑較大、下表面之直徑較小之倒錐形狀，字元線WL越靠上層，柱PL所占之體積越大。亦即，字元線WL越靠上層，字元線WL自身之有效體積越小，電阻值越高。如上所述，藉由對字元線WL位於最上層、且區域距階梯部SRa、SRb側最遠之被認為最差之條件下之信號進行監控，可獲取接近最壞情況之資料。
同樣，能夠於距被輸入信號之階梯部SRa、SRb側最遠之縱狹縫VST側，獲取傳輸至選擇閘極線SGD之信號。於此情形時，亦能夠藉由監控最上層之選擇閘極線SGD之信號，而獲取接近最壞情況之資料。
根據實施方式1之半導體記憶裝置1，對字元線WL及選擇閘極線SGD之遠端部之信號進行監控。若於例如半導體記憶裝置1之出廠檢驗時進行此種監控，則能夠幫助判定半導體記憶裝置1之合格與否。再者，藉由將利用監控所獲得之資料反饋給製造或開發，能夠改善半導體記憶裝置1之品質。
[實施方式2]  以下，參照附圖，對實施方式2詳細地進行說明。實施方式2之半導體記憶裝置與上述實施方式1之不同點在於，不具有選擇閘極線SGD之階梯部SRsa、SRsb。對除此以外之構成標附與實施方式1相同之符號並省略說明。
圖13係表示實施方式2之半導體記憶裝置2之詳細構成例之剖視圖。圖13(a)係半導體記憶裝置2之記憶部MEMa及階梯部SRa之X方向剖視圖。圖13(b)係半導體記憶裝置2之分斷部DV附近之X方向剖視圖。圖13(c)係半導體記憶裝置2之記憶部MEMa之Y方向剖視圖。
圖14係實施方式2之半導體記憶裝置2之分斷部DVc附近之俯視圖。但於圖14中，省略了絕緣層51～53及插塞CH、V0等。又，圖14中之各構成之數量及配置為一例，其等可任意進行變更。
如圖13(a)(b)(c)所示，於基板SB上配置有積層體LMc。積層體LMc具有交替地積層複數個作為導電層之選擇閘極線SGDc及絕緣層OL而成之構成作為上部構造。選擇閘極線SGDc例如為鎢層或鉬層等。
選擇閘極線SGDc為汲極側選擇閘極線，其數量任意。積層體LMc亦可於最下層之字元線WL之下方配置源極側選擇閘極線(未圖示)而構成。
如圖13(b)及圖14所示，於積層體LMc被分斷之分斷部DVc，在X方向上並排之複數個作為帶狀部之縱狹縫VSTc於Y方向上延伸。縱狹縫VSTc貫通複數條選擇閘極線SGDc、複數條字元線WL、及複數個絕緣層OL，並到達基板SB。藉此，字元線WL及選擇閘極線SGDc之與縱狹縫VSTc相接之端部大致垂直地豎立。
於構成積層體LMc之選擇閘極線SGDc中最上層之選擇閘極線SGDc，連接作為第2接點之接點CFc。接點CFc貫通絕緣層52、51、及積層體LMc之最上層之絕緣層OL而到達選擇閘極線SGDc。接點CFc之上端部經由貫通絕緣層53之插塞V0而連接於未圖示之上層配線等。
接點CFc將從一側之階梯部SRa之接點CC輸入並於選擇閘極線SGDc中傳輸而來之電信號、即電壓輸出至上層配線側。
如圖13(c)及圖14所示，於2個接點LI之間，配置有在X方向延伸、且於Y方向將區塊BLK內之選擇閘極線SGDc分離之淺槽SHEc。淺槽SHEc貫通積層體LMc之選擇閘極線SGDc及與其等成對之絕緣層OL，到達最上層之字元線WL正上方之絕緣層OL。
淺槽SHEc連接於分斷部DV之縱狹縫VSTc。因此，選擇閘極線SGDc即便不具有如上述實施方式1之階梯形狀，亦可藉由淺槽SHEc而被分離。藉此，可藉由連接於選擇閘極線SGDc之選擇閘極SG之接通/斷開，將於1個區塊BLK內共有同一條位元線BL之複數個柱PL分別設為選擇或非選擇。
如上般構成之半導體記憶裝置2可與上述實施方式1之半導體記憶裝置1大致同樣地製造。惟於半導體記憶裝置2之製造方法中，不形成階梯部SRsa、SRsb。
根據實施方式2之半導體記憶裝置2，具備接點CFc，其連接與縱狹縫VSTc相接之複數條選擇閘極線SGDc中之最上層之選擇閘極線SGDc。藉此，即便與縱狹縫VSTc相接之選擇閘極線SGDc陡峭地豎立，亦至少能夠獲取傳輸至最上層之選擇閘極線SGDc之信號。
如上所述，對於最上層之選擇閘極線SGDc、且為距階梯部SRa側最遠之區域、即被認為最差之條件下之信號進行監控，能夠獲取接近最壞情況之資料。藉此，亦能夠類推下層之選擇閘極線SGDc及字元線WL中之信號之傳輸狀態。
[其他實施方式]  於上述實施方式1、2中，記憶部MEMa、MEMb及周邊電路PERa、PERb均配置於基板SB上，但實施方式並不限定於此。例如，亦可將周邊電路配置於基板上，將記憶部配置於該周邊電路之上方。又，亦可將記憶部與周邊電路分別形成於不同之基板上，且於之後將記憶部與周邊電路貼合。
對本發明之若干實施方式進行了說明，但該等實施方式係作為示例提出者，並未意圖限定發明之範圍。該等新穎之實施方式得以其他各種方式加以實施，且可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施方式及其變化皆包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案]  本申請案享有以日本專利申請案2019-170497號(申請日：2019年9月19日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1,2:半導體記憶裝置 11:n井 12:p井 13:n+ 擴散區域 20:導電層 51,52,53,54,55,OL:絕緣層 BK:阻擋絕緣層 BL:位元線 BLK:區塊 CC,CF,CFc:接點 CH,V0,V1:插塞 CN:通道層 CR:核心層 CT:電荷蓄積層 DV,DVc:分斷部 LI:接點 LM,LMc,LMs:積層體 MC:記憶胞 ME:記憶層 MEMa,MEMb:記憶部 MH:記憶體孔 MP:配線 NL:犧牲層 OL:絕緣層 PERa,PERb:周邊電路 PL:柱 SB:基板 SG:選擇閘極 SGD,SGDc:選擇閘極線 SHE,SHEc:淺槽 SRa,SRas,SRb,SRsa,SRsas,SRsb,SRsbs:階梯部 ST:狹縫 TN:隧道絕緣層 VST,VSTc:縱狹縫 WL:字元線
圖1係表示實施方式1之半導體記憶裝置之概略構成例之剖視圖。  圖2(a)～(c)係表示實施方式1之半導體記憶裝置之詳細構成例之剖視圖。  圖3係實施方式1之半導體記憶裝置之分斷部附近之俯視圖。  圖4(a)～圖12(c)係表示實施方式1之半導體記憶裝置之製造方法之順序之一例的流程圖。  圖13(a)～(c)係表示實施方式2之半導體記憶裝置之詳細構成例之剖視圖。  圖14係實施方式1之半導體記憶裝置之分斷部附近之俯視圖。
1:半導體記憶裝置
CC,CF:接點
DV:分斷部
MEMa,MEMb:記憶部
PERa,PERb:周邊電路
PL:柱
SB:基板
SGD:選擇閘極線
SRa,SRb:階梯部
WL:字元線

Claims (5)

  1. 一種半導體記憶裝置，其具備：積層體，其隔著絕緣層而積層複數個導電層，且於第1方向之兩端部具有上述複數個導電層呈階梯狀終止之第1階梯部；柱，其在上述積層體內於上述積層體之積層方向延伸，且於與上述複數個導電層中之至少一部分導電層交叉之位置形成記憶胞；帶狀部，其於與上述第1方向相交之第2方向延伸，將上述積層體於上述第1方向分斷；複數個第1接點，其等配置於上述第1階梯部，且與上述第1階梯部之上述複數個導電層分別連接；及第2接點，其配置於上述積層體之上述帶狀部側，並與如下之導電層中最上層之導電層連接：與上述帶狀部相接之上述複數個導電層且為連接於上述記憶胞之導電層。
  2. 如請求項1之半導體記憶裝置，其中上述積層體於上述帶狀部側，具有上述導電層呈階梯狀終止之第2階梯部，上述第2階梯部以上述最上層之導電層為最下層，向與上述帶狀部相反側上升。
  3. 如請求項2之半導體記憶裝置，其具備：第3接點，其配置於上述第2階梯部，且與上述第2階梯部之上述導電 層中之至少一部分導電層連接。
  4. 如請求項1至3中任一項之半導體記憶裝置，其具備：第1電路及第2電路，且上述積層體包含由上述帶狀部予以分斷之第1積層體部及第2積層體部，上述第1電路使上述記憶胞中配置於上述第1積層體部之記憶胞動作，上述第2電路使上述記憶胞中配置於上述第2積層體部之記憶胞動作。
  5. 一種半導體記憶裝置，其具備：積層體，其隔著絕緣層而積層複數個導電層，且於一端部具有上述複數個導電層呈階梯狀終止之階梯部，另一端部係上述複數個導電層豎立地終止；柱，其在上述積層體內於上述積層體之積層方向延伸，且於與上述複數個導電層中之至少一部分導電層交叉之位置形成記憶胞；複數個第1接點，其等配置於上述階梯部，且與上述階梯部之上述複數個導電層分別連接；及第2接點，其配置於上述積層體之另一端部，且與在上述另一端部終止之上述複數個導電層中之最上層之導電層連接。
TW109125773A 2019-09-19 2020-07-30 半導體記憶裝置 TWI777204B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-170497 2019-09-19
JP2019170497A JP2021048302A (ja) 2019-09-19 2019-09-19 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202114152A TW202114152A (zh) 2021-04-01
TWI777204B true TWI777204B (zh) 2022-09-11

Family

ID=74878752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125773A TWI777204B (zh) 2019-09-19 2020-07-30 半導體記憶裝置

Country Status (4)

Country Link
US (1) US11948889B2 (zh)
JP (1) JP2021048302A (zh)
CN (1) CN112530961A (zh)
TW (1) TWI777204B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023028178A (ja) * 2021-08-18 2023-03-03 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230041A (en) * 2010-06-08 2012-07-16 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US20170358594A1 (en) * 2016-06-13 2017-12-14 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignmnent control feature
US10170248B2 (en) * 2011-08-22 2019-01-01 Micron Technology, Inc. Structure and methods of forming the structure
US20190043836A1 (en) * 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with shared control circuitry using wafer-to-wafer bonding
US10249640B2 (en) * 2016-06-08 2019-04-02 Sandisk Technologies Llc Within-array through-memory-level via structures and method of making thereof
US10355012B2 (en) * 2017-06-26 2019-07-16 Sandisk Technologies Llc Multi-tier three-dimensional memory device with stress compensation structures and method of making thereof
TW201933546A (zh) * 2017-03-07 2019-08-16 日商東芝記憶體股份有限公司 記憶裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN106887431B (zh) * 2015-12-15 2019-08-23 旺宏电子股份有限公司 三维半导体元件及其制造方法
US10403636B2 (en) * 2016-03-11 2019-09-03 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
TWI653745B (zh) * 2016-09-13 2019-03-11 日商東芝記憶體股份有限公司 Semiconductor device and method of manufacturing same
JP2018050016A (ja) 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置とその製造方法
CN106876391B (zh) * 2017-03-07 2018-11-13 长江存储科技有限责任公司 一种沟槽版图结构、半导体器件及其制作方法
JP2018157103A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 記憶措置
JP6832764B2 (ja) * 2017-03-22 2021-02-24 キオクシア株式会社 半導体記憶装置及びその製造方法
KR102342853B1 (ko) 2017-07-21 2021-12-23 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자
JP2019050269A (ja) 2017-09-08 2019-03-28 東芝メモリ株式会社 半導体記憶装置
JP2019121717A (ja) 2018-01-09 2019-07-22 東芝メモリ株式会社 半導体記憶装置
JP2019161059A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
JP2020155624A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230041A (en) * 2010-06-08 2012-07-16 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US10170248B2 (en) * 2011-08-22 2019-01-01 Micron Technology, Inc. Structure and methods of forming the structure
US10249640B2 (en) * 2016-06-08 2019-04-02 Sandisk Technologies Llc Within-array through-memory-level via structures and method of making thereof
US20170358594A1 (en) * 2016-06-13 2017-12-14 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignmnent control feature
TW201933546A (zh) * 2017-03-07 2019-08-16 日商東芝記憶體股份有限公司 記憶裝置
US10355012B2 (en) * 2017-06-26 2019-07-16 Sandisk Technologies Llc Multi-tier three-dimensional memory device with stress compensation structures and method of making thereof
US20190043836A1 (en) * 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with shared control circuitry using wafer-to-wafer bonding

Also Published As

Publication number Publication date
JP2021048302A (ja) 2021-03-25
US20210091003A1 (en) 2021-03-25
US11948889B2 (en) 2024-04-02
CN112530961A (zh) 2021-03-19
TW202114152A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI714872B (zh) 記憶裝置
TWI717680B (zh) 半導體記憶裝置
US20230209833A1 (en) Semiconductor storage device
JP5144698B2 (ja) 半導体記憶装置及びその製造方法
TWI755748B (zh) 半導體記憶裝置
TWI718588B (zh) 半導體記憶裝置及其製造方法
TWI723737B (zh) 半導體記憶裝置
JP2020107673A (ja) 半導体記憶装置
CN110880512B (zh) 半导体存储器装置及半导体存储器装置的制造方法
US11984484B2 (en) Semiconductor memory device
TWI777204B (zh) 半導體記憶裝置
US20210296255A1 (en) Memory device and method of manufacturing memory device
TWI714211B (zh) 半導體記憶裝置
JP2019057592A (ja) 半導体記憶装置
US11610905B2 (en) Semiconductor memory device
US11665906B2 (en) Vertical memory device having an insulator layer for improved yield
US11587850B2 (en) Semiconductor storage device
US20240099001A1 (en) Semiconductor memory device and manufacturing method
US20210036000A1 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
JP2023102122A (ja) 半導体装置
JP2023090170A (ja) 半導体記憶装置
JP2023038689A (ja) 半導体記憶装置
TW202137516A (zh) 半導體記憶裝置及半導體記憶裝置之製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent