TWI772589B - 壓電性材料基板與支持基板的接合體 - Google Patents

壓電性材料基板與支持基板的接合體 Download PDF

Info

Publication number
TWI772589B
TWI772589B TW108100294A TW108100294A TWI772589B TW I772589 B TWI772589 B TW I772589B TW 108100294 A TW108100294 A TW 108100294A TW 108100294 A TW108100294 A TW 108100294A TW I772589 B TWI772589 B TW I772589B
Authority
TW
Taiwan
Prior art keywords
support substrate
substrate
piezoelectric material
bonding
bonding layer
Prior art date
Application number
TW108100294A
Other languages
English (en)
Other versions
TW201941465A (zh
Inventor
堀裕二
山寺喬紘
Original Assignee
日商日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本碍子股份有限公司 filed Critical 日商日本碍子股份有限公司
Publication of TW201941465A publication Critical patent/TW201941465A/zh
Application granted granted Critical
Publication of TWI772589B publication Critical patent/TWI772589B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/02—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising animal or vegetable substances, e.g. cork, bamboo, starch
    • B32B9/025—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising animal or vegetable substances, e.g. cork, bamboo, starch comprising leather
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Laminated Bodies (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本發明之課題係於將由鉭酸鋰等構成的壓電性材料基板與支持基板藉由氧化矽層進行接合時，抑制構成接合層之氧化矽與支持基板的界面中的剝離。該課題之解決方法係一種接合體，具備：支持基板3；由氧化矽構成的接合層4，係設置於支持基板3之表面3b上之接合層4；及壓電性材料基板，係由選自於由鈮酸鋰、鉭酸鋰及鈮酸鋰-鉭酸鋰構成之群組中之材質構成。支持基板3之表面3b設有凹部12，且接合層4具備在凹部12上方延伸之結構缺陷部13。

Description

壓電性材料基板與支持基板的接合體
本發明關於壓電性材料基板與支持基板的接合體。
為了實現高性能的半導體元件而廣泛使用由高電阻Si/SiO2 薄膜/Si薄膜構成的SOI基板。在實現SOI基板時會使用電漿活化。此乃為了能在較低溫(400℃)進行接合。針對壓電器件的特性改善，有人提出類似的由Si/SiO2 薄膜/壓電薄膜構成的複合基板(專利文獻1)。專利文獻1係利用離子佈植法將由鈮酸鋰、鉭酸鋰構成的壓電性材料基板與設置有氧化矽層之矽基板予以活化後進行接合。
但是，幾乎沒有關於用以實現鉭酸鋰/氧化矽/矽之結構的接合技術之公知資訊。
專利文獻2記載利用電漿活化法藉由氧化矽層將鉭酸鋰與藍寶石、陶瓷進行接合。
非專利文獻1記載對鉭酸鋰基板與設置有氧化矽層之矽基板連續照射O2 的RIE(13.56MHz)電漿與N2 的微波(2.45GHz)電漿藉此進行接合。
就Si與SiO2 /Si之電漿活化接合而言，由於在其接合界面會形成Si-O-Si鍵結，故可獲得充分的接合強度。且於此同時，由於Si會氧化成SiO2 ，故平滑度會改善並於最表面促進上述接合(非專利文獻2)。 [先前技術文獻] [非專利文獻]
[非專利文獻1] ECS Transactions, 3 (6) 91-98 (2006) [非專利文獻2] J. Applied Physics 113, 094905 (2013) [專利文獻]
[專利文獻1] 日本特開2016-225537 [專利文獻2] 日本專利第3774782號
[發明所欲解決之課題]
但是，如先行文獻所述，藉由利用離子佈植並將鈮酸鋰、鉭酸鋰基板予以薄化來製得壓電元件時，會有特性低的問題。據認為此係肇因於離子佈植時的損壞導致結晶性劣化所致。
另一方面，在將鈮酸鋰、鉭酸鋰等壓電性材料基板接合於矽基板上的氧化矽膜後對壓電性材料基板進行研磨而予以薄化之情況下，加工變質層可利用CMP予以去除，故元件特性並不會劣化。但是，利用研磨加工將壓電性材料基板的厚度縮小的話，構成接合層之氧化矽與支持基板的界面容易發生剝離，故成為產量降低的原因。
本發明之課題在於：將由選自於由鈮酸鋰、鉭酸鋰及鈮酸鋰-鉭酸鋰構成之群組中之材質構成之壓電性材料基板與支持基板藉由由氧化矽構成的接合層進行接合時，抑制構成接合層之氧化矽與支持基板的界面之剝離。 [解決課題之手段]
本發明係一種接合體，具備： 支持基板； 由氧化矽構成的接合層，係設置於前述支持基板之表面上之接合層；及 壓電性材料基板，係由選自於由鈮酸鋰、鉭酸鋰及鈮酸鋰-鉭酸鋰構成之群組中之材質構成； 其特徵為：在前述支持基板之前述表面設有凹部，且前述接合層具備在前述凹部上方延伸之結構缺陷部。 [發明之效果]
本案發明人為了抑制在構成接合層之氧化矽與支持基板的界面發生微細的剝離，而嘗試了提昇支持基板與接合層的黏合性。為此嘗試對支持基板的表面進行粗面化加工，但僅此並無法抑制接合體的界面之剝離。
因此，本案發明人研究支持基板的表面之加工法，嘗試於表面設置平滑部分與從平滑部凹陷之凹部，並於其上形成由氧化矽構成的接合層。由此結果確認在凹部上方會產生密度比接合層之其他部分低的結構缺陷部。在該結構缺陷部的兩側存在有氧化矽基質，且利用結構缺陷部來劃分氧化矽。如此的結構缺陷部與其兩側之氧化矽基質可利用穿透式電子顯微鏡(TEM)進行確認。
根據具有如此微結構之接合體發現：即使因研磨等而對壓電性材料基板施加壓力，仍不易發生沿著接合層與支持基板的界面之剝離。此理由尚未闡明，但據認為凹部上方的結構缺陷部之密度比起其兩側的氧化矽基質稍低，在對接合體進行研磨加工時，結構缺陷部會彈性變形並吸收加工負荷，藉此而不易發生沿著界面之剝離。
以下，適當地參照圖式並詳細地說明本發明。 首先，準備如圖1(a)所示般具有一對的主面1a、1b之壓電性材料基板1。然後，如圖1(b)所示般對壓電性材料基板1之接合面1a如箭頭A般照射電漿，獲得經表面活化之接合面5。
另一方面，如圖2(a)所示般對支持基板3之表面3a如箭頭B般施予表面加工，並形成如圖2(b)所示之經加工的表面3b。然後，在支持基板3之表面3b上形成由氧化矽構成的接合層4。然後，藉由如圖2(c)所示般對接合層4之表面4a如箭頭C所示般照射電漿來進行表面活化，形成經活化之接合面6。
然後，使壓電性材料基板1上之經活化之接合面5與支持基板3上之接合層4之經活化之接合面6接觸並予以直接接合，可獲得如圖3(a)所示之接合體8。
也可在此狀態下於壓電性材料基板1上設置電極。但是，宜為如圖3(b)所示般對壓電性材料基板1之主面1b進行加工使基板1薄化，獲得具備經薄板化之壓電性材料基板1A之接合體8A。9為加工面。然後，如圖3(c)所示般於接合體8A之壓電性材料基板1A的加工面9上形成預定的電極10，可獲得彈性波元件11。
在本發明中，係於支持基板之表面設有平滑面與凹部，接合層具備在凹部上方延伸之結構缺陷部。例如，於圖4(a)、(b)、(c)之例中，藉由對支持基板3之表面3a進行加工來形成經加工之表面3b。在此，微觀地觀察表面3b的話，則具有平滑面14與從平滑面14朝向支持基板3之內部凹陷之凹部12。在此，藉由控制凹部12之深度，並於表面3b上形成氧化矽膜，可如圖4(c)所示般於接合層4中設置結構缺陷部13。各結構缺陷部13各別形成於凹部12上方。
在此，存在於表面3b之凹部12意指從表面之平滑面14朝向支持基板3之內部凹陷的部分。如此的凹部12之平面的形狀並無限制，可為圓形、橢圓形、多角形亦或不規則形。
又，凹部12的深度d設定為80nm以上且250nm以下的話，考慮使結構缺陷部13產生於氧化矽4之觀點較為理想。考慮此觀點，凹部12的深度d設定為100nm以上更佳，且設定為230nm以下更佳。
考慮使結構缺陷部13產生於氧化矽4之觀點，凹部12的寬度w宜為140nm以上，且宜為500nm以下。
本發明之接合層4係由氧化矽構成。在此，結構缺陷部13意指由氧化矽構成，且密度比構成接合層4之氧化矽基質低的部分。
結構缺陷部13係如下般進行鑑定。亦即，使用穿透式電子顯微鏡，以加速電壓200kV、倍率10萬倍、視野1.9×2.1μm條件進行觀測。而且，於分析用軟體上調整觀察視野之對比度。
結構缺陷部13設置於凹部12上方，在凹部12與接合層4之活化面6之間延伸。惟，結構缺陷部13並不需要全部存在凹部12上方，只要結構缺陷部13的一部分存在凹部12上方即已足夠。
就本發明而言，各凹部12之深度、寬度、或形狀並不需要互為相同，也可各為相異。又，不需要在所有的凹部12上方存在有結構缺陷部13，只要在一部分的凹部12之上方存在有結構缺陷部13即已足夠。
例如，在圖5、圖6之例中，於支持基板3之表面3b設有凹部12A、12B、12C，且各凹部12A、12B、12C的尺寸，尤其是深度d互為相異。例如，凹部12A的深度d為110nm，凹部12B的深度d為70nm，凹部12C的深度d為190nm。而且，在凹部12A、12C上方生成有結構缺陷部13，在凹部12B上方並未生成結構缺陷部13。
圖7為將另一個凹部12與其上方之結構缺陷部13予以放大顯示之照片，圖8為圖7之示意圖。凹部12的深度d於本例中係125nm。在凹部12上方設有結構缺陷部13，且利用結構缺陷部13來劃分氧化矽基質15。氧化矽基質15的亮度相對較低，結構缺陷部13相對偏白。
據認為如此般藉由設置凹部12上方之結構缺陷部13，在對接合體8A進行研磨加工時，結構缺陷部13可彈性變形而吸收加工負荷，結果不易發生沿著壓電性材料基板1A之接合面5與接合層4之接合面6的界面之剝離。
以下，針對本發明之各構成要件按順序進行說明。 支持基板3之材質並無特別限制，宜為由選自於由矽、水晶、矽鋁氮氧化物(sialon)、莫來石(mullite)、藍寶石及透光性氧化鋁構成之群組中之材質構成。藉此可進一步改善彈性波元件11之頻率的溫度特性。
於支持基板3上形成由氧化矽構成的接合層4時，接合層4的成膜方法並無限制，可例示濺鍍、化學氣相沉積法(CVD)、蒸鍍。
在此，藉由於支持基板3之表面3b設置凹部12，而使凹部12上方容易生成結構缺陷部13。就如此之凹部12的形成法宜為如下所述。
利用機械加工所為之表面處理可最簡單地實現凹部12。可列舉例如：使微粒子高速碰撞表面之噴砂加工(blasting)法、或利用固定之研磨粒所為之研磨加工。噴砂加工藉由選擇加工所使用的粒子之種類材質、粒徑、加工時間等，可從廣範圍的條件中選擇適當的加工條件，就本發明之實現法而言最理想。又，研磨加工藉由選擇研磨石的號數、主軸轉速、進給速度等加工條件，也同樣能輕易地實施條件調整。
考慮促進結構缺陷部13的生成之觀點，由氧化矽構成的接合層4的厚度宜為0.05μm以上，為0.1μm以上更佳，為0.2μm以上特佳。又，考慮接合強度之觀點，接合層4的厚度宜為3μm以下，為2.5μm以下更佳，為2.0μm以下再更佳。
壓電性材料基板1係設為鉭酸鋰(LT)單結晶、鈮酸鋰(LN)單結晶、鈮酸鋰-鉭酸鋰固溶體。它們由於彈性波的傳遞速度快且機電耦合係數大，故適於製成高頻率數且寬頻帶頻率數用之彈性表面波器件。
又，壓電性材料基板1之主面之法線方向並無特別限制，例如，壓電性材料基板1係由LT構成時，使用以彈性表面波之傳遞方向即X軸為中心，從Y軸往Z軸旋轉32～55°之方向者(以尤拉角(Euler angle)表示為180°，58～35°，180°)，由於傳遞損失小故較為理想。壓電性材料基板1係由LN構成時，使用(I)以彈性表面波之傳遞方向即X軸為中心，從Z軸往-Y軸旋轉37.8°之方向者(以尤拉角表示為0°，37.8°，0°)，由於機電耦合係數大故較為理想，或使用(II)以彈性表面波之傳遞方向即X軸為中心，從Y軸往Z軸旋轉40～65°之方向者(以尤拉角表示為180°，50～25°，180°)，由於可獲得高音速故較為理想。此外，壓電性材料基板1之大小並無特別限制，例如，直徑為100～200mm、厚度為0.15～1μm。
然後，對壓電性材料基板1之接合面1a及支持基板3上之接合層4之接合面4a於150℃以下照射電漿，使接合面1a、4a活化。考慮本發明之觀點，宜照射氮電漿，但即使照射氧電漿的情況仍可獲得本發明之接合體8、8A。 表面活化時的壓力宜為100Pa以下，為80Pa以下更佳。又，環境可僅為氮氣或可僅為氧氣，但也可為氮氣、氧氣之混合物。
電漿照射時的溫度設定為150℃以下。藉此可獲得接合強度高且結晶性無劣化之接合體8、8A。考慮此觀點，電漿照射時的溫度設定在150℃以下，設定在100℃以下更佳。
又，電漿照射時的能量宜為30～150W。又，電漿照射時的能量與照射時間的積宜為0.12～1.0Wh。使經電漿處理之基板的接合面5與接合面6彼此在室溫互相接觸。此時可在真空中進行處理，使其在大氣中接觸更佳。
就理想的實施形態而言，在電漿處理前宜對壓電性材料基板1之接合面1a及接合層4之接合面4a進行平坦化加工。使各接合面1a、4a平坦化之方法有平面(lap)研磨、化學機械研磨加工(CMP)等。又，平坦面宜為Ra≦1nm，設定為0.3nm以下的話更佳。
然後，使壓電性材料基板1之接合面5與支持基板3上之接合層4之接合面6接觸並進行接合。然後，宜藉由實施退火處理來使接合強度改善。退火處理時的溫度宜為100℃以上且300℃以下。
本發明之接合體8、8A可理想地利用到彈性波元件11。 就彈性波元件11而言，已知有彈性表面波器件、藍姆波(Lamb waves)元件、薄膜共振器(FBAR)等。例如，彈性表面波器件係在壓電性材料基板之表面設有激發彈性表面波之輸入側之IDT(Interdigital Transducer)電極(梳形電極，也稱為簾狀電極)與接收彈性表面波之輸出側之IDT電極。對輸入側之IDT電極施加高頻訊號的話，電極間會產生電場，彈性表面波被激發並在壓電性材料基板上進行傳遞。然後，可從沿傳遞方向設置之輸出側之IDT電極將所傳遞之彈性表面波以電氣訊號的形式取得。
構成壓電性材料基板1A上之電極10之材質宜為鋁、鋁合金、銅、金，為鋁或鋁合金更佳。鋁合金宜使用於Al中混有0.3至5重量%之Cu而成者。此時，也可使用Ti、Mg、Ni、Mo、Ta來替換Cu。 [實施例]
(實施例1) 參照圖1～圖4並如已說明般進行，製得接合體8A。 具體而言，準備厚度為200μm且雙面已研磨成鏡面之42Y-cut X傳遞LiTaO3 基板(壓電性材料基板)1與厚度為675μm之高電阻(＞2kΩ･cm)Si(100)基板(支持基板)3。基板尺寸均為150mm。
然後，對支持基板3之表面3a進行噴砂加工。噴砂加工劑使用#6000之氧化鋁粒子。該氧化鋁粒子之平均粒徑為2μm。利用自動機器使噴砂槍相對晶圓平行地移動以進行加工，使晶圓全面均受加工。加工後之支持基板3之表面的Ra為1.2nm。 清洗支持基板3之表面3a後，利用濺鍍裝置成膜成由氧化矽構成的接合層4。此時的接合層4之厚度為540nm。對成膜而成的氧化矽之表面進行CMP加工以使Ra成為0.3nm並成為接合面4a。然後，分別清洗壓電性材料基板1之接合面1a及支持基板3上之接合層4之接合面4a並進行表面活化。具體而言，實施使用了純水之超音波清洗，並利用旋轉乾燥使基板表面乾燥。然後，將清洗後之支持基板3送入電漿活化腔室中，利用氮氣電漿於30℃對接合面4a進行活化。又，同樣地將壓電性材料基板1送入電漿活化腔室中，利用氮氣電漿於30℃對接合面1a進行表面活化。表面活化時間設定為40秒，能量設定為100W。為了去除表面活化中所附著的微粒，再度實施和上述相同的超音波清洗、旋轉乾燥。
然後，實施各基板1、3之位置校準，並於室溫使兩基板1、3之經活化之接合面5、6彼此接觸。使壓電性材料基板1側朝上來進行接觸。結果觀察到基板彼此的黏合有擴展的狀態(即所謂結合波(bonding wave))，可確認已良好地實施了預接合。然後，為了增加接合強度，將接合體投入氮氣環境之烘箱內，於150℃保持10小時。將加熱後之接合體8之壓電性材料基板1之表面1b供於研磨加工、平面研磨(lap)加工、及CMP加工，使壓電性材料基板1A的厚度成為1μm。
然後，將研磨後之接合體晶片投入烘箱內，於320℃之環境下放置2小時。從烘箱取出時，確認未觀察到破損、剝離。
又，將得到的接合體晶片進行裁切，並對裁切面於如下條件拍攝穿透式電子顯微鏡照片時，獲得下列結果。 測定條件：加速電壓200kV 裝置：日立先端科技製H-9500 倍率：10萬倍 測定結果： 得到如圖7、圖8所示的形態之剖面照片。具體的形態如下所述。 凹部12之深度：125nm 凹部12之寬度：340nm 結構缺陷部13之長度：430nm
(實施例2) 於實施例1中，利用#8000之研磨石替換噴砂加工，對支持基板3之表面3a進行加工至深度約2μm。除此之外和實施例1同樣地進行，製得接合體晶片。
然後，將研磨後之接合體晶片投入烘箱內，於320℃之環境下放置2小時。從烘箱取出時，確認未觀察到破損、剝離。
又，將得到的接合體晶片進行裁切，並對裁切面拍攝穿透式電子顯微鏡照片時，獲得下列結果。 測定結果： 得到如圖5、圖6所示的形態之剖面照片。具體的形態如下所述。 凹部12之深度：70～190nm 凹部12之寬度：90～350nm 結構缺陷部13之長度：170～380nm 惟，凹部12之深度為70nm的凹部12上方未觀察到結構缺陷部13。
(比較例1) 於實施例1中，未實施支持基板3之表面3a之噴砂加工。支持基板3之表面3a之Ra為0.2nm。其他則和實施例1同樣地進行，製得接合體晶片。
然後，將研磨後之接合體晶片投入烘箱內，於260℃之環境下放置2小時。從烘箱取出時，沿著壓電性材料基板1A之接合面5與接合層4之接合面6的界面有剝離，並產生空隙。
又，將得到的接合體晶片進行裁切，並對裁切面拍攝穿透式電子顯微鏡照片時，並未觀察到結構缺陷部13。
1、1A‧‧‧壓電性材料基板 1a‧‧‧主面(接合面) 1b‧‧‧主面 3‧‧‧支持基板 3a‧‧‧表面 3b‧‧‧表面 4‧‧‧接合層(氧化矽) 4a‧‧‧表面(接合面) 5‧‧‧活化面(接合面) 6‧‧‧活化面(接合面) 8、8A‧‧‧接合體 9‧‧‧加工面 10‧‧‧電極 11‧‧‧彈性波元件 12、12A～12C‧‧‧凹部 13‧‧‧結構缺陷部 14‧‧‧平滑面 15‧‧‧氧化矽基質 A‧‧‧照射電漿 B‧‧‧表面加工 C‧‧‧照射電漿 d‧‧‧深度 w‧‧‧寬度
[圖1] (a)例示壓電性材料基板1，(b)例示對壓電性材料基板1之接合面照射電漿A使其生成活化面5之狀態。 [圖2] (a)例示對支持基板3之表面3a實施加工B之狀態，(b)例示在支持基板3之經加工的表面3b上設置接合層4之狀態，(c)例示對接合層4之接合面照射電漿C使其產生活化面6之狀態。 [圖3] (a)例示壓電性材料基板1與支持基板3的接合體8，(b)例示利用加工對接合體8A之壓電性材料基板1進行薄化之狀態，(c)例示彈性波元件11。 [圖4] (a)為顯示支持基板3之表面3a的放大圖，(b)為顯示表面加工後的支持基板3之表面3b的放大圖，(c)例示於凹部12上方設有結構缺陷部13之狀態。 [圖5] 為顯示本發明之一實施形態之接合體中，支持基板的表面與接合層之界面附近的穿透式電子顯微鏡(TEM)照片。 [圖6] 為對應於圖5之照片的示意圖。 [圖7] 為圖5之照片的部分放大圖。 [圖8] 為對應於圖7之照片的示意圖。
3‧‧‧支持基板
3b‧‧‧表面
4‧‧‧接合層(氧化矽)
12‧‧‧凹部
13‧‧‧結構缺陷部
14‧‧‧平滑面
d‧‧‧深度
w‧‧‧寬度

Claims (3)

  1. 一種接合體，具備：支持基板；由氧化矽構成的接合層，係設置於該支持基板之表面上；及壓電性材料基板，係由選自於由鈮酸鋰、鉭酸鋰及鈮酸鋰-鉭酸鋰構成之群組中之材質構成；其特徵為：在該支持基板之該表面設有凹部，且該接合層具備在該凹部上方之結構缺陷部。
  2. 如申請專利範圍第1項之接合體，其中，該凹部的深度為80~250nm。
  3. 如申請專利範圍第1或2項之接合體，其中，該壓電性材料基板的厚度為4.0μm以下。
TW108100294A 2018-03-20 2019-01-04 壓電性材料基板與支持基板的接合體 TWI772589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018052046 2018-03-20
JP2018-052046 2018-03-20

Publications (2)

Publication Number Publication Date
TW201941465A TW201941465A (zh) 2019-10-16
TWI772589B true TWI772589B (zh) 2022-08-01

Family

ID=67986116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100294A TWI772589B (zh) 2018-03-20 2019-01-04 壓電性材料基板與支持基板的接合體

Country Status (7)

Country Link
US (1) US10965268B2 (zh)
EP (1) EP3771099B1 (zh)
JP (1) JP2019176482A (zh)
KR (1) KR102229746B1 (zh)
CN (1) CN111869105B (zh)
TW (1) TWI772589B (zh)
WO (1) WO2019181087A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019001960B4 (de) * 2018-05-16 2022-07-28 Ngk Insulators, Ltd. Verbundener Körper aus einem Substrat aus einem piezoelektrischen Material und einem Trägersubstrat
JP6964210B2 (ja) 2019-11-29 2021-11-10 日本碍子株式会社 圧電性材料基板と支持基板との接合体
JP6951607B1 (ja) 2019-11-29 2021-10-20 日本碍子株式会社 圧電性材料基板と支持基板との接合体
CN115699574A (zh) * 2020-05-28 2023-02-03 株式会社村田制作所 弹性波装置
KR102539925B1 (ko) * 2021-03-10 2023-06-02 엔지케이 인슐레이터 엘티디 접합체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250856B2 (zh) * 1980-04-15 1987-10-27 Haneiueru Infuoomeishon Shisutemusu Inc
CN102361061A (zh) * 2010-05-17 2012-02-22 株式会社村田制作所 复合压电基板的制造方法及压电器件
CN103765773A (zh) * 2012-08-17 2014-04-30 日本碍子株式会社 复合基板、弹性表面波器件以及复合基板的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346314A (ja) * 1989-07-14 1991-02-27 Sumitomo Metal Mining Co Ltd 半導体基板の接合時又は研磨時前の処理方法
JP3178412B2 (ja) 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP3450221B2 (ja) 1999-04-21 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003006992A (ja) 2001-06-26 2003-01-10 Pioneer Electronic Corp 情報再生方法及び情報再生装置
JP3774782B2 (ja) 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
KR101148380B1 (ko) * 2009-01-21 2012-05-24 내셔날 충싱 유니버시티 저결함 밀도를 가지는 에피택셜 구조 및 그 제조 방법
CN102624352B (zh) * 2010-10-06 2015-12-09 日本碍子株式会社 复合基板的制造方法以及复合基板
CN103718457B (zh) * 2011-07-29 2017-05-24 株式会社村田制作所 压电器件及压电器件的制造方法
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
WO2017111170A1 (ja) * 2015-12-25 2017-06-29 京セラ株式会社 弾性波素子および通信装置
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP6621384B2 (ja) * 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
DE112019002458B4 (de) * 2018-05-16 2022-10-27 Ngk Insulators, Ltd. Verbundener Körper aus piezoelektrischem Materialsubstrat und Trägersubstrat
JP7299000B2 (ja) * 2018-08-09 2023-06-27 太陽誘電株式会社 金属磁性粒子を含む磁性基体及び当該磁性基体を含む電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250856B2 (zh) * 1980-04-15 1987-10-27 Haneiueru Infuoomeishon Shisutemusu Inc
CN102361061A (zh) * 2010-05-17 2012-02-22 株式会社村田制作所 复合压电基板的制造方法及压电器件
CN103765773A (zh) * 2012-08-17 2014-04-30 日本碍子株式会社 复合基板、弹性表面波器件以及复合基板的制造方法

Also Published As

Publication number Publication date
US20210006224A1 (en) 2021-01-07
EP3771099A4 (en) 2021-04-28
EP3771099A1 (en) 2021-01-27
US10965268B2 (en) 2021-03-30
CN111869105A (zh) 2020-10-30
KR102229746B1 (ko) 2021-03-18
WO2019181087A1 (ja) 2019-09-26
TW201941465A (zh) 2019-10-16
KR20200115654A (ko) 2020-10-07
EP3771099B1 (en) 2024-04-03
CN111869105B (zh) 2021-07-27
JP2019176482A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
TWI772589B (zh) 壓電性材料基板與支持基板的接合體
JP6668292B2 (ja) 圧電性材料基板の接合体、接合方法および弾性波素子
TWI820097B (zh) 壓電性材料基板與支持基板的接合體
US11689172B2 (en) Assembly of piezoelectric material substrate and support substrate, and method for manufacturing said assembly
TWI790367B (zh) 壓電性材料基板與支持基板的接合體
US11658635B2 (en) Joined body of piezoelectric material substrate and support substrate, and acoustic wave element
JP6524369B1 (ja) 圧電性材料基板と支持基板との接合体
WO2020250490A1 (ja) 複合基板、弾性波素子および複合基板の製造方法
CN111492577B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
JP6599595B1 (ja) 圧電性材料基板と支持基板との接合体
TWI778204B (zh) 壓電性材料基板與支持基板的接合體及其製造方法
WO2020250491A1 (ja) 複合基板、弾性波素子および複合基板の製造方法