TWI771758B - 半導體封裝件及其製作方法 - Google Patents

半導體封裝件及其製作方法 Download PDF

Info

Publication number
TWI771758B
TWI771758B TW109132615A TW109132615A TWI771758B TW I771758 B TWI771758 B TW I771758B TW 109132615 A TW109132615 A TW 109132615A TW 109132615 A TW109132615 A TW 109132615A TW I771758 B TWI771758 B TW I771758B
Authority
TW
Taiwan
Prior art keywords
layer
chip
insulating layer
mold
semiconductor package
Prior art date
Application number
TW109132615A
Other languages
English (en)
Other versions
TW202114141A (zh
Inventor
吳東勳
金秀倫
南洲鉉
Original Assignee
韓商Ｎｅｐｅｓ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商Ｎｅｐｅｓ股份有限公司 filed Critical 韓商Ｎｅｐｅｓ股份有限公司
Publication of TW202114141A publication Critical patent/TW202114141A/zh
Application granted granted Critical
Publication of TWI771758B publication Critical patent/TWI771758B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明涉及耐衝擊性得到改善，且散熱及電磁波屏蔽性優秀的半導體封裝件及其製作方法，本發明提供半導體封裝件，半導體封裝件包括：芯片，在芯片的一面設有接觸墊；緩衝層，形成於芯片的一面；一個以上的配線圖案，配置於緩衝層，與芯片的接觸墊電連接，並延伸至芯片的外側；外部襯墊，設置於配線圖案，並與配線圖案電連接；以及模具層，以包圍與外部襯墊電連接的外部接線端子、芯片的另一面、側面及緩衝層的側面的方式形成，並形成至配線圖案的另一面，模具層的高度高於芯片的一面的邊角。

Description

半導體封裝件及其製作方法
本發明涉及半導體封裝件及其製作方法，更詳細地，涉及耐衝擊性得到改善，且散熱及電磁波屏蔽性優秀的半導體封裝件及其製作方法。
一般情況下，針對晶圓執行多種半導體工序後製作而成的半導體芯片而言，執行半導體封裝件工序來製作半導體封裝件。最近，為了節約半導體封裝件的生產成本，提出了在晶圓級中執行半導體封裝件工序，並以個別單位來對經由半導體封裝件工序的晶圓級的半導體封裝件實施個別化的晶圓級封裝件技術。
另一方面，如圖1所示，就這種半導體封裝件而言，通過在半導體封裝件的外側突出而成的外部接線端子來安裝於板中。
但是，這種半導體封裝件可在運行或製作過程中裸露於物理衝擊等，或者可裸露於由發熱和冷卻引起的熱衝擊等各種衝擊中。
並且，在運行中產生的熱被堆積的情況下，有可能發生運行錯誤甚至故障等問題，並且，存在可能因在運行過程中產生的電磁干擾（EMI）而使附近的器件發生故障的危險。
發明所欲解決之問題
本發明為了解決如上所述的問題而提出，本發明提供具有耐物力衝擊或耐熱衝擊等結構的半導體封裝件及其製作方法。
並且，本發明提供可實現散熱及電磁干擾屏蔽的半導體封裝件及其製作方法。
本發明所要解決的問題並不局限於以上所提及的技術問題，本發明所屬技術領域的普通技術人員可通過以下的記載明確地理解未提及的其他技術問題。
解決問題之技術手段
為了解決上述技術問題，根據本發明的一實施方式，提供半導體封裝件，包括：芯片，在上述芯片的一面設有接觸墊；緩衝層，形成於上述芯片的一面；一個以上的配線圖案，配置於上述緩衝層，與上述芯片的接觸墊電連接，並延伸至上述芯片的外側；以及模具層，以包圍上述芯片的側面的方式形成，高度高於上述芯片的一面的邊角，並形成至上述配線圖案的另一面。
本發明還可以包括絕緣層，上述絕緣層形成於上述緩衝層的外側，並以覆蓋上述緩衝層及上述配線圖案的方式形成。
在一實施例中，上述半導體封裝件可由上述絕緣層和上述模具層的熱膨脹率的差異在0～25ppm/℃範圍的材質形成。
在一實施例中，上述絕緣層和上述模具層可在至少一部分區間直接相接觸。
在一實施例中，本發明還可以包括：外部接線端子，與外部裝置傳輸電信號；外部襯墊，設置於上述絕緣層，並配置有上述外部接線端子；以及導電通孔，形成於上述外部襯墊和上述配線圖案之間。
在一實施例中，上述絕緣層的高度可具有10~50µm的範圍。
在一實施例中，上述導電通孔的高度可以為上述絕緣層的高度的0%至95%。
在一實施例中，上述絕緣層及模具層可由非光敏性材質形成。
在一實施例中，上述絕緣層和模具層可包含填充物，上述填充物的直徑可以為上述絕緣層的厚度的1/4以下。
在一實施例中，上述絕緣層及模具層藉助激光來實現鑽孔，上述絕緣層及模具層中藉助激光來實現鑽孔的部分的側面傾斜而成使得其內徑越靠近內側越變小。
在一實施例中，實現鑽孔並裸露的被曝光物可藉助上述激光來使實現過蝕刻，而上述被曝光物實現過蝕刻的範圍在上述被曝光物的厚度的0.01%~30%之間。
在一實施例中，本發明可包括模具層，上述模具層以包圍上述芯片的另一面和側面的方式形成。
在一實施例中，本發明可包括金屬屏蔽層，上述金屬屏蔽層形成於與上述芯片的一面相向的上述芯片的另一面及上述模具層的另一面。
在一實施例中，本發明可包括金屬製的金屬屏蔽層，上述金屬製的金屬屏蔽層以包圍上述模具層的另一面、側面及上述絕緣層的側面的方式形成。
在一實施例中，可在上述配線圖案形成氧化鈍化層。
在一實施例中，本發明還可包括嵌入式接地部，上述嵌入式接地部形成於上述模具層內，上述嵌入式接地部的一側與上述多個配線圖案中的接地電極電連接，上述嵌入式接地部的另一側與上述金屬屏蔽層電連接。
另一方面，根據本發明的另一實施方式，公開半導體封裝件的製作方法，包括：第一載流子附着步驟，在第一載流子附着上述芯片的上述緩衝層，上述緩衝層形成於一面形成有接觸墊的芯片的一面；模具層形成步驟，以包圍附着有上述第一載流子的上述芯片的另一側面、側面及上述緩衝層的側面的方式形成模具層；第二載流子附着步驟，在第二載流子附着形成有上述模具層的芯片翻轉後的另一面；配置步驟，在上述緩衝層的一面配置與上述芯片的接觸墊電連接，並延伸至上述芯片的外側的一個以上的配線圖案；絕緣層形成步驟，在上述配線圖案的一側形成絕緣層；裸露步驟，去除上述絕緣層的一部分，使得上述配線圖案的一部分裸露；以及堆積步驟，在裸露的上述配線圖案配置外部襯墊及外部接線端子。
在一實施例中，上述裸露步驟可以為通過拋光工作來去除上述絕緣層的一部分，使得上述配線圖案裸露的步驟。
在一實施例中，上述裸露步驟可以為通過激光對上述絕緣層的一部分進行鑽孔，使得上述配線圖案裸露的步驟。
在一實施例中，在上述第一載流子附着步驟中，在上述第一載流子還配置嵌入式接地部，上述嵌入式接地部向第一載流子的一側和另一側方向延伸，並且，本發明還可以包括：研磨步驟，在上述第二載流子附着步驟之前執行，並對在上述模具層形成步驟中形成的上述模具層的另一面進行研磨，直到上述芯片的另一面和上述嵌入式接地部的另一端裸露；以及金屬屏蔽層配置步驟，以使金屬屏蔽層與上述芯片、模具層的另一面及上述嵌入式接地部的另一端相接觸的方式進行配置。
對照先前技術之功效
根據本發明的半導體封裝件及其製作方法，具有如下效果。
第一，由於在芯片的周圍形成模具層，因此，可以提供耐外部衝擊或耐熱衝擊等高的結構的半導體封裝件。
第二，由於在芯片或模具層的另一面設有金屬散熱墊或金屬屏蔽層，因此，可以對運行中產生的熱進行散熱，從而提高熱穩定性，並且，由於設有可屏蔽電磁干擾的金屬屏蔽層，因此，還可以提高工作穩定性。
第三，由於包圍芯片的一面和另一面的絕緣層及模具層由相同物性的材質形成，因此，可將由芯片的發熱引起的熱變形導致的扭曲等最小化。
第四，由於在由相同物性及相同材質形成的絕緣層和模具層之間設有配線圖案，因此，可因絕緣層和模具層的黏結力優秀而提高配線圖案的固定力。
第五，由於絕緣層和模具層的材質由與金屬具有優秀的黏結力的非光敏性材質形成，因此，可以提高用於固定配置於上述絕緣層和模具層之間的配線圖案的固定力。
第六，在利用激光對非光敏性材質的絕緣層及模具層進行鑽孔方面，形成蝕刻至被曝光物的一部分的過蝕刻區域，由此，可以減少在被曝光物的表面殘留異物的可能性，從而可以最小化電接觸不良的可能性。
本發明的效果並不局限於以上所提及的效果，本發明所屬技術領域的普通技術人員能夠通過申請專利範圍的記載中明確地理解未提及的其他效果。
以下，參照附圖對能夠具體實現本發明的目的的優選實施例進行說明。在對本實施例進行說明的過程中，對相同的結構使用相同的名稱及相同的附圖標記，並省略對此的附加說明。
以下，如圖2所示，本發明一實施例的半導體封裝件100可以包括芯片110、緩衝層130、配線圖案140、絕緣層150、外部襯墊160、外部接線端子170及模具層180。
上述芯片110可包括各式各樣的一個或多個單獨的器件作為半導體器件。例如，多個單獨的器件可包括微電子裝置（microelectronic devices）、互補金屬絕緣體半導體電晶體（complementary metalinsulator-semiconductor transistor）、金屬氧化物半導體場效應電晶體（MOSFET，metal-oxidesemiconductor field effect transistor）、大型積體電路（LSI，large scale integration）、互補式金屬氧化物半導體成像感應器（CIS，CMOS imaging sensor）等光電器件、微機電系統（MEMS，micro-electro-mechanical system）、彈性波過濾元件、有源元件、無源元件等，但並不局限於此。
上述芯片110可以為存儲器半導體芯片。例如，存儲器半導體芯片可以為動態隨機存取記憶體（DRAM，Dynamic Random Access Memory）或靜態隨機存取記憶體（SRAM，Static Random Access Memory）之類的易失性存儲器半導體芯片，或者可以為相變隨機存取記憶體（PRAM，Phase-change Random Access Memory）、磁抗隨機存取記憶體（MRAM，Magneto-resistive Random Access Memory）、鐵電隨機存取記憶體（FeRAM，Ferroelectric Random Access Memory）或電阻式隨機存取記憶體（RRAM，Resistive Random Access Memory）之類的非易失性存儲器半導體芯片，但並不局限於此。
上述芯片110也可以為邏輯芯片。例如，邏輯芯片可以為中央處理器（CPU，Central Processor Unit）、微處理器（MPU，Micro Processor Unit）、圖像處理器（GPU，Graphic Processor Unit）或應用處理機（AP，Application Processor），但並不局限於此。
在圖2中，雖然示出了上述芯片110為單一的半導體器件的芯片，但並不局限於此，還可以包括多個半導體器件，而且，多個半導體器件既可以為相同種類的半導體器件，也可以為不同種類的半導體器件。
並且，半導體封裝件100可以為不同種類的半導體器件芯片相互電連接，並作為一個系統來運行的系統級封裝。
可在上述芯片110的一面形成有接觸墊120。在圖2中，朝向上側的面可以成為一面，與此相向的朝向下側的面可以成為另一面。在以下的說明中，將在上述芯片110中形成上述接觸墊120的方向的一側（表面或端部）稱之為一側（一面或一端），將與此相向的方向的一側（表面或端部）稱之為另一側（另一面或另一端）。
上述接觸墊120起到可以與形成在上述芯片110的各式各樣的單獨的器件電連接的通道作用，並可以傳輸上述芯片110的輸入信號或輸出信號。上述接觸墊120可以由鋁或銅等非抵抗性的金屬形成，但並不局限於此。並且，在附圖中，雖然示出了兩個上述接觸墊120，但本發明並不限制上述接觸墊120的數量。
上述緩衝層130可形成於上述芯片110的一面，並由非傳導性原材料形成，來防止不必要的電短路，並且，可以保護上述芯片110的一面。
上述配線圖案140可配置於上述緩衝層130，並由傳導性材質形成，來與上述芯片的接觸墊120電連接，並且，可以延伸至上述芯片110的側面方向的外側。
上述配線圖案140可由傳導性材質形成，並與上述接觸墊120實現電連接，從而可以形成使芯片與外部裝置或基板等實現電連接的途徑。
這種配線圖案140可配置於上述緩衝層130的上側，並能夠以朝向上述芯片110的側面的方式延伸，而在與上述芯片110的接觸墊120相對應的地點形成朝向上述接觸墊突出的槽口，並一邊貫通上述緩衝層，一邊與上述接觸墊相接觸，從而實現電連接。這種配線圖案可以由W、Cu、Zr、Ti、Ta、Al、Ru、Pd、Pt、Co、Ni或它們的組合形成，但本發明並不限制上述配線圖案140的材質。
上述絕緣層150可形成於上述緩衝層130的外側，並能夠以覆蓋上述緩衝層130及上述配線圖案140的方式形成。
因此，上述配線圖案140可以被上述緩衝層130和上述絕緣層150覆蓋，從而防止受到物理損傷或化學損傷。
上述緩衝層130及絕緣層150可由絕緣性聚合物、環氧樹脂（epoxy）、矽氧化膜、矽氮化膜、絕緣性聚合物或它們的組合形成。或者，緩衝層130及絕緣層150可分別由非光敏性物質或光敏性物質形成。例如，絕緣性聚合物可以包含聚甲基丙烯酸甲酯（PMMA，Polymethylmethacrylate）、聚乙炔（PS，Polystylene）、聚苯並噁唑（PBO，Polybenzoxzaoles）等普通的通用高分子、丙烯酸類高分子、醯亞胺類高分子、芳醚類高分子、醯胺類高分子、氟類高分子、p-二甲苯類高分子、乙烯醇類高分子、具有苯酚類基團的高分子衍生物或它們的組合等。
並且，上述緩衝層130和絕緣層150可由互不相同的物質形成。例如，上述緩衝層130和絕緣層150中的一種可由非光敏性物質，例如，非光敏性聚醯亞胺（non-photosensitive polyimide）形成，另一種可由光敏性物質，例如，光敏性聚醯亞胺（photosensitive polyimide）形成。或者，上述緩衝層130和絕緣層150也可以由相同的材質形成。
當然，上述緩衝層130和絕緣層150的材質並不局限於以上所述的材質，也可以由更多的材質形成。
並且，上述絕緣層150的高度（厚度）可以為10~50µm範圍，優選為30µm±3µm。
上述外部襯墊160可設置於絕緣層150，並可以起到配置有外部接線端子170的襯墊的作用。上述外部襯墊160可以與上述配線圖案140電連接，並可以通過配線圖案140來與芯片的接觸墊120電連接。
為此，上述外部襯墊160可以形成可濕性優秀的浸潤層（wetting layer），使得外部接線端子170可以很好地黏結。
例如，外部襯墊160可以為凸點下金屬層（under bump metal，UBM），可以包含Cu、Al、Cr、W、Ni、Ti、Au、Ag或它們的組合等傳導性優秀的金屬原材料，但並不局限於此。
或者，如圖2的右側所示，可在上述外部襯墊160和上述配線圖案140之間形成有導電通孔142。上述導電通孔142可使上述外部襯墊160和上述配線圖案140電連接。並且，上述導電通孔142可以形成為單層，也可以形成為不同材質的多層。
如上所述，設置導電通孔142，可使上述絕緣層150的厚度變得更厚。即，即便使上述絕緣層150的厚度變得更厚，也因上述導電通孔142設置於上述外部襯墊160之間而可使上述外部襯墊160上述配線圖案140電連接，從而可以排除上述外部襯墊160和上述配線圖案140的電連接中存在的困難。因此，可因更厚地形成上述絕緣層150而增加上述芯片110的保護效果，從而可以提高可靠性。
此時，例如，上述導電通孔142的高度可以為上述絕緣層150的高度（厚度）的0%~95%範圍。作為一例，上述導電通孔142的高度可具有10~47µm的範圍，優選為24±5µm範圍。
上述外部接線端子170作為在半導體封裝件100中向基板等外部裝置傳輸電信號的端子，可以壓（collapsed）在外部襯墊160上進行接合。上述外部接線端子170可通過配線圖案140來與芯片電連接，並可以使半導體封裝件100和外部裝置（例如，板等）電連接。
即，上述外部接線端子170可以為用於將半導體封裝件100安裝於作為外部裝置的印刷電路板（printed circuit board）等板（board）的連接端子。
上述外部接線端子170可以包括焊料凸點（solder bump），並可以包含Sn、Au、Ag、Ni、In、Bi、Sb、Cu、Zn、Pb或它們的組合，但並不局限於此。並且，雖然焊料凸點可以為球形，但並不局限於此，也可以為圓柱、多邊形柱、多面體等多種形狀。
另一方面，上述模具層180能夠以包圍上述芯片110的另一面、側面及上述緩衝層130的側面的方式形成。上述模具層180可以形成至上述配線圖案140的下側面，並可以與上述絕緣層150相接觸來保護上述芯片、緩衝層130及配線圖案140。
即，上述模具層180的高度可以高於上述芯片110的一面，並且，能夠以與上述緩衝層130相同的高度形成，以便與上述緩衝層130形成相同平面。因此，上述芯片110的邊角部分被上述模具層180及上述緩衝層130包圍並覆蓋，從而可以防止受到從外部施加的負荷及衝擊，強化耐衝擊性。
因此，上述芯片110及緩衝層130的側面和配線圖案被上述模具層180包圍，由此，可以防止上述芯片110、緩衝層130及配線圖案140受到物理損傷或化學損傷。
這種模具層180可以由非傳導性材質的環氧樹脂形成，但並不局限於此，其也可以由絕緣性聚合物等多種材質形成。
例如，上述模具層180可以由物性與上述絕緣層150相同的材質或相同的材質形成。此時，上述相同的物性可意味着相同的熱膨脹率。因此，模具層180和上述絕緣層150的熱膨脹率（CTE：Coefficient Of Expansion）變得相同，從而可以防止由上述芯片110的發熱引起的半導體封裝件100的彎曲或扭曲。當然，上述模具層180和上述絕緣層150可以由熱膨脹率的差異在0～25ppm/℃範圍的材質形成。
並且，上述絕緣層150和上述模具層180至少可以在一部分區間相互直接接觸。此時，由於上述絕緣層150和模具層180的物性相同，因此，與相互黏結性互不相同的材料相比，可以更為優秀。此時，如圖2所示，由於上述配線圖案140配置於上述絕緣層150和模具層180之間，且在上述配線圖案140的上側及下側堅固地黏結有絕緣層150和模具層180，因此，也可以堅固地固定上述配線圖案140。
另一方面，一般情況下，在光敏性原材料的情況下，雖然具有與金屬材料之間的可濕性乃至黏結性並不優秀的傾向，但在非光敏性原材料的情況下，具有與金屬之間的可濕性乃至黏結性優秀的傾向。因此，若上述絕緣層150及模具層180由非光敏性原材料形成，則可以與作為金屬原材料的上述配線圖案140具有優秀的黏結性，從而可以更加確切地固定上述配線圖案140。
另一方面，根據需要，可以直接在芯片110的一面配置上述配線圖案140，而無需配置上述緩衝層130。或者，上述緩衝層130的厚度可以比上述模具層180的厚度更厚。在這種情況下，上述配線圖案可以形成為在上述芯片的一面朝向上側彎曲的形態。
此時，可因多種理由而在形成上述絕緣層150和模具層180的非光敏性材質的內部混合填充物，而在上述絕緣層150中混合的填充物和模具層180所包含的填充物的種類既可以相同，也可以不同。並且，在上述絕緣層150中混合的填充物和模具層180所包含的填充物的粒子大小及直徑也可以相同或不同。當然，如上所述，上述絕緣層150和模具層180的物性的差異越大，越可能發生由熱變形量的差異引起的扭曲，因此，可使上述絕緣層150中混合的填充物和上述模具層180所包含的填充物的大小及直徑的差異不大，以防止物性的差異大。此時，在上述絕緣層150中混合的填充物和上述模具層180所包含的填充物的直徑可以相同或存在差異。
上述填充物作為直徑小於相應絕緣層的厚度的粒子，可使相應絕緣層的熱膨脹係數增大，來提高上述絕緣層150及模具層180的有效熱膨脹係數。即，優選地，填充物具有高於形成相應絕緣層的主要絕緣物質的熱膨脹係數。例如，填充物可具有相應絕緣層的厚度的約1/4倍以下的直徑，並且，其直徑可以在約0.1～10µm的範圍內，但並不局限於此。優選地，上述填充物的直徑可以為5µm以下。只不過，在具有大於相應限定範圍的直徑的情況下，填充物可具有相應絕緣層的表面過於凹凸的多個凹入結構，從而可以降低相應絕緣層的表面黏結力等特性。例如，填充物可包含二氧化矽（SiO2）等，但並不局限於此。
另一方面，為了使上述外部襯墊160和外部接線端子170電連接，有必要對覆蓋於上述配線圖案140的上側的絕緣層150的一部分進行蝕刻，使得上述配線圖案140裸露。一般情況下，在上述絕緣層150由光敏性材質形成的情況下，雖然通過利用光刻膠等的蝕刻方法來形成，但在上述絕緣層150由非光敏性材質形成的情況下，能夠以物理性的方式削切來進行拋光或鑽孔，或者利用激光燈來進行鑽孔。
此時，如圖3所示，在利用激光進行鑽孔的情況下，鑽孔的部分152的側面154能夠以傾斜的方式形成，使得其寬度越靠近內側越變窄。
因此，可利用激光對非光敏性材質的絕緣層150進行照射來實現蝕刻，從而可使作為被曝光物的上述配線圖案140裸露。
此時，上述被曝光物意味着通過蝕刻或拋光或鑽孔來向外部裸露的對象，可以為埋入於上述絕緣層150或模具層180的內部的上述配線圖案140或芯片110等。並且，埋入於上述絕緣層150或模具層180的其他結構要素也可成為根據需要來通過鑽孔或拋光等裸露的被曝光物。
並且，在利用上述激光來進行鑽孔的情況下，在作為需要裸露的被曝光物的上述配線圖案140的一部分也可形成有一同得到鑽孔的過蝕刻區域144。
在上述被曝光物形成過蝕刻區域144的理由在於，當利用上述激光進行鑽孔時，只要鑽孔至被曝光物的邊界面區域，就會在被曝光物的表面留下殘留物。因此，只要比被曝光物的邊界面蝕刻更多一些，來形成過蝕刻區域144，就可以排除殘留物的殘留顧慮。
以這種方式形成的過蝕刻區域144被過蝕刻的範圍（深度d）可以在被曝光物厚度D的0.01%～30%之間。當然，可根據需要來調節這種範圍。在本實施例中，雖然舉例說明了上述過蝕刻區域144被過蝕刻的深度為2～3微米，但本發明並不局限於此。
以下，對本發明第二實施例的半導體封裝件200進行說明。
如圖4所示，本實施例的半導體封裝件200可以包括芯片210、緩衝層230、配線圖案240、絕緣層250、外部襯墊260、外部接線端子270、模具層280及金屬散熱墊290。
上述芯片210、緩衝層230、配線圖案240、絕緣層250、外部襯墊260及外部接線端子270實質上與上述的第一實施例的芯片110、緩衝層130、配線圖案140、絕緣層150、外部襯墊160及外部接線端子170相同或類似，因此，將省略對此的詳細說明。
另一方面，雖然上述的第一實施例的模具層180以包圍芯片110的另一面、側面及緩衝層130的側面的方式形成，但本實施例的模具層280可以開放與上述芯片210的另一面相對應的部分。
而且，金屬散熱墊290可以與上述芯片210的另一面相接觸。並且，上述金屬散熱墊290可向上述模具層280的另一面的外側裸露。
因此，通過設置上述金屬散熱墊290，可向上述金屬散熱墊290傳遞在上述芯片110產生的熱，並可以向外部散熱。
如上所述的金屬散熱墊290可以由鋁或銅或不鏽鋼等熱傳導率優秀的材質形成，而即便不是金屬，只要是熱傳導率優秀的材質，任何材質都可以適用。
以下，對本發明第三實施例的半導體封裝件300進行說明。
如圖5所示，本實施例的半導體封裝件300可以包括芯片310、緩衝層330、配線圖案340、外部接線端子370及模具層380。
上述芯片310、緩衝層330及模具層380實質上與上述的第一實施例的芯片110、緩衝層130及模具層180類似或相同，因而省略詳細的說明。
另一方面，在上述的第一實施例的半導體封裝件100中，雖然絕緣層150覆蓋上述配線圖案140，但本實施例的半導體封裝件300可在上述配線圖案340的表面形成有氧化鈍化層350來代替上述絕緣層150。
隨着上述氧化鈍化層350形成於上述配線圖案340的表面，即便不形成絕緣層150，也可以防止配線圖案340被腐蝕。
並且，由於不形成絕緣層150，因而不需要外部襯墊160，也可以直接在上述配線圖案340形成外部接線端子370。
並且，由於在上述配線圖案340的表面形成上述氧化鈍化層350，因此，無需在上述配線圖案340的表面形成用於保護的額外的鈍化層，從而可使上述配線圖案的厚度變得更薄。
並且，上述配線圖案340可以為了形成堅固的氧化鈍化層350而在形成上述氧化鈍化層350之前實現增加其表面粗糙度的粗化加工。
以下，對本發明第四實施例的半導體封裝件400進行說明。
如圖6所示，本實施例的半導體封裝件400可以包括芯片410、緩衝層430、配線圖案440、絕緣層450、外部襯墊460、外部接線端子470、模具層480及屏蔽層490。
此時，由於芯片410、緩衝層430、絕緣層450、外部襯墊460、外部接線端子470實質上與上述的第一實施例的芯片110、緩衝層130、絕緣層150、外部襯墊160、外部接線端子170類似或相同，因而省略詳細說明。
另一方面，上述的第一實施例的模具層180雖然以包圍芯片110的另一面、側面及緩衝層130的側面的方式形成，但在本實施例的模具層480中，與上述芯片410的另一面相對應的部分可以被開放，而上述芯片410及緩衝層430的側面可以被包圍。而且，上述模具層480的另一面可以與上述芯片410的另一面形成相同平面。
而且，上述屏蔽層490可以由具有熱傳導性、電傳導性及電磁干擾屏蔽性的金屬形成，並且，能夠以包圍模具層480的另一面、側面及上述絕緣層450的側面的方式形成。此時，上述屏蔽層490可以與上述芯片410的另一面相接觸。
並且，在設置於上述芯片410的多個配線圖案440中負責接地的配線圖案442能夠以更長的方式向側面延伸，並與上述屏蔽層490相接觸來實現電連接，從而實現接地。
因此，上述屏蔽層490可以起到用於向外部散去芯片410的發熱的散熱器的作用和用於屏蔽從上述芯片410產生或從外部流入的電磁干擾的作用，與此同時，也可以執行接地的功能。
並且，隨着半導體封裝件400的外側由金屬原材料形成，可以更加有效地從物力衝擊及化學衝擊中保護半導體封裝件400。
這種屏蔽層490可以由散熱性優秀的鋁或銅及不鏽鋼等金屬材質形成，但並不局限於此，只要是具有優秀的熱傳導性的材質及具有電磁干擾屏蔽性的材質，適用任何材質都無妨。
以下，對本發明第五實施例的半導體封裝件500進行說明。
如圖7所示，本實施例的半導體封裝件500可以包括芯片510、緩衝層530、配線圖案540、絕緣層550、外部襯墊560、外部接線端子570、模具層580、嵌入式接地部595及金屬屏蔽層590。
上述芯片510、緩衝層530、配線圖案540、絕緣層550、外部襯墊560及外部接線端子570實質上與上述的第一實施例的芯片110、緩衝層130、配線圖案140、絕緣層150、外部襯墊160及外部接線端子170相同或類似，因而省略對此的詳細說明。
另一方面，雖然上述的第一實施例的模具層180以包圍芯片110的另一面、側面及緩衝層130的側面的方式形成，但本實施例的模具層580能夠以開放與上述芯片510的另一面相對應的部分，並包圍上述芯片510和緩衝層530的側面的方式形成。而且，上述模具層580的另一面可以與上述芯片510的另一面形成相同平面。
而且，可在上述模具層580的內部形成有嵌入式接地部595。
上述嵌入式接地部595可形成於上述模具層580的內部，上述嵌入式接地部595的一側可以與上述多個配線圖案540中負責接地的配線圖案540電連接，上述嵌入式接地部595的另一側可朝向上述模具層580的另一面延伸。
這種嵌入式接地部595既可以形成一個，也可以形成多個。
另一方面，如上所述的嵌入式接地部595的另一端可向上述模具層580的另一面側延伸，並與上述模具層580的另一面形成相同平面。
而且，可以設有金屬屏蔽層590。上述金屬屏蔽層590可以與上述芯片510的另一面及嵌入式接地部595的另一端相接觸。
因此，上述金屬屏蔽層590可以起到用於向外部散去芯片510的發熱的散熱器的作用和用於屏蔽從上述芯片產生的電磁干擾或從外部流入的電磁干擾的作用，與此同時，也可以執行接地的功能。
並且，也可以通過上述金屬屏蔽層與其他半導體封裝件相層疊，來形成POP結構。
以下，參照圖8至圖18對本發明第一實施例的半導體封裝件100的製作方法進行說明。
如圖8所示，本實施例的半導體封裝件的製作方法可以包括：第一載流子附着步驟S110、模具層形成步驟S120、第二載流子附着步驟S130、配置步驟S140、絕緣層形成步驟S150、裸露步驟S160及堆積步驟S170。
如圖9的（a）部分及圖9的（b）部分所示，上述第一載流子附着步驟S110為在上述芯片110的一面形成緩衝層130，並以使上述芯片110的緩衝層130朝向下側的方式進行翻轉後，如圖10所示，在上述第一載流子50附着上述緩衝層130的步驟。
此時，可在形成上述緩衝層130後，對上述芯片110的另一面進行背面磨削（backgrinding）。
如圖10的（a）部分所示，上述第一載流子50可形成為平板，而在上述第一載流子50的上部面形成有可使芯片110等結構物臨時附着的黏結面52。
在本步驟中，如圖10的（b）部分所示，上述芯片110能夠以上述緩衝層130朝向第一載流子50的狀態配置成與上述第一載流子50的上部面相接觸。上述緩衝層130也可以藉助上述第一載流子50的黏結面52來得到黏結，並臨時固定其位置。
如圖11所示，上述模具層形成步驟S120為在配置於上述第一載流子50的上側的芯片110的上側形成模具層180的步驟。隨着執行上述模具層形成步驟S120，上述芯片110的另一面可埋入於上述模具層180。
如圖12所示，上述第二載流子附着步驟S130為翻轉形成有上述模具層180的芯片110，並在第二載流子60附着上述芯片110的另一面的步驟。此時，可以去除以往的第一載流子50，並在上述模具層180的另一面配置額外的第二載流子60，來支撐上述模具層180的另一面。
上述第二載流子60也形成為平板，並可以在上述第二載流子60的上部面形成有可臨時附着模具層180等結構物的黏結面62。
而且，如圖13所示，可執行配置步驟S140。在上述配置步驟S140中，可在上述緩衝層130的一面配置有一個以上的配線圖案140，上述一個以上的配線圖案140與上述芯片110的接觸墊120電連接，並延伸至上述芯片110的外側。
此時，可在上述配線圖案140的一面形成有導電通孔142。上述導電通孔142能夠以使後述的外部襯墊和上述配線圖案140電連接的方式形成。當然，根據需要，上述導電通孔142既可以形成，也可以不形成。
而且，如圖14所示，上述絕緣層形成步驟S150為在上述配線圖案140的一側形成上述絕緣層150的步驟。
如圖15所示，可在形成上述絕緣層150後執行裸露步驟S160。上述裸露步驟S160為去除上述絕緣層150的一部分，使得埋入於上述絕緣層150的配線圖案140的一部分或導電通孔142的一部分裸露的步驟。如圖15所示，上述裸露步驟S160可通過機械拋光或蝕刻S162來使上述配線圖案140或導電通孔142裸露。
另一方面，上述裸露步驟S160可由利用激光的鑽孔S164實現。
即，如圖16所示，在執行在配線圖案140的一側形成絕緣層150的絕緣層形成步驟S150後，如圖17所示，可通過激光來對上述絕緣層150的一部分進行鑽孔，從而能夠形成以裸露上述配線圖案140的方式實施鑽孔的部分152。一般情況下，若使用激光，則在鑽孔深度方面，可比機械拋光更為自由，從而可以無需形成額外的導電通孔142。當然，本發明並不局限於此，可以一邊形成導電通孔142，一邊執行激光鑽孔。並且，由於可以通過激光來實施深度鑽孔，因而可以更厚地形成上述絕緣層150，由此，可使保護上述芯片110的部分的厚度變得更厚，從而可以提高耐久性及可靠性。
如圖18所示，在上述裸露步驟S160之後，可執行在裸露的上述配線圖案140配置外部襯墊160及外部接線端子170的堆積步驟S170。
以下，參照圖19至圖24對上述的本發明第五實施例的半導體封裝件500的製作方法進行說明。
如圖19所示，本實施例的半導體封裝件的製作方法可以包括：第一載流子附着步驟S210、模具層形成步驟S220、研磨步驟S225、第二載流子附着步驟S230、配置步驟S240、絕緣層形成步驟S250、裸露步驟S260、堆積步驟S270及金屬屏蔽層配置步驟S280。
如圖9的（a）部分及圖9的（b）部分所示，上述第一載流子附着步驟S210為在上述芯片510的一面形成緩衝層530，並以使上述芯片510的緩衝層530朝向下側的方式進行翻轉後，如圖20所示，在上述第一載流子50附着上述緩衝層530的步驟。
此時，可在形成上述緩衝層530後，對上述芯片510的另一面進行背面磨削（backgrinding）。
如圖20的（a）部分所示，上述第一載流子50可形成為平板，而在上述第一載流子50的上部面形成有可使芯片510等結構物臨時附着的黏結面52。
在本步驟中，如圖20的（a）部分所示，在上述第一載流子附着步驟S210中，可在上述第一載流子50的上側面形成有嵌入式接地部595。上述第一載流子50可形成為平板，而在上述第一載流子50的上部面形成有可臨時附着嵌入式接地部595等結構物的黏結面52。上述嵌入式接地部595可形成於上述第一載流子50的上側面。
並且，如圖20的（b）部分所示，上述芯片510能夠以上述緩衝層530朝向第一載流子50的狀態配置成與上述第一載流子50的黏結面52相接觸。上述緩衝層530也可以藉助上述第一載流子50的黏結面52來得到黏結，並臨時固定其位置。
如圖21所示，上述模具層形成步驟S220為在配置於上述第一載流子50的上側的上述芯片510及在上述嵌入式接地部595的上側及側面形成模具層580的步驟。隨着執行上述模具層形成步驟S220，上述芯片510及上述嵌入式接地部595的另一面可埋入上述模具層580。
而且，可執行研磨步驟S225。如圖22所示，在上述研磨步驟S225中，可對上述模具層580的另一面進行拋光，來以裸露上述芯片510的另一面或上述嵌入式接地部595的另一端的方式進行研磨。
此時，在本實施例中的上述研磨步驟S225中，能夠對上述模具層580的另一面進行拋光，使得上述模具層580的另一面和芯片510的另一面及嵌入式接地部595的另一端形成相同平面。
如圖23所示，上述第二載流子附着步驟S230為通過翻轉形成有上述模具層580的芯片510及嵌入式接地部595，並在第二載流子60附着另一面的步驟。此時，可去除以往的第一載流子50，並在上述模具層580的另一面配置額外的第二載流子60，來支撐上述模具層580的另一面及上述嵌入式接地部595的另一端。
上述第二載流子60也可形成為平板，並在其上部面形成有可臨時附着模具層580等結構物的黏結面62。
而且，可執行上述絕緣層形成步驟S250、裸露步驟S260及堆積步驟S270。上述絕緣層形成步驟S250、裸露步驟S260及堆積步驟S270實質上與在上述的第一實施例的製作方法中所述的絕緣層形成步驟S150、裸露步驟S160及堆積步驟S170類似，因而省略詳細的說明。可通過上述絕緣層形成步驟S250、裸露步驟S260及堆積形成步驟來配置絕緣層550、外部襯墊560及外部接線端子570。
而且，如圖24所示，可執行金屬屏蔽層配置步驟S280，使得金屬屏蔽層590設置於被研磨的模具層580的另一面。此時，由於上述模具層580的另一面、芯片510的另一面及嵌入式接地部595的另一端形成相同平面，因此，上述金屬屏蔽層590也可以形成平面。
此時，上述金屬屏蔽層590可與上述芯片510、模具層580的另一面及上述嵌入式接地部595的另一端相接觸。因此，因上述金屬屏蔽層590與上述芯片510相接觸而可以迅速地散熱，並且，因與上述嵌入式接地部595的另一端相接觸而可以形成接地線。
以下，對本發明第六實施例的半導體封裝件600進行說明。
如圖25及圖26所示，本實施例的半導體封裝件600可包括芯片610、緩衝層630、配線圖案640、絕緣層650、外部襯墊660、外部接線端子670、模具層680、嵌入式接地部695及金屬屏蔽層690，而它們的結構實質上可與上述的第五實施例的芯片510、緩衝層530、配線圖案540、絕緣層550、外部襯墊560、外部接線端子570、模具層580、嵌入式接地部595及金屬屏蔽層590類似。
只不過，在上述的實施例中，上述模具層580的另一面、芯片510的另一面及嵌入式接地部595的另一端可在研磨步驟S225中得到拋光，來形成相同平面，而且上述金屬屏蔽層590也形成平面，但根據本實施例，上述模具層680的另一面、芯片610的另一面及嵌入式接地部695的另一端可以不形成相同平面，且上述金屬屏蔽層690也可以形成並非平面的彎折幾次的形狀。
在上述的實施例中，雖然以使上述模具層580的另一面、芯片的另一面及嵌入式接地部595的另一端形成相同平面的方式進行了研磨，但在本實施例中，如圖25所示，可對上述模具層680的另一面中的與上述芯片及嵌入式接地部695相對應的部分進行鑽孔，使得上述芯片610的另一面和嵌入式接地部695的另一端裸露。
此時，可利用激光作為鑽孔方式。但是，本發明並不局限於此，也可以利用公知的其他鑽孔方式來進行鑽孔。
此時，得到鑽孔的部分能夠以越靠近上述模具層680的另一面側越變寬的方式呈錐形，並且，能夠以越靠近上述模具層680的內側越變窄的方式呈錐形。
因此，上述模具層680的另一面、芯片610的另一面及嵌入式接地部695的另一面可以不形成相同平面而能夠以互不相同的高度來形成高度差，上述芯片610的另一面及嵌入式接地部695的另一面可以比上述模具層680的另一面更位於內側。
此時，作為通過激光來得到鑽孔並裸露的被曝光物的嵌入式接地部695的另一面能夠以如上所述的方式得到過蝕刻，此時，得到過蝕刻的範圍（深度）可以為2～3微米。當然，也可以比這個範圍更深或更淺地得到過蝕刻。
因此，設置於上述模具層680的另一面的金屬屏蔽層690可以為並非平面的彎折數次的形態。即，與上述模具層680具有高度差的芯片610的另一面及嵌入式接地部695的另一端所對應的部分可以被彎折數次，並與芯片610的另一面及嵌入式接地部695的另一端相接觸。在上述金屬屏蔽層690為彎折數次的形態的情況下，可增加表面積，從而在散熱方面更為有利。
以下，對本發明第七實施例的半導體封裝件700進行說明。
如圖27所示，本實施例的半導體封裝件700可包括芯片710、緩衝層730、配線圖案740、絕緣層750、外部襯墊760、外部接線端子770、模具層780、嵌入式接地部795及金屬屏蔽層790，而它們的結構實質上可以與上述的第六實施例的芯片610、緩衝層630、配線圖案640、絕緣層650、外部襯墊660、外部接線端子670、模具層680、嵌入式接地部695及金屬屏蔽層690類似。
只不過，在上述的實施例中，上述模具層680的另一面中的上述芯片610及嵌入式接地部695所對應部分得到鑽孔，但在本實施例中，上述模具層780的另一面中的上述芯片710所對應的部分可執行拋光，以與上述模具層780的另一面形成相同平面，而與上述嵌入式接地部795相對應的部分可藉助激光來執行鑽孔，僅在相應部位形成鑽孔加工。
即，在上述嵌入式接地部795的另一端比上述芯片710的另一面更位於模具層780的內側的情況下，對上述模具層780的另一面進行研磨，從而可使上述芯片710的另一面裸露。此時，上述模具層780的另一面和上述芯片710的另一面可形成相同平面。
之後，可通過激光鑽孔等來對模具層780的另一面中的與上述嵌入式接地部795相對應的部位進行鑽孔，使得嵌入式接地部795的另一端裸露。
而且，金屬屏蔽層790可設置於被研磨的模具層780的另一面。
此時，上述模具層780的另一面和上述芯片710的另一面可形成相同平面，而上述嵌入式接地部795的另一端可以比上述模具層780的另一面更位於內側。
因此，在上述金屬屏蔽層790中，與上述模具層780的另一面相接觸的部分以及與上述芯片710的另一面相接觸的部分可形成相同平面，而與上述嵌入式接地部795相接觸的部分可具有高度差。
以下，對本發明第八實施例的半導體封裝件800進行說明。
如圖28所示，本實施例的半導體封裝件800可包括芯片810、緩衝層830、配線圖案840、絕緣層850、外部襯墊860、外部接線端子870、模具層880、嵌入式接地部895及金屬屏蔽層890，而它們的結構實質上可以與上述的第七實施例的芯片710、緩衝層730、配線圖案740、絕緣層750、外部襯墊760、外部接線端子770、模具層780、嵌入式接地部795及金屬屏蔽層790類似。
只不過，在上述的實施例中，上述金屬屏蔽層790為了接觸與上述模具層780的另一面具有高度差的芯片710的另一面或嵌入式接地部795的另一端而彎折數次，但本實施例的金屬屏蔽層890對應與上述模具層880的另一面具有高度差的芯片810的另一面或嵌入式接地部895的另一端的部位形成的更厚，而且上述金屬屏蔽層890的另一面也可以形成為平面。
以上，對本發明的優選實施例進行了觀察，而只要是本發明所屬技術領域的普通技術人員，就可以明確地掌握本發明除了上述所述的實施例之外，還可以在不脫離其宗旨或範疇的情況下以其他特定形態實現具體化的事實。因此，上述的實施例並不受限，而是應視為例示性的，由此，本發明並不局限於以上所述的說明，而是能夠在所附的發明要求保護範圍的範疇及其等同範圍內進行變更。
100:半導體封裝件 110:芯片 120:接觸墊 130:緩衝層 140:配線圖案 142:導電通孔 144:過蝕刻區域 150:絕緣層 152:鑽孔的部分 154:側面 160:外部襯墊 170:外部接線端子 180:模具層 200:半導體封裝件 210:芯片 230:緩衝層 240:配線圖案 250:絕緣層 260:外部襯墊 270:外部接線端子 280:模具層290:金屬散熱墊 300:半導體封裝件 310:芯片 330:緩衝層 340:配線圖案 350:氧化鈍化層 370:外部接線端子 380:模具層 400:半導體封裝件 410:芯片 430:緩衝層 440:配線圖案 442:配線圖案 450:絕緣層 460:外部襯墊 470:外部接線端子 480:模具層 490:屏蔽層 50:第一載流子 52:黏結面 500:半導體封裝件 510:芯片 530:緩衝層 540:配線圖案 550:絕緣層 560:外部襯墊 570:外部接線端子 580:模具層 590:金屬屏蔽層 595:嵌入式接地部 60:第二載流子 62:黏結面 600:半導體封裝件 610:芯片 630:緩衝層 640:配線圖案 650:絕緣層 660:外部襯墊 670:外部接線端子 680:模具層 690:金屬屏蔽層 695:嵌入式接地部 700:半導體封裝件 710:芯片 730:緩衝層 740:配線圖案 750:絕緣層 760:外部襯墊 770:外部接線端子 780:模具層 790:金屬屏蔽層 795:嵌入式接地部 800:半導體封裝件 810:芯片 830:緩衝層 840:配線圖案 850:絕緣層 860:外部襯墊 870:外部接線端子 880:模具層 890:金屬屏蔽層 895:嵌入式接地部 D:厚度 d:深度 S110,S120,S130,S140,S150,S160,S162,S164,S170,S210,S220,S225,S230,S240,S250,S260,S262,S264,S270:步驟
參考所附附圖來進行閱讀，可以更好地理解本申請的優選實施例的詳細說明以及以上所述的摘要。為了例示本發明，附圖示出了優選的實施例。但是，需要理解的是，本申請並不局限於所示的準確配置和機構。 圖1為示出現有的半導體芯片封裝件的圖； 圖2為示出本發明第一實施例的半導體芯片封裝件的剖視圖； 圖3為示出本發明第一實施例的半導體芯片封裝件的通過激光蝕刻來實現蝕刻的部分的剖視圖； 圖4為示出本發明第二實施例的半導體芯片封裝件的剖視圖； 圖5為示出本發明第三實施例的半導體芯片封裝件的剖視圖； 圖6為示出本發明第四實施例的半導體芯片封裝件的剖視圖； 圖7為示出本發明第五實施例的半導體芯片封裝件的剖視圖； 圖8為示出本發明第一實施例的半導體封裝件的製作方法的一例的順序圖； 圖9為示出在圖8的配置步驟中，在芯片的一面形成緩衝層的狀態的剖視圖； 圖10為示出圖8的第一載流子附着步驟的狀態的剖視圖； 圖11為示出圖8的模具層形成步驟的狀態的剖視圖； 圖12為示出圖8的第二載流子附着步驟的狀態的剖視圖； 圖13為示出在圖8的配置步驟中形成導電通孔的狀態的剖視圖； 圖14為示出圖8的絕緣層形成步驟的狀態的剖視圖； 圖15為示出在圖8的裸露步驟中實現拋光的狀態的剖視圖； 圖16為示出在圖8的絕緣層形成步驟中，在未形成導電通孔的狀態下形成絕緣層的狀態的剖視圖； 圖17為示出在圖8的裸露步驟中實現激光鑽孔的狀態的剖視圖； 圖18為示出圖8的堆積步驟的狀態的剖視圖； 圖19為示出本發明第五實施例的半導體封裝件的製作方法的一例的順序圖； 圖20為示出圖19的第一載流子附着步驟的狀態的剖視圖； 圖21為示出圖19的模具層形成步驟的狀態的剖視圖； 圖22為示出圖19的研磨步驟的狀態的剖視圖； 圖23為示出圖19的第二載流子附着步驟的剖視圖； 圖24為示出圖19的堆積步驟及金屬屏蔽層配置步驟的狀態的剖視圖； 圖25及圖26為示出本發明第六實施例的半導體芯片封裝件的剖視圖； 圖27為示出本發明第七實施例的半導體芯片封裝件的剖視圖； 圖28為示出本發明第八實施例的半導體芯片封裝件的剖視圖。
100:半導體封裝件
110:芯片
120:接觸墊
130:緩衝層
140:配線圖案
142:導電通孔
150:絕緣層
160:外部襯墊
170:外部接線端子
180:模具層

Claims (14)

  1. 一種半導體封裝件，其特徵在於，包括：芯片，在該芯片的一面設有接觸墊；緩衝層，形成於該芯片的一面；一個以上的配線圖案，配置於該緩衝層，與該芯片的該接觸墊電連接，並延伸至該芯片的外側；模具層，以包圍該芯片的側面的方式形成，以與該緩衝層相同平面的方式形成，並形成至該配線圖案的另一面，以及絕緣層，該絕緣層形成於該緩衝層的一面、該配線圖案及該模具層上，形成該絕緣層以覆蓋該緩衝層、該配線圖案及該模具層，該絕緣層的的高度具有10~50μm的範圍，其中該絕緣層為非光敏性材質形成的單層，其中該絕緣層的一部分與該緩衝層的至少一部分接觸，其中該配線圖案的一面及一側面被該絕緣層覆蓋，其中該配線圖案的另一面與該緩衝層上有形成該絕緣層的該面及該模具層的一面相連，其中該絕緣層或該模具層藉助激光來實現鑽孔，該絕緣層或該模具層中藉助激光來實現鑽孔的部分的側面傾斜而成使得其內徑越靠近內側越變小，且其中藉助鑽孔要被曝光的物體在埋入該模具層或該絕緣層後藉助激光過蝕刻。
  2. 如請求項1所述的半導體封裝件，其中該半導體封裝件由該絕緣層和該模具層的熱膨脹率的差異在0~25ppm/℃範圍的材質形成。
  3. 如請求項2所述的半導體封裝件，其中該絕緣層和該模具層在至少一部分區間直接相接觸。
  4. 如請求項1所述的半導體封裝件，還包括：外部接線端子，與外部裝置傳輸電信號；外部襯墊，設置於該絕緣層，並配置有該外部接線端子；以及導電通孔，形成於該外部襯墊和該配線圖案之間。
  5. 如請求項4所述的半導體封裝件，其中該導電通孔的高度為該絕緣層的高度的0%至95%。
  6. 如請求項1所述的半導體封裝件，其中該絕緣層和該模具層包含填充物，該填充物的直徑為該絕緣層的厚度的1/4以下。
  7. 如請求項1所述的半導體封裝件，其中該被曝光物實現過蝕刻的範圍在該被曝光物的厚度的0.01%~30%之間。
  8. 如請求項1所述的半導體封裝件，其中該半導體封裝件包括模具層，該模具層以包圍該芯片的另一面和側面的方式形成。
  9. 如請求項1所述的半導體封裝件，還包括金屬屏蔽層，該金屬屏蔽層形成於與該芯片的一面相向的該芯片的另一面及該模具層的另一面。
  10. 如請求項1所述的半導體封裝件，還包括金屬製的金屬屏蔽層，該金屬製的金屬屏蔽層以包圍該模具層的另一面、側面及該絕緣層的側面的方式形成。
  11. 如請求項1所述的半導體封裝件，其中在該配線圖案形成氧化鈍化層。
  12. 如請求項1所述的半導體封裝件，還包括嵌入式接地部，該嵌入式接地部形成於該模具層內，該嵌入式接地部的一側與該多個配線圖案中的接地電極電連接，該嵌入式接地部的另一側與該金屬屏蔽層電連接。
  13. 一種半導體封裝件的製作方法，其特徵在於，包括：第一載流子附着步驟，在第一載流子附着芯片的緩衝層，該緩衝層形成於一面形成有接觸墊的芯片的一面；模具層形成步驟，以包圍附着有該第一載流子的該芯片的另一側面、側面及該緩衝層的側面的方式形成模具層；第二載流子附着步驟，在第二載流子附着形成有該模具層的該芯片翻轉後的另一面；配置步驟，在該緩衝層的一面配置一個以上的配線圖案，該配線圖案與該芯片的接觸墊電連接，並延伸至該芯片的外側並與該模具層的一面接觸； 絕緣層形成步驟，形成範圍在10至50μm的非光敏性材質的單層絕緣層，以與該緩衝層的一部分接觸並覆蓋該配線圖案的一面及一側面；裸露步驟，去除該絕緣層的一部分，使得該配線圖案的一部分裸露；以及堆積步驟，在裸露的該配線圖案配置一外部襯墊及外部接線端子；其中在該裸露步驟中，通過激光對該絕緣層的一部分進行鑽孔，從而使埋在該絕緣層的該配線圖案裸露，通過激光對厚度方向過蝕刻。
  14. 如請求項13所述的半導體封裝件的製作方法，其中在該第一載流子附着步驟中，在該第一載流子還配置嵌入式接地部，該嵌入式接地部向該第一載流子的一側和另一側方向延伸，該半導體封裝件的製作方法還包括：研磨步驟，在該第二載流子附着步驟之前執行，並對在該模具層形成步驟中形成的該模具層的另一面進行研磨，直到該芯片的另一面和該嵌入式接地部的另一端裸露；以及金屬屏蔽層配置步驟，以使金屬屏蔽層與該芯片、該模具層的另一面及該嵌入式接地部的另一端相接觸的方式進行配置。
TW109132615A 2019-09-20 2020-09-21 半導體封裝件及其製作方法 TWI771758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0116092 2019-09-20
KR20190116092 2019-09-20

Publications (2)

Publication Number Publication Date
TW202114141A TW202114141A (zh) 2021-04-01
TWI771758B true TWI771758B (zh) 2022-07-21

Family

ID=74881156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132615A TWI771758B (zh) 2019-09-20 2020-09-21 半導體封裝件及其製作方法

Country Status (4)

Country Link
US (1) US11393768B2 (zh)
KR (1) KR102543996B1 (zh)
CN (1) CN112542432B (zh)
TW (1) TWI771758B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230245944A1 (en) * 2021-07-28 2023-08-03 Institute of semiconductors, Guangdong Academy of Sciences Fan-out type package preparation method of fan-out type package

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420272B1 (en) * 2002-11-08 2008-09-02 Amkor Technology, Inc. Two-sided wafer escape package
US8034661B2 (en) * 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US8436439B2 (en) * 2008-12-10 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US20150243575A1 (en) * 2014-02-27 2015-08-27 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Encapsulated Wafer Level Chip Scale Package (EWLCSP)
US9214411B2 (en) * 2013-10-15 2015-12-15 Samsung Electronics Co., Ltd. Integrated circuit devices including a through-silicon via structure and methods of fabricating the same
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
EP3091571B1 (en) * 2015-05-05 2019-06-12 MediaTek Inc. Fan-out package structure including a conductive shielding layer
US10388612B2 (en) * 2014-06-02 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022405B2 (ja) * 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
JP5139039B2 (ja) * 2007-11-20 2013-02-06 新光電気工業株式会社 半導体装置及びその製造方法
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
DE102014116529A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9520372B1 (en) * 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
US10170410B2 (en) * 2016-08-18 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with core substrate having a through hole
KR102656394B1 (ko) * 2016-08-18 2024-04-11 삼성전기주식회사 반도체 패키지 및 이를 이용한 전자소자 모듈
US10163824B2 (en) * 2016-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10522476B2 (en) * 2017-07-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, integrated fan-out package and method of fabricating the same
KR102196173B1 (ko) * 2018-01-29 2020-12-30 주식회사 네패스 반도체 패키지 및 제조 방법
KR102029100B1 (ko) * 2018-02-09 2019-11-08 삼성전자주식회사 팬-아웃 반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420272B1 (en) * 2002-11-08 2008-09-02 Amkor Technology, Inc. Two-sided wafer escape package
US8436439B2 (en) * 2008-12-10 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US8034661B2 (en) * 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US9214411B2 (en) * 2013-10-15 2015-12-15 Samsung Electronics Co., Ltd. Integrated circuit devices including a through-silicon via structure and methods of fabricating the same
US20150243575A1 (en) * 2014-02-27 2015-08-27 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Encapsulated Wafer Level Chip Scale Package (EWLCSP)
US10388612B2 (en) * 2014-06-02 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
EP3091571B1 (en) * 2015-05-05 2019-06-12 MediaTek Inc. Fan-out package structure including a conductive shielding layer

Also Published As

Publication number Publication date
TW202114141A (zh) 2021-04-01
KR102543996B1 (ko) 2023-06-16
CN112542432B (zh) 2024-05-17
CN112542432A (zh) 2021-03-23
US20210091008A1 (en) 2021-03-25
US11393768B2 (en) 2022-07-19
KR20210034502A (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI738764B (zh) 封裝結構
US7902643B2 (en) Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
TWI551199B (zh) 具電性連接結構之基板及其製法
JP5249080B2 (ja) 半導体装置
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
US11749592B2 (en) Package-on-package type semiconductor package including a lower semiconductor package and an upper semiconductor package
TWI771758B (zh) 半導體封裝件及其製作方法
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
TW202213686A (zh) 具有中介物之半導體封裝
TWI628752B (zh) 半導體結構及其製造方法
KR102168215B1 (ko) 반도체 패키지
US20220352059A1 (en) Semiconductor package and manufacturing method thereof
KR102549383B1 (ko) 반도체 패키지 및 그 제조방법
US20220285328A1 (en) Semiconductor package including redistribution substrate
CN115732492A (zh) 半导体封装
KR102202634B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
KR102226190B1 (ko) 반도체 패키지 및 그 제조 방법
US20240347434A1 (en) Package for semiconductor
US20210398869A1 (en) Semiconductor package
KR20210105842A (ko) 반도체 패키지
TW202339170A (zh) 半導體封裝
KR20240052536A (ko) 반도체 패키지 및 그 제조 방법