TWI769328B - 半導體裝置及使用其的半導體系統 - Google Patents

半導體裝置及使用其的半導體系統 Download PDF

Info

Publication number
TWI769328B
TWI769328B TW107135375A TW107135375A TWI769328B TW I769328 B TWI769328 B TW I769328B TW 107135375 A TW107135375 A TW 107135375A TW 107135375 A TW107135375 A TW 107135375A TW I769328 B TWI769328 B TW I769328B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
frequency
information signal
data determination
Prior art date
Application number
TW107135375A
Other languages
English (en)
Other versions
TW201917728A (zh
Inventor
金暎勳
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201917728A publication Critical patent/TW201917728A/zh
Application granted granted Critical
Publication of TWI769328B publication Critical patent/TWI769328B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明提供一種半導體裝置及使用其的半導體系統。所述半導體裝置 可以包括分頻電路和檢測電路。所述分頻電路可以將外部時脈分頻以產生多個分頻時脈。所述檢測電路可以基於多個資料確定信號和所述多個分頻時脈來產生相位資訊信號和定時資訊信號。

Description

半導體裝置及使用其的半導體系統
各種實施例總體而言可以關於一種半導體裝置和使用其的半導體系統，更具體地，關於一種半導體積體電路和使用其的半導體系統。
隨著半導體裝置變得更快，使信號同步的重要性也增加。例如，可以使輸入信號或輸出信號同步於完整的時脈信號。然而，為了從執行同步中的分頻時脈恢復完整的時脈信號，使用時脈斬波電路。這可能關於大的時脈緩衝器和增加功耗。
根據本公開的一個實施例，一種半導體裝置可以包括分頻電路和檢測電路。所述分頻電路可以將外部時脈分頻以產生多個分頻時脈。所述檢測電路可以基於控制信號、多個資料確定信號和所述多個分頻時脈來產生相位資訊信號和定時資訊信號。
根據本公開的另一個實施例，一種半導體裝置可以包括分頻電路和檢測電路。所述分頻電路可以將外部時脈分頻以產生第一分頻時脈和第二 分頻時脈。所述檢測電路可以基於控制信號、第一資料確定信號、第二資料確定信號、所述第一分頻時脈和所述第二分頻時脈來產生相位資訊信號和定時資訊信號。所述第一分頻時脈和所述第二分頻時脈可以具有實質上90度的相位差。所述第一資料確定信號和所述第二資料確定信號可以具有實質上相反的相位。
根據本公開的另外的實施例，一種半導體系統可以包括控制器和半導體裝置。所述控制器可以提供資料確定信號、命令和外部時脈。所述半導體裝置可以包括檢測電路。所述檢測電路可以基於控制信號而將所述資料確定信號的相位與分頻時脈的相位相比較以產生相位資訊信號，和/或回應於控制信號而將所述資料確定信號的相位與寫入脈衝的相位相比較以產生定時資訊信號。
相關申請案的交叉引用：本申請要求2017年10月19日向韓國智慧財產權局提交的申請號為10-2017-0135926的韓國申請的優先權，其通過引用整體合併於此。
10:傳輸電路
21:第一接收電路
22:第二接收電路
23:第三接收電路
24:第四接收電路
31:第一緩衝器
32:第二緩衝器
33:寫入脈衝產生電路
34:延遲電路
41:資料排序電路
42:多工器
50:設置儲存電路
60:半導體裝置
80:半導體系統
100:分頻電路
200:檢測電路
211:第一比較電路
212:第二比較電路
213:第三比較電路
214:第四比較電路
221:第一驅動器
222:第二驅動器
223:第三驅動器
224:第四驅動器
225:第五驅動器
226:第六驅動器
231:相位資訊信號產生電路
231-1:第一閂鎖電路
231-2:第二閂鎖電路
231-3:相位資訊確定電路
232:定時資訊信號產生電路
1000:控制器
2000:半導體裝置
AND1:第一及閘
AND2:第二及閘
CLK_dA:第一分頻時脈
CLK_dB:第二分頻時脈
CLK_d:分頻時脈
CLK_ext:外部時脈
CMD:命令
CTRL_s:控制信號
Data_in:輸入資料
Data_out:輸出資料
DQ:資料
DQS:第一資料確定信號
DQSB:第二資料確定信號
IV1:第一反相器
IV2:第二反相器
IV3:第三反相器
IV4:第四反相器
IV5:第五反相器
IV6:第六反相器
N1:第二電晶體
NodeA:第一節點
NodeB:第二節點
NodeC:第三節點
NodeD:第四節點
NodeE:節點
OR1:或閘
P1:第一電晶體
PD_inf:相位資訊信號
TD_inf:定時資訊信號
VDD:外部電壓
VSS:接地端子
WT_p:寫入脈衝
XOR:互斥或閘
參照下面列出的附圖來詳細描述本公開主題的態樣、特徵和優點。
圖1示出了根據本公開的一個實施例的半導體裝置的方塊圖。
圖2示出了根據本公開的一個實施例的檢測電路的方塊圖。
圖3示出了根據本公開的一個實施例的半導體裝置的操作的時序圖。
圖4示出了根據本公開的一個實施例的半導體裝置的操作的時序圖。
圖5示出了根據本公開的一個實施例的包括半導體裝置的半導體系統的方塊圖。
參照附圖來詳細描述本發明的各個實施例。附圖是各個實施例(以及中間結構)的示意圖。如此，可以預期圖式因例如製造技術和/或公差而產生的配置和形狀的變化。因此，所描述的實施例不應當被理解成局限於本文中所圖式的特定配置和形狀，而是可以根據所附申請專利範圍中限定的本發明的精神和範圍而包括在配置和形狀上的偏差。
在本文中參照本發明的理想實施例的剖視圖和/或平面圖來描述本發明。然而，本發明的實施例不應當被理解成限制發明構思。雖然示出和描述了本公開的有限數量的實施例，但是本發明所屬技術領域具有通常知識者將認識到，在不脫離本發明的原理和精神的情況下，可以在這些實施例中作出改變。示例性實施例包括能夠確定信號與時脈的同步定時以及檢測時脈和信號的相位的半導體裝置。
圖1示出了圖式根據本公開的一個實施例的半導體裝置60的方塊圖。
參見圖1，半導體裝置可以包括分頻電路100和檢測電路200。可以被包括在半導體裝置60中的額外的元件在圖5中示出。
分頻電路100可以將外部時脈CLK_ext分頻以產生第一分頻時脈CLK_dA和第二分頻時脈CLK_dB。第一分頻時脈CLK_dA和第二分頻時脈CLK_dB可以具有不同的相位。對於一個實施例，第一分頻時脈CLK_dA和第 二分頻時脈CLK_dB之間的相位差可以為大約90度(90°)。本文中對於一些描述的實施例而使用的術語"外部時脈"是指外部時脈信號，而術語"分頻時脈"是指分頻時脈信號。
檢測電路200可以基於第一分頻時脈CLK_dA、第二分頻時脈CLK_dB、第一資料確定信號DQS、第二資料確定信號DQSB以及控制信號CTRL_s來產生定時資訊信號TD_inf和相位資訊信號PD_inf。例如，當控制信號CTRL_s被致能成高位準時，檢測電路200可以將第一分頻時脈CLK_dA和第二分頻時脈CLK_dB的相位與第一資料確定信號DQS和第二資料確定信號DQSB的相位相比較，以輸出被包含在相位資訊信號PD_inf中的、針對第一分頻時脈CLK_dA和第二分頻時脈CLK_dB的相位可以是比第一資料確定信號DQS和第二資料確定信號DQSB的相位更快還是更慢的資訊。當控制信號CTRL_s被失能成低位準時，檢測電路200可以將第一分頻時脈CLK_dA和第二分頻時脈CLK_dB的相位與第一資料確定信號DQS和第二資料確定信號DQSB的相位相比較，以輸出被包含在定時資訊信號TD_inf中的、針對輸入到半導體裝置中的信號可以是與第一資料確定信號DQS還是第二資料確定信號DQSB同步的資訊。控制信號CTRL_s可以包括用於設置半導體裝置60的工作模式的、來自模式寄存器模組的輸出信號。第一資料確定信號DQS的相位可以與第二資料確定信號DQSB的相位相反。檢測電路200可以經由節點NodeE來接收寫入脈衝WT_p，第一分頻時脈CLK_dA可以輸入到所述節點NodeE中。
圖2更詳細地示出了圖式圖1的檢測電路200的方塊圖。
參見圖2，檢測電路200可以包括：第一比較電路211、第二比較電路212、第三比較電路213和第四比較電路214；第一驅動器221、第二驅動器222、第三驅動器223、第四驅動器224、第五驅動器225和第六驅動器226；相位資訊信號產生電路231；以及定時資訊信號產生電路232。
第一比較電路211可以將第一分頻時脈CLK_dA的相位與第一資料確定信號DQS的相位相比較。例如，第一比較電路211可以在第一資料確定信號DQS的上升邊緣或下降邊緣輸出第一分頻時脈CLK_dA的位準作為相位比較結果。特別地，第一比較電路211可以在第一資料確定信號DQS的上升邊緣輸出第一分頻時脈CLK_dA的位準作為相位比較結果。可替代地，第一比較電路211可以接收寫入脈衝WT_p而取代接收第一分頻時脈CLK_dA。在這種情況下，第一比較電路211可以在第一資料確定信號DQS的上升邊緣或下降邊緣輸出寫入脈衝WT_p的位準作為相位比較結果。
第二比較電路212可以將第一分頻時脈CLK_dA的相位與第二資料確定信號DQSB的相位相比較。例如，第二比較電路212可以在第二資料確定信號DQSB的上升邊緣或下降邊緣輸出第一分頻時脈CLK_dA的位準作為相位比較結果。特別地，第二比較電路212可以在第二資料確定信號DQSB的上升邊緣輸出第一分頻時脈CLK_dA的位準作為相位比較結果。可替代地，第二比較電路212可以接收寫入脈衝WT_p而取代接收第一分頻時脈CLK_dA。在這種情況下，第二比較電路212可以在第一資料確定信號DQS的上升邊緣或下降邊緣輸出寫入脈衝WT_p的位準作為相位比較結果。
第三比較電路213可以將第二分頻時脈CLK_dB的相位與第一資料確定信號DQS的相位相比較。例如，第三比較電路213可以在第一資料確 定信號DQS的上升邊緣或下降邊緣輸出第二分頻時脈CLK_dB的位準作為相位比較結果。特別地，第三比較電路213可以在第一資料確定信號DQS的上升邊緣輸出第二分頻時脈CLK_dB的位準作為相位比較結果。
第四比較電路214可以將第二分頻時脈CLK_dB的相位與第二資料確定信號DQSB的相位相比較。例如，第四比較電路214可以在第二資料確定信號DQSB的上升邊緣或下降邊緣輸出第二分頻時脈CLK_dB的位準作為相位比較結果。特別地，第四比較電路214可以在第二資料確定信號DQSB的上升邊緣輸出第二分頻時脈CLK_dB的位準作為相位比較結果。
第一比較電路211、第二比較電路212、第三比較電路213和第四比較電路214中的每個可以在資料確定信號的上升邊緣輸出分頻時脈的位準作為相位比較結果。當比較電路輸出高位準作為相位比較結果時，分頻時脈的相位可以提前於資料確定信號的相位，因為分頻時脈的上升邊緣可以提前於資料確定信號的上升邊緣。當比較電路輸出低位準作為相位比較結果時，分頻時脈的相位可以落後於資料確定信號的相位，因為分頻時脈的上升邊緣可以落後於資料確定信號的上升邊緣。
在一些實施例中，第一比較電路至第四比較電路211、212、213和214可以包括正反器。
第一驅動器221可以將第一比較電路211的輸出反相和驅動。第一驅動器221可以將驅動的輸出傳輸給相位資訊信號產生電路231。
第二驅動器222可以將第二比較電路212的輸出反相和驅動。第二驅動器222可以將驅動的輸出傳輸給相位資訊信號產生電路231。
第三驅動器223可以將第三比較電路213的輸出反相和驅動。第三驅動器223可以將驅動的輸出傳輸給相位資訊信號產生電路231。
第四驅動器224可以將第四比較電路214的輸出反相和驅動。第四驅動器224可以將驅動的輸出傳輸給相位資訊信號產生電路231。
第五驅動器225可以將第一比較電路211的輸出反相和驅動。第五驅動器225可以將驅動的輸出傳輸給定時資訊信號產生電路232。
第六驅動器226可以將第二比較電路212的輸出反相和驅動。第六驅動器226可以將驅動的輸出傳輸給定時資訊信號產生電路232。
當控制信號CTRL_s被致能時，相位資訊信號產生電路231可以基於第一驅動器至第四驅動器221、222、223和224的輸出信號來產生相位資訊信號PD_inf。例如，相位資訊信號產生電路231可以判斷來自第一驅動器221和第二驅動器222的輸出信號的位準是否與來自第三驅動器223和第四驅動器224的輸出信號的位準實質上相同。相位資訊信號產生電路231可以經由相位資訊信號PD_inf來輸出判斷結果。
相位資訊信號產生電路231可以包括第一閂鎖電路231-1、第二閂鎖電路231-2和相位資訊確定電路231-3。
第一閂鎖電路231-1可以閂鎖第一驅動器221和第二驅動器222的輸出。
第一閂鎖電路231-1可以包括第一反相器IV1和第二反相器IV2。第一反相器IV1的輸入端子可以與第一驅動器221的輸出節點和第二驅動器222的輸出節點共同地連接。第二反相器IV2的輸入端子可以連接到第一反相器IV1的輸出端子。第二反相器IV2的輸出端子可以連接到第一反相器 IV1的輸入端子。第一閂鎖電路231-1的輸出信號可以對應於第一反相器IV1的輸出信號。
第二閂鎖電路231-2可以包括第三反相器IV3和第四反相器IV4。第三反相器IV3的輸入端子可以與第三驅動器223的輸出節點和第四驅動器224的輸出節點共同地連接。第四反相器IV4的輸入端子可以連接到第三反相器IV3的輸出端子。第四反相器IV4的輸出端子可以連接到第三反相器IV3的輸入端子。第二閂鎖電路231-2的輸出信號可以對應於第三反相器IV3的輸出信號。
相位資訊確定電路231-3可以包括第一及閘AND1、第二及閘AND2和互斥或閘XOR。第一及閘AND1可以接收第一閂鎖電路231-1的輸出信號和控制信號CTRL_s。第二及閘AND2可以接收第二閂鎖電路231-2的輸出信號和控制信號CTRL_s。互斥或閘XOR可以接收第一及閘AND1和第二及閘AND2的輸出信號以輸出相位資訊信號PD_inf。連接在互斥或閘XOR與第一及閘AND1之間的節點可以對應於第一節點NodeA。連接在互斥或閘XOR與第二及閘AND2之間的節點可以對應於第二節點NodeB。
當控制信號CTRL_s被失能時，定時資訊信號產生電路232可以響應於第五驅動器225和第六驅動器226的輸出信號而產生定時資訊信號TD_inf。例如，當第五驅動器225輸出具有低位準的信號時，定時資訊信號產生電路232可以輸出具有高位準的定時資訊信號TD_inf。當第六驅動器226輸出具有高位準的信號時，定時資訊信號產生電路232可以輸出具有低位準的定時資訊信號TD_inf。第五驅動器225的輸出信號可以對應於通過將第一比較電路211的輸出信號反相而產生的信號。第六驅動器226的輸出信號可以對應於 通過將第二比較電路212的輸出信號反相而產生的信號。因此，定時資訊信號TD_inf的位準可以根據來自第一比較電路211和第二比較電路212中的任意一個的輸出信號的特定位準(即，高位準)、通過定時資訊信號產生電路232來確定。
定時資訊信號產生電路232可以包括第一電晶體P1、第二電晶體N1、第五反相器IV5、第六反相器IV6以及或閘OR1。第一電晶體P1的閘極可以接收第五驅動器225的輸出信號。外部電壓VDD可以施加給第一電晶體P1的源極。第二電晶體N1的閘極可以接收第六驅動器226的輸出信號。第二電晶體N1的汲極可以與第一電晶體P1的汲極連接。第二電晶體N1的源極可以與接地端子VSS連接。第五反相器IV5的輸入端子可以連接到與第一電晶體P1和第二電晶體N1的汲極連接的節點。第六反相器IV6的輸入端子可以與第五反相器IV5的輸出端子連接。第六反相器IV6的輸出端子可以與第五反相器IV5的輸入端子連接。或閘OR1可以接收控制信號CTRL_s以及第六反相器IV6的輸出信號以輸出定時資訊信號TD_inf。連接在第五驅動器225與第一電晶體P1之間的節點可以對應於第三節點NodeC。連接在第六驅動器226與第二電晶體N1之間的節點可以對應於第四節點NodeD。
在下文中，詳細描述根據示出的實施例的半導體裝置60的操作。
當控制信號CTRL_s被致能時，分頻電路100可以將外部時脈CLK_ext分頻以產生第一分頻時脈CLK_dA和第二分頻時脈CLK_dB。
檢測電路200可以基於第一資料確定信號DQS、第二資料確定信號DQSB、第一分頻時脈CLK_dA和第二分頻時脈CLK_dB來產生相位資訊信號PD_inf。
當第一分頻時脈CLK_dA的位準和第二分頻時脈CLK_dB的位準彼此不同時，檢測電路200可以在第一資料確定信號DQS和第二資料確定信號DQSB中的任意一個的上升邊緣產生被致能成高位準的相位資訊信號PD_inf。此外，當第一分頻時脈CLK_dA和第二分頻時脈CLK_dB的位準實質上相同時，檢測電路200可以在第一資料確定信號DQS和第二資料確定信號DQSB中的任意一個的上升邊緣產生被失能成低位準的相位資訊信號PD_inf。
特別地，參見圖2，第一比較電路211可以在第一資料確定信號DQS的上升邊緣輸出第一分頻時脈CLK_dA的位準作為輸出信號。
第二比較電路212可以在第二資料確定信號DQSB的上升邊緣輸出第一分頻時脈CLK_dA的位準作為輸出信號。
第三比較電路213可以在第一資料確定信號DQS的上升邊緣輸出第二分頻時脈CLK_dB的位準作為輸出信號。
第四比較電路214可以在第二資料確定信號DQSB的上升邊緣輸出第二分頻時脈CLK_dB的位準作為輸出信號。
第一驅動器221可以將第一比較電路211的輸出信號提供給相位資訊信號產生電路231。
第二驅動器222可以將第二比較電路212的輸出信號提供給相位資訊信號產生電路231。
第三驅動器223可以將第三比較電路213的輸出信號提供給相位資訊信號產生電路231。
第四驅動器224可以將第四比較電路214的輸出信號提供給相位資訊信號產生電路231。
當控制信號CTRL_s被致能時，相位資訊信號產生電路231可以基於第一驅動器至第四驅動器221、222、223和224的輸出信號來產生相位資訊信號PD_inf。當控制信號CTRL_s被失能時，無論第一驅動器至第四驅動器221、222、223和224的輸出信號如何，相位資訊信號產生電路231可以將相位資訊信號PD_inf固定到特定位準、例如低位準。
相位資訊信號產生電路231可以閂鎖第一驅動器221和第二驅動器222的輸出信號，並且閂鎖第三驅動器223和第四驅動器224的輸出信號。當控制信號CTRL_s被致能時，相位資訊信號產生電路231可以將閂鎖的信號的位準彼此相比較以產生相位資訊信號PD_inf。例如，當通過閂鎖第一驅動器221和第二驅動器222的輸出信號而產生的信號的位準與通過閂鎖第三驅動器223和第四驅動器224的輸出信號而產生的信號的位準不同時，相位資訊信號產生電路231可以產生被致能成高位準的相位資訊信號PD_inf。相比之下，當通過閂鎖第一驅動器221和第二驅動器222的輸出信號而產生的信號的位準與通過閂鎖第三驅動器223和第四驅動器224的輸出信號而產生的信號的位準實質上相同時，相位資訊信號產生電路231可以產生被失能成低位準的相位資訊信號PD_inf。第一分頻時脈CLK_dA和第二分頻時脈CLK_dB可以是通過將外部時脈CLK_ext分頻來產生。對於一些實施例，第一分頻時脈CLK_dA和第二分頻時脈CLK_dB可以具有大約90°的相位差，如圖3和圖4中所示。
參見圖3，當第一分頻時脈CLK_dA的位準與第二分頻時脈CLK_dB的位準不同時(例如，在第一條豎直虛線與第二條豎直虛線之間)，外部時脈CLK_ext可以具有高位準。相比之下，當第一分頻時脈CLK_dA的位準與第二分頻時脈CLK_dB的位準實質上相同時(例如，在第二條豎直虛線與第三條豎直虛線之間)，外部時脈CLK_ext可以具有低位準。利用以上提及的特性，可以判斷第一分頻時脈CLK_dA和第二分頻時脈CLK_dB的位準在第一資料確定信號DQS或第二資料確定信號DQSB的上升邊緣是否相同，以確定外部時脈CLK_ext的相位是否可以提前於第一資料確定信號DQS或第二資料確定信號DQSB的相位。
特別地，可在第一資料確定信號DQS和第二資料確定信號DQSB的上升邊緣輸出第一分頻時脈信號CLK_dA的位準的第一比較電路211和第二比較電路212的輸出信號可以被驅動。可在第一資料確定信號DQS和第二資料確定信號DQSB的上升邊緣輸出第二分頻時脈CLK_dB的位準的第三比較電路213和第四比較電路214的輸出信號可以被驅動。驅動的信號可以被傳輸給相位資訊信號產生電路231。相位資訊信號產生電路231可以經由第一閂鎖電路231-1來閂鎖第一驅動器221和第二驅動器222的輸出信號，並且可以經由第二閂鎖電路231-2來閂鎖第三驅動器223和第四驅動器224的輸出信號。相位資訊信號產生電路231可以根據閂鎖的信號的位準的相同性來產生相位資訊信號PD_inf。當相位資訊信號PD_inf具有高位準時，外部時脈CLK_ext的相位可以提前於第一資料確定信號DQS和第二資料確定信號DQSB的相位。相比之下，當相位資訊信號PD_inf具有低位準時，外部時脈CLK_ext 的相位可以落後於第一資料確定信號DQS和第二資料確定信號DQSB的相位。
參見圖4，當控制信號CTRL_s被失能時，相位資訊信號PD_inf可以被固定到特定位準，例如低位準。定時資訊信號TD_inf可以基於寫入脈衝WT_p以及第一資料確定信號DQS和第二資料確定信號DQSB來產生。寫入脈衝WT_p經由當控制信號CTRL_s被致能時接收分頻時脈CLK_dA的同一節點NodeE而通過例如第一比較電路211和第二比較電路212來接收。
第一比較電路211可以在與第一資料確定信號DQS的上升邊緣相對應的時間輸出寫入脈衝WT_p的信號位準。
第二比較電路212可以在與第二資料確定信號DQSB的上升邊緣相對應的時間輸出寫入脈衝WT_p的信號位準。
第五驅動器225可以將第一比較電路211的輸出信號反相和驅動。第五驅動器225然後可以將驅動的信號傳輸給定時資訊信號產生電路232。
第六驅動器226可以驅動第二比較電路212的輸出信號。第六驅動器226然後可以將驅動的信號傳輸給定時資訊信號產生電路232。
定時資訊信號產生電路232可以包括第一電晶體P1和第二電晶體N1。第五驅動器225的輸出信號可以輸入到第一電晶體P1的閘極中。第六驅動器226的輸出信號可以輸入到第二電晶體N1的閘極中。
當低位準信號輸入到第一(例如，PMOS)電晶體P1的閘極中時，可以輸出高位準(例如，與外部電壓VDD相對應)的定時資訊信號TD_inf。相比之下，當高位準的信號輸入到第二(例如，NMOS)電晶體N1 的閘極中時，可以輸出低位準(例如，與接地端子VSS電壓相對應)的定時資訊信號TD_inf。
特別地，第一比較電路211和第二比較電路212可以分別在第一資料確定信號DQS和第二資料確定信號DQSB的上升邊緣對寫入脈衝WT_p採樣。當採樣值有效、例如為高位準時，第五驅動器225可以將第一比較電路211的輸出信號反相以輸出信號的低位準。此外，第六驅動器226可以驅動第二比較電路212的反相輸出信號以輸出信號的高位準。
因此，可以從定時資訊信號TD_inf來判斷第一資料確定信號DQS和第二資料確定信號DQSB中的任意一個的上升邊緣是否與寫入脈衝WT_p的高位準區段重疊。
根據一些實施例，當信號可以與外部時脈CLK_ext同步、且同步的信號可以被輸入到半導體裝置60中時，半導體裝置60可以產生用於判斷輸入信號的資料確定信號、以及包括外部時脈的相位差資訊的相位資訊信號。此外，當半導體裝置60可以使用多個資料確定信號時，半導體裝置60可以產生用於判斷輸入信號的資料確定信號的資訊作為定時資訊信號。
圖5示出了根據本公開的一些實施例的半導體系統80。參見圖5，半導體系統80可以包括控制器1000和半導體裝置2000。如所示，半導體裝置2000包括圖1中所示的分頻電路100和檢測電路200。對於一個實施例，半導體裝置2000代表圖1中所示的半導體裝置60。
控制器1000可以傳輸信號給半導體裝置2000/從半導體裝置2000接收信號。例如，控制器1000可以傳輸資料DQ給半導體裝置2000/從半 導體裝置2000接收資料DQ。控制器1000可以接收和傳輸資料確定信號DQS、命令CMD和外部時脈CLK_ext。
半導體裝置2000可以包括傳輸電路10、第一接收電路21、第二接收電路22、第三接收電路23和第四接收電路24、第一緩衝器31和第二緩衝器32、寫入脈衝產生電路33、分頻電路100、延遲電路34、資料排序電路(data sort circuit)41、檢測電路200、多工器42和設置儲存電路50。
傳輸電路10可以將輸出資料Data_out和相位資訊信號PD_inf作為資料DQ傳輸給控制器1000。
第一接收電路21可以基於資料確定信號DQS來從控制器1000接收資料DQ。
第二接收電路22可以從控制器1000接收資料確定信號DQS。第二接收電路22可以將資料確定信號DQS傳輸給第一接收電路21。
第三接收電路23可以從控制器1000接收命令CMD。
第四接收電路24可以從控制器1000接收外部時脈CLK_ext。
第一緩衝器31可以接收並緩衝第一接收電路21的輸出信號。第一緩衝器31可以將緩衝的信號傳輸給資料排序電路41。例如，第一緩衝器31可以緩衝從第一接收電路21輸入的資料DQ。第一緩衝器31然後可以將緩衝的資料DQ傳輸給資料排序電路41。
第二緩衝器32可以接收和緩衝第二接收電路22的輸出信號。第二緩衝器32可以將緩衝的信號傳輸給檢測電路200。例如，第二緩衝器32可以緩衝從第二接收電路22輸入的資料確定信號DQS。第二緩衝器32然後可以將緩衝的資料DQ傳輸給檢測電路200。通過第二緩衝器32來緩衝和傳輸的信 號可以包括圖2中所示的第一資料確定信號DQS和第二資料確定信號DQSB。第一資料確定信號DQS的相位可以與第二資料確定信號DQSB的相位相反。
寫入脈衝產生電路33可以響應於第三接收電路23和分頻電路100的輸出信號而產生寫入脈衝WT_p。例如，當從第三接收電路23輸入的命令CMD是寫入命令時，寫入脈衝產生電路33可以產生與分頻電路100的輸出信號同步的寫入脈衝WT_p。
分頻電路100可以將第四接收電路24的輸出信號分頻以輸出分頻時脈CLK_d。分頻時脈CLK_d可以包括圖2中所示的第一分頻時脈CLK_dA和第二分頻時脈CLK_dB。第一分頻時脈CLK_dA和第二分頻時脈CLK_dB可以具有大約90°的相位差。
延遲電路34可以將分頻電路100的輸出信號，即分頻時脈CLK_d延遲。延遲電路34然後可以將延遲的信號傳輸給多工器42。延遲電路34可以具有與用於通過寫入脈衝產生電路33來產生寫入脈衝WT_p的時間相對應的延遲時間。
資料排序電路41可以回應於定時資訊信號TD_inf而將第一緩衝器31的輸出信號，即資料DQ排序。資料排序電路41然後可以輸出排序的資料作為輸入資料Data_in。例如，資料排序電路41可以回應於定時資訊信號TD_inf而改變從控制器1000傳輸的資料DQ的排序次序。資料排序電路41然後可以輸出排序的資料作為輸入資料Data_in。
檢測電路200可以將從多工器42傳輸的分頻時脈CLK_d的相位與從第二緩衝器32傳輸的資料確定信號DQS的相位相比較。檢測電路200可以將包括分頻時脈CLK_d與資料確定信號DQS之間的相位差的資訊作為相位 資訊信號PD_inf傳輸給傳輸電路10。檢測電路200可以回應於控制信號CTRL_s而將包括寫入脈衝WT_p是可以與資料確定信號DQS的上升邊緣還是下降邊緣同步的資訊作為定時資訊信號TD_inf傳輸給資料排序電路41。例如，當控制信號CTRL_s被致能時，檢測電路200可以響應於分頻時脈CLK_d和資料確定信號DQS而產生相位資訊信號PD_inf。相比之下，當控制信號CTRL_s被失能時，檢測電路200可以響應於寫入脈衝WT_p和資料確定信號DQS而產生定時資訊信號TD_inf。
多工器42可以將寫入脈衝WT_p和延遲電路34的輸出信號，即分頻時脈CLK_d中的任意一個傳輸給檢測電路200。例如，當控制信號CTRL_s被致能時，多工器42可以將分頻時脈CLK_d傳輸給檢測電路200。相比之下，當控制信號CTRL_s被失能時，多工器42可以將寫入脈衝WT_p傳輸給檢測電路200。
設置儲存電路50可以回應於從控制器1000傳輸的命令CMD而設置控制信號CTRL_s的致能。設置儲存電路50可以輸出致能的控制信號CTRL_s。設置儲存電路50可以包括用於儲存半導體裝置2000的環境的儲存電路。設置儲存電路50可以包括模式寄存器模組。
分頻電路100與參照圖1而描述的分頻電路100相同，或者可以包括與參照圖1而描述的分頻電路100實質上相同的元件。此外，檢測電路200與參照圖1和圖2而描述的檢測電路200相同，或者可以包括與參照圖1和圖2而描述的檢測電路200實質上相同的元件。因此，在這裡為了簡便而省略了對分頻電路100和檢測電路200的任何進一步說明。
在下文中，詳細描述半導體系統的操作。
控制器1000可以基於外部時脈CLK_ext而產生諸如資料DQ、資料確定信號DQS、命令CMD等的信號。控制器1000可以將這些信號和外部時脈CLK_ext傳輸給半導體裝置2000。
半導體裝置2000可以回應於資料確定信號DQS而接收資料DQ。半導體裝置2000可以回應於外部時脈CLK_ext而接收包括命令CMD的信號。
控制器1000和半導體裝置2000可以在執行正常操作之前執行訓練操作，在所述正常操作中信號可以在控制器1000與半導體裝置2000之間傳輸。
訓練操作可以包括使可以從控制器1000傳輸給半導體裝置2000的資料確定信號DQS和外部時脈CLK_ext的相位彼此一致。
控制器1000可以將命令CMD傳輸給半導體裝置2000。控制器1000可以將用於致能控制信號CTRL_s的資訊儲存在用於設置半導體裝置2000的工作環境的設置儲存電路50中。控制器1000可以利用命令CMD來控制用於輸出致能的控制信號CTRL_s的設置儲存電路50。
控制器1000可以將外部時脈CLK_ext和資料確定信號DQS傳輸給半導體裝置2000。
從控制器1000傳輸的資料確定信號DQS可以經由第二接收電路22和第二緩衝器32輸入到檢測電路200中。
通過控制器1000傳輸的外部時脈CLK_ext可以經由第四接收電路24傳輸給分頻電路100。
分頻電路100可以將外部時脈CLK_ext分頻以產生分頻時脈CLK_d。分頻時脈CLK_d可以經由延遲電路34傳輸給多工器42。
當控制信號CTRL_s被致能時，檢測電路200可以將來自第二緩衝器32和多工器42的輸出信號的相位彼此相比較。檢測電路200可以將相位資訊信號PD_inf中包括的相位比較結果傳輸給傳輸電路10。即，當控制信號CTRL_s被致能時，檢測電路200可以將通過第二緩衝器32和多工器42輸出信號的相位彼此比較，而獲得的相位比較結果作為相位資訊信號PD_inf傳輸給傳輸電路10。相位資訊信號PD_inf可以包括第二緩衝器32和多工器42的輸出信號之間的相位差的資訊。該相位差的資訊可以包括第二緩衝器32和多工器42的輸出信號的彼此相比提前或更快的任意一個。
傳輸電路10可以將相位資訊信號PD_inf作為資料DQ傳輸給控制器1000。
控制器1000可以回應於包括相位資訊信號PD_inf的資料DQ而控制資料確定信號DQS和外部時脈CLK_ext的定時。例如，當基於相位資訊信號PD_inf而外部時脈CLK_ext的相位比資料確定信號DQS的相位更快時，控制器1000可以將外部時脈CLK_ext的輸出定時延遲，或者將資料確定信號DQS的輸出定時提前。與此相比，當基於相位資訊信號PD_inf而外部時脈CLK_ext的相位比資料確定信號DQS的相位更慢時，控制器1000可以將外部時脈CLK_ext的輸出定時提前，或者將資料確定信號DQS的輸出定時延遲。
控制器1000和半導體裝置2000可以重複上述操作以使輸入給半導體裝置2000的資料確定信號DQS和外部時脈CLK_ext的相位彼此同步。
當資料確定信號DQS和外部時脈CLK_ext的相位同步時，控制器1000可以經由命令CMD來將從設置儲存電路50輸出的致能的控制信號CTRL_s失能。設置儲存電路50然後可以輸出失能的控制信號CTRL_s。
控制器1000可以傳輸資料DQ、資料確定信號DQS、命令CMD和外部時脈CLK_ext。
輸入到半導體裝置2000中的資料DQ可以經由第一接收電路21和第一緩衝器31傳輸給資料排序電路41。
輸入到半導體裝置2000中的資料確定信號DQS可以經由第二接收電路22和第二緩衝器32傳輸給檢測電路200。
當輸入到半導體裝置2000中的命令CMD是寫入命令時，作為寫入脈衝WT_p的命令CMD可以經由第三接收電路23和寫入脈衝產生電路33傳輸給多工器42。外部時脈CLK_ext可以經由第四接收電路24傳輸給分頻電路100。分頻電路100可以將外部時脈CLK_ext分頻以產生分頻時脈CLK_d。分頻電路100可以將分頻時脈CLK_d傳輸給寫入脈衝產生電路33。
當控制信號CTRL_s被失能時，多工器42可以將寫入脈衝產生電路33的輸出信號，即寫入脈衝WT_p傳輸給檢測電路200。
檢測電路200可以判斷寫入脈衝WT_p是可以與資料確定信號DQS的上升邊緣還是下降邊緣同步。檢測電路200可以將被包括在定時資訊信號TD_inf中的判斷結果傳輸給資料排序電路41。檢測電路200可以輸出該資訊作為包括寫入脈衝WT_p是可以與參照圖1和圖2而描述的第一資料確定信號DQS還是第二資料確定信號DQSB同步的定時資訊信號TD_inf。因此，因為第一資料確定信號DQS和第二資料確定信號DQSB的相位彼此相反，所以 使寫入脈衝WT_p與第一資料確定信號DQS同步可以對應於使寫入脈衝WT_p與資料確定信號DQS的上升邊緣同步。相比之下，使寫入脈衝WT_p與第二資料確定信號DQSB同步可以對應於使寫入脈衝WT_p與資料確定信號DQS的下降邊緣同步。
資料排序電路41可以響應於從檢測電路200輸出的定時資訊信號TD_inf而對第一緩衝器31的輸出信號排序。資料排序電路41可以將排序的信號作為輸入資料Data_in輸入到半導體裝置2000中。例如，資料排序電路41可以在資料確定信號DQS的上升邊緣或下降邊緣回應於定時資訊信號TD_inf對第一緩衝器31的輸出信號排序。資料排序電路41可以輸出排序的信號作為輸入資料Data_in。
根據呈現的實施例，包括半導體裝置2000的半導體系統80可以將資料確定信號DQS和外部時脈CLK_ext的相位彼此相比較以產生相位資訊信號PD_inf。半導體系統80可以將資料確定信號DQS和寫入脈衝WT_p的相位相比較以判斷輸入到半導體裝置2000中的資料DQ是可以與資料確定信號DQS的上升邊緣還是下降邊緣同步。半導體系統80可以將被包括在定時資訊信號TD_inf中的判斷結果提供給資料排序電路41。
所呈現的本公開的實施例意在為說明性的而非限制性的。各種替代性和功能類似的實施例是可能的。本公開不受本文中描述的實施例的限制。本公開也不局限於任何特定類型的半導體裝置。本發明所屬技術領域具有通常知識者將理解落入所附申請專利範圍的範圍之內的對所呈現實施例的可能的添加、刪減或修改。
60:半導體裝置
100:分頻電路
200:檢測電路
CLK_dA:第一分頻時脈
CLK_dB:第二分頻時脈
CLK_ext:外部時脈
CTRL_s:控制信號
DQS:第一資料確定信號
DQSB:第二資料確定信號
NodeE:節點
PD_inf:相位資訊信號
TD_inf:定時資訊信號
WT_p:寫入脈衝

Claims (18)

  1. 一種半導體裝置，包括：分頻電路，用於將外部時脈分頻以產生多個分頻時脈；以及檢測電路，用於接收控制信號、多個資料確定信號和所述多個分頻時脈，基於所述控制信號、所述多個資料確定信號和所述多個分頻時脈，來產生相位資訊信號和定時資訊信號。
  2. 如請求項1所述的半導體裝置，其中，產生所述相位資訊信號包括：產生所述相位資訊信號以包括與所述外部時脈和所述多個資料確定信號之間的相位差有關的資訊，以及其中，產生所述定時資訊信號包括：產生所述定時資訊信號以包括與用於判斷輸入到所述半導體裝置中的信號的所述多個資料確定信號中的任意資料確定信號有關的資訊。
  3. 如請求項1所述的半導體裝置，其中，所述檢測電路在所述控制信號被失能時，基於所述多個分頻時脈和所述多個資料確定信號來產生所述定時資訊信號，以及其中，所述檢測電路在所述控制信號被致能時，基於所述多個分頻時脈和所述多個資料確定信號來產生所述相位資訊信號。
  4. 如請求項3所述的半導體裝置，其中，所述檢測電路包括：多個比較電路，用於在所述多個資料確定信號的特定定時處輸出所述多個分頻時脈的位準；相位資訊信號產生電路，用於在所述控制信號被致能時，基於來自所述多個比較電路的輸出信號來產生所述相位資訊信號；以及定時資訊信號產生電路，用於在所述控制信號被失能時，基於來自所述多個比較電路之中的一組比較電路的輸出信號來產生所述定時資訊信號。
  5. 如請求項4所述的半導體裝置，其中，所述相位資訊信號產生電路被配置成在產生所述相位資訊信號中判斷來自所述多個比較電路的輸出信號的位準是否實質上相同。
  6. 如請求項4所述的半導體裝置，其中，所述定時資訊信號產生電路被配置成基於來自所述一組比較電路的輸出信號的位準來產生所述定時資訊信號。
  7. 一種半導體裝置，包括：分頻電路，用於將外部時脈分頻以產生第一分頻時脈和第二分頻時脈；以及檢測電路，用於接收控制信號、第一資料確定信號、第二資料確定信號、所述第一分頻時脈和所述第二分頻時脈，基於所述控制信號、所述第一資料確定信號、所述第二資料確定信號、所述第一分頻時脈和所述第二分頻時脈，來產生相位資訊信號和定時資訊信號，其中，所述第一分頻時脈和所述第二分頻時脈具有相位差，以及其中，所述第一資料確定信號和所述第二資料確定信號具有實質上相反的相位。
  8. 如請求項7所述的半導體裝置，其中，所述檢測電路在所述控制信號被致能時，基於所述第一分頻時脈和所述第二分頻時脈以及所述第一資料確定信號和所述第二資料確定信號來產生所述相位資訊信號，以及其中，所述檢測電路在所述控制信號被失能時，回應於所述第一分頻時脈以及所述第一資料確定信號和所述第二資料確定信號來產生所述定時資訊信號。
  9. 如請求項8所述的半導體裝置，其中，所述檢測電路包括：第一比較電路，用於在所述第一資料確定信號的上升邊緣輸出所述第一分頻時脈的位準； 第二比較電路，用於在所述第二資料確定信號的上升邊緣輸出所述第一分頻時脈的位準；第三比較電路，用於在所述第一資料確定信號的上升邊緣輸出所述第二分頻時脈的位準；第四比較電路，用於在所述第二資料確定信號的上升邊緣輸出所述第二分頻時脈的位準；相位資訊信號產生電路，用於在所述控制信號被致能時，基於來自所述第一比較電路、所述第二比較電路、所述第三比較電路和所述第四比較電路的輸出信號來產生所述相位資訊信號；以及定時資訊信號產生電路，用於在所述控制信號被失能時，基於來自所述第一比較電路和所述第二比較電路的輸出信號來產生所述定時資訊信號。
  10. 如請求項9所述的半導體裝置，其中，所述第一比較電路、所述第二比較電路、所述第三比較電路和所述第四比較電路包括至少一個正反器。
  11. 如請求項9所述的半導體裝置，其中，所述相位資訊信號產生電路判斷來自所述第一比較電路、所述第二比較電路、所述第三比較電路和所述第四比較電路的輸出信號的位準是否實質上相同以產生所述相位資訊信號。
  12. 如請求項11所述的半導體裝置，其中，所述相位資訊信號產生電路包括：第一閂鎖電路，用於閂鎖來自所述第一比較電路和所述第二比較電路的輸出信號；第二閂鎖電路，用於閂鎖來自所述第三比較電路和所述第四比較電路的輸出信號；以及 相位資訊確定電路，用於在所述控制信號被致能時，判斷來自所述第一閂鎖電路和所述第二閂鎖電路的輸出信號的位準是否實質上相同以產生所述相位資訊信號。
  13. 如請求項12所述的半導體裝置，其中，所述相位資訊確定電路包括互斥或閘。
  14. 如請求項9所述的半導體裝置，其中，所述定時資訊信號產生電路響應於來自所述第一比較電路和所述第二比較電路的輸出信號之中的、具有特定位準的輸出信號來產生所述定時資訊信號。
  15. 如請求項14所述的半導體裝置，其中，所述定時資訊信號產生電路在來自所述第一比較電路的輸出信號具有第一位準時將所述定時資訊信號致能，以及其中，所述定時資訊信號產生電路在來自所述第二比較電路的輸出信號具有第二位準時將所述定時資訊信號失能。
  16. 一種半導體系統，包括：控制器，用於提供資料確定信號、命令和外部時脈；以及半導體裝置，其包括檢測電路，所述檢測電路用於執行下列中至少一種：基於控制信號而將所述資料確定信號的相位與從所述外部時脈產生的分頻時脈的相位彼此相比較以產生相位資訊信號、以及基於控制信號將所述資料確定信號的相位與寫入脈衝的相位彼此相比較以產生定時資訊信號，其中，所述半導體裝置還包括：分頻電路，用於將所述外部時脈分頻以產生所述分頻時脈；寫入脈衝產生電路，用於基於所述命令和所述分頻時脈來產生所述寫入脈衝； 多工器，用於基於所述控制信號來將所述分頻時脈和所述寫入脈衝中的任意一個傳輸給所述檢測電路；以及設置儲存電路，用於基於所述命令來產生所述控制信號。
  17. 如請求項16所述的半導體系統，其中，所述多工器在所述控制信號被致能時將所述分頻時脈傳輸給所述檢測電路，以及其中，所述多工器在所述控制信號被失能時將所述寫入脈衝傳輸給所述檢測電路。
  18. 如請求項16所述的半導體系統，其中，所述檢測電路在所述控制信號被致能時將所述資料確定信號的相位與所述分頻時脈的相位彼此相比較以產生所述相位資訊信號，以及所述檢測電路在所述控制信號被失能時將所述資料確定信號的相位與所述寫入脈衝的相位彼此相比較以產生所述定時資訊信號。
TW107135375A 2017-10-19 2018-10-08 半導體裝置及使用其的半導體系統 TWI769328B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0135926 2017-10-19
??10-2017-0135926 2017-10-19
KR1020170135926A KR20190043875A (ko) 2017-10-19 2017-10-19 반도체 장치 및 이를 이용한 반도체 시스템

Publications (2)

Publication Number Publication Date
TW201917728A TW201917728A (zh) 2019-05-01
TWI769328B true TWI769328B (zh) 2022-07-01

Family

ID=66171132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135375A TWI769328B (zh) 2017-10-19 2018-10-08 半導體裝置及使用其的半導體系統

Country Status (4)

Country Link
US (1) US10388359B2 (zh)
KR (1) KR20190043875A (zh)
CN (1) CN109687854B (zh)
TW (1) TWI769328B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522206B2 (en) * 2017-04-06 2019-12-31 SK Hynix Inc. Semiconductor device and system
US10607671B2 (en) * 2018-02-17 2020-03-31 Micron Technology, Inc. Timing circuit for command path in a memory device
US10892006B1 (en) * 2020-02-10 2021-01-12 Micron Technology, Inc. Write leveling for a memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060268655A1 (en) * 2005-05-26 2006-11-30 Micron Technology, Inc. Method and system for improved efficiency of synchronous mirror delays and delay locked loops
US8174297B2 (en) * 2008-05-28 2012-05-08 Micron Technology, Inc. Multi-phase clock generation
US8922264B1 (en) * 2013-04-26 2014-12-30 Altera Corporation Methods and apparatus for clock tree phase alignment
TWI563504B (en) * 2012-09-07 2016-12-21 Nanya Technology Corp Delay line circuit, delay locked loop and tester system including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11110065A (ja) * 1997-10-03 1999-04-23 Mitsubishi Electric Corp 内部クロック信号発生回路
JP2003347932A (ja) * 2002-05-29 2003-12-05 Nec Corp クロック切替回路
US6680874B1 (en) * 2002-08-29 2004-01-20 Micron Technology, Inc. Delay lock loop circuit useful in a synchronous system and associated methods
GB2416437B (en) * 2004-07-19 2007-12-27 Renesas Tech Corp A communication semiconductor integrated circuit device and a wireless communication system
US20060026865A1 (en) * 2004-08-06 2006-02-09 Schering Plough Healthcare Products Inc. Insole
KR100800150B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 지연 고정 루프 장치
JP5022445B2 (ja) * 2007-11-02 2012-09-12 パナソニック株式会社 スペクトラム拡散クロック発生装置
KR101086877B1 (ko) * 2010-02-25 2011-11-25 주식회사 하이닉스반도체 반도체 장치
KR102087235B1 (ko) 2013-09-24 2020-03-11 에스케이하이닉스 주식회사 위상 감지 장치 및 위상 감지 방법
KR102163431B1 (ko) * 2014-03-05 2020-10-08 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
KR20170091286A (ko) * 2016-02-01 2017-08-09 에스케이하이닉스 주식회사 지터감지회로 및 이를 이용한 반도체시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060268655A1 (en) * 2005-05-26 2006-11-30 Micron Technology, Inc. Method and system for improved efficiency of synchronous mirror delays and delay locked loops
US8174297B2 (en) * 2008-05-28 2012-05-08 Micron Technology, Inc. Multi-phase clock generation
TWI563504B (en) * 2012-09-07 2016-12-21 Nanya Technology Corp Delay line circuit, delay locked loop and tester system including the same
US8922264B1 (en) * 2013-04-26 2014-12-30 Altera Corporation Methods and apparatus for clock tree phase alignment

Also Published As

Publication number Publication date
KR20190043875A (ko) 2019-04-29
TW201917728A (zh) 2019-05-01
CN109687854A (zh) 2019-04-26
CN109687854B (zh) 2023-06-27
US10388359B2 (en) 2019-08-20
US20190122719A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
US8867302B2 (en) Data input circuit
US20100054073A1 (en) Semiconductor memory device
US7869286B2 (en) Semiconductor memory device and method for operating the same
KR100930415B1 (ko) 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치
US8125251B2 (en) Semiconductor memory device having a clock alignment training circuit and method for operating the same
TWI769328B (zh) 半導體裝置及使用其的半導體系統
US9780769B2 (en) Duty cycle detector
US10193539B1 (en) High speed data synchronization
JP2003151271A (ja) 同期式半導体メモリ装置のデータ入力回路及びデータ入力方法
KR102403339B1 (ko) 데이터 정렬 장치
US7719904B2 (en) Data input circuit for a semiconductor memory capable of adapting to a phase skew between a data strobe signal and an external clock signal
WO2019125525A1 (en) Management of strobe/clock phase tolerances during extended write preambles
CN111756368A (zh) 使用频率检测的锁相电路系统的频率检测器、设备和方法
JP4274811B2 (ja) 同期型半導体記憶装置
US8963606B2 (en) Clock control device
KR100515073B1 (ko) 효율적으로 데이터 셋업타임을 조정할 수 있는 반도체메모리 장치 및 그 구동 방법
US6333875B1 (en) Semiconductor circuit with adjustment of double data rate data latch timings
US7286000B1 (en) Semiconductor device
US6704242B2 (en) Semiconductor integrated circuit
US7633832B2 (en) Circuit for outputting data of semiconductor memory apparatus
CN110390963B (zh) 采样电路和使用采样电路的半导体存储器件
US9058859B2 (en) Data output circuit
US20100283519A1 (en) Clock signal generating circuit and semiconductor memory apparatus including the same
US20120195134A1 (en) Data alignment circuit