TWI768645B - 電應力保護電路和包括其的電子設備 - Google Patents

電應力保護電路和包括其的電子設備 Download PDF

Info

Publication number
TWI768645B
TWI768645B TW110100616A TW110100616A TWI768645B TW I768645 B TWI768645 B TW I768645B TW 110100616 A TW110100616 A TW 110100616A TW 110100616 A TW110100616 A TW 110100616A TW I768645 B TWI768645 B TW I768645B
Authority
TW
Taiwan
Prior art keywords
transistor
electrical stress
turned
electronic device
voltage rail
Prior art date
Application number
TW110100616A
Other languages
English (en)
Other versions
TW202135413A (zh
Inventor
洪炳日
Original Assignee
韓商安南帕斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商安南帕斯公司 filed Critical 韓商安南帕斯公司
Publication of TW202135413A publication Critical patent/TW202135413A/zh
Application granted granted Critical
Publication of TWI768645B publication Critical patent/TWI768645B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一種電應力保護電路，包括：一檢測電路，其包括一第一電晶體，該第一電晶體連接至一驅動電壓軌並且當電應力被提供時導通，以及一旁路電晶體，其回應於當該第一電晶體導通時輸出的一信號而導通，且被配置為向一參考電壓軌提供電應力。

Description

電應力保護電路和包括其的電子設備
本發明係關於一種電應力保護電路及包括其的電子設備。
透過驅動電壓軌和/或參考電壓軌輸入的電應力可以包括靜電放電(electrostatic discharge,ESD)和過度電應力(electrical over stress,EOS)。ESD表示靜電放電，是一種放電現象，其中有限量的電荷在兩個具有不同電勢的對象之間快速移動，並且在數百皮秒(picoseconds,ps)到數奈秒(nanoseconds,ns)的時間內具有500V或更高的電壓。
EOS是指將超過規格限制的電壓施加到電子設備，持續數十到數百微秒至一毫秒，且具有低於ESD電壓的電壓時可能發生的損壞。
由於在短時間內施加了高達數千伏特的ESD電壓，因此立即將電壓和電流旁路是重要的。由於施加了比ESD的電壓低的EOS電壓，但是施加了相對長的時間，因此，構成諸如金屬氧化物半導體(metal oxide semiconductor,MOS)電晶體的閘極氧化層的薄絕緣層可能會發生擊穿，且因此，阻止EOS流入內部電路是重要的。
根據現有技術的保護電路使用串聯連接的電阻器和電容器來減小靜電放電(electrostatic discharge,ESD)的峰值，並且延遲ESD以將ESD引導至參考電壓(reference voltage,VSS)軌。然而，相較於ESD的電壓，過度電應力(electrical over stress,EOS)的電壓不會快速變化。因此，應該使用具有大電阻值的電阻器和具有大電容的電容器。然而，在這種情況下，存在抗ESD性能降低的缺點。
本發明是為了解決相關技術的上述問題。本發明旨在提供一種能夠有效地保護電子設備免於遭受EOS和ESD影響的電路。
根據本發明的一個態樣，提供了一種電應力保護電路，包括：一檢測電路，其包括一第一電晶體，該第一電晶體連接至一驅動電壓軌並且在電應力被提供時導通；以及一旁路電路，其包括一旁路電晶體，該旁路電晶體被配置為當該電應力被施加時將該電應力提供至一參考電壓軌。
根據本發明的另一態樣，提供一種被配置為執行預定功能的電子設備，其包括：一檢測電路，其包括一第一電晶體，該第一電晶體連接至一驅動電壓軌，且當電應力被施加時導通；以及一電應力保護電路，其包括一旁路電晶體，該旁路電晶體回應於當該第一電晶體導通時輸出的一信號而導通，且該旁路電晶體被配置為向一參考電壓軌提供電應力。
10:電應力保護電路
100:檢測電路
200:旁路電路
300:緩衝器
EOSON:緩衝信號
MN2:第二電晶體
MN3:旁路電晶體
MN3a:旁路電晶體
MN3b:旁路電晶體
MN3c:旁路電晶體
MN3x:旁路電晶體
MN3y:旁路電晶體
MN3z:旁路電晶體
MN3a1:旁路電晶體
MN3b1:旁路電晶體
MN3c1:旁路電晶體
MN3a2:旁路電晶體
MN3b2:旁路電晶體
MN3c2:旁路電晶體
MN4:第四電晶體
MP1:第一電晶體
MP3:第三電晶體
NON:檢測信號
R1:第一限流電阻器
R2:第二限流電阻器
R3:第三限流電阻器
R4:第四限流電阻器
Rg:閘極保護電阻器
VDD:驅動電壓軌
VDDp:第二驅動電壓
VSS:參考電壓
VSSp:第二參考電壓
透過參考附圖詳細描述本發明的示例性實施方式，本發明的上述和其他目的、特徵和優點對於本發明所屬技術領域中具有通常知識者將變得更加顯而易見，其中：〔圖1〕是示出根據一個實施方式的電應力保護電路的示意性電路圖；〔圖2〕是示出檢測電路的另一實施例的電路圖；〔圖3A至圖3C〕是示出旁路電路的實施例的圖；〔圖4〕是示出根據第二實施方式的電應力保護電路的示意電路圖；〔圖5〕是示出檢測電路的另一實施例的示意電路圖；〔圖6〕是示出包括根據本實施方式的電應力保護電路的顯示裝置的示意圖；以及〔圖7〕示出了圖7A至圖7G所示的曲線圖，其中圖7A是示出以三角波形建模的電應力的曲線圖，圖7B是示出了驅動電壓軌和第二驅動電壓軌的電壓變化的曲線圖，圖7C圖是示出從檢測電路輸出的檢測信號(detection signal,NON)的圖，圖7D是示出緩衝器的內部信號的圖，圖7E是示出從緩衝器輸出的緩衝器信號(buffer signal,ESDON)的圖，圖7F是示出流經旁路電路的電流的大致形狀的曲線圖，以及圖7G是示出當回應於從檢測電路輸出的檢測信號(detection signal,NON)而驅動旁路電路時，流經旁路電路的電流的大致形狀的曲線圖。
第一實施方式
在下文中，電應力用於包括過度電應力(electrical over stress,EOS)和靜電放電(electrostatic discharge,ESD)。在下文中，將參考附圖描述根據 本實施方式的形成電應力保護電路10的方法。圖1是示出根據本實施方式的電應力保護電路10的示意電路圖。參照圖1，根據本實施方式的電應力保護電路10包括檢測電路100，該檢測電路100包括第一電晶體MP1，該第一電晶體MP1連接至驅動電壓軌VDD並在電應力被提供時導通，以及旁路電晶體MN3，該旁路電晶體MN3回應於當第一電晶體MP1導通時輸出的一信號而導通，且該旁路電晶體MN3被配置為向參考電壓軌VSS提供電應力。
檢測電路100包括連接至驅動電壓軌VDD的第一電晶體MP1。在圖1所示的實施方式中，第一電晶體MP1可以是p型電晶體，並且其源極和基極可以連接至驅動電壓軌VDD。第一電晶體MP1的汲極可以連接至第一限流電阻器R1。儘管第一限流電阻器R1已經被描繪成單個電阻器，但是在另一實施方式中，第一限流電阻器R1可以包括串聯、並聯或串聯-並聯的多個電阻器。
在圖1所示的實施方式中，檢測電路100可以進一步包括第二電晶體MN2。例如，第二電晶體MN2可以是n型電晶體，且第二電晶體MN2的基極和源極可以連接至參考電壓軌VSS。第二電晶體MN2的汲極可以連接至第二限流電阻器R2。儘管第二限流電阻器R2已經描繪成單個電阻器，但是在另一實施方式中，第二限流電阻器R2可以包括串聯、並聯或串聯-並聯的多個電阻器。
旁路電路200包括旁路電晶體MN3，該旁路電晶體MN3被導通以將電應力旁路到參考電壓軌VSS，而不向內部電路(未示出)提供電應力。在一個實施方式中，旁路電晶體MN3被設計為具有即使當施加由於ESD或EOS引起的電壓和/或電流時也不會擊穿的尺寸，並且具有大於第一電晶體MP1和第二電晶體MN2的尺寸。
圖2是示出檢測電路100的另一實施例的電路圖。參考圖2，第二電晶體MN2的閘極可以透過閘極保護電阻器Rg連接至參考電壓軌VSS。閘極保護電阻器Rg防止由於透過參考電壓軌VSS提供的電應力引起的第二電晶體MN2的閘極絕緣膜的擊穿。
圖3A至圖3C是示出旁路電路200的實施例的圖。儘管在圖1所示的實施方式中，旁路電路200被描繪成包括單個旁路電晶體MN3，但是根據圖3A所示的實施例，旁路電路200可以包括串聯連接的多個旁路電晶體MN3a、MN3b和Mn3c，以便防止旁路電晶體在高壓下的擊穿。根據圖3B所示的實施例，旁路電路200可以包括並聯連接的多個旁路電晶體MN3x、MN3y和MN3z，以防止由於大電流導致的旁路電晶體的擊穿。此外，根據圖3C所示的實施例，旁路電路200可以具有其中串聯連接的多個旁路電晶體MN3a1、MN3b1和MN3c1以及MN3a2、MN3b2和MN3c2並聯連接的結構。
在下文中，將描述具有以上構造的電應力保護電路10的操作。參照圖1至圖3，當透過驅動電壓軌VDD施加電應力時，電流施加到第一電晶體MP1的源極，且當由於電應力引起的電壓超過預定閾值電壓時，突崩擊穿(avalanche breakdown)在源極區和通道之間的PN結中發生。因此，形成在第一電晶體MP1中的寄生雙極電晶體(parasitic bipolar transistor(parasitic BJT))導通，因此發生驟回現象(snapback phenomenon)，使得第一電晶體MP1導通。
當透過驅動電壓軌VDD施加電應力時，在第二電晶體MN2中形成的寄生BJT也導通，且因此發生驟回現象，使得第二電晶體MN2導通。
當第二電晶體MN2導通時，第二電晶體MN2的汲極的電壓下降到參考電壓VSS，且參考電壓VSS被提供到第一電晶體MP1的閘極，使得第一 電晶體MP1被導通。亦即，由於提供了電應力，所以第一電晶體MP1由於驟回現象而導通和/或第二電晶體MN2由於驟回現象而導通，使得第一電晶體MP1由於提供至第一電晶體MP1的閘極的電壓導通。
當第一電晶體MP1導通時，形成從驅動電壓軌VDD到參考電壓軌VSS的電流路徑。為了防止由於流過第一電晶體MP1的過大電流引起的第一電晶體MP1的擊穿，設置第一限流電阻器R1以限制流過第一電晶體MP1的過大電流，使得第一電晶體MP1可以被保護而免於遭受過大的電流。
此外，隨著第二電晶體MN2導通，形成了從驅動電壓軌VDD到參考電壓軌VSS的電流路徑。為了防止由於流過第二電晶體MN2的過大電流引起的第二電晶體MN2的擊穿，設置第二限流電阻器R2以限制流過第二電晶體MN2的過大電流，使得第二電晶體MN2可以被保護而免於遭受過大的電流。
當第一電晶體MP1導通時，第一電晶體MP1的汲極的電壓形成為高狀態並且被提供至旁路電晶體MN3的閘極。因此，透過驅動電壓軌VDD施加的電應力透過旁路電晶體MN3被旁路到參考電壓軌VSS。因此，不會將電應力引入電子設備的內部電路中，從而保護了電子設備的內部電路。
第二實施方式
在下文中，將參照圖4和圖5描述第二實施方式。為了簡潔和明確的描述，下面將省略與第一實施方式相同或相似的組件的描述。圖4是示出根據第二實施方式的電應力保護電路的示意電路圖。參照圖4，第二實施方式的電應力保護電路20包括：檢測電路100，其包括連接至驅動電壓軌VDD且在電應力被提供時導通的第一電晶體MP1；緩衝器300，其被配置為緩衝並輸出由檢測電路100檢測並提供的檢測信號NON，以及旁路電路200，其包括旁路電 晶體MN3，該旁路電晶體MN3回應於緩衝信號EOSON而導通並將電應力提供至參考電壓軌VSS。
作為實施例，緩衝器300可以包括透過接收檢測信號NON而導通的第四電晶體MN4，以及在第四電晶體MN4導通時導通以輸出緩衝信號EOSON的第三電晶體MP3。在示出的實施例中，第四電晶體MN4可以是n型金屬氧化物半導體(n-type metal oxide semiconductor,NMOS)電晶體，並且第三電晶體MP3可以是p型金屬氧化物半導體(p-type metal oxide semiconductor,PMOS)電晶體。此外，緩衝器300中包括的第三電晶體MP3和第四電晶體MN4之間的連接可以類似於檢測電路100的連接關係，且檢測電路100中所包括的第一電晶體MP1和第二電晶體MN2的尺寸可以彼此不同。
第三電晶體MP3的汲極可以連接到第三限流電阻器R3。儘管第三限流電阻器R3已經被描繪成單個電阻器，但是在另一實施例中，第三限流電阻器R3可以包括串聯、並聯或串聯-並聯的多個電阻器。
當第三電晶體MP3導通時，形成從驅動電壓軌VDD到參考電壓軌VSS的電流路徑。為了防止由於流過第三電晶體MP3的過量電流引起的第三電晶體MP3的擊穿，提供第三限流電阻器R3以限制流過第三電晶體MP3的過量電流，使得第三電晶體MP3可以受到保護而免於遭受過大的電流。
第四電晶體MN4的汲極可以連接到第四限流電阻器R4。儘管第四限流電阻器R4已經被描繪成單個電阻器，但是在另一實施例中，第四限流電阻器R4可以包括串聯、並聯或串聯-並聯的多個電阻器。
當第四電晶體MN4導通時，形成從驅動電壓軌VDD到參考電壓軌VSS的電流路徑。為了防止由於流過第四電晶體MN4的過量電流引起的第四 電晶體MN4的擊穿，提供第四限流電阻器R4以限制流過第四電晶體MN4的過量電流，使得第四電晶體MN4可以受到保護而免於遭受過大的電流。
圖5是示出檢測電路100的另一實施例的示意性電路圖。參考圖5，檢測電路100的第一電晶體MP1的源極可以連接至電壓軌，透過該電壓軌提供驅動電壓VDD，且第一電晶體MP1的基極可以連接至電壓軌，透過該電壓軌提供第二驅動電壓VDDp。此外，第二電晶體MN2的源極可以連接至電壓軌，透過該電壓軌提供參考電壓VSS，且第二電晶體MN2的基極可以連接至電壓軌，透過該電壓軌提供第二參考電壓VSSp。
第二驅動電壓VDDp可以是高於驅動電壓VDD的電壓，且第二參考電壓VSSp可以是低於參考電壓VSS的電壓。由於將高於驅動電壓VDD的電壓提供至第一電晶體MP1的基極，因此降低了第一電晶體MP1的擊穿電壓。因此，當向第一電晶體MP1施加電應力時，即使施加在源極和汲極之間的電壓低，也會發生擊穿。因此，由於第一電晶體MP1導通的速度比向基極提供驅動電壓VDD的速度快，所以可以更快地檢測到電應力。
類似地，由於低於參考電壓VSS的第二參考電壓VSSp被提供至第二電晶體MN2的基極，因此在第二電晶體MN2中發生擊穿的汲極和源極之間的電壓被降低。因此，當將電應力提供至第二電晶體MN2時，由於即使當施加在源極和汲極之間的電壓低時也會發生擊穿，因此第二電晶體MN2導通的速度比向基極提供參考電壓VSS的速度快，所以可以更快地檢測到電應力。
作為實施例，第二驅動電壓VDDp可以具有比驅動電壓VDD高至少5%，並且較佳地至少高10%的電壓值。此外，第二參考電壓VSSp可以具有比參考電壓VSS低至少5%，並且較佳地至少低10%的電壓值。
在圖5所示的實施方式中，已經示出了分別提供至第一電晶體MP1的基極和第二電晶體MN2的基極的第二驅動電壓VDDp和第二參考電壓VSSp。然而，在未示出的實施方式中，可以將第二驅動電壓VDDp僅提供至第一電晶體MP1的基極，而在另一未示出的實施方式中，可以將第二參考電壓VSSp僅提供至第二電晶體MN2的基極。
在下文中，將參照圖4和圖5描述電應力保護電路20。當電應力被提供時，在檢測電路100中包括的第一電晶體MP1和/或第二電晶體MN2中發生擊穿，且因此，第一電晶體MP1和/或第二電晶體MN2導通。當第一電晶體MP1和/或第二電晶體MN2導通時，檢測電路100輸出檢測信號NON。
包括在緩衝器300中的第四電晶體MN4接收要導通的檢測信號NON，且因此第三電晶體MP3導通。由於第三電晶體MP3導通，緩衝器300將緩衝器信號EOSON輸出至旁路電路200。
作為實施例，當電應力被提供時，包含在緩衝器300中的第三電晶體MP3和/或第四電晶體MN4可以被導通以輸出緩衝器信號EOSON。
作為實施例，緩衝器300中包括的第三電晶體MP3和第四電晶體MN4的尺寸可以大於檢測電路100中包括的第一電晶體MP1和第二電晶體MN2的尺寸，且可以具有高於第一電晶體MP1和第二電晶體MN2的電流驅動性能的電流驅動性能。因此，從緩衝器300輸出的緩衝器信號EOSON的上升時間可以比從檢測電路100輸出的檢測信號NON的上升時間更快，從而提供了可以更快地檢測電應力的優點。
圖6是示出包括根據本實施方式的電應力保護電路10的顯示裝置1的示意圖。參照圖6，顯示裝置1包括顯示面板、用於驅動顯示面板的閘極驅 動器、源極驅動器和時序控制器。電源向閘極驅動器、源極驅動器和時序控制器提供驅動功率。
電源可以是諸如開關模式電源(switch mode power supply,SMPS)之類的電源設備，其從顯示設備1的外部接收電力，將電力轉換成直流電，並將直流電提供至閘極驅動器、源極驅動器和時序控制器。
可以透過電源向其提供功率的驅動電壓軌VDD和參考電壓軌VSS將電應力提供至電源，並且將其提供至閘極驅動器、源極驅動器和時序控制器。根據本實施方式的電應力保護電路20可以被包括在顯示裝置1中包括的電源、閘極驅動器、源極驅動器和時序控制器中，以防止由於電應力引起的故障的發生。
模擬實施例
在下文中，將參考圖7A至圖7G描述模擬實施例的模擬結果。圖7A是示出以三角波形狀建模的電應力的圖。在圖7A中，電應力在50μs內從零V增加到25V，即在零μs到50μs範圍內從零V增加到25V，並在50μs至100μs範圍內從25V減小到零V。
在圖7A所示的電應力中，透過第二驅動電壓VDDp提供的電應力具有較大的值，且透過驅動電壓VDD提供的電應力被設置為低2V。此外，在參考電壓中，具有較大電壓值的參考電壓為參考電壓VSS，且第二參考電壓VSSp被設置為比參考電壓VSS低2V。
圖7B是示出驅動電壓軌和第二驅動電壓軌的電壓變化的曲線圖。參照圖7B，當使用第二驅動電壓VDDp和第二參考電壓VSSp時，可以確認電應力比不使用第二驅動電壓VDDp和第二參考電壓VSSp時快了4μs被檢測 到，且因此，在9.6V的電壓下發生擊穿，且該電壓被箝位(clamped)。當使用驅動電壓VDD和參考電壓VSS時，可以確認在11.6V的電壓下發生擊穿，且該電壓被箝位。
圖7C是示出從檢測電路100輸出的檢測信號NON的圖，以及圖7D是示出緩衝器300的內部信號的圖。參考圖7C和7D，當使用第二驅動電壓VDDp和第二參考電壓VSSp時，能夠確認檢測電路100比未使用第二驅動電壓VDDp和第二參考電壓VSSp時快4μs檢測出電應力，且因此輸出上升檢測信號NON。
圖7E是示出從緩衝器300輸出的緩衝器信號EOSON的曲線圖。參考圖7E，可以看出，上升速度和下降速度比圖7C所示的檢測信號NON的上升速度和下降速度更快。因此，可以確認緩衝器300對檢測電路100的輸出信號進行了緩衝，以將經緩衝的輸出信號提供至旁路電路200，使得電信號被迅速地旁路至參考電壓軌。
圖7F是示出流過旁路電路200的電流的大致形狀的圖，以及圖7G是示出當回應於從檢測電路100輸出的檢測信號NON而驅動旁路電路200時流過旁路電路200的電流的大致形狀的圖。參考圖7F和7G，當回應於從緩衝器300輸出的緩衝器信號EOSON而驅動旁路電路200時，可以確認旁路電晶體MN3導通得更快，且電流的上升和下降速度更快。
根據本發明的電應力保護電路，可以提供有效地保護電子設備免於遭受EOS和ESD影響的優點。
為了幫助理解本發明，已經參考附圖中示出的實施方式進行了描述，但是這些實施方式是用於實施的並且僅是說明性的。因此，本發明所屬 技術領域中具有通常知識者將理解，在不脫離本發明的範圍的情況下，可以得出各種修改和均等的其他實施方式。因此，本發明的真正技術範圍應由所附申請專利範圍定義。
10:電應力保護電路
100:檢測電路
200:旁路電路
MN2:第二電晶體
MN3:旁路電晶體
MP1:第一電晶體
R1:第一限流電阻器
R2:第二限流電阻器
VDD:驅動電壓軌
VSS:參考電壓

Claims (23)

  1. 一種電應力保護電路，包括：一檢測電路，其包括一第一電晶體，該第一電晶體連接至一驅動電壓軌並且在電應力被提供時導通；以及一旁路電路，其包括一旁路電晶體，該旁路電晶體被配置為當該電應力被施加時將該電應力提供至一參考電壓軌，其中，所述檢測電路進一步包括一第二電晶體，其連接至該參考電壓軌，並且當該電應力被提供時，由於擊穿而導通，其中，當該電應力被提供時，該第一電晶體由於擊穿而導通，或者由於當該第二電晶體導通時所形成的電壓而導通。
  2. 如請求項1所述的電應力保護電路，其中：該第一電晶體係一p型金屬氧化物半導體(metal oxide semiconductor,MOS)電晶體；以及該第二電晶體係一n型MOS電晶體。
  3. 如請求項1所述的電應力保護電路，其中，該旁路電晶體的尺寸係大於該第一電晶體的尺寸。
  4. 如請求項1所述的電應力保護電路，其中：該第一電晶體透過一第一限流電阻器與該參考電壓軌電連接；以及當該第一電晶體導通時，該第一限流電阻器限制流過該第一電晶體的一電流。
  5. 如請求項1所述的電應力保護電路，其中： 該第二電晶體係透過一第二限流電阻器電連接至該驅動電壓軌；以及當該第二電晶體導通時，該第二限流電阻器限制流過該第二電晶體的一電流。
  6. 如請求項1所述的電應力保護電路，其中，該第二電晶體的一閘極透過一閘極保護電阻器連接至該參考電壓軌。
  7. 如請求項1所述的電應力保護電路，進一步包括一緩衝器，其被配置為接收和緩衝該檢測信號並輸出該經緩衝的檢測信號。
  8. 如請求項7所述的電應力保護電路，其中，該緩衝器包括：一第四電晶體，其回應於該檢測信號而導通；以及一第三電晶體，其回應於當第四電晶體導通時輸出的一信號而導通。
  9. 如請求項1所述的電應力保護電路，其中，將比提供給該驅動電壓軌的電壓高的一電壓提供至該第一電晶體的一基極。
  10. 如請求項1所述的電應力保護電路，其中，將比提供至該參考電壓軌的電壓低的一電壓提供至該第二電晶體的一基極。
  11. 一種被配置為執行預定功能的電子設備，包括：一檢測電路，其包括一第一電晶體，該第一電晶體連接至一驅動電壓軌，且當電應力被施加時導通；一電應力保護電路，其包括一旁路電晶體，該旁路電晶體回應於當該第一電晶體導通時輸出的一信號而導通，且該旁路電晶體被配置為向一參考電壓軌提供電應力；以及 一緩衝器，其被配置為接收和緩衝該檢測信號，且輸出該經緩衝的檢測信號。
  12. 如請求項11所述的電子設備，其中，該檢測電路進一步包括一第二電晶體，其連接至該參考電壓軌，且在該電應力被提供時由於擊穿而導通。
  13. 如請求項12所述的電子設備，其中，該第一電晶體在該電應力被提供時由於擊穿而導通，或者由於該第二電晶體導通時所形成的電壓而導通。
  14. 如請求項12所述的電子設備，其中：該第一電晶體是p型金屬氧化物半導體(metal oxide semiconductor,MOS)電晶體；以及該第二電晶體是n型MOS電晶體。
  15. 如請求項11所述的電子設備，其中，該旁路電晶體的尺寸係大於該第一電晶體的尺寸。
  16. 如請求項11所述的電子設備，其中，該第一電晶體係透過一第一限流電阻器電連接至該參考電壓軌；以及當第一電晶體導通時，該第一限流電阻器限制流過該第一電晶體的一電流。
  17. 如請求項12所述的電子設備，其中：該第二電晶體係透過一第二限流電阻器電連接至該驅動電壓軌；以及 當該第二電晶體導通時，該第二限流電阻器限制流過該第二電晶體的一電流。
  18. 如請求項12所述的電子設備，其中，該第二電晶體的一閘極係透過一閘極保護電阻器連接至該參考電壓軌。
  19. 如請求項11所述的電子設備，其中，該緩衝器包括：一第四電晶體，其回應於該檢測信號而導通；以及一第三電晶體，其回應於當該第四電晶體導通時輸出的一信號而導通。
  20. 如請求項11所述的電子設備，其中，將比提供至該驅動電壓軌的電壓高的一電壓提供至該第一電晶體的一基極。
  21. 如請求項12所述的電子設備，其中，將比提供至該參考電壓軌的電壓低的一電壓提供至該第二電晶體的一基極。
  22. 如請求項11所述的電子設備，其中，該電子設備係一顯示設備。
  23. 如請求項22所述的電子設備，其中，該電應力保護電路被包括在該顯示設備的一電源、一源極驅動器、一閘極驅動器及一時序控制器中的一個或多個中。
TW110100616A 2020-03-02 2021-01-07 電應力保護電路和包括其的電子設備 TWI768645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200026180A KR102161796B1 (ko) 2020-03-02 2020-03-02 전기적 스트레스 보호회로 및 이를 포함하는 전자 장치
KR10-2020-0026180 2020-03-02

Publications (2)

Publication Number Publication Date
TW202135413A TW202135413A (zh) 2021-09-16
TWI768645B true TWI768645B (zh) 2022-06-21

Family

ID=72809349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100616A TWI768645B (zh) 2020-03-02 2021-01-07 電應力保護電路和包括其的電子設備

Country Status (5)

Country Link
US (1) US11637424B2 (zh)
JP (1) JP7155462B2 (zh)
KR (1) KR102161796B1 (zh)
CN (1) CN113346882B (zh)
TW (1) TWI768645B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157217A (ja) * 2018-05-14 2018-10-04 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
TW201906268A (zh) * 2017-06-29 2019-02-01 日商東芝股份有限公司 電源保護電路
TW201924018A (zh) * 2017-10-13 2019-06-16 台灣積體電路製造股份有限公司 靜電放電保護之電路、系統及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1642370B1 (en) * 2003-06-30 2009-09-23 Nxp B.V. Protection circuit for an integrated circuit device
JP2006302971A (ja) * 2005-04-15 2006-11-02 Fujitsu Ltd 電源クランプ回路及び半導体装置
JP4562674B2 (ja) * 2006-03-23 2010-10-13 川崎マイクロエレクトロニクス株式会社 Ｅｓｄ保護回路
KR100725103B1 (ko) * 2006-05-22 2007-06-04 삼성전자주식회사 정전기 방전회로 및 이를 갖는 반도체 칩의 입력커패시턴스 감소 방법
JP2008098341A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 保護回路
US8705217B2 (en) * 2008-12-24 2014-04-22 Stmicroelectronics Asia Pacific Pte Ltd Electrostatic discharge protection circuit
JP5486962B2 (ja) * 2009-04-28 2014-05-07 株式会社メガチップス 半導体集積回路
US8451569B2 (en) * 2010-07-12 2013-05-28 National Semiconductor Corporation High voltage tolerant, small footprint BJT-CMOS active clamp
US8643988B1 (en) * 2012-09-25 2014-02-04 Hong Kong Applied Science & Technology Research Institute Company Ltd. ESD power clamp using a low-voltage transistor to clamp a high-voltage supply in a mixed-voltage chip
US9438030B2 (en) * 2012-11-20 2016-09-06 Freescale Semiconductor, Inc. Trigger circuit and method for improved transient immunity
US9064938B2 (en) * 2013-05-30 2015-06-23 Freescale Semiconductor, Inc. I/O cell ESD system
JP6375618B2 (ja) 2013-12-09 2018-08-22 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
CN105098743B (zh) * 2014-05-04 2018-09-18 中芯国际集成电路制造(上海)有限公司 动态静电放电钳位电路
KR20170052751A (ko) 2015-11-03 2017-05-15 삼성전자주식회사 반도체 장치에서의 통합 보호회로
US10965118B2 (en) * 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201906268A (zh) * 2017-06-29 2019-02-01 日商東芝股份有限公司 電源保護電路
TW201924018A (zh) * 2017-10-13 2019-06-16 台灣積體電路製造股份有限公司 靜電放電保護之電路、系統及方法
JP2018157217A (ja) * 2018-05-14 2018-10-04 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置

Also Published As

Publication number Publication date
US20210273448A1 (en) 2021-09-02
CN113346882A (zh) 2021-09-03
KR102161796B1 (ko) 2020-10-05
TW202135413A (zh) 2021-09-16
US11637424B2 (en) 2023-04-25
JP7155462B2 (ja) 2022-10-19
CN113346882B (zh) 2024-08-20
JP2021141317A (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
KR100852575B1 (ko) 고전압 허용 파워-레일 정전기 방전(ｅｓｄ) 클램프 회로
US7692907B2 (en) Circuit for electrostatic discharge (ESD) protection
US7706113B1 (en) Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
US7808754B2 (en) Hybrid protection circuit for electrostatic discharge and electrical over-stress
US20070127173A1 (en) Electrostatic discharge protection apparatus for high-voltage products
US20100254051A1 (en) Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices
US20080197415A1 (en) Electrostatic discharge protection circuit having multiple discharge paths
US20210408786A1 (en) Circuit techniques for enhanced electrostatic discharge (esd) robustness
US20060268478A1 (en) Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit
TWI524495B (zh) 具有閘極介電質保護之裝置
TW202207411A (zh) 用於增強靜電放電（ｅｓｄ）穩健性的電路技術
TWI768645B (zh) 電應力保護電路和包括其的電子設備
JP4450631B2 (ja) Ｅｓｄ保護機能付き信号出力回路
TWI455434B (zh) 靜電放電保護裝置及其方法
KR101239102B1 (ko) Ｅｓｄ보호 회로
TWI547096B (zh) 靜電放電箝位電路
KR20140128621A (ko) 반도체 집적 회로 장치
Miller et al. RC triggered active ESD clamps; how should they behave under powered conditions?
US8879221B2 (en) ESD protection without latch-up
JP6012361B2 (ja) 過電圧保護回路
KR20110130811A (ko) 정전기 방전 회로
KR100790448B1 (ko) 정전기 방전 보호 장치
KR101043776B1 (ko) 반도체 장치의 정전기 보호회로
CN115882851A (zh) Io电路
JP2017157775A (ja) Ｅｓｄ保護回路