TWI763287B - 具有偵錯功能之馬達命令輸出模組及馬達命令偵錯方法 - Google Patents

Abstract

本發明提供一種具有偵錯功能之馬達命令輸出模組，其包含一中央處理單元及一現場可程式化邏輯閘陣列單元。該中央處理單元根據一運動命令計算出一馬達位置命令以及一馬達速度命令。該現場可程式化邏輯閘陣列單元係電連接於該中央處理單元且可依據該馬達位置命令及該馬達速度命令產生一馬達脈波命令，並將該馬達脈波命令解碼為馬達實際位置資料以與預定經過位置資料比較，並藉由系統時間來計算該馬達脈波命令是否正確。本發明也提出一種馬達命令偵錯方法。

Description

具有偵錯功能之馬達命令輸出模組及馬達命令偵錯方法

本發明係提供一種具有偵錯功能之馬達命令輸出模組及馬達命令偵錯方法，尤指一種以數位差分法產生馬達脈波命令之馬達命令輸出模組及馬達命令偵錯方法。

精密馬達運動定位控制在許多產業機械和工業應用上是非常基本且重要的核心技術。一般常見之開迴路運動控制架構可由工業電腦、運動控制器、驅動器、馬達和機台組成。工業電腦用於下達不同運動命令例如直線或圓弧運動給運動控制器。運動控制器則根據電腦給予的運動命令以及限制條件計算出位置命令和時間週期後再透過數位差分法(Digital Differential Analyzer；DDA)產生一連串均勻脈波命令給驅動器使馬達驅使機台能在特定時間移動到特定位置。DDA演算法所提供的脈波命令輸出是工業應用常見的馬達控制訊號，使用者可以自行設定DDA的週期(DDA Cycle Time)，並搭配馬達速度轉換成在一個DDA週期內所需要的脈波數，運動控制器就可將在此DDA週期內將所規劃的脈波量均勻的送給驅動器，使馬達在每一個DDA週期內做等速運動。

機台定位不準是本技術領域常見的問題，除了有安全疑慮外，也會降低機台加工品質和生產效率。過去常見確認定位的方法為透過接收驅動器回傳的實際位置訊號以確認機台偏移到目標位置後，再從機構設計或控制迴路調整等調查可能原因。然而，因機台定位不準之問題可能是因為運動控制器 給出的命令有誤或是機構設計、控制迴路調整所致，需要較多的排查時間才能確認真正原因。

發明人遂竭其心智悉心研究，進而研發出一種具有偵錯功能之馬達命令輸出模組及馬達命令偵錯方法，可在定位出現誤差時先確認馬達命令輸出模組所給出的馬達命令是否有誤，藉此可節省發生機台定位不準時之所耗費的排查時間。

本發明的第一態樣係提供一種具有偵錯功能之馬達命令輸出模組。該馬達命令輸出模組包括一中央處理單元以及一現場可程式化邏輯閘陣列單元。該中央處理單元包含一運動控制電路以及電連接於該運動控制電路的一錯誤偵測電路，該運動控制電路配置為根據一運動命令計算出一馬達位置命令以及一馬達速度命令。該現場可程式化邏輯閘陣列單元係電連接於該中央處理單元且包括一數位差分法脈波產生電路、一脈波命令解碼電路、一第一緩衝電路、一第二緩衝電路、一高速比較電路、一鎖存電路、一位置命令計數電路以及一時間計數電路。該數位差分法脈波產生電路配置為依據該馬達位置命令及該馬達速度命令，透過數位差分演算法產生一馬達脈波命令。該運動控制電路更配置為將該馬達位置命令及該馬達速度命令轉化為對應該馬達脈波命令的每一差分週期的脈波數給該錯誤偵測電路。該錯誤偵測電路配置為依據各該脈波數計算出複數預定經過位置資料，並將該些預定經過位置資料依序設定到該第一緩衝電路中。該脈波命令解碼電路配置為解碼該馬達脈波命令，該位置命令計數電路配置為依據該解碼後之馬達脈波命令產生複數馬達目前位置資料。該高速比較電路配置為依序比較該些預定經過位置資料與該些馬達目前位置資 料，當各該馬達目前位置資料達到各該預定經過位置時，觸發該鎖存電路。該時間計數電路配置為持續更新系統時間值。該鎖存電路被觸發後配置為依序將達到各該預定經過位置之各該馬達目前位置資料以及該時間計數電路的系統時間值寫入該第二緩衝電路中。該錯誤偵測電路更配置為依序讀取該第二緩衝電路中的各該馬達目前位置資料以及所對應之系統時間值並加以計算，從而判斷該數位差分法脈波產生電路所產生之馬達脈波命令是否正確。

本發明的第二態樣係提供一種馬達命令偵錯方法，應用於上述馬達命令輸出模組，包含下列步驟：a.提供一運動命令給該運動控制電路，該運動控制電路根據該運動命令計算出一馬達位置命令以及一馬達速度命令；b.該數位差分法脈波產生電路依據該馬達位置命令及該馬達速度命令，透過數位差分演算法產生一馬達脈波命令；c.該運動控制電路將該馬達位置命令及該馬達速度命令轉化為對應該馬達脈波命令的每一差分週期的脈波數給該錯誤偵測電路；d.該錯誤偵測電路依據各該脈波數計算出複數預定經過位置資料，並將該些預定經過位置資料依序設定到該第一緩衝電路中；e.該脈波命令解碼電路解碼該馬達脈波命令；f.該位置命令計數電路依據該解碼後之馬達脈波命令產生複數馬達目前位置資料；g.該高速比較電路依序比較該些預定經過位置資料與該些馬達目前位置資料，當各該馬達目前位置資料達到各該預定經過位置時，觸發該鎖存電路； h.該鎖存電路依序將達到各該預定經過位置之各該馬達目前位置資料以及該時間計數電路的系統時間值寫入該第二緩衝電路中；以及i.該錯誤偵測電路依序讀取該第二緩衝電路中的各該馬達目前位置資料以及所對應之系統時間值並加以計算，從而判斷該數位差分法脈波產生電路所產生之馬達脈波命令是否正確。

在一實施例中，該現場可程式化邏輯閘陣列單元更包含一中斷控制電路，該錯誤偵測電路配置為在該數位差分法脈波產生電路發出不正確的馬達脈波命令時，令該中斷控制電路發出一中斷訊號。

在一實施例中，馬達命令偵錯方法更包含一步驟：該錯誤偵測電路在該馬達脈波命令數位差分法脈波產生電路發出不正確的馬達脈波命令時，令該中斷控制電路下一命令以發出一中斷訊號。

在一實施例中，具有偵錯功能之馬達命令輸出模組更包含一基板，該中央處理單元及該現場可程式化邏輯閘陣列單元分別為設置於該基板上的積體電路。

在一實施例中，該中央處理單元為一數位訊號處理器。

在一實施例中，該基板包含一電連接部。

在一實施例中，該第一緩衝電路及該第二緩衝電路分別為一先進先出儲存器。

在一實施例中，該高速比較電路是傳送一邊緣觸發訊號給該鎖存電路，以觸發該鎖存電路。

藉此，本發明具有偵錯功能之馬達命令輸出模組及馬達命令偵錯方法可在確認機台位置是否正確之前先確認所給出的馬達脈波命令是否正確，以節省發生機台定位不準時之所耗費的排查時間。

1:馬達命令輸出模組

10:中央處理單元

101:運動控制電路

102:錯誤偵測電路

11:現場可程式化邏輯閘陣列單元

111:數位差分法脈波產生電路

112:中斷控制電路

113:脈波命令解碼電路

114:第一緩衝電路

115:第二緩衝電路

116:高速比較電路

117:鎖存電路

118:位置命令計數電路

119:時間計數電路

13:基板

131:電連接部

3:接線板

4:驅動器

41:驅動介面

42:控制回路

43:馬達

5:機台

P0~Pn:預定經過位置資料

P10~P1n:馬達目前位置資料

T0~Tn:系統時間值

S101:步驟

S102:步驟

S103:步驟

S104:步驟

S105:步驟

S106:步驟

S107:步驟

S108:步驟

S109:步驟

S110:步驟

[圖1]係本發明具體實施例之具有偵錯功能之馬達命令輸出模組的方塊示意圖。

[圖2]係本發明具體實施例之具有偵錯功能之馬達命令輸出模組、電腦、驅動器以及機台之方塊示意圖。

[圖3]係本發明具體實施例之馬達命令偵錯方法之流程示意圖。

[圖4]係本發明具體實施例之錯誤偵測電路、第一緩衝電路及高速比較電路之方塊示意圖。

[圖5]係本發明具體實施例之鎖存電路、第二緩衝電路及錯誤偵測電路之方塊示意圖。

為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：請參考圖1及圖2，本發明的第一態樣係提供一種具有偵錯功能之馬達命令輸出模組1，配置於一電腦(圖未示)中，該馬達命令輸出模組1包含一中央處理單元10以及一現場可程式化邏輯閘陣列單元(FPGA)11。該中央處理單元可為一數位訊號處理器，其包括一運動控制電路101以及電連接於該運動 控制電路101的一錯誤偵測電路102，該運動控制電路101配置為根據該電腦提供的一運動命令計算出一馬達位置命令以及一馬達速度命令。該馬達位置命令中的馬達位置係指馬達轉子之轉動位置，而馬達速度命令中的馬達速度係指馬達轉子之轉速。該現場可程式化邏輯閘陣列單元11係電連接於該中央處理單元10且包括一數位差分法脈波產生電路111、一脈波命令解碼電路113、一第一緩衝電路114、一第二緩衝電路115、一高速比較電路116、一鎖存電路117、一位置命令計數電路118以及一時間計數電路119。

如圖1及圖2所示，該數位差分法脈波產生電路111配置為依據該馬達位置命令及該馬達速度命令，透過數位差分演算法產生一馬達脈波命令。該運動控制電路101更配置為將該馬達位置命令及該馬達速度命令轉化為對應該馬達脈波命令的每一差分週期的脈波數給該錯誤偵測電路102。該錯誤偵測電路102配置為依據各該脈波數計算出複數預定經過位置資料，並將該些預定經過位置資料依序設定到該第一緩衝電路114中。該脈波命令解碼電路113配置為解碼該馬達脈波命令，該位置命令計數電路118配置為依據該解碼後之馬達脈波命令產生複數馬達目前位置資料。該高速比較電路116配置為依序比較該些預定經過位置資料與該些馬達目前位置資料，當各該馬達目前位置資料達到各該預定經過位置時，觸發該鎖存電路117。該時間計數電路119配置為持續更新系統時間值。該鎖存電路117被觸發後配置為依序將達到各該預定經過位置之各該馬達目前位置資料以及該時間計數電路119的系統時間值寫入該第二緩衝電路115中。該錯誤偵測電路102更配置為依序讀取該第二緩衝電路115中的各該馬達目前位置資料以及所對應之系統時間值並加以計算，從而判斷該數位差分法脈波產生電路111所產生之馬達脈波命令是否正確。

如圖1至圖3所示，本發明的第二態樣係提供一種馬達命令偵錯方法，應用於上述馬達命令輸出模組1，包含下列步驟：步驟S101：提供一運動命令給該運動控制電路101，該運動控制電路101根據該運動命令計算出一馬達位置命令以及一馬達速度命令；步驟S102：該數位差分法脈波產生電路111依據該馬達位置命令及該馬達速度命令，透過數位差分演算法產生一馬達脈波命令；步驟S103：該運動控制電路101將該馬達位置命令及該馬達速度命令轉化為對應該馬達脈波命令的每一差分週期的脈波數給該錯誤偵測電路102；步驟S104：該錯誤偵測電路102依據各該脈波數計算出複數預定經過位置資料，並將該些預定經過位置資料依序設定到該第一緩衝電路114中；步驟S105：該脈波命令解碼電路113解碼該馬達脈波命令；步驟S106：該位置命令計數電路118依據該解碼後之馬達脈波命令產生複數馬達目前位置資料；步驟S107：該高速比較電路116依序比較該些預定經過位置資料與該些馬達目前位置資料，當各該馬達目前位置資料達到各該預定經過位置時，觸發該鎖存電路117；步驟S108：該鎖存電路117依序將達到各該預定經過位置之各該馬達目前位置資料以及該時間計數電路119的系統時間值寫入該第二緩衝電路115中；以及步驟S109：該錯誤偵測電路102依序讀取該第二緩衝電路中的各該馬達目前位置資料以及所對應之系統時間值並加以計算，從而判斷該數位差分法脈波產生電路所產生之馬達脈波命令是否正確。

藉此，本發明具有偵錯功能之馬達命令輸出模組1及馬達命令偵錯方法可在確認機台位置是否正確之前先確認所給出的馬達脈波命令是否正確，以縮短發生機台定位不準時之所耗費的排查時間。

如圖1及圖2所示，在一實施例中，該現場可程式化邏輯閘陣列單元11可更包含一中斷控制電路112。該錯誤偵測電路102配置為在該數位差分法脈波產生電路111發出不正確的馬達脈波命令時，令該中斷控制電路112發出一中斷訊號給電腦。

如圖1至圖3所示，在一實施例中，本發明之馬達命令偵錯方法可更包含一步驟：S110：該錯誤偵測電路102在該數位差分法脈波產生電路111發出不正確的馬達脈波命令時，令該中斷控制電路112發出一中斷訊號。

如圖1及圖2所示，在一實施例中，本發明具有偵錯功能之馬達命令輸出模組1可更包含一基板13，該中央處理單元10及該現場可程式化邏輯閘陣列單元11分別為設置於該基板13上的積體電路。該現場可程式化邏輯閘陣列單元11具有可修改與編輯的特性，該數位差分法脈波產生電路111、該中斷控制電路112、該脈波命令解碼電路113、該第一緩衝電路114、該第二緩衝電路115、該高速比較電路116、該鎖存電路117、該位置命令計數電路118以及該時間計數電路119可為該現場可程式化邏輯閘陣列單元11中相連接的複數邏輯塊。該基板13包含一電連接部131，以電連接於該電腦之主機板(圖未示)。該電連接部131可為一周邊組件互連匯流排(PCI BUS)，但並不僅限於此。

如圖1及圖2所示，在一實施例中，該運動控制電路101可設定數位差分法脈波數以及週期給該數位差分法脈波產生電路111，以產生該馬達脈波命令。

如圖1及圖2所示，在一實施例中，該錯誤偵測電路102可判斷該馬達脈波命令每一差分週期的脈波數以及脈波頻率是否正確，若判斷馬達脈波命令有誤時，該運動控制電路101可緊急停止該數位差分法脈波產生電路111發出馬達脈波命令，同時該中斷控制電路112可透過該電連接部131通知電腦中的軟體。例如，當錯誤偵測電路102確認一個數位差分週期中的速度資料或位置資料不正確時，可透過寫入一暫存電路(圖未示)對中斷控制電路112下命令，以發出一中斷訊號(interrupt signal)透過電連接部131給電腦所裝設的驅動程式。而驅動程式接到中斷訊號後會自動進入一中斷副函式(interrupt service routine,ISR)執行預先指定的程式，例如通知電腦中的上層軟體。但本發明並不僅限於此。

如圖1及圖2所示，在一實施例中，該脈波命令解碼電路113可支援多種模式的高速訊號解碼，藉此該位置命令計數電路118可依解碼結果產生馬達目前位置資料，但本發明並不僅限於此。

如圖1及圖2所示，在一實施例中，該時間計數電路119可具有高解析度之時間計數功能，以供該錯誤偵測電路102計算各差分週期的速度資料，但本發明並不僅限於此。

如圖1、圖2、圖4及圖5所示，在一實施例中，該第一緩衝電路114及該第二緩衝電路115分別為一先進先出(FIFO)儲存器。由於該錯誤偵測電路102會將每一差分週期的脈波數轉化為複數預定經過位置資料P0、P1......Pn，而這些預定經過位置資料P0、P1......Pn必須依先後順序排列後才能與馬達目前位置 進行比較，因此需先將位置資料寫入第一緩衝電路114。同樣的，該錯誤偵測電路102也必須依序讀取各該馬達目前位置資料P10、P11......P1n，才可正確地計算出各該差分週期之速度資料，所以必須先由第二緩衝電路115將馬達目前位置資料P10、P11......P1n做排序。該高速比較電路116是以表格模式逐一進行該些位置資料與該些馬達目前位置資料間的比較，若馬達目前位置資料P10之數值達到位置資料P0時，則傳送一邊緣觸發(edge-triggered)訊號給該鎖存電路117，以觸發該鎖存電路117。該鎖存電路117收到觸發訊號後，便藉由該時間計數電路119將馬達目前位置資料P10結合系統時間T0後寫入該第二緩衝電路115。類似地，依序將馬達目前位置資料P11、P12......P1n分別結合系統時間值T1、T2......Tn寫入該第二緩衝電路115。

如圖1及圖2所示，在一實施例中，該馬達命令輸出模組1之數位差分法脈波產生電路111可電連接於一接線板3，而接線板3可電連接於一驅動裝置4。驅動裝置4可電連接於一機台5。驅動裝置4可透過接線板3接收馬達脈波命令以驅動機台5運作。驅動裝置4包含一驅動介面41、一控制回路42以及一馬達43。驅動介面41可為電連接於該接線板3的一轉接電路板，以將馬達脈波命令轉成可供該控制回路42使用的命令而驅動該馬達43。脈波命令解碼電路113所進行解碼的馬達脈波命令可來自於該接線板3，但並不僅限於此，也可直接來自數位差分法脈波產生電路111。當機台5發生定位不準的問題時，透過本發明具有偵錯功能之馬達命令輸出模組1及馬達命令偵錯方法可先確認馬達脈波命令是否有誤，而確認馬達脈波命令有誤後，就可檢查是否接線板3或驅動裝置4的驅動介面41發生故障。

本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。

1:馬達命令輸出模組

10:中央處理單元

101:運動控制電路

102:錯誤偵測電路

11:現場可程式化邏輯閘陣列單元

111:數位差分法脈波產生電路

112:中斷控制電路

113:脈波命令解碼電路

114:第一緩衝電路

115:第二緩衝電路

116:高速比較電路

117:鎖存電路

118:位置命令計數電路

119:時間計數電路

13:基板

131:電連接部

Claims (11)

1. 一種具有偵錯功能之馬達命令輸出模組，包含：一中央處理單元，包括一運動控制電路以及電連接於該運動控制電路的一錯誤偵測電路，該運動控制電路配置為根據一運動命令計算出一馬達位置命令以及一馬達速度命令；以及一現場可程式化邏輯閘陣列單元，其電連接於該中央處理單元且包括一數位差分法脈波產生電路、一脈波命令解碼電路、一第一緩衝電路、一第二緩衝電路、一高速比較電路、一鎖存電路、一位置命令計數電路以及一時間計數電路；其中，該數位差分法脈波產生電路配置為依據該馬達位置命令及該馬達速度命令，透過數位差分演算法產生一馬達脈波命令；其中，該運動控制電路更配置為將該馬達位置命令及該馬達速度命令轉化為對應該馬達脈波命令的每一差分週期的脈波數給該錯誤偵測電路；其中，該錯誤偵測電路配置為依據各該脈波數計算出複數預定經過位置資料，並將該些預定經過位置資料依序設定到該第一緩衝電路中；其中，該脈波命令解碼電路配置為解碼該馬達脈波命令，該位置命令計數電路配置為依據該解碼後之馬達脈波命令產生複數馬達目前位置資料； 其中，該高速比較電路配置為依序比較該些預定經過位置資料與該些馬達目前位置資料，當各該馬達目前位置資料達到各該預定經過位置時，觸發該鎖存電路；其中，該時間計數電路配置為持續更新系統時間值；其中，該鎖存電路被觸發後配置為依序將達到各該預定經過位置之各該馬達目前位置資料以及該時間計數電路的系統時間值寫入該第二緩衝電路中；其中，該錯誤偵測電路更配置為依序讀取該第二緩衝電路中的各該馬達目前位置資料以及所對應之系統時間值並加以計算，從而判斷該數位差分法脈波產生電路所產生之馬達脈波命令是否正確。
2. 如請求項1所述之具有偵錯功能之馬達命令輸出模組，其中該現場可程式化邏輯閘陣列單元更包含一中斷控制電路，該錯誤偵測電路配置為在該馬達脈波命令該數位差分法脈波產生電路發出不正確的馬達脈波命令時，令該中斷控制電路發出一中斷訊號。
3. 如請求項1所述之具有偵錯功能之馬達命令輸出模組，其中更包含一基板，該中央處理單元及該現場可程式化邏輯閘陣列單元分別為設置於該基板上的積體電路。
4. 如請求項3所述之具有偵錯功能之馬達命令輸出模組，其中該基板包含一電連接部。
5. 如請求項1所述之具有偵錯功能之馬達命令輸出模組，其中該第一緩衝電路及該第二緩衝電路分別為一先進先出儲存器。
6. 如請求項1所述之具有偵錯功能之馬達命令輸出模組，其中該中央處理單元為一數位訊號處理器。
7. 一種馬達命令偵錯方法，應用於一馬達命令輸出模組，該馬達命令輸出模組包含一中央處理單元以及一現場可程式化邏輯閘陣列單元，該中央處理單元包含一運動控制電路以及電連接於該運動控制電路的一錯誤偵測電路，該現場可程式化邏輯閘陣列單元係電連接於該中央處理單元且包含一數位差分法脈波產生電路、一中斷控制電路、一脈波命令解碼電路、一第一緩衝電路、一第二緩衝電路、一高速比較電路、一鎖存電路、一位置命令計數電路以及一持續更新系統時間值之時間計數電路，該馬達命令偵錯方法包含下列步驟：(1)提供一運動命令給該運動控制電路，該運動控制電路根據該運動命令計算出一馬達位置命令以及一馬達速度命令；(2)該數位差分法脈波產生電路依據該馬達位置命令及該馬達速度命令產生一馬達脈波命令；(3)該運動控制電路並將該馬達位置命令及該馬達速度命令轉化為對應該馬達脈波命令的每一差分週期的脈波數給該錯誤偵測電路； (4)該錯誤偵測電路依據各該脈波數計算出複數預定經過位置資料，並將該些預定經過位置資料依序設定到該第一緩衝電路中；(5)該脈波命令解碼電路解碼該馬達脈波命令；(6)該位置命令計數電路依據該解碼後之馬達脈波命令產生複數馬達目前位置資料；(7)該高速比較電路依序比較該些預定經過位置資料與該些馬達目前位置資料，當各該馬達目前位置資料達到各該預定經過位置時，觸發該鎖存電路；(8)該鎖存電路依序將達到各該預定經過位置之各該馬達目前位置資料以及該時間計數電路的系統時間值寫入該第二緩衝電路中；以及(9)該錯誤偵測電路依序讀取該第二緩衝電路中的各該馬達目前位置資料以及所對應之系統時間值並加以計算，從而判斷該數位差分法脈波產生電路所產生之馬達脈波命令是否正確。
8. 如請求項7所述之馬達命令偵錯方法，其中該現場可程式化邏輯閘陣列單元更包含一中斷控制電路，且該馬達命令偵錯方法更包含一步驟：該錯誤偵測電路在該數位差分法脈波產生電路發出不正確的馬達脈波命令時，令該中斷控制電路發出一中斷訊號。
9. 如請求項7所述之馬達命令偵錯方法，其中該第一緩衝電路及該第二緩衝電路分別為一先進先出儲存器。
10. 如請求項7所述之馬達命令偵錯方法，其中該高速比較電路是傳送一邊緣觸發訊號給該鎖存電路，以觸發該鎖存電路。
11. 如請求項7所述之馬達命令偵錯方法，其中該馬達命令輸出模組更包含一基板，該中央處理單元及該現場可程式化邏輯閘陣列單元分別為設置於該基板上的積體電路。

Images