CN116302731A - 服务器电源状态的检测系统 - Google Patents
服务器电源状态的检测系统 Download PDFInfo
- Publication number
- CN116302731A CN116302731A CN202211707900.0A CN202211707900A CN116302731A CN 116302731 A CN116302731 A CN 116302731A CN 202211707900 A CN202211707900 A CN 202211707900A CN 116302731 A CN116302731 A CN 116302731A
- Authority
- CN
- China
- Prior art keywords
- circuit
- power
- signal
- data
- data read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 37
- 230000002457 bidirectional effect Effects 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 2
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 2
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请提供一种服务器电源状态的检测系统。该系统包括:基板管理控制器、数据读写电路、数据采集处理电路、存储模块、多个电源模块、信号源电路和屏蔽电路,通过数据采集处理电路采集多个电源模块的使能信号和电源输出状态,根据电源模块的使能信号和电源输出状态生成电源错误码和状态码,并将使能信号、电源输出状态、电源错误码和状态码存储至存储模块,在检测不到心跳信号和心跳信号异常的情况下,可以使用基板管理控制器或信号源电路通过数据读写电路读取存储模块中的数据,提升工作效率和服务器电源状态的检测系统的适应性。
Description
技术领域
本申请涉及服务器技术领域,尤其涉及一种服务器电源状态的检测系统。
背景技术
随着科学技术的发展,计算机和服务器设备逐渐成为人们日常使用的计算工具,其中,服务器电源为服务器的日常使用提供基础。
在服务器的长时间运行过程中,因各种因素的影响可能导致服务器设备下电或重启,现有技术在不开箱的情况下可以通过基板管理控制器的ADC管脚读取电源电压来判断电源模块输出是否正常。
但是当电源发生故障时,复杂可编程逻辑电路一般会执行下电动作,此时电源电压模块实际无输出电压,通过基板管理控制器可能读不到电压值,从而无法通过电压值检测服务器电源故障位置,无法快速定位服务器电源故障节点。
发明内容
本申请提供一种服务器电源状态的检测系统,用以快速定位服务器电源故障节点。
第一方面,本申请提供一种服务器电源状态的检测系统,服务器包括多个电源模块;检测系统包括:
基板管理控制器、数据读写电路、数据采集处理电路和存储模块;
基板管理控制器与数据读写电路连接,数据读写电路与数据采集处理电路连接,数据采集处理电路与多个电源模块连接;
数据采集处理电路用于向多个电源模块提供使能信号,使电源模块在使能信号的控制下提供电源,并接收各个电源模块的电源输出状态,根据各电源模块的使能信号和电源输出状态生成电源错误码和和电源状态码,将电源模块的使能信号、电源输出状态、电源错误码和电源状态码存储至存储模块中;
基板管理控制器用于通过与数据读写电路进行数据通信,读取存储模块中电源模块的使能信号、电源输出状态和电源错误码。
可选地,检测系统包括:信号源电路和屏蔽电路;
信号源电路与数据读写电路连接,屏蔽电路与数据读写电路连接,屏蔽电路用于使基板管理控制器与数据读写电路之间停止传输数据,在基板管理控制器与数据读写电路之间停止传输数据时信号源电路与数据读写电路进行数据传输。
可选地,数据读写电路与存储模块之间通过双向数据线和时钟线连接;数据读写电路和基板管理控制器之间通过双向数据线和时钟线连接,数据读写电路和信号源电路之间通过双向数据线和时钟线连接。
可选地,数据读写电路包括:数据选择器和控制电路;
控制电路和数据选择器的控制端连接,控制电路与基板管理控制器之间通过双向数据线和时钟线连接,控制电路用于根据基板管理控制器输出的心跳信号生成第一控制信号,在没有检测到心跳信号时生成无效信号,第一控制信号控制数据选择器与基板管理控制器之间进行数据传输。
可选地,屏蔽电路与控制电路连接,屏蔽电路在输出屏蔽信号时控制电路生成第二控制信号,第二控制信号控制数据选择器与信号源电路之间通过双向数据线和时钟线进行数据传输。
可选地,控制电路包括看门狗电路和信号生成电路,看门狗电路用于在检测到心跳信号异常时输出复位信号,信号生成电路用于在接收到复位信号时输出无效信号,在没有接收到复位信号时输出第一控制信号。
可选地,屏蔽电路与信号生成电路连接,信号生成电路在接收到屏蔽信号时输出第二控制信号。
可选地,信号源电路包括:三针跳线结构、第三电阻以及第四电阻,三针跳线结构的第一针接地,三针跳线结构的第二针连接第三电阻的第一端,第三电阻的第二端接电源,三针跳线结构的第三针连接第四电阻的第一端,第三电阻和第四电阻的第二端均接电源,第三电阻的第一端与时钟线连接,第四电阻的第一端与双向数据线连接。
可选地,屏蔽电路包括:
两针跳线结构和第五电阻,两针跳线结构的其中一针接地,两针跳线结构的另一针连接第五电阻的第一端,第五电阻的第二端接电源,第五电阻的第一端输出屏蔽信号,屏蔽信号为低电平信号。
可选地,数据采集处理电路、存储模块和数据读写电路均在一复杂可编程逻辑电路内。
本申请提供的一种服务器电源状态的检测系统,包括基板管理控制器、数据读写电路、数据采集处理电路和存储模块的检测系统,通过数据采集处理电路向多个电源模块提供使能信号,多个电源模块在使能信号的控制下提供电源,并接收电源输出状态,根据各个电源模块的使能信号、电源输出状态生成电源错误码和电源状态码,将各个电源模块的使能信号、电源输出状态、生成的电源错误码和电源状态码存储至存储模块中,使用基板管理控制器或信号源电路的双向数据线和时钟线连接数据读写电路,读取存储模块中存储的电源状态,根据电源的历史状态判断服务器电源的具体故障位置,在服务器电源下电后,实现快速定位服务器电源故障节点的效果。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种服务器电源状态的检测系统结构图;
图2为本申请实施例提供的一种状态码存储示意图;
图3为本申请实施例提供的一种服务器电源状态的检测系统结构图;
图4为本申请实施例提供的一种服务器电源状态的检测系统结构图。
附图标记:
100:基板管理控制器;200:数据读写电路;300:数据采集处理电路;400:存储模块;500:信号源电路;600:屏蔽电路;700:电源模块;210:数据选择器;220:控制电路;221:看门狗电路;222:信号生成电路;510:三针跳线结构;610:两针跳线结构;R3:第三电阻;R4:第四电阻;R5:第五电阻;410:设备寄存器;420:移位寄存器。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等),均为经用户授权或者经过各方充分授权的信息和数据,并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准,并提供有相应的操作入口,供用户选择授权或者拒绝。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换。例如,在不脱离本文范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。
取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
再者,如同在本文中所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文中有相反的指示。
应当进一步理解,术语“包含”、“包括”表明存在的特征、步骤、操作、元件、组件、种类、和/或组,但不排除一个或多个其他特征、步骤、操作、元件、组件、种类、和/或组的存在、出现或添加。
本申请的技术构思是:建立包括基板管理控制器100、数据读写电路200、数据采集处理电路300和存储模块400的检测系统,通过数据采集处理电路300向服务器的多个电源模块700提供使能信号,使电源模块700提供电源,并输出电源状态,数据采集处理电路300接收到多个电源模块700的使能信号和电源输出状态,生成电源错误码和状态码,将使能信号、电源输出状态、生成的电源错误码和状态码存储至存储模块400中,在电源故障并且无法检测到电源电压进而定位故障之处时,通过使用数据读写电路200对存储的相关信息进行读取,根据读取到的相关信息确定电源模块700的故障之处。
如图1所示,本申请一实施例提供一种服务器电源状态的检测系统,服务器包括多个电源模块700。
服务器的检测系统包括基板管理控制器100、数据读写电路200、数据采集处理电路300和存储模块400。基板管理控制器100与数据读写电路200连接,数据读写电路200与数据采集处理电路300连接,数据采集处理电路300与多个电源模块700连接。
在一些实施例中,数据读写电路200与存储模块400之间通过双向数据线和时钟线连接。数据读写电路200和基板管理控制器100之间通过双向数据线和时钟线连接,数据读写电路200和信号源电路500之间通过双向数据线和时钟线连接。
数据采集处理电路300用于向多个电源模块700提供使能信号,使电源模块700在使能信号的控制下提供电源,数据采集处理电路300还接收各个电源模块700的电源输出状态,数据采集处理电路300还根据各电源模块700的使能信号和电源输出状态生成电源错误码和状态码,并将电源模块700的使能信号、电源输出状态、电源错误码和状态码存储至存储模块400中。基板管理控制器100用于通过与数据读写电路200进行数据通信,读取存储模块400中电源模块700的使能信号、电源输出状态和电源错误码。
在一些实施例中,存储模块400包括设备寄存器410和移位寄存器420。根据电源模块700的使能信号和电源输出状态生成当前状态码,通过数据缓存器写入移位寄存器420中,并将移位寄存器420中的数据按照地址存储到设备寄存器410中。当电源模块700的使能信号和电源输出状态不匹配时,数据采集处理电路300生成电源错误码。数据采集处理电路300将电源模块700的使能信号、电源输出状态和电源错误码存储至存储模块400的移位寄存器420中。
例如:图2为本申请实施例提供的一种状态码存储示意图,如图2所示,当电源输出状态发生变化时,将生成的状态码BIT1的数据移位到BIT0,BIT2的数据移位到BIT1,依次类推,当BIT15数据转移到BIT14后,当前电源输出状态记录到BIT15,从而保证移位寄存器420里能够记录到最近16次的电源输出状态的变化,当发生故障时,能够通过状态码分析出电源的上电过程。
在本申请实施例提供的服务器电源状态的检测系统中,通过使用数据采集处理电路300采集电源模块700的使能信号和电源输出状态从而生成电源错误码和状态码,将电源模块700的使能信号、电源输出状态和生成的电源错误码以及状态码存储至存储模块400中,通过基板管理控制器100读取存储模块400中的数据,根据读取的使能信号、电源输出状态、生成的电源错误码以及电源状态码判断电源模块700的故障位置,在无法检测电压时仍能定位故障位置,提高作业效率。
在一些实施例中,如图1所示,检测系统包括信号源电路500和屏蔽电路600。信号源电路500与数据读写电路200连接,屏蔽电路600与数据读写电路200连接,屏蔽电路600用于使基板管理控制器100与数据读写电路200之间停止传输数据,在基板管理控制器100与数据读写电路200之间停止传输数据时信号源电路500与数据读写电路200进行数据传输。
在有需求需要使信号源电路500与数据读写电路200之间进行数据传输时,控制屏蔽电路600生成屏蔽信号,使屏蔽电路600使基板管理控制器100与数据读写电路200之间停止传输数据,在确定基板管理控制器100与数据读写电路200之间停止传输数据后,信号源电路500与数据读写电路200进行数据传输。
例如:为了实现单步上电定位,通过信号源电路500执行上电命令、强制上电命令等操作,使数据读写电路200和数据采集处理电路300工作,数据采集处理电路300用于向多个电源模块700提供使能信号,使电源模块700在使能信号的控制下提供电源,数据采集处理电路300还接收各个电源模块700的电源输出状态,数据采集处理电路300还根据各电源模块700的使能信号和电源输出状态生成电源错误码和状态码,并将电源模块700的使能信号、电源输出状态、电源错误码和状态码存储至存储模块400中。信号源电路500用于通过与数据读写电路200进行数据通信,读取存储模块400中电源模块700的使能信号、电源输出状态和电源错误码,方便开发人员使用信号源电路500进行远程故障定位。
在一些实施例中,如图3所示,数据读写电路200包括数据选择器210和控制电路220,控制电路220和数据选择器210的控制端连接,控制电路220与基板管理控制器100之间通过双向数据线和时钟线连接,屏蔽电路600与控制电路220连接。
控制电路220用于根据基板管理控制器100输出的心跳信号生成第一控制信号,在没有检测到心跳信号时生成无效信号。在控制电路220输出无效信号时,数据选择器210与基板管理控制器100之间无法进行传输数据。在控制电路220输出第一控制信号时,第一控制信号控制数据选择器210与基板管理控制器100之间进行数据传输。
屏蔽电路600在没有检测到信号时输出屏蔽信号,控制电路220在接收到屏蔽信号生成第二控制信号,第二控制信号使基板管理控制器100与数据读写电路200之间停止传输数据,并且控制数据选择器210与信号源电路500之间通过双向数据线和时钟线进行数据传输。信号源电路500用于读取存储模块400中电源模块700的使能信号、电源输出状态和电源错误码。
在本申请实施例提供的服务器电源状态的检测系统中,在检测到心跳信号且心跳信号有效时,基板管理控制器100通过数据读取模块读取电源模块700的使能信号、电源输出状态、电源错误码和状态码,当没有检测到心跳信号时,屏蔽电路600导通,使信号源电路500电源模块700的使能信号、电源输出状态、电源错误码和状态码,多种读取电源相关信息的方法保证了在心跳信号有效和没有检测到心跳信号的状态下实现电源模块700的故障定位,提升了工作效率。
在一些实施例中,如图3所示,信号源电路500包括三针跳线结构510、第三电阻R3以及第四电阻R4,三针跳线结构510的第一针接地,三针跳线结构510的第二针连接第三电阻R3的第一端,第三电阻R3的第二端接电源,三针跳线结构510的第三针连接第四电阻R4的第一端,第三电阻R3和第四电阻R4的第二端均接电源,第三电阻R3的第一端与时钟线连接,第四电阻R4的第一端与双向数据线连接。
屏蔽电路600包括两针跳线结构610和第五电阻R5,两针跳线结构610的其中一针接地,两针跳线结构610的另一针连接第五电阻R5的第一端,第五电阻R5的第二端接电源,第五电阻R5的第一端输出屏蔽信号,屏蔽信号为低电平信号。
在一些实施例中,如图3所示,控制电路220包括看门狗电路221和信号生成电路222,看门狗电路221用于在检测到心跳信号异常时输出复位信号,信号生成电路222用于在接收到复位信号时输出无效信号,在没有接收到复位信号时输出第一控制信号。屏蔽电路600与信号生成电路222连接,信号生成电路222在接收到屏蔽信号时输出第二控制信号。
更具体地,看门狗电路221在检测到基板管理控制器100输出的心跳信号异常时输出复位信号,信号生成电路222在接收到复位信号时输出无效信号,在没有接收到复位信号时输出第一控制信号。当信号生成电路222输出无效信号时,屏蔽电路600生成屏蔽信号,并且信号生成电路222在接收到屏蔽信号时输出第二控制信号。当信号生成电路222没有接收到复位信号且输出第一控制信号时,基板管理控制器100通过数据读取模块读取存储模块400中电源模块700的使能信号、电源输出状态、电源错误码和状态码;当信号生成电路222在接收到屏蔽信号时输出第二控制信号时,信号源电路500通过数据读取模块读取存储模块400中电源模块700的使能信号、电源输出状态、电源错误码和状态码。
在本申请实施例提供的服务器电源状态的检测系统,在检测到心跳信号且心跳信号异常的情况下,信号生成电路222没有接收到复位信号且输出第一控制信号时,基板管理控制器100对存储模块400中电源模块700的使能信号、电源输出状态、电源错误码和状态码进行读取,在信号生成电路222接收到复位信号且输出第二控制信号时,信号源电路500对存储模块400中电源模块700的使能信号、电源输出状态、电源错误码和状态码进行读取,多种读取电源相关信息的方法保证了在心跳信号异常时,能够接收到复位信号和不能接收到复位信号的状态下实现电源模块700的故障定位,提升了工作效率。
在一些实施例中,数据采集处理电路300、存储模块400和数据读写电路200均在一复杂可编程逻辑电路CPLD内。
图4为本申请实施例提供的一种服务器电源状态的检测系统结构图,如图4所示,服务器电源包括N个电源模块700,依次标记为第一个电源模块700(POWER_MODULE1)、第二个电源模块700(POWER_MODULE2)、……第N个电源模块700(POWER_MODULEN)。其中各个电源模块700包括电源模块700的使能信号和电源输出状态;例如第一个电源模块700(POWER_MODULE1)的电源模块700的使能信号为POWER_MODULE1_EN,第一个电源模块700(POWER_MODULE1)的电源模块700的电源输出状态为POWER_MODULE1_PG;第二个电源模块700(POWER_MODULE2)的电源模块700的使能信号为POWER_MODULE2_EN,第二个电源模块700(POWER_MODULE2)的电源模块700的电源输出状态为POWER_MODULE2_PG;第N个电源模块700(POWER_MODULEN)的电源模块700的使能信号为POWER_MODULEN_EN,第N个电源模块700(POWER_MODULEN)的电源模块700的电源输出状态为POWER_MODULEN_PG。
检测系统包括基板管理控制器100、信号源电路500、屏蔽电路600、数据读写电路200、电源模块700、数据采集处理电路300和存储模块400。
其中,基板管理控制器100通过双向数据线(BMC_IIC_SDA)、连接双向数据线的第二电阻、时钟线(BMC_IIC_SCL)、连接时钟线的第一电阻与选择器连接,基板管理控制器100输出心跳信号(BMC_HEADER),其中,基板管理控制器100输出的心跳信号(BMC_HEADER)为脉冲信号。
信号源电路500包括三针跳线结构510(IIC_SIG_HEADER)、双向数据线(EDBUG_IIC_SDA)、连接双向数据线第四电阻R4、时钟线(EDBUG_IIC_SCL)、连接双向时钟线的第三电阻R3。
屏蔽电路600包括两针跳线结构(IIC_SEL_HEADER)和第五电阻R5。数据读写电路200包括数据选择器210(MUX)、看门狗电路221(WDT)、和信号生成电路222(MUX_SEL),数据读写电路200与数据采集处理电路300连接,其中,数据选择器210与基板管理控制器100的双向数据线(BMC_IIC_SDA)、基板管理控制器100的时钟线(BMC_IIC_SCL)、信号源电路500的双向数据线(EDBUG_IIC_SDA)和信号源电路500的时钟线(EDBUG_IIC_SCL)连接,看门狗电路221接收基板管理控制器100输出的心跳信号(BMC_HEADER),信号生成电路222与屏蔽电路600连接。
数据采集处理电路300(POWER SEQUENCING)与多个电源模块700连接,根据采集到的电源模块700的使能信号(ALL_EN)和电源输出状态(ALL_PG)生成电源错误码(Er_CODE);
存储模块400包括移位寄存器(REG)、数据缓存器(FIFO)、IIC设备寄存器410,其中,IIC设备寄存器410为可扩展的设备寄存器410,可以包括IIC_0设备寄存器410、IIC_1设备寄存器410,移位寄存器接收数据采集处理电路300采集处理得到的电源模块700的使能信号(ALL_EN)和电源输出状态(ALL_PG)生成电源错误码(Er_CODE),移位寄存器连接数据缓存器(FIFO)、连接IIC设备寄存器410,其中,IIC设备寄存器410还通过IIC双向数据线(IIC_SDA)和IIC时钟线(IIC_SCL)连接数据读写电路200。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种服务器电源状态的检测系统,其特征在于,所述服务器包括多个电源模块;所述检测系统包括:
基板管理控制器、数据读写电路、数据采集处理电路和存储模块;
所述基板管理控制器与所述数据读写电路连接,所述数据读写电路与所述数据采集处理电路连接,所述数据采集处理电路与多个电源模块连接;
所述数据采集处理电路用于向多个所述电源模块提供使能信号,使所述电源模块在所述使能信号的控制下提供电源,并接收各个所述电源模块的电源输出状态,根据各所述电源模块的使能信号和电源输出状态生成电源错误码和电源状态码,将所述电源模块的使能信号、电源输出状态、电源错误码和电源状态码存储至存储模块中;
所述基板管理控制器用于通过与所述数据读写电路进行数据通信,读取所述存储模块中所述电源模块的使能信号、电源输出状态和电源错误码。
2.根据权利要求1所述的检测系统,其特征在于,所述检测系统包括:信号源电路和屏蔽电路;
所述信号源电路与所述数据读写电路连接,所述屏蔽电路与所述数据读写电路连接,所述屏蔽电路用于使所述基板管理控制器与所述数据读写电路之间停止传输数据,在所述基板管理控制器与所述数据读写电路之间停止传输数据时所述信号源电路与所述数据读写电路进行数据传输。
3.根据权利要求2所述的检测系统,其特征在于,所述数据读写电路与所述存储模块之间通过双向数据线和时钟线连接;所述数据读写电路和所述基板管理控制器之间通过所述双向数据线和所述时钟线连接,所述数据读写电路和所述信号源电路之间通过所述双向数据线和所述时钟线连接。
4.根据权利要求1至3中任意一项所述的检测系统,其特征在于,所述数据读写电路包括:数据选择器和控制电路;
所述控制电路和所述数据选择器的控制端连接,所述控制电路与所述基板管理控制器之间通过双向数据线和时钟线连接,所述控制电路用于根据所述基板管理控制器输出的心跳信号生成第一控制信号,在没有检测到心跳信号时生成无效信号,所述第一控制信号控制所述数据选择器与所述基板管理控制器之间进行数据传输。
5.根据权利要求4所述的检测系统,其特征在于,屏蔽电路与所述控制电路连接,所述屏蔽电路在输出屏蔽信号时所述控制电路生成第二控制信号,所述第二控制信号控制所述数据选择器与信号源电路之间通过双向数据线和所述时钟线进行数据传输。
6.根据权利要求4所述的检测系统,其特征在于,所述控制电路包括看门狗电路和信号生成电路,所述看门狗电路用于在检测到心跳信号异常时输出复位信号,所述信号生成电路用于在接收到复位信号时输出无效信号,在没有接收到复位信号时输出所述第一控制信号。
7.根据权利要求6所述的检测系统,其特征在于,屏蔽电路与所述信号生成电路连接,所述信号生成电路在接收到屏蔽信号时输出第二控制信号。
8.根据权利要求2所述的检测系统,其特征在于,所述信号源电路包括:三针跳线结构、第三电阻以及第四电阻,所述三针跳线结构的第一针接地,所述三针跳线结构的第二针连接所述第三电阻的第一端,所述第三电阻的第二端接电源,所述三针跳线结构的第三针连接所述第四电阻的第一端,所述第三电阻和所述第四电阻的第二端均接电源,所述第三电阻的第一端与时钟线连接,所述第四电阻的第一端与双向数据线连接。
9.根据权利要求2所述的检测系统,其特征在于,所述屏蔽电路包括:
两针跳线结构和第五电阻,所述两针跳线结构的其中一针接地,所述两针跳线结构的另一针连接所述第五电阻的第一端,所述第五电阻的第二端接电源,所述第五电阻的第一端输出屏蔽信号,所述屏蔽信号为低电平信号。
10.根据权利要求1所述的检测系统,其特征在于,所述数据采集处理电路、所述存储模块和所述数据读写电路均在一复杂可编程逻辑电路内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211707900.0A CN116302731A (zh) | 2022-12-28 | 2022-12-28 | 服务器电源状态的检测系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211707900.0A CN116302731A (zh) | 2022-12-28 | 2022-12-28 | 服务器电源状态的检测系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116302731A true CN116302731A (zh) | 2023-06-23 |
Family
ID=86836648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211707900.0A Pending CN116302731A (zh) | 2022-12-28 | 2022-12-28 | 服务器电源状态的检测系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116302731A (zh) |
-
2022
- 2022-12-28 CN CN202211707900.0A patent/CN116302731A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
US20190354453A1 (en) | Traffic capture and debugging tools for identifying root causes of device failure during automated testing | |
US20040088604A1 (en) | Methods and arrangements to enhance a bus | |
KR20110124617A (ko) | 시스템-온-칩 및 그것의 디버깅 방법 | |
TWI759719B (zh) | 快閃記憶體控制器及用於快閃記憶體控制器的方法 | |
JP2000194608A (ja) | 診断解析器のためのバス及び/またはインタ―フェイスの局所捕捉モジュ―ル | |
US11828787B2 (en) | Eye diagram capture test during production | |
CN115083510A (zh) | 固态硬盘测试方法、装置、存储介质、电源及电子设备 | |
CN112685212B (zh) | 一种处理器异常的调试追踪方法、装置和系统 | |
CN212364515U (zh) | 一种soc芯片自动化qc装置 | |
CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
US9158609B2 (en) | Universal serial bus testing device | |
CN117630637A (zh) | 一种测试装置 | |
CN116302731A (zh) | 服务器电源状态的检测系统 | |
CN100511172C (zh) | 一种板间透传总线的测试装置及方法 | |
CN109710480B (zh) | 一种内存镜像卡调试方法及其系统 | |
CN115602242B (zh) | 一种存储装置及其测试方法 | |
CN113160875B (zh) | 芯片测试系统和测试方法 | |
CN111179996B (zh) | 数据校准装置及其校准数据存写方法 | |
US7526691B1 (en) | System and method for using TAP controllers | |
CN111143145B (zh) | 一种sata错误处理调试中制造错误的方法及电子设备 | |
TW202242655A (zh) | 儲存有限狀態機之狀態資料的方法、電腦系統、及電腦程式產品 | |
CN207650792U (zh) | 一种bmc卡和主板 | |
US6490694B1 (en) | Electronic test system for microprocessor based boards | |
US20060117235A1 (en) | System and method for conducting BIST operations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |