CN112685212B - 一种处理器异常的调试追踪方法、装置和系统 - Google Patents

Abstract

本发明属于芯片调试领域，本发明提供一种处理器异常的调试追踪方法、装置和系统，其方法包括：通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器。本发明在芯片设计阶段就充分考虑到芯片调试的问题，通过一种实时检测处理器对外部访问操作的调试追踪IP，将该IP集成到芯片中，配合简单的驱动软件，可以在只增加微小面积的情况下，极大的改善处理器在异常时的调试。

Description

一种处理器异常的调试追踪方法、装置和系统

技术领域

本发明涉及芯片调试领域，尤指一种处理器异常的调试追踪方法、装置和系统。

背景技术

随着芯片技术的发展,越来越多的处理器、IP、存储器等多种芯片模块单元经过总线等互联机制，被集成到单一芯片中，这使得在获得高性能多功能芯片的同时，也显著增大了芯片硬件及软件驱动调试的难度和工作量。

现有的处理器通常有一种或多种异常模式，在处理器访问到不存在的地址，或错误的地址时，处理器会进入异常模式。要找到出错地址，通常需要分析进入异常时的栈内容，再反向分析出程序的错误地址，此方法要求调试人员熟悉该处理器的体系架构，难度较大，而且要准确定位出错地址，往往需要多次重复调式，费时费力。

同时，由于芯片集成度越来越高，芯片内部的各种IP单元越来越多，在调试阶段，处理器出现异常的情况会更常见。

此外，由于处理器在执行到错误地址时，已经进入了异常状态，调试人员看到的是处理器出错后的状态，而出错前一时刻的状态往往出现了变化，不利于问题的定位分析。

发明内容

本发明提供一种处理器异常的调试追踪方法、装置和系统，通过一种实时检测处理器对外部访问操作的调试追踪IP，将该IP集成到芯片中，配合简单的驱动软件，可以在只增加微小面积的情况下，极大的改善处理器在异常时的调试。

本发明提供的技术方案如下：

一种处理器异常的调试追踪方法，包括：

通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；

当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器。

进一步优选地，所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态，包括步骤：

通过所述调试追踪IP的使能内部计时以产生同步信号与所述调试终端通信；

通过所述调试追踪IP可选择的记录所述处理器的访问内容；

其中，所述访问内容包括：访问时刻，访问地址，访问类型，访问数据值、错误类型。

进一步优选地，所述当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器，具体包括步骤：

当所述处理器的外部访问状态异常时，获取所述处理器访问异常时的异常信息；

将所述异常信息传输至所述调试终端；

其中，所述异常信息包括访问异常时的所述访问内容和异常提示信息。

进一步优选地，所述处理器异常的调试追踪方法，还包括步骤：

当所述处理器的外部访问状态异常时，自动将所述异常信息保存到缓存器所在的存储地址。

进一步优选地，所述处理器异常的调试追踪方法，还包括步骤：

当所述处理器的外部访问状态异常时，可根据接收到的设置指令，阻塞所述处理器的外部访问。

进一步优选地，所述处理器异常的调试追踪方法，还包括步骤：

启动调试追踪，使能控制所述调试追踪IP进入调试追踪模式，以使所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；

当完成所述处理器的调试后，禁止所述调试追踪IP的调试追踪。

一种处理器异常的调试追踪装置，包括：

检测模块，用于通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；

辅助模块，用于当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器。

进一步优选地，所述处理器异常的调试追踪装置，还包括：

控制模块，用于启动调试追踪，使能控制所述调试追踪IP进入调试追踪模式；

总线接口，用于检测处理器的外部访问状态，记录出现访问异常的异常信息，并输出记录的所述异常信息到缓存器中。

时钟模块，用于使能内部计时，记录访问时刻，变化时刻；

所述缓存器，用于存储访问信息，具体包括访问时刻，访问地址，访问类型，访问数据值、错误类型。

一种处理器异常的调试追踪系统，包括：所述的处理器异常的调试追踪装置、处理器、调试终端；

所述处理器异常的调试追踪装置，用于通过调试追踪IP的使能内部计时以产生同步信号与所述调试终端通信，传输所述处理器的异常信息至所述调试终端；

所述调试终端，用于获取所述异常信息后，根据所述异常信息中的访问地址，检查软件确认及修改错误以进行所述处理器的调试。

本发明提供的一种处理器异常的调试追踪方法、装置和系统，至少具有以下有益效果：

1)通过一种实时检测处理器对外部访问操作的调试追踪IP，并将该IP一起集成到芯片中，在芯片设计阶段就充分考虑到上述现有调试方法存在的问题，可以在只增加微小面积的情况下，配合简单的驱动软件，极大的改善处理器在异常时的调试。

2)调试模式下，在追踪到异常地址访问时，通过调试追踪IP驱动异常指示信号，使得处理器的调试工作显著简化。

3)通过本发明中的处理器异常的调试追踪装置的调试信息输出功能，可以在不使用仿真调试工具时快速定位到异常地址。

4)本发明中的处理器异常的调试追踪方法可随时使能和禁止，特别适用于定位偶然出现的异常。

5)本发明中的处理器异常的调试追踪方法和一般的调试方案比，可显著提高了调试效率，降低调试成本，具有优越性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明：

图1是本发明的一种处理器异常的调试追踪方法的一种实施例的流程示意图；

图2是本发明中一种处理器异常的调试追踪装置的一个实施例的示意图；

图3是本发明中的调试追踪IP的结构示意图；

图4是本发明中调试追踪IP与处理器集成方式示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

实施例一

如图1所示，本发明提供一种处理器异常的调试追踪方法的一个实施例，包括以下步骤：

S100通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态。

具体的，处理器是指需要调试的运行软件的CPU，包括但不限于ARM。调试追踪IP是指集成到芯片内部的调试追踪IP，又包括总线接口、内部计时、使能控制。

示例性的，通过调试追踪IP检测处理器对外部IP或Memory的访问。

S200当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器。

需要说明的是，异常信息包括异常提示信息，以提示对处理器进行调试的调试终端需要对处理器进行调试的时刻；以及处理器发生异常时的异常内容。

具体的，外部访问状态异常是指在处理器通过总线访问外部存储器或外设IP模块时，由于访问到不存在的地址或错误地址而使得处理器进入的非正常状态。所述不存在的地址或错误地址就是异常地址，在调试时要排除问题，就需要找到导致处理器进入异常状态的异常地址。异常信息中就包含了异常地址。

示例性的，通过调试追踪IP的使能控制模块，将缓存器Buffer的地址映射到UART外设时，则支持从UART打印输出信息内容，通过UART打印输出处理器的异常信息至调试终端。注意：此时需要设置调试追踪IP，选择发送数据格式为ASCII码。

此外，使能控制模块支持内置或外部的数据缓存Buffer的地址，使用内置Buffer时，不需要总线Master接口。

此实施例中，该处理器异常调试追踪IP及方法包括了以下关键特性：

该IP支持检测处理器对外部IP或Memory的访问；

该IP支持旁路模式和调试模式，可以由软件或硬件进行配置：

(1)在旁路模式时，该IP不追踪处理器对外部的访问，总线互连信号透传，从而不会引入额外的延时。

(2)在调试模式时，该IP检查所经过的访问，在检测到错误地址或不存在的地址时，将访问阻塞，同时发送异常IO信号,用于通知调试人员进行处理，此时处理器的PC指针指向的就是出错地址。IP内部提供对阻塞的访问的后续处理方式。

(3)该IP缺省为旁路模式，从而不影响系统的运行和性能，在进行调试时，可以通过软件或调试工具使能位调试模式，调试完成后，可以恢复为旁路模式。

在本实施例中，调试模式下，通过调试追踪IP追踪处理器的异常地址访问，驱动异常指示信号，输出调试信息，使得调试工作显著简化。

实施例二

基于上述实施例，本实施例中与上述实施例相同的部分就不一一赘述了，基于上述实施例，在本实施例中，关于步骤S100所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态，包括步骤：

通过使能所述调试追踪IP，检测模块开始追踪处理器对外部的访问，并分析访问返回信号，以确认访问是正常还是异常。

具体的，调试追踪IP包括内部计时模块：在使能调试模式时，开始进行基于输入时钟的累加计数，计数器Timer的宽度可使用参数配置。

关于步骤S200所述当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器，具体包括步骤：

通过设置所述调试追踪IP，可选择的记录所述处理器在出现异常访问时的访问内容，包括：访问时刻，访问地址，访问类型，访问数据值、错误类型等。同时，可选的，可产生同步信号和调试终端进行通信，以方便传输处理器的异常信息给调试终端。调试终端包括运行在调试主机上的调试软件或/和与调试主机相连的处理器仿真器工具。

具体的，调试追踪IP还包括：

总线接口：包括Slave接口，类型及宽度可使用参数配置，支持AXI/AHB，用于检测处理器指令总线或数据总线对外部的访问，记录出现访问错误的地址。以及Master接口，类型及宽度可使用参数配置，支持AXI/AHB，用于输出记录的信息到外部存储Buffer(缓存器)中。

优选地，所述处理器异常的调试追踪方法，还包括步骤：

当所述处理器的外部访问状态异常时，阻塞所述处理器的外部访问。

具体的，调试追踪IP的使能控制功能可以选择处理器在访问出错时的处理方式：阻塞或继续执行，即Hold住处理器的总线访问，以阻塞处理器的外部访问，或选择继续执行。

优选地，当处理器出现访问阻塞时，该IP支持将阻塞地址及其它定义的信息输出到指定的地址，例如UART或Buffer存储地址，从而可以支持在不连接仿真调试工具时进行调试。

在本实施例中，通过实时检测及存储处理器的异常信息，并选择性的阻塞处理器的外部访问，使得处理器停止在异常发生之前的时刻，并将出错地址信息保存到内置或外部的Buffer中，避免了调试不及时的问题。

在本实施例中，通过调试信息输出功能，可以在不使用仿真调试工具时快速定位到异常地址。

实施例三

在所述当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器之后，还包括步骤：

当所述调试终端获取所述异常信息后，查看所述异常信息中的访问地址。

根据所述异常信息中的访问地址，检查软件确认及修改错误以进行所述处理器的调试。

具体的，调试终端可以包括外部调试主机，其包括可运行在外部调试主机上的调试信息解析工具。

示例性的，当调试终端直接查看外部存储Buffer以获取处理器的异常信息后，检查软件确认及修改错误以进行所述处理器的调试。

在本实施例中，与目标IP一起集成到芯片中，在芯片设计阶段就充分考虑到上述现有调试方法存在的问题，可以在只增加微小面积的情况下，极大的改善处理器在异常时的调试，该方法和一般的调试方案比，可显著提高了调试效率，降低调试成本，具有优越性。

实施例四

基于上述实施例，本实施例与上述实施例相同的部分就不一一赘述了，本实施中还包括：

启动调试追踪，使能控制所述调试追踪IP进入调试追踪模式，以使所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态。

当完成所述处理器的调试后，禁止所述调试追踪IP的调试追踪。

具体的，调试追踪IP在SOC(系统级芯片)启动后，通过软件或硬件进行初始化设置，在需要启动调试追踪的软件位置，以使调试追踪IP使能调试追踪。当完成处理的调试后，使能控制调试追踪IP进入禁止调试模式，调试追踪IP时钟被关闭，也不记录信息；缺省为禁止调试，从而不影响系统的运行和性能。

在本实施例中，该调试方法可随时使能和禁止，特别适用于定位偶然出现的异常。

实施例五

如图2～4所示，本发明还提供一种处理器异常的调试追踪装置，包括：

检测模块201，用于通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态。

辅助模块202，用于当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器。

优选地，所述处理器异常的调试追踪装置，还包括：

控制模块，用于启动调试追踪，使能控制所述调试追踪IP进入调试追踪模式。

总线接口，用于检测处理器的外部访问状态，记录出现访问异常的异常信息，并输出记录的所述异常信息到缓存器中。

时钟模块，用于使能内部计时以记录访问时刻、变化时刻。

所述缓存器，用于存储访问信息，所述访问信息包括访问时刻、访问地址、访问类型、访问数据值、错误类型。

示例性的，如图3所示的调试追踪IP的组成框图和如图4所示的调试追踪IP与处理器集成方式示意图，处理器异常的调试追踪装置可以包括集成在所述处理器中的调试追踪IP，具体包括：

1、总线接口：包括Slave接口，类型及宽度可使用参数配置，支持AXI/AHB，用于检测处理器指令总线或数据总线对外部的访问，记录出现访问错误的地址；

Master接口，类型及宽度可使用参数配置，支持AXI/AHB，用于输出记录的信息到外部存储Buffer中。

2、内部计时(Timer计时)：在使能调试模式时，开始进行基于输入时钟的累加计数，计数器Timer的宽度可使用参数配置。

3、使能控制，具体包括以下特性：

支持使能/禁止调试模式，支持由软件或硬件进行使能和禁止。

在使能调试模式之前，需要通过软件或硬件配置：

支持内置或外部的数据缓存Buffer的地址，使用内置Buffer时，不需要总线Master接口；Buffer的地址映射到UART外设时，则支持从UART打印输出信息内容，选择记录的信息内容，否则按缺省选择进行；可选择的处理器访问信息内容：访问时刻、访问地址、访问类型、访问数据值、错误类型等；可选择的处理器关键状态信号的信息内容：信号ID、变化时刻、数据值等；选择处理器在访问出错时的处理方式：Hold或继续执行。

示例性的，调试追踪IP在使能调试模式时：使能内部计时，Timer开始计数，同时支持处理器的指令总线和数据总线的访问，当检测到处理器访问出错时，进行总线Hold或继续执行，并自动记录，将出错地址保存到Buffer；检测到关键状态信号发生变化时，自动记录，并写入到Buffer。

在调试追踪IP进入禁止调试模式时：追踪IP时钟被关闭，也不记录信息；其中，缺省为禁止调试，从而不影响系统的运行和性能。

此处理器异常调试追踪IP及方法包括了以下关键特性：

此处理器异常调试追踪IP及方法检测处理器对外部IP或Memory的访问；该IP支持旁路模式和调试模式，可以由软件或硬件进行配置：

(1)在旁路模式时，该IP不追踪处理器对外部的访问，总线互连信号透传，从而不会引入额外的延时。

(2)在调试模式时，该IP检查所经过的访问，在检测到错误地址或不存在的地址时，将访问阻塞，同时发送异常IO信号,用于通知调试人员进行处理，此时处理器的PC指针指向的就是出错地址。IP内部提供对阻塞的访问的后续处理方式。

(3)该IP缺省为旁路模式，从而不影响系统的运行和性能，在进行调试时，可以通过软件或调试工具使能位调试模式，调试完成后，可以恢复为旁路模式。

同时，该调试追踪IP支持调试信息输出：

在调试模式时，当处理器出现访问阻塞时，该IP支持将阻塞地址及其它定义的信息输出到指定的地址，例如UART或Buffer存储地址，从而可以支持在不连接仿真调试工具时进行调试。

在本实施例中，通过调试追踪IP在调试模式时，当处理器访问到错误的地址或不存在的地址时，该IP阻塞住处理器的访问，同时发送异常IO信号，以提示调试人员进行处理,调试人员则可通过缓存Buffer中保存的信息，从而可以直接得到处理器运行出错的地址。

实施例六

本发明还提供一种处理器异常的调试追踪系统，包括：所述的处理器异常的调试追踪装置、调试终端。

所述处理器异常的调试追踪装置，包括内部集成了调试追踪IP的主控芯片、基于该芯片设计的单板系统、通过特定接口与单板系统连接的调试主机。

具体的，在需要调试的软件的合理位置插入设置和使能调试追踪IP的指令，调试追踪IP开始工作，检查处理器的指令和数据访问状态，在出现异常访问时，记录异常信息到缓存器，或通过特定接口发送所述处理器的异常信息至所述调试终端。

所述调试终端，运行在调试主机上，用于获取所述异常信息后，解析显示异常信息，开发者根据所述异常信息中的访问地址，检查软件确认及修改错误以进行所述处理器的调试。

具体的，在处理器异常的调试追踪系统中包括实时检测处理器对外部访问操作的调试追踪IP，将该IP与处理器一起集成到芯片中，在芯片设计阶段就充分考虑到上述现有调试方法存在的问题，可以在只增加微小面积的情况下，极大的改善处理器在异常时的调试。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的设备和方法，可以通过其他的方式实现。示例性的，以上所描述的系统实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种处理器异常的调试追踪方法，其特征在于，包括：

在处于调试模式时，通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；所述处理器的外部访问状态是指所述处理器的数据总线和指令总线对外部的访问状态信号；当所述处理器的外部访问状态异常时，阻塞所述处理器的外部访问并发送异常信息至调试终端，以辅助所述调试终端调试所述处理器；

其中，所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态，包括步骤：通过所述调试追踪IP的使能内部计时以产生同步信号与所述调试终端通信；通过所述调试追踪IP记录所述处理器的访问内容；其中，所述访问内容包括：访问时刻，访问地址，访问类型，访问数据值、错误类型；

其中，所述发送异常信息至调试终端，以辅助所述调试终端调试所述处理器，具体包括步骤：当所述处理器的外部访问状态异常时，获取所述处理器访问异常时的异常信息；将所述异常信息传输至所述调试终端；其中，所述异常信息包括访问异常时的所述访问内容和异常提示信息。

2.根据权利要求1所述处理器异常的调试追踪方法，其特征在于，还包括步骤：

当所述处理器的外部访问状态异常时，自动将所述异常信息保存到缓存器所在的存储地址。

3.根据权利要求1所述处理器异常的调试追踪方法，其特征在于，还包括步骤：

启动调试追踪，使能控制所述调试追踪IP进入调试追踪模式，以使所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；

当完成所述处理器的调试后，禁止所述调试追踪IP的调试追踪。

4.根据权利要求1~3中任一项所述处理器异常的调试追踪方法，其特征在于，在所述当所述处理器的外部访问状态异常时，发送异常信息至调试终端，以辅助所述调试终端调试所述处理器之后，还包括步骤：

当所述调试终端获取所述异常信息后，查看所述异常信息中的访问地址；

根据所述异常信息中的访问地址，检查软件确认及修改错误以进行所述处理器的调试。

5.一种处理器异常的调试追踪装置，其特征在于，包括：

检测模块，用于在处于调试模式时，通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态；所述处理器的外部访问状态是指所述处理器的数据总线和指令总线对外部的访问状态信号；辅助模块，用于当所述处理器的外部访问状态异常时，阻塞所述处理器的外部访问并发送异常信息至调试终端，以辅助所述调试终端调试所述处理器；

其中，所述通过与处理器集成的调试追踪IP检测所述处理器的外部访问状态，包括：通过所述调试追踪IP的使能内部计时以产生同步信号与所述调试终端通信；通过所述调试追踪IP记录所述处理器的访问内容；其中，所述访问内容包括：访问时刻，访问地址，访问类型，访问数据值、错误类型；

其中，所述发送异常信息至调试终端，以辅助所述调试终端调试所述处理器，具体包括：当所述处理器的外部访问状态异常时，获取所述处理器访问异常时的异常信息；将所述异常信息传输至所述调试终端；其中，所述异常信息包括访问异常时的所述访问内容和异常提示信息。

6.一种处理器异常的调试追踪系统，其特征在于，包括：如权利要求5所述的处理器异常的调试追踪装置、处理器、调试终端；

所述处理器异常的调试追踪装置，用于通过调试追踪IP的使能内部计时以产生同步信号与所述调试终端通信，传输所述处理器的异常信息至所述调试终端；

所述调试终端，用于获取所述异常信息后，根据所述异常信息中的访问地址，检查软件确认及修改错误以进行所述处理器的调试。