CN111078492B - 一种SoC内部总线的状态监控系统及方法 - Google Patents

Abstract

本发明公开了一种SoC内部总线的状态监控系统及方法，监控系统包括：监控模块，监控模块包括：总线协议解析模块、匹配控制模块、记录缓冲模块和监控配置与状态输出模块，匹配控制模块包括多个功能不同的寄存器，记录缓冲模块包括多组状态寄存器和缓冲，每个寄存器对应一组状态寄存器和缓冲。本发明通过独立的总线监控模块监控总线的行为，通过配置监控寄存器实现对总线传输内容、地址、传输对象的监控，通过监控触发时保留监控状态以及报告匹配结果的机制进行及时反馈，逐步缩小出错的范围，可以实现快速准确的错误定位，并根据错误发生的现场信息诊断出错原因，提高芯片及软件的调试效率。

Description

一种SoC内部总线的状态监控系统及方法

技术领域

本发明涉及集成电路技术领域，具体涉及一种SoC内部总线的状态监控系统及方法。

背景技术

随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC(System-on-a-Chip)设计技术。SoC可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。

SoC的定义多种多样，由于其内涵丰富、应用范围广，很难给出准确定义。一般说来，SoC称为系统级芯片，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；从广义角度讲，SoC是一个微小型系统，如果说中央处理器(CPU)是大脑，那么SoC就是包括大脑、心脏、眼睛和手的系统。国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，它通常是客户定制的，或是面向特定用途的标准产品。

在SoC设计中通常集成了一个或者多个CPU，以及多个功能模块，CPU与功能模块之间通过总线实现模块之间的数据通信。由于SoC芯片的复杂性，对芯片中各个模块的错误很难定位。软件或者硬件的错误最终通常会在模块之间的数据通信上体现，体现方式主要是：访问的地址错误，传输的数据错误，发出与预期不符合的请求流。

当SoC上运行复杂的软件产生错误时，从应用软件检测到出错往往具有滞后性，即应用软件检测到出错现场与第一次出错的指令、数据流之间可能相隔若干个操作，很难实时检测到SoC传输、处理过程中的错误。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种SoC内部总线的状态监控系统及方法，可以快速准确的错误定位，并根据错误发生的现场信息诊断出错原因，提高芯片及软件的调试效率。

为实现上述目的，本发明采用的技术方案如下：

一种SoC内部总线的状态监控系统，所述监控系统包括：监控模块，所述监控模块包括：总线协议解析模块、匹配控制模块、记录缓冲模块和监控配置与状态输出模块，所述匹配控制模块包括多个功能不同的寄存器，所述记录缓冲模块包括多组状态寄存器和缓冲，每个寄存器对应一组状态寄存器和缓冲；

所述总线协议解析模块用于检测并解析总线事务，提取所述总线事务中的总线传输信息发送至所述匹配控制模块中的各个寄存器；

所述匹配控制模块用于通过各个寄存器根据匹配使能信息对预设的监控内容与所述总线传输信息进行匹配，将匹配结果存储在所述寄存器对应的状态寄存器中，如匹配成功则将所述总线传输信息存储在所述寄存器对应的缓冲中；

所述监控配置与状态输出模块用于读取所述状态寄存器和所述缓冲中的数据，当确定匹配成功时根据内部的中断使能位，确定是否输出中断信号。

进一步，如上所述的一种SoC内部总线的状态监控系统，所述监控内容和所述总线传输信息均包括：地址信息、控制信息和数据信息，所述控制信息包括操作类型、传输数据长度、传输次数、请求源，所述数据信息包括读数据信息和写数据信息。

进一步，如上所述的一种SoC内部总线的状态监控系统，所述匹配控制模块包括：地址匹配寄存器、数据匹配寄存器、源匹配寄存器目标匹配寄存器以及控制寄存器；

所述地址匹配寄存器用于在所述匹配使能信息有效时对所述监控内容中的地址信息与所述总线传输信息中的地址信息进行匹配；

所述数据匹配寄存器用于在所述匹配使能信息有效时对所述监控内容中的数据信息与所述总线传输信息中的数据信息进行匹配；

所述源匹配寄存器用于在所述匹配使能信息有效时对所述监控内容中的请求源与所述总线传输信息中的请求源进行匹配；

所述目标匹配寄存器用于在所述匹配使能信息有效时对特定总线从模块进行监控，在所述总线事务期间，若所述特定总线从模块被选中，则确定匹配成功；

所述控制寄存器用于配置各种触发条件之间的关系，包括与关系和或关系，触发内容包括需要记录的信息长度和发出中断。

进一步，如上所述的一种SoC内部总线的状态监控系统，所述缓冲为FIFO结构。

进一步，如上所述的一种SoC内部总线的状态监控系统，所述监控系统还包括：上位机，所述上位机用于根据芯片的测试情况和出错情况设置相应的监控内容和各种触发条件；

若出错情况为程序流异常，则将程序流中的多个取值的地址设置为监控内容并使能相关的寄存器进行匹配。

进一步，如上所述的一种SoC内部总线的状态监控系统，所述上位机还用于通过配置接口读取所述状态寄存器和所述缓冲中的数据并进行诊断分析。

一种SoC内部总线的状态监控方法，所述监控方法包括：

(1)总线协议解析模块检测并解析总线事务，提取所述总线事务中的总线传输信息发送至匹配控制模块中的各个寄存器；

(2)匹配控制模块通过各个寄存器根据匹配使能信息对预设的监控内容与所述总线传输信息进行匹配，将匹配结果存储在所述寄存器对应的状态寄存器中，如匹配成功则将所述总线传输信息存储在所述寄存器对应的缓冲中；

(3)监控配置与状态输出模块读取所述状态寄存器和所述缓冲中的数据，当确定匹配成功时根据内部的中断使能位，确定是否输出中断信号。

进一步，如上所述的一种SoC内部总线的状态监控方法，步骤(1)之前，还包括：

上位机根据芯片的测试情况和出错情况设置相应的监控内容和各种触发条件。

进一步，如上所述的一种SoC内部总线的状态监控方法，步骤(3)之后，还包括：

所述上位机通过配置接口读取所述状态寄存器和所述缓冲中的数据并进行诊断分析。

进一步，如上所述的一种SoC内部总线的状态监控方法，若出错情况为程序流异常，则所述上位机将程序流中的多个取值的地址设置为监控内容并使能相关的寄存器进行匹配。

本发明的有益效果在于：本发明通过独立的总线监控模块监控总线的行为，通过配置监控寄存器实现对总线传输内容、地址、传输对象的监控，通过监控触发时保留监控状态以及报告匹配结果的机制进行及时反馈，逐步缩小出错的范围，可以实现快速准确的错误定位，并根据错误发生的现场信息诊断出错原因，提高芯片及软件的调试效率。

附图说明

图1为本发明实施例中提供的一种SoC内部总线的状态监控系统的结构示意图；

图2为本发明实施例中提供的监控模块在SoC中的结构示意图；

图3为本发明实施例中提供的一种SoC内部总线的状态监控方法的流程示意图。

具体实施方式

下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

为了支持实时的检测、报告错误，SoC中需要对一些可疑的操作进行监控，当发生可疑操作时，通过一套机制将相关的信息输出，供调试人员定位、诊断。

本发明提供一种SOC级的传输监控技术，通过对总线或者互联结构的控制流、数据流进行监控，当发生可疑操作时，通过软、硬件输出上下文的信息，可以有效帮助错误诊断。该技术可以有效提高SoC的软硬件调试以及错误诊断效率。

在传统的SoC设计中，主要包括几个关键部分：一个或者多个CPU模块，DMA控制模块，外围其他功能模块，以及互联总线。通过互联总线，CPU实现取指，数据读取与存储，对外围模块功能的操作。这些操作主要通过总线实现，在总线上传输的信息包括：地址信息，控制信息(包括读、写指示位，传输长度，传输类型，操作粒度等)，读数据信息，写数据信息等。

在SoC传统结构设计中，通常在设计中增加一个dummy的模块来监控传输是否越界，当一个总线请求访问一个不存在的模块或者地址空间时，dummy模块可以实时报告错误。但对其他非越界访问的错误，现有的总线结构无法检测、报告。传输错误可能产生原因包括地址、控制以及数据错误，或者传输对象的错误。

因此，在SoC设计中，需要提供一种机制，对模块之间的交互信息进行监控，监控内容包括地址信息、控制信息以及数据信息，当监测到总线上传输可疑信息时，将一些关键信息保存，供调试人员进行诊断分析。

本发明的监控模块在SoC中的结构示意图如图2所示，监控系统的工作机制和工作原理：

1)监控模块集成：该模块的集成对其他正常的功能模块不产生影响。

监控模块集成：监控模块主要包括总线接口信号，以及中断信号，触发指示信号。总线接口信号包括总线上的所有信号，即：地址、读-写数据、控制信号等。在总线上，监控模块不会主动发出总线请求操作，因此，监控模块不影响其他模块的功能，在正常功能操作阶段，监控模块可以关闭。

2)监控模块配置：通过外部调试软件，可以配置控制寄存器的触发条件，可以是一种或者多种触发条件。假设设置有四种触发条件，若四种触发条件之间为与关系，则当满足四种触发条件时才触发，若多个触发条件之间为或关系，则满足四种触发条件中的其中一个就可以触发。

3)监控事务报告：当传输符合条件的信息时，监控模块将传输的关键信息保存，并通知软件进行相关现场的保留。

监控事务报告：通过内部状态机，检测到总线上的传输内容与设置的条件匹配时，根据控制寄存器的设置，确定是否发出中断，并记录相关的信息。

本发明通过监控模块的配置信息，可以实现对总线传输的数据内容、地址、收发数据的对象的监控，逐步缩小出错的范围，并与软件中断处理例程相结合，可以实现快速准确的错误定位，并根据错误发生的现场信息诊断出错原因，提高芯片及软件的调试效率。配置信息包括地址匹配寄存器、数据匹配寄存器、源匹配寄存器、目标匹配寄存器以及多个触发条件之间的关系(与/或)。

如图1所示，一种SoC内部总线的状态监控系统，监控系统包括：监控模块，监控模块包括：总线协议解析模块、匹配控制模块、记录缓冲模块和监控配置与状态输出模块，匹配控制模块包括多个功能不同的寄存器，记录缓冲模块包括多组状态寄存器和缓冲，每个寄存器对应一组状态寄存器和缓冲；缓冲为FIFO结构。

总线协议解析模块用于检测并解析总线事务，提取总线事务中的总线传输信息发送至匹配控制模块中的各个寄存器；

匹配控制模块用于通过各个寄存器根据匹配使能信息对预设的监控内容与总线传输信息进行匹配，将匹配结果存储在寄存器对应的状态寄存器中，如匹配成功则将总线传输信息存储在寄存器对应的缓冲中；

监控配置与状态输出模块用于读取状态寄存器和缓冲中的数据，当确定匹配成功时根据内部的中断使能位，确定是否输出中断信号。

监控内容和总线传输信息均包括：地址信息、控制信息和数据信息，控制信息包括操作类型、传输数据长度、传输次数、请求源，数据信息包括读数据信息和写数据信息。

匹配控制模块包括：地址匹配寄存器、数据匹配寄存器、源匹配寄存器目标匹配寄存器以及控制寄存器；

地址匹配寄存器用于在匹配使能信息有效时对监控内容中的地址信息与总线传输信息中的地址信息进行匹配；

数据匹配寄存器用于在匹配使能信息有效时对监控内容中的数据信息与总线传输信息中的数据信息进行匹配；

源匹配寄存器用于在匹配使能信息有效时对监控内容中的请求源与总线传输信息中的请求源进行匹配；

目标匹配寄存器用于在匹配使能信息有效时对特定总线从模块进行监控，在总线事务期间，若特定总线从模块被选中，则确定匹配成功；

控制寄存器用于配置各种触发条件之间的关系，包括与关系和或关系，触发内容包括需要记录的信息长度和发出中断。

监控系统还包括：上位机，上位机用于根据芯片的测试情况和出错情况设置相应的监控内容和各种触发条件；

若出错情况为程序流异常，则将程序流中的多个取值的地址设置为监控内容并使能相关的寄存器进行匹配。

上位机还用于通过配置接口读取状态寄存器和缓冲中的数据并进行诊断分析。

下面基于图1对本发明的监控系统的功能模块进行详细描述。

总线协议解析模块：该模块主要负责解析总线上的总线事务，该模块对总线的所有总线事务的控制信号进行解析，判断当前总线正在进行的操作类型(写操作或读操作)，总线的请求发起者，接收者，以及相应的地址、数据信息。总线事务指一次完整的总线传输过程，过程包括读写操作标志、请求地址、传输数据长度、传输次数等控制信息，以及相应传输数据。

监控配置与状态输出模块：匹配控制0～N是一组编址的寄存器，上位机可以对这些寄存器进行读写操作，用于配置寄存器的值，以及读取状态寄存器和缓冲的值；若匹配成功，则根据内部的中断使能位(每个中断源有一个对应的使能位，当使能位为1时表示中断使能)，输出中断信号，软件在检测到中断信号时，可以暂停当前的操作(通过中断服务例程中的轮询中断状态寄存器内容实现)；也可以通过匹配状态信号，该信号可以在测试系统中连接到指示灯上，当指示灯亮后，上位机可以发出请求读取状态寄存器中的匹配结果，确定是哪组匹配成功，并读取相应的缓冲中的数据。

即：中断信号＝中断状态&中断使能

匹配控制模块：该模块的寄存器中包括匹配使能信息，匹配内容即监控内容，如地址范围，操作类型，主模块编号等；当总线译码模块将总线传输信息传送到各个寄存器，各个寄存器将根据匹配使能信息、匹配内容等信息与总线传输信息进行比较，如果比较相等，则将总线传输的内容存储到状态寄存器和缓冲中。有多组匹配控制寄存器，每组有一个使能位；当匹配使能位＝＝1时，对应的匹配寄存器将与总线协议解析模块送过来的总线信息进行匹配。否则，如果匹配使能＝＝0，则该组匹配寄存器忽略所有的总线信息。

如图1所示，匹配控制0～N：匹配控制模块包括如下配置寄存器：

1)地址匹配寄存器：ADRMATCH，ADRMASK，该组寄存器主要用于对传输的地址进行匹配，实现对特定的地址范围进行监控；该组寄存器的值由上位机配置；

2)数据匹配寄存器：DATMATCH，DATMASK，该组寄存器主要用于对传输数据进行匹配，实现对特定的数据内容进行监控；该组寄存器的值由上位机配置；

3)源匹配寄存器：SRCMATCH，SRCMASK寄存器，该组寄存器主要用于匹配请求源，实现对特定请求源的监控；该组寄存器的值由上位机配置；

4)目标匹配寄存器：DSTMATCH/DSTMASK，主要用于监控特定总线从模块，当总线事务期间，该从模块被选中，则认为匹配成功；该组寄存器的值由上位机配置；

5)控制寄存器，该组寄存器主要是用于配置1～4等触发条件(由外部调试软件配置)的关系，可以设置“与”、“或”关系，如果是与的关系，表示1～4都满足，则触发，“或”表示1～4的条件中有一个满足则触发。通过控制寄存器，也可以设置条件满足时，需要记录的信息长度、是否发出中断等配置。

图1中，每个匹配控制带有一组的状态寄存器和缓冲，其中，状态寄存器用于存储当前的所有匹配组(匹配使能信息有效时进行匹配工作的寄存器组)的匹配结果；缓冲采用FIFO结构实现，用于存储匹配成功的总线传输信息；这些数据可以通过监控配置与状态输出模块读取。

本发明通过独立的总线监控模块监控总线的行为，通过配置监控寄存器实现对总线传输内容、地址、传输对象的监控，监控触发时对监控状态的保留以及匹配结果报告机制。此处监控触发是指发出中断，即：当匹配成功时，需要将匹配的总线信息进行保存。

如图3所示，一种SoC内部总线的状态监控方法，监控方法包括：

S100、总线协议解析模块检测并解析总线事务，提取总线事务中的总线传输信息发送至匹配控制模块中的各个寄存器；

S200、匹配控制模块通过各个寄存器根据匹配使能信息对预设的监控内容与总线传输信息进行匹配，将匹配结果存储在寄存器对应的状态寄存器中，如匹配成功则将总线传输信息存储在寄存器对应的缓冲中；

S300、监控配置与状态输出模块读取状态寄存器和缓冲中的数据，当确定匹配成功时根据内部的中断使能位，确定是否输出中断信号。

步骤S100之前，还包括：

上位机根据芯片的测试情况和出错情况设置相应的监控内容和各种触发条件。

若出错情况为程序流异常，则上位机将程序流中的多个取值的地址设置为监控内容并使能相关的寄存器进行匹配。

步骤S300之后，还包括：

上位机通过配置接口读取状态寄存器和缓冲中的数据并进行诊断分析。

实施例一

当芯片调试、测试过程中，出现程序运行轨迹与预期不符合，包括程序流和数据流与预期存在差异，需要结合已有的测试现象，定位出错点。此时可以通过设置多组用于匹配控制的寄存器，来判断当前的程序流和数据流是否经过这些地址监控范围，并逐步缩小范围，最终定位出错点。

监控流程：

1、待测试SOC芯片(程序)运行出错程序；

2、上位机根据测试情况以及出错现象，设置相应的匹配值，如程序流异常，则可以设置多个取指的地址，并使能相关的匹配组进行匹配；

3、测试程序(在SOC芯片上运行)运行过程中，将在总线上产生指令流和数据流，其中包括取指地址、取指的指令数据，数据流包括了数据访问地址、数据以及其他的控制信息；

4、监控模块的总线协议解析模块检测到总线上的事务，提取其中的总线传输信息，发到匹配控制模块的各个寄存器中；

5、如果匹配控制模块使能，则将匹配内容与相应的总线传输信息进行比较，如果匹配成功，则记录状态，并将总线传输信息存储到相应的缓冲中；

6、监控配置与状态输出模块检测各个匹配组的状态信息，当匹配成功时，根据内部的中断使能位，确定是否产生中断信号；

7、状态输出信号指示灯亮后，上位机可以通过配置接口，读取监控模块内部的状态寄存器，判断哪个匹配组匹配成功，并读取相关的记录缓冲内容并进行诊断分析。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种SoC内部总线的状态监控系统，其特征在于，所述监控系统包括：监控模块，所述监控模块包括：总线协议解析模块、匹配控制模块、记录缓冲模块和监控配置与状态输出模块，所述匹配控制模块包括多个功能不同的寄存器，所述记录缓冲模块包括多组状态寄存器和缓冲，每个寄存器对应一组状态寄存器和缓冲；

所述总线协议解析模块用于检测并解析总线事务，提取所述总线事务中的总线传输信息发送至所述匹配控制模块中的各个寄存器；

所述匹配控制模块用于通过各个寄存器根据匹配使能信息对预设的监控内容与所述总线传输信息进行匹配，将匹配结果存储在所述寄存器对应的状态寄存器中，如匹配成功则将所述总线传输信息存储在所述寄存器对应的缓冲中；

所述监控配置与状态输出模块用于读取所述状态寄存器和所述缓冲中的数据，当确定匹配成功时根据内部的中断使能位，确定是否输出中断信号；

所述监控内容和所述总线传输信息均包括：地址信息、控制信息和数据信息，所述控制信息包括操作类型、传输数据长度、传输次数、请求源，所述数据信息包括读数据信息和写数据信息；

所述匹配控制模块包括：地址匹配寄存器、数据匹配寄存器、源匹配寄存器目标匹配寄存器以及控制寄存器；

所述地址匹配寄存器用于在所述匹配使能信息有效时对所述监控内容中的地址信息与所述总线传输信息中的地址信息进行匹配；

所述数据匹配寄存器用于在所述匹配使能信息有效时对所述监控内容中的数据信息与所述总线传输信息中的数据信息进行匹配；

所述源匹配寄存器用于在所述匹配使能信息有效时对所述监控内容中的请求源与所述总线传输信息中的请求源进行匹配；

所述目标匹配寄存器用于在所述匹配使能信息有效时对特定总线从模块进行监控，在所述总线事务期间，若所述特定总线从模块被选中，则确定匹配成功；

所述控制寄存器用于配置各种触发条件之间的关系，包括与关系和或关系，触发内容包括需要记录的信息长度和发出中断。

2.根据权利要求1所述的一种SoC内部总线的状态监控系统，其特征在于，所述缓冲为FIFO结构。

3.根据权利要求1所述的一种SoC内部总线的状态监控系统，其特征在于，所述监控系统还包括：上位机，所述上位机用于根据芯片的测试情况和出错情况设置相应的监控内容和各种触发条件；

若出错情况为程序流异常，则将程序流中的多个取值的地址设置为监控内容并使能相关的寄存器进行匹配。

4.根据权利要求3所述的一种SoC内部总线的状态监控系统，其特征在于，所述上位机还用于通过配置接口读取所述状态寄存器和所述缓冲中的数据并进行诊断分析。

5.一种SoC内部总线的状态监控方法，应用于权利要求1-4任一项所述的状态监控系统，其特征在于，所述监控方法包括：

(1)总线协议解析模块检测并解析总线事务，提取所述总线事务中的总线传输信息发送至匹配控制模块中的各个寄存器；

(2)匹配控制模块通过各个寄存器根据匹配使能信息对预设的监控内容与所述总线传输信息进行匹配，将匹配结果存储在所述寄存器对应的状态寄存器中，如匹配成功则将所述总线传输信息存储在所述寄存器对应的缓冲中；

(3)监控配置与状态输出模块读取所述状态寄存器和所述缓冲中的数据，当确定匹配成功时根据内部的中断使能位，确定是否输出中断信号。

6.根据权利要求5所述的一种SoC内部总线的状态监控方法，其特征在于，步骤(1)之前，还包括：

上位机根据芯片的测试情况和出错情况设置相应的监控内容和各种触发条件。

7.根据权利要求6所述的一种SoC内部总线的状态监控方法，其特征在于，步骤(3)之后，还包括：

所述上位机通过配置接口读取所述状态寄存器和所述缓冲中的数据并进行诊断分析。

8.根据权利要求6所述的一种SoC内部总线的状态监控方法，其特征在于，若出错情况为程序流异常，则所述上位机将程序流中的多个取值的地址设置为监控内容并使能相关的寄存器进行匹配。