TWI763247B - 具有對稱的電容器絕緣體結構的金屬-絕緣體-金屬電容器及其製造方法 - Google Patents

具有對稱的電容器絕緣體結構的金屬-絕緣體-金屬電容器及其製造方法 Download PDF

Info

Publication number
TWI763247B
TWI763247B TW110101142A TW110101142A TWI763247B TW I763247 B TWI763247 B TW I763247B TW 110101142 A TW110101142 A TW 110101142A TW 110101142 A TW110101142 A TW 110101142A TW I763247 B TWI763247 B TW I763247B
Authority
TW
Taiwan
Prior art keywords
dielectric
capacitor
layer
metal
dielectric material
Prior art date
Application number
TW110101142A
Other languages
English (en)
Other versions
TW202213804A (zh
Inventor
林杏蓮
李正德
朱瑞霖
吳啟明
杜友倫
喻中一
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213804A publication Critical patent/TW202213804A/zh
Application granted granted Critical
Publication of TWI763247B publication Critical patent/TWI763247B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申請案的各種實施例是有關於一種金屬-絕緣體-金屬 (MIM)電容器。所述金屬-絕緣體-金屬電容器包括：底部電極，設置於半導體基底之上。頂部電極設置於底部電極之上且上覆於底部電極上。電容器絕緣體結構設置於底部電極與頂部電極之間。電容器絕緣體結構包括在垂直方向上堆疊於彼此之上的至少三個介電結構。就介電結構的介電材料而言，電容器絕緣體結構的下半部分是電容器絕緣體結構的上半部分的鏡像。

Description

具有對稱的電容器絕緣體結構的金屬-絕緣體- 金屬電容器及其製造方法
本揭露實施例是有關於金屬-絕緣體-金屬(MIM)電容器及其製造方法。
積體電路(integrated circuit，IC)形成於包含數百萬或數十億個電晶體裝置的半導體晶粒上。電晶體裝置被配置成充當開關及/或產生功率增益，以達成邏輯功能。IC亦包括用於控制增益、時間常數及其他IC特性的被動裝置。一種類型的被動裝置是金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器。MIM電容器尤其被應用為用於高效能計算(high performance computing，HPC)的去耦合電容器。
一種金屬-絕緣體-金屬(MIM)電容器，包括：底部電極，設置於半導體基底之上；頂部電極，上覆於所述底部電極上；以 及電容器絕緣體結構，設置於所述底部電極與所述頂部電極之間，其中：所述電容器絕緣體結構包括包含第一介電材料的第一多個介電結構；所述電容器絕緣體結構包括包含第二介電材料的第二多個介電結構，所述第二介電材料不同於所述第一介電材料；所述電容器絕緣體結構自所述底部電極至所述頂部電極週期性地在所述第一介電材料與所述第二介電材料之間交替存在；所述第一多個介電結構包括第一介電結構、第二介電結構及第三介電結構；所述第二介電結構設置於所述第一介電結構與所述第三介電結構之間；以及所述第二介電結構具有較所述第一介電結構及所述第三介電結構低的重量百分比(重量%)的四方晶體。
一種金屬-絕緣體-金屬(MIM)電容器，包括：下電極，設置於半導體基底之上；上電極，上覆於所述下電極上；以及電容器絕緣體結構，設置於所述下電極與所述上電極之間。所述電容器絕緣體結構包括介電結構堆疊，所述介電結構堆疊包括在垂直方向上堆疊於彼此之上的至少五個個別介電結構；所述個別介電結構包括包含第一介電材料的第一個別介電結構及包含所述第一介電材料的第二個別介電結構；所述第一個別介電結構是所述介電結構堆疊中的最上個別介電結構；所述第二個別介電結構是所述介電結構堆疊中的最下個別介電結構；設置於所述第一個別介電結構與所述第二個別介電結構之間的所述個別介電結構包含所述第一介電材料、第二介電材料或第三介電材料；所述第二介電材料不同於所述第一介電材料；所述第三介電材料不同於所述 第一介電材料及所述第二介電材料；以及設置於所述第一個別介電結構與所述第二個別介電結構之間的所述個別介電結構自所述第二個別介電結構至所述第一個別介電結構週期性地在所述第一介電材料、所述第二介電材料及所述第三介電材料之間交替存在。
一種形成金屬-絕緣體-金屬(MIM)電容器的方法，所述方法包括：在半導體基底之上形成底部電極層；在所述底部電極層之上形成包含第一介電材料的第一介電層，其中所述第一介電層被形成為具有第一重量百分比(重量%)的四方晶體；在所述第一介電層之上形成包含第二介電材料的第二介電層，所述第二介電材料不同於所述第一介電材料，其中所述第二介電層被形成為非晶固體；在所述第二介電層之上形成包含所述第一介電材料的第三介電層，其中所述第三介電層被形成為具有第二重量%的四方晶體；在所述第三介電層之上形成包含所述第二介電材料的第四介電層，其中所述第四介電層被形成為非晶固體；在所述第四介電層之上形成包含所述第一介電材料的第五介電層，其中所述第五介電層被形成為具有第三重量%的四方晶體，其中所述第二重量%的四方晶體少於所述第一重量%的四方晶體及所述第三重量%的四方晶體；在所述第五介電層之上形成頂部電極層；以及將所述頂部電極層、所述第五介電層、所述第四介電層、所述第三介電層、所述第二介電層、所述第一介電層及所述底部電極層圖案化，以形成所述金屬-絕緣體-金屬電容器。
100、400、500、600、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600:剖視圖
102、1702:金屬-絕緣體-金屬(MIM)電容器
104:電容器絕緣體結構
106:底部電極
108:頂部電極
110:第一多個介電結構
110a:第一介電結構
110b:第二介電結構
110c:第四介電結構
112:第三介電結構
114:對稱軸
200、300a、300b、700a、700b:能帶圖
202、204:功函數
206、208、210:電子親和力
402:第一厚度
404:第二厚度
502:晶體
602:第一電容器介面層
802:第二電容器介面層
902:第二多個介電結構
902a:第五介電結構
902b:第六介電結構
904:第三厚度
1002:第三多個介電結構
1002a:第七介電結構
1002b:第八介電結構
1004:第四厚度
1102:內連線結構
1104:配線/附加配線
1104bl:位元線
1104l:下電容器配線
1104sl:源極線
1104u:上電容器配線
1104wl:字元線
1106:底部電極通孔(BEVA)
1108:通孔
1108tv:頂部電極通孔(TEVA)
1110:層間介電(ILD)層
1110a:第一ILD層
1110b:第二ILD層
1110c:第三ILD層
1110d:第四ILD層
1112:蝕刻停止層
1202:頂部電極硬罩幕
1204:底部電極硬罩幕
1206:硬罩幕襯墊
1402:導電結構
1404:內連線阻障層
1602:單電晶體單電容器(1T1C)胞元
1604:基底
1606:鈍化層
1608:存取電晶體
1610、1612:閘極電極
1610d:汲極區
1610s:源極區
1614:閘極介電層
1616:側壁間隔件結構
1618:溝渠隔離結構
1704dc:去耦合電容器區
1704l:邏輯區
1706:電晶體
1708i:源極/汲極區、個別源極/汲極區
1708s:源極/汲極區、共享源極/汲極區
2002:開口
2102:底部電極層
2202:第一介面層
2302:第一多個介電層
2302a:第一介電層
2302b:第三介電層
2302c:第五介電層
2304:第二多個介電層
2304a:第二介電層
2304b:第四介電層
2306:處理室
2402:第二介面層
2404:頂部電極層
2700:流程圖
2702、2704、2706、2708、2710、2712:動作
ΦB1:第一能帶差距
ΦB2:第二能帶差距
ΦB3:第三能帶差距
Evac:真空能階
T1:第一端子
T2:第二端子
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有對稱的電容器絕緣體結構的金屬-絕緣體-金屬(MIM)電容器的一些實施例的剖視圖。
圖2示出根據一些實施例的圖1所示MIM電容器的能帶圖(energy band diagram)。
圖3A至圖3B示出根據一些實施例的圖1所示MIM電容器的各種能帶圖。
圖4示出圖1所示MIM電容器的一些實施例的剖視圖。
圖5示出圖1所示MIM電容器的一些實施例的剖視圖。
圖6示出圖1所示MIM電容器的一些實施例的剖視圖。
圖7A至圖7B示出根據一些實施例的圖6所示MIM電容器的各種能帶圖。
圖8示出圖1所示MIM電容器的一些實施例的剖視圖。
圖9示出圖1所示MIM電容器的一些實施例的剖視圖。
圖10示出圖1所示MIM電容器的一些實施例的剖視圖。
圖11示出包括其中嵌置有圖1所示MIM電容器的一些實施例的內連線結構的積體晶片(integrated chip，IC)的一些實施例的剖視圖。
圖12示出圖11所示IC的一些其他實施例的剖視圖。
圖13示出圖11所示IC的一些其他實施例的剖視圖。
圖14示出圖11所示IC的一些其他實施例的剖視圖。
圖15示出圖11所示IC的一些其他實施例的剖視圖。
圖16示出圖11所示IC的一些更詳細實施例的剖視圖。
圖17示出圖11所示IC的一些更詳細實施例的剖視圖。
圖18至圖26示出形成IC的方法的一些實施例的一系列剖視圖，所述IC包括具有對稱的電容器絕緣體結構的MIM電容器。
圖27示出形成IC的方法的一些實施例的流程圖，所述IC包括具有對稱的電容器絕緣體結構的MIM電容器。
本揭露提供用於實施本揭露的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而並非自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
一種金屬-絕緣體-金屬(MIM)電容器包括底部電極、位於底部電極之上的頂部電極、以及位於底部電極與頂部電極之間的電容器絕緣體結構。一種形成MIM電容器的方法可例如包括：1)沈積底部電極層；2)在底部電極層之上沈積一次或多次多層高介電常數介電膜；3)在多層高介電常數介電膜的所述一個或多個實例之上沈積頂部電極層；以及4)將頂部電極層及底部電極層以及多層高介電常數介電膜的實例圖案化成MIM電容器。將頂部電極層及底部電極層圖案化成頂部電極及底部電極，且將多層高介電常數介電膜的實例圖案化成電容器絕緣體結構。頂部電極與底部電極共享共用金屬，因此具有相同的金屬功函數。多層高介電常數介電膜包括底部高介電常數介電結構及上覆於底部高介電常數介電結構上的頂部高介電常數介電結構。
底部高介電常數介電結構被配置成改善MIM電容器的漏電效能(例如，減少漏電流(leakage current))。由於底部高介電 常數介電結構是非晶固體，因此底部高介電常數介電結構可改善漏電流(例如，非晶固體可防止漏電流通過頂部高介電常數介電結構的晶界(grain boundary))。如此一來，底部高介電常數介電結構包含與頂部高介電常數介電結構不同的高介電常數介電材料(例如，以確保底部高介電常數介電結構是非晶固體)。由於底部高介電常數介電結構與頂部高介電常數介電結構包含不同的高介電常數介電材料，因此底部高介電常數介電結構與頂部高介電常數介電結構具有不同的電子親和力。通常，底部高介電常數介電結構的電子親和力與頂部高介電常數介電結構的電子親和力之間的差相當大(例如，大於或等於約1.4伏(V))。
MIM電容器的挑戰是電容器絕緣體結構不對稱。底部高介電常數介電結構處於底部電極處，而頂部高介電常數介電結構處於頂部電極處，因而使得就介電材料而言，電容器絕緣體結構的下半部分並非電容器絕緣體結構的上半部分的鏡像。由於電容器絕緣體結構是不對稱的，因此當MIM電容器被正向偏置及反向偏置時，MIM電容器的崩潰電壓不同。換言之，當MIM電容器被正向偏置時，MIM電容器具有正向偏置崩潰電壓，而當MIM電容器被反向偏置時，MIM電容器具有不同於正向偏置崩潰電壓的反向偏置崩潰電壓。此外，由於電容器絕緣體結構是不對稱的，且由於底部高介電常數介電結構的電子親和力與頂部高介電常數介電結構的電子親和力之間的差相當大，因此MIM電容器的正向偏置崩潰電壓與MIM電容器的反向偏置崩潰電壓之間的差異相當 大。
舉例而言，當被正向偏置時，若電場強到足以使電子克服自底部電極的費米能階至底部高介電常數介電結構的導帶邊緣的能障高度，則可能發生MIM電容器的崩潰。當被反向偏置時，若電場強到足以使電子克服自頂部電極的費米能階至頂部高介電常數介電結構的導帶邊緣的能障高度，則可能發生MIM電容器的崩潰。由於頂部電極與底部電極具有相同的功函數且底部高介電常數介電結構與頂部高介電常數介電結構具有不同的電子親和力，因此自底部電極的費米能階至底部高介電常數介電結構的導帶邊緣的能障高度，與自頂部電極的費米能階至頂部高介電常數介電結構的導帶邊緣的能障高度不同。如此一來，當MIM電容器被正向偏置時，底部高介電常數介電結構可至少部分地界定崩潰電壓，而當MIM電容器被反向偏置時，頂部高介電常數介電結構可至少部分地界定崩潰電壓。因此，MIM電容器的正向偏置崩潰電壓不同於MIM電容器的反向偏置崩潰電壓。此外，由於底部高介電常數介電結構的電子親和力與頂部高介電常數介電結構的電子親和力之間的差相當大，因此MIM電容器的正向偏置崩潰電壓與MIM電容器的反向偏置崩潰電壓之間的差也相當大。
由於MIM電容器的正向偏置崩潰電壓不同於MIM電容器的反向偏置崩潰電壓，因此當用於某些應用中時，MIM電容器的實用性可能受到限制。更具體而言，由於MIM電容器的正向偏置崩潰電壓與MIM電容器的反向偏置崩潰電壓之間的差相當大， 因此當用於雙極應用時，MIM電容器的效用可能受到限制。舉例而言，當用於高效能計算(HPC)的去耦合電容器時，MIM電容器可能受到所述兩個崩潰電壓中的較小者的限制(例如，若MIM電容器的正向偏置崩潰電壓小於MIM電容器的反向偏置崩潰電壓，則MIM電容器可能受到MIM電容器的較小正向偏置崩潰電壓的限制)。
本申請案的各種實施例是有關於一種包括對稱的電容器絕緣體結構的MIM電容器。電容器絕緣體結構設置於頂部電極與底部電極之間。電容器絕緣體結構包括在垂直方向上堆疊於彼此之上的至少三個介電結構。就介電結構的介電材料而言，電容器絕緣體結構的下半部分是電容器絕緣體結構的上半部分的鏡像。由於就介電結構的介電材料而言，電容器絕緣體結構的下半部分是電容器絕緣體結構的上半部分的鏡像，因此電容器絕緣體結構是對稱的。由於電容器絕緣體結構是對稱的，因此MIM電容器的正向偏置崩潰電壓與MIM電容器的反向偏置崩潰電壓之間的差相對小(例如，小於具有不對稱的電容器絕緣體結構的MIM電容器的正向偏置崩潰電壓與反向偏置崩潰電壓之間的大的差)。因此，對稱的電容器絕緣體結構可改善(例如，增加)MIM電容器的效用。更具體而言，當用於雙極應用(例如，做為用於HPC的去耦合電容器)時，對稱的電容器絕緣體結構可改善(例如，增加)MIM電容器的效用。
圖1示出具有對稱的電容器絕緣體結構的金屬-絕緣體- 金屬(MIM)電容器102的一些實施例的剖視圖100。
如圖1的剖視圖100中所示，MIM電容器102包括設置於底部電極106與頂部電極108之間的電容器絕緣體結構104。頂部電極108上覆於底部電極106上。電容器絕緣體結構104上覆於底部電極106上，且頂部電極108上覆於電容器絕緣體結構104上。頂部電極108界定或以其他方式電性耦合至MIM電容器102的第一端子T1，而底部電極106界定或以其他方式電性耦合至MIM電容器102的第二端子T2。
底部電極106及頂部電極108是導電的，且可例如是(或是包含)鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、一些其他導電材料或前述材料的組合。在一些實施例中，底部電極106與頂部電極108是(或是包含)相同的材料。舉例而言，在一些實施例中，頂部電極108及底部電極106二者是(或是包含)氮化鈦(TiN)。
電容器絕緣體結構104包括第一多個介電結構110。舉例而言，電容器絕緣體結構104包括第一介電結構110a及第二介電結構110b。電容器絕緣體結構104亦包括第三介電結構112。第三介電結構112位於第一介電結構110a與第二介電結構110b之間。第三介電結構112被配置成改善MIM電容器102的漏電效能(例如，減少漏電流)。第一介電結構110a上覆於底部電極106上，第三介電結構112上覆於第一介電結構110a上，且第二介電結構110b上覆於第三介電結構112上。
第一介電結構110a較第二介電結構110b及第三介電結構112二者靠近底部電極106。第二介電結構110b較第一介電結構110a及第三介電結構112二者靠近頂部電極108。在一些實施例中，第三介電結構112接觸(例如，直接接觸)第一介電結構110a及第二介電結構110b。在又一些實施例中，第一介電結構110a接觸(例如，直接接觸)底部電極106。在再一些實施例中，第二介電結構110b接觸(例如，直接接觸)頂部電極108。
第一多個介電結構110可例如是(或是包含)氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第一多個介電結構110是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含)高介電常數電介質。高介電常數電介質可例如是具有大於約3.9或一些其它合適值的介電常數的介電材料。
第三介電結構112可例如是(或是包含)氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第三介電結構112是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含)高介電常數電介質。在一些實施例中，第三介電結構112是非晶固體(例如，非晶ZrO2、Al2O3、HfO2、Ta2O5等)。
第一多個介電結構110是(或是包含)相同的介電材料。 舉例而言，第一介電結構110a及第二介電結構110b二者是(或是包含)第一介電材料。第三介電結構112是(或是包含)不同於第一介電材料的第二介電材料。舉例而言，在一些實施例中，第一介電結構110a及第二介電結構110b二者是(或是包含)氧化鋯(ZrO2)，且第三介電結構112是(或是包含)氧化鋁(Al2O3)。在此種實施例中，可以說電容器絕緣體結構104具有介電結構的ZAZ堆疊，其中「Z」與第一介電材料(例如，ZrO2)的第一個字母對應，且「A」與第二介電材料(例如，Al2O3)的第一個字母對應。應理解，電容器絕緣體結構104可具有介電結構堆疊的其他配置，例如，AZA、HZH、ZHZ、ZTZ、TZT等。
電容器絕緣體結構104是對稱的。由於就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像，因此電容器絕緣體結構104是對稱的。舉例而言，對稱軸114在橫向上延伸穿過第三介電結構112。因此，電容器絕緣體結構104的下半部分包括第一介電結構110a及第三介電結構112的第一部分(例如，下半部分)，而電容器絕緣體結構104的上半部分包括第二介電結構110b及第三介電結構112的第二部分(例如，上半部分)。第一介電結構110a及第二介電結構110b是(或是包含)第一介電材料，且第三介電結構112是(或是包含)第二介電材料。因此，就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部 分在對稱軸114上的鏡像。
由於電容器絕緣體結構104是對稱的，因此MIM電容器102的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的差小(例如，小於或等於約0.9伏(V))。因此，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。更具體而言，當用於雙極應用(例如，做為用於HPC的去耦合電容器)時，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。在一些實施例中，MIM電容器102的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的差相對於用於雙極應用的典型MIM電容器(例如，具有不對稱的電容器絕緣體結構的MIM電容器)的正向偏置崩潰電壓與反向偏置崩潰電壓之間的差改善了約35%(例如，小於35%)。
圖2示出根據一些實施例的圖1所示MIM電容器102的能帶圖200。圖2的能帶圖200示出當MIM電容器102處於平衡(例如，既不被正向偏置亦不被反向偏置)時的情形。
如圖2的能帶圖200中所示，能帶圖200被建構成使得底部電極106、頂部電極108、第一介電結構110a、第二介電結構110b及第三介電結構112的帶結構沿真空能階Evac對準(例如，處於相同的能階)。
底部電極106具有至少部分地取決於底部電極106的材料的功函數202。底部電極106的功函數202是底部電極106的費米能階與真空能階Evac之間的能量差。頂部電極108具有至少部 分地取決於頂部電極108的材料的功函數204。頂部電極108的功函數204是頂部電極108的費米能階與真空能階Evac之間的能量差。在一些實施例中，底部電極106的功函數202實質上相同於頂部電極108的功函數204。舉例而言，在一些實施例中，頂部電極108與底部電極106是(或是包含)相同的材料(例如，TiN)，且因此底部電極106的功函數202實質上相同於頂部電極108的功函數204。
第一介電結構110a具有至少部分地取決於第一介電結構110a的材料的電子親和力206。第一介電結構110a的電子親和力206是第一介電結構110a的導帶邊緣與真空能階Evac之間的能量差。第二介電結構110b具有至少部分地取決於第二介電結構110b的材料的電子親和力208。第二介電結構110b的電子親和力208是第二介電結構110b的導帶邊緣與真空能階Evac之間的能量差。第一介電結構110a的電子親和力206實質上相同於第二介電結構110b的電子親和力208。在一些實施例中，第一介電結構110a的電子親和力206與第二介電結構110b的電子親和力208實質上相同至少部分是由於第一介電結構110a與第二介電結構110b是(或是包含)相同的介電材料(例如，ZrO2)。
圖3A至圖3B示出根據一些實施例的圖1所示MIM電容器102的各種能帶圖。
圖3A示出當MIM電容器102被正向偏置(例如，第二端子T2是注入位置)時，MIM電容器102的一些實施例的能帶 圖300a。
如圖3A的能帶圖300a中所示，當MIM電容器102被正向偏置時，在底部電極106與第一介電結構110a之間存在第一能帶差距(band offset)ΦB1。第一能帶差距ΦB1是當MIM電容器102被正向偏置時，底部電極106的費米能階與第一介電結構110a的導帶邊緣之間的能量差。換言之，第一能帶差距ΦB1是當MIM電容器102被正向偏置時，底部電極106的功函數202與第一介電結構110a的電子親和力206之間的能量差。
當MIM電容器102被正向偏置時，MIM電容器102具有正向偏置崩潰電壓(例如，使得電容器絕緣體結構104的一部分變得導電的最小電壓)。若向MIM電容器102施加將MIM電容器102正向偏置且超過(或接近)正向偏置崩潰電壓的電壓，則MIM電容器102可能失效(例如，由於電容器絕緣體結構104的電性崩潰)。正向偏置崩潰電壓至少部分地取決於第一能帶差距ΦB1。舉例而言，若向MIM電容器102施加將MIM電容器102正向偏置且超過(或接近)正向偏置崩潰電壓的電壓，則一個或多個電子(在圖3A及圖3B中由黑點表示)可具有足夠的能量來克服第一能帶差距ΦB1(及/或接近第一介電結構110a的導帶邊緣)，藉此引起電容器絕緣體結構104的電性崩潰(例如，由於一個或多個崩潰機制，例如電子跳躍、電子隧穿等)。
圖3B示出當MIM電容器102被反向偏置(例如，第一端子T1是注入位置)時，MIM電容器102的一些實施例的能帶 圖300b。
如圖3B的能帶圖300b中所示，當MIM電容器102被反向偏置時，在頂部電極108與第二介電結構110b之間存在第二能帶差距ΦB2。第二能帶差距ΦB2是當MIM電容器102被反向偏置時，頂部電極108的費米能階與第二介電結構110b的導帶邊緣之間的能量差。換言之，第二能帶差距ΦB2是當MIM電容器102被反向偏置時，頂部電極108的功函數204與第二介電結構110b的電子親和力208之間的能量差。
當MIM電容器102被反向偏置時，MIM電容器102具有反向偏置崩潰電壓(例如，使得電容器絕緣體結構104的一部分變得導電的最小電壓)。若向MIM電容器102施加將MIM電容器102反向偏置且超過(或接近)反向偏置崩潰電壓的電壓，則MIM電容器102可能失效(例如，由於電容器絕緣體結構104的電性崩潰)。反向偏置崩潰電壓至少部分地取決於第二能帶差距ΦB2。舉例而言，若向MIM電容器102施加將MIM電容器102反向偏置且超過(或接近)正向偏置崩潰電壓的電壓，則一個或多個電子可具有足夠的能量來克服第二能帶差距ΦB2(及/或接近第二介電結構110b的導帶邊緣)，藉此引起電容器絕緣體結構104的電性崩潰(例如，由於一個或多個崩潰機制，例如電子跳躍、電子隧穿等)。
由於電容器絕緣體結構104是對稱的，因此第一能帶差距ΦB1實質上相同於第二能帶差距ΦB2。因此，MIM電容器102 的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的差小。因此，當用於雙極應用(例如，做為用於HPC的去耦合電容器)時，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。舉例而言，當用於雙極應用時，由於MIM電容器102的正向偏置崩潰電壓及MIM電容器102的反向偏置崩潰電壓中的較小者可限制用於雙極應用的MIM電容器102的效用，因此MIM電容器102的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的小的差可改善(例如，增加)MIM電容器102相對於典型MIM電容器(例如，具有不對稱的電容器絕緣體結構的MIM電容器)的效用。更具體而言，MIM電容器102的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的小的差可增加電容器絕緣體結構104相對於典型MIM電容器的有效能障高度(例如，自約1.6電子伏(eV)增加至約3.0電子伏)。
第三介電結構112具有至少部分地取決於第三介電結構112的材料的電子親和力210。第三介電結構112的電子親和力210是第三介電結構112的導帶邊緣與真空能階Evac之間的能量差。在一些實施例中，第三介電結構112的電子親和力210與第一介電結構110a的電子親和力206及第二介電結構110b的電子親和力208不同。在一些實施例中，第三介電結構112的電子親和力210與第一介電結構110a的電子親和力206及第二介電結構110b的電子親和力208不同，其至少部分是由於第三介電結構112是(或是包含)與第一介電結構110a及第二介電結構110b的介電 材料(例如，ZrO2)不同的介電材料(例如，Al2O3)所造成。在其他實施例中，第三介電結構112的電子親和力210小於第一介電結構110a的電子親和力206及第二介電結構110b的電子親和力208。在一些實施例中，由於第三介電結構112的電子親和力210小於第一介電結構110a的電子親和力206及第二介電結構110b的電子親和力208，因此第三介電結構112可改善MIM電容器102的漏電效能(例如，減少漏電流)(例如，藉由減少一個或多個電子隧道穿過電容器絕緣體結構104的可能性)。
在一些實施例中，第三介電結構112的電子親和力210亦可至少部分地取決於第三介電結構112的內部原子結構。舉例而言，第三介電結構112可為非晶固體(例如，非晶Al2O3)，且因此第三介電結構112具有電子親和力210。因此，在一些實施例中，第三介電結構112可至少部分地由於第三介電結構112是非晶固體而改善MIM電容器102的漏電效能。
圖4示出圖1所示MIM電容器102的一些實施例的剖視圖400。
如圖4的剖視圖400中所示，第一介電結構110a及第二介電結構110b二者具有第一厚度402。第一厚度402可介於約10埃(Å)與約35埃之間。若第一厚度402小於約10埃，則MIM電容器102的電容密度可能太小而無法可靠地用作用於HPC的去耦合電容器。若第一厚度402大於約35埃，則MIM電容器102的漏電效能可能太差(例如，漏電流太高)而無法可靠地用作用 於HPC的去耦合電容器。
第三介電結構112具有小於或等於第一厚度402的第二厚度404。第二厚度404大於約5埃。若第二厚度404小於約5埃，則MIM電容器102的漏電效能可能太差而無法可靠地用作用於HPC的去耦合電容器。若第二厚度404大於第一厚度402，則製造成本可能會增加而沒有任何明顯的效能益處。在一些實施例中，第一厚度402為約20埃且第二厚度為約20埃；第一厚度402為約25埃且第二厚度404為約5埃；第一厚度402為約31埃且第二厚度為約6埃；或者第一厚度402為約25埃且第二厚度為約5埃。在一些實施例中，電容器絕緣體結構104的總厚度(例如，電容器絕緣體結構104的介電結構的所有厚度的和)介於約60埃與90埃之間。
在一些實施例中，由於就電容器絕緣體結構104的介電結構的厚度而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像，因此電容器絕緣體結構104是對稱的。舉例而言，對稱軸114在橫向上延伸穿過第三介電結構112。因此，電容器絕緣體結構104的下半部分包括第一介電結構110a及第三介電結構112的第一部分(例如，下半部分)，且電容器絕緣體結構104的上半部分包括第二介電結構110b及第三介電結構112的第二部分(例如，上半部分)。第一介電結構110a及第二介電結構110b具有第一厚度402，且第三介電結構112具有第二厚度404。因此，就電容器絕緣體結構104的介電結構的厚度 而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分在對稱軸114上的鏡像。
在一些實施例中，第一介電結構110a的電子親和力206、第二介電結構110b的電子親和力208及第三介電結構112的電子親和力210至少部分地分別取決於第一介電結構110a的厚度、第二介電結構110b的厚度及第三介電結構112的厚度。因此，第一能帶差距ΦB1及第二能帶差距ΦB2至少部分地分別取決於第一介電結構110a的厚度及第二介電結構110b的厚度。因此，由於就電容器絕緣體結構104的介電結構的厚度而言，電容器絕緣體結構104亦是對稱的，因此當用於雙極應用時(例如，由於第一能帶差距ΦB1與第二能帶差距ΦB2之間的即使較小的差)，可進一步改善MIM電容器102的效用。
圖5示出圖1所示MIM電容器102的一些實施例的剖視圖500。
如圖5的剖視圖500中所示，第一多個介電結構110包括一個或多個晶體502(例如，第一多個介電結構110是單晶固體及/或多晶固體)。所述一個或多個晶體502(例如，微晶)各自具有晶格。所述一個或多個晶體502的晶格可為例如單斜的、四方的、立方的等。在一些實施例中，由於第一多個介電結構110包括所述一個或多個晶體502，因此MIM電容器102可具有更佳(例如，更高)的電容密度。在一些實施例中，第一多個介電結構110包括所述一個或多個晶體502，而第三介電結構112是非晶固體。 在又一些實施例中，由於第一多個介電結構110包括所述一個或多個晶體502，且由於第三介電結構112是非晶固體，因此MIM電容器102可具有高的電容密度及良好的漏電效能(例如，低漏電流)。
在一些實施例中，第一介電結構110a的所述一個或多個晶體502具有不同的晶格。舉例而言，第一介電結構110a的所述一個或多個晶體502是小於或等於約20重量百分比(重量%)的單斜晶體、小於或等於約20重量%的立方晶體以及約40重量%與80重量%之間的四方晶體。在其他實施例中，第一介電結構110a的所述一個或多個晶體502的晶格可相同(例如，四方的)。在一些實施例中，由於第一介電結構110a的所述一個或多個晶體502是小於或等於約20重量%的單斜晶體、小於或等於約20重量%的立方晶體以及約40重量%與80重量%之間的四方晶體，因此MIM電容器102可具有更佳(例如，甚至更高)的電容密度及更佳(例如，甚至更高)的漏電效能(例如，甚至更低的漏電流)。
在一些實施例中，第二介電結構110b的所述一個或多個晶體502具有不同的晶格。舉例而言，第二介電結構110b的所述一個或多個晶體502是小於或等於約20重量%的單斜晶體、小於或等於約20重量%的立方晶體、以及約40重量%與80重量%之間的四方晶體。在其他實施例中，第二介電結構110b的所述一個或多個晶體502的晶格可相同(例如，四方的)。在一些實施例中，由於第二介電結構110b的所述一個或多個晶體502是小於或等於 約20重量%的單斜晶體、小於或等於約20重量%的立方晶體以及約40重量%與80重量%之間的四方晶體，因此MIM電容器102可具有更佳(例如，甚至更高)的電容密度及更佳(例如，甚至更高)的漏電效能(例如，甚至更低的漏電流)。
在一些實施例中，第二介電結構110b的所述一個或多個晶體502的晶格可實質上相同於第一介電結構110a的所述一個或多個晶體502的晶格。舉例而言，第二介電結構110b的所述一個或多個晶體502可包括與第一介電結構110a實質上相同的百分比的單斜晶體、立方晶體及四方晶體。在此種實施例中，當進行正向偏置及反向偏置二者時，MIM電容器102可具有良好的電容密度(例如，當在預定的對應電壓下被正向偏置及反向偏置時，MIM電容器102可具有相同的電容密度值)。
圖6示出圖1所示MIM電容器102的一些實施例的剖視圖600。
如圖6的剖視圖600中所示，在電容器絕緣體結構104與底部電極106之間設置有第一電容器介面層602。在一些實施例中，第一電容器介面層602接觸(例如，直接接觸)底部電極106。在又一些實施例中，第一電容器介面層602接觸(例如，直接接觸)電容器絕緣體結構104。在再一些實施例中，第一電容器介面層602接觸(例如，直接接觸)第一介電結構110a。
第一電容器介面層602包含金屬元素(例如，鈦(Ti)、鉭(Ta)等)及非金屬元素(例如氮(N)、氧(O)等)。底部電 極106包含第一電容器介面層602的金屬元素。在一些實施例中，第一電容器介面層602包含金屬元素、非金屬元素及氧(O)。舉例而言，底部電極106是(或是包含)氮化鈦(TiN)，且第一電容器介面層602是(或是包含)氮氧化鈦(TiON)。第一電容器介面層602具有與第一介電結構110a的電子親和力206不同(例如，小於第一介電結構110a的電子親和力206)的電子親和力。
圖7A至圖7B示出根據一些實施例的圖6所示MIM電容器102的各種能帶圖。
圖7A示出當MIM電容器102被正向偏置時，MIM電容器102的一些實施例的能帶圖700a。
如圖7A的能帶圖700a中所示，當MIM電容器102被正向偏置時，在底部電極106與第一電容器介面層602之間存在第三能帶差距ΦB3。第三能帶差距ΦB3是當MIM電容器102被正向偏置時，底部電極106的費米能階與第一電容器介面層602的導帶邊緣之間的能量差。換言之，第三能帶差距ΦB3是當MIM電容器102被正向偏置時，底部電極106的功函數202與第一電容器介面層602的電子親和力之間的能量差。MIM電容器102的正向偏置崩潰電壓可取決於第三能帶差距ΦB3。
圖7B示出當MIM電容器102被反向偏置時，MIM電容器102的一些實施例的能帶圖700b。
如圖7B的能帶圖700b中所示，當MIM電容器102被反向偏置時，在頂部電極108與第二介電結構110b之間存在第二能 帶差距ΦB2。在一些實施例中，第三能帶差距ΦB3可小於第二能帶差距ΦB2。反向偏置崩潰電壓至少部分地取決於第二能帶差距ΦB2。
儘管第三能帶差距ΦB3可能小於第二能帶差距ΦB2，但第三能帶差距ΦB3與第二能帶差距ΦB2之間的差仍然相對小於具有不對稱的電容器絕緣體結構的對應MIM電容器(例如，具有不對稱的電容器絕緣體結構的MIM電容器，其中介面層設置在不對稱的電容器絕緣體結構與底部電極之間)。因此，藉由在MIM電容器102的正向偏置崩潰電壓與反向偏置崩潰電壓之間具有較小的差，當用於雙極應用(例如，做為用於HPC的去耦合電容器)時，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。
圖8示出圖1所示MIM電容器102的一些實施例的剖視圖800。
如圖8的剖視圖800中所示，在電容器絕緣體結構104與頂部電極108之間設置有第二電容器介面層802，且在電容器絕緣體結構104與底部電極106之間設置有第一電容器介面層602。在一些實施例中，第二電容器介面層802接觸(例如，直接接觸)頂部電極108。在又一些實施例中，第二電容器介面層802接觸(例如，直接接觸)電容器絕緣體結構104。在再一些實施例中，第二電容器介面層802接觸(例如，直接接觸)第二介電結構110b。
第二電容器介面層802包含金屬元素(例如，鈦(Ti)、鉭(Ta)等)及非金屬元素(例如氮(N)、氧(O)等)。頂部電 極108包含第二電容器介面層802的金屬元素。在一些實施例中，第二電容器介面層802包含金屬元素、非金屬元素及氧(O)。舉例而言，頂部電極108是(或是包含)氮化鈦(TiN)，且第二電容器介面層802是(或是包含)氮氧化鈦(TiON)。第二電容器介面層802具有與第二介電結構110b的電子親和力208不同(例如，小於第二介電結構110b的電子親和力208)的電子親和力。
在一些實施例中，第二電容器介面層802與第一電容器介面層602是相同的材料(例如，TiON)。在又一些實施例中，第二電容器介面層802的電子親和力可實質上相同於第一電容器介面層602的電子親和力。因此，藉由在MIM電容器102的正向偏置崩潰電壓與反向偏置崩潰電壓之間具有較小的差，當用於雙極應用時，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。在又一些實施例中，第二電容器介面層802的厚度實質上相同於第一電容器介面層602的厚度。在此種實施例中，第二電容器介面層802的電子親和力甚至可以更接近第一電容器介面層602的電子親和力。因此，藉由在MIM電容器102的正向偏置崩潰電壓與反向偏置崩潰電壓之間甚至可以具有更小的差，當用於雙極應用時，電容器絕緣體結構104可改善MIM電容器102的效用。
圖9示出圖1所示MIM電容器102的一些實施例的剖視圖900。
如圖9的剖視圖900中所示，電容器絕緣體結構104包 括第一多個介電結構110及第二多個介電結構902。第一多個介電結構110與第二多個介電結構902在垂直方向上堆疊於彼此之上。第一多個介電結構110中的每一者被第二多個介電結構902中的一者彼此隔開，且反之亦然。
在一些實施例中，第一多個介電結構110包括第一介電結構110a、第二介電結構110b及第四介電結構110c。在一些實施例中，第四介電結構110c是第一多個介電結構110的中間介電結構。舉例而言，第四介電結構110c在垂直方向上設置於第一介電結構110a與第二介電結構110b之間。在一些實施例中，第二多個介電結構902包括第五介電結構902a及第六介電結構902b。在又一些實施例中，第二多個介電結構902是非晶固體。
第一多個介電結構110包括N個介電結構，其中N大於或等於二(2)。第二多個介電結構902包括M個介電結構，其中M等於N減一(1)。舉例而言，如圖9的剖視圖900中所示，N是三(3)且M是二(2)。應理解，N可為大於或等於二的任何整數。
第一多個介電結構110可例如是(或是包含)氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第一多個介電結構110是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含)高介電常數電介質。第二多個介電結構902可例如是(或是包含) 氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第二多個介電結構902是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含)高介電常數電介質。
第一多個介電結構110是(或是包含)相同的介電材料。舉例而言，第一介電結構110a、第二介電結構110b及第四介電結構110c是(或是包含)第一介電材料。第二多個介電結構902是(或是包含)相同的介電材料。舉例而言，第五介電結構902a及第六介電結構902b是(或是包含)不同於第一介電材料的第二介電材料。更具體而言，在一些實施例中，第一介電結構110a、第二介電結構110b及第四介電結構110c是(或是包含)氧化鋯(ZrO2)，且第五介電結構902a及第六介電結構902b是(或是包含)氧化鋁(Al2O3)。
電容器絕緣體結構104自底部電極106至頂部電極108週期性地在第一介電材料與第二介電材料之間交替存在。舉例而言，如圖9的剖視圖900中所示，電容器絕緣體結構104在第一介電材料(例如，ZrO2)與第二介電材料(例如，Al2O3)之間來回交替。在此種實施例中，可以說電容器絕緣體結構104具有介電結構的ZAZAZ堆疊，其中「Z」與第一介電材料(例如，ZrO2)的第一個字母對應且「A」與第二介電材料(例如，Al2O3)的第一個字母對應。應理解，電容器絕緣體結構104可具有介電結構 堆疊的其他配置，例如，AZAZA、HZHZH、ZHZHZ、TATAT、ATATA、ZTZTZ、TZTZT等。
電容器絕緣體結構104是對稱的。由於就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像，因此電容器絕緣體結構104是對稱的。舉例而言，對稱軸114在橫向上延伸穿過第四介電結構110c，且就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像。在一些實施例中，由於電容器絕緣體結構104自底部電極106至頂部電極108週期性地在第一介電材料與第二介電材料之間交替存在，因此就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像。
由於電容器絕緣體結構104是對稱的，因此MIM電容器102的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的差小。因此，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。更具體而言，當用於雙極應用(例如，做為用於HPC的去耦合電容器)時，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。
在一些實施例中，第二多個介電結構902各自具有第二厚度404。在又一些實施例中，第一介電結構110a及第二介電結構110b二者具有第一厚度402，且第四介電結構110c具有第三厚 度904。第三厚度904可介於約10埃與約35埃之間。若第三厚度904小於約10埃，則MIM電容器102的電容密度可能太小而無法可靠地用作用於HPC的去耦合電容器。若第三厚度904大於約35埃，則MIM電容器102的漏電效能可能太差(例如，漏電流太高)而無法可靠地用作用於HPC的去耦合電容器。
在一些實施例中，第三厚度904與第一厚度402實質上相同。在其他實施例中，第三厚度904不同於第一厚度402。舉例而言，在一些實施例中，第三厚度904小於第一厚度402。在又一些實施例中，第三厚度904介於約10埃與約20埃之間，且第一厚度介於約21埃與約35埃之間。在一些實施例中，由於第三厚度904的厚度(例如，介於約10埃與約20埃之間)小於第一厚度402(例如，介於約21埃與約35埃之間)，因此MIM電容器102可具有得到改善的漏電效能。
在一些實施例中，第一多個介電結構110包括所述一個或多個晶體502(參見，例如圖5)。在一些實施例中，第一多個介電結構110包括所述一個或多個晶體502，而第二多個介電結構902是非晶固體。在一些實施例中，第一多個介電結構110的所述一個或多個晶體502的晶格相同。舉例而言，第一介電結構110a的所述一個或多個晶體502可包括與第二介電結構110b及第四介電結構110c二者實質上相同的百分比的單斜晶體、立方晶體及四方晶體。
在其他實施例中，第一介電結構110a與第二介電結構 110b的所述一個或多個晶體502的晶格實質上相同，而第四介電結構110c的所述一個或多個晶體502的晶格不同。舉例而言，第一介電結構110a與第二介電結構110b具有實質上相似的百分比的單斜晶體、立方晶體及/或四方晶體，而第四介電結構110c具有不同的百分比的單斜晶體、立方晶體及/或四方晶體。更具體而言，在一些實施例中，第四介電結構110c具有較第一介電結構110a及/或第二介電結構110b二者低的百分比的四方晶體。舉例而言，第四介電結構110c的所述一個或多個晶體502是小於或等於約20重量%的單斜晶體、小於或等於約20重量%的立方晶體以及約40重量%與80重量%之間的四方晶體，且第一介電結構110a及第二介電結構110b二者的所述一個或多個晶體502是大於80重量%的四方晶體。在此種實施例中，MIM電容器102可具有高電容密度及良好的漏電效能。在又一些實施例中，由於第三厚度904的厚度(例如，介於約10埃與約20埃之間)不同於第一厚度402(例如，介於約21埃與約35埃之間)，且由於第四介電結構110c的所述一個或多個晶體502的晶格與第一介電結構110a的晶格及第二介電結構110b的晶格不同，因此MIM電容器102可具有甚至更佳的漏電效能。
圖10示出圖1所示MIM電容器102的一些實施例的剖視圖1000。
如圖10的剖視圖1000中所示，電容器絕緣體結構104包括第一多個介電結構110、第二多個介電結構902及第三多個介 電結構1002。第一多個介電結構110、第二多個介電結構902及第三多個介電結構1002在垂直方向上堆疊於彼此之上。第一多個介電結構110中的每一者被第三多個介電結構1002中的至少一者及第二多個介電結構902中的一者彼此隔開。第二多個介電結構902中的每一者被第一多個介電結構110中的至少一者及第三多個介電結構1002中的一者彼此隔開。第三多個介電結構1002中的每一者被第一多個介電結構110中的至少一者彼此隔開。在一些實施例中，第三多個介電結構1002中的一或多者與第三多個介電結構1002中的另一者被第一多個介電結構110中的至少一者及第二多個介電結構902中的一者隔開。在又一些實施例中，第三多個介電結構1002包括第七介電結構1002a及第八介電結構1002b。
第一多個介電結構110包括N個介電結構，其中N大於或等於二(2)。第二多個介電結構902包括M個介電結構，其中M等於N減一(1)。第三多個介電結構1002包括X個介電結構，其中X等於M。舉例而言，如圖9的剖視圖900中所示，N是三(3)，M是二(2)，且X是二(2)。應理解，N可為大於或等於二的任何整數。
第三多個介電結構1002可例如是(或是包含)氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第三多個介電結構1002是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含) 高介電常數電介質。在又一些實施例中，第三多個介電結構1002是非晶固體或者具有一個或多個晶體(例如，結晶固體或多晶固體)。
第三多個介電結構1002是(或是包含)相同的介電材料。舉例而言，第七介電結構1002a及第八介電結構1002b包含與第一介電材料(例如，第一多個介電結構110的介電材料)及第二介電材料(例如，第二多個介電結構902的介電材料)不同的第三介電材料。更具體而言，在一些實施例中，第一多個介電結構110是(或是包含)氧化鋯(ZrO2)，且第二多個介電結構902是(或是包含)氧化鋁(Al2O3)，且第三多個介電結構1002是(或是包含)氧化鉿(HfO2)。電容器絕緣體結構104自底部電極106至頂部電極108週期性地在第一介電材料、第二介電材料及第三介電材料之間交替存在。舉例而言，如圖10的剖視圖1000中所示，電容器絕緣體結構104以以下圖案交替存在：第一介電材料、第二介電材料、第三介電材料、第一介電材料、第三介電材料、第二介電材料、第一介電材料。在此種實施例中，可以說電容器絕緣體結構104具有介電結構的ZAHZHAZ堆疊，其中「Z」與第一介電材料(例如ZrO2)的第一個字母對應，「A」與第二介電材料(例如Al2O3)的第一個字母對應，且「H」與第三介電材料(例如，HfO2)的第一個字母對應。應理解，電容器絕緣體結構104可具有介電結構堆疊的其他配置，例如，AZHAHZA、ZHAZAHZ、HZAHAZH、ZHTZTHZ、HZTHZTH、TZHTHZT、ZAHZAHZHAZ、 AZHAZHAHZA等。
電容器絕緣體結構104是對稱的。由於就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像，因此電容器絕緣體結構104是對稱的。舉例而言，對稱軸114在橫向上延伸穿過第四介電結構110c，且就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像。在一些實施例中，由於電容器絕緣體結構104自底部電極106至頂部電極108週期性地在第一介電材料、第二介電材料及第三介電材料之間交替存在，因此就電容器絕緣體結構104的介電結構的介電材料而言，電容器絕緣體結構104的下半部分是電容器絕緣體結構104的上半部分的鏡像。
由於電容器絕緣體結構104是對稱的，因此MIM電容器102的正向偏置崩潰電壓與MIM電容器102的反向偏置崩潰電壓之間的差小。因此，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。更具體而言，當用於雙極應用(例如，做為用於HPC的去耦合電容器)時，電容器絕緣體結構104可改善(例如，增加)MIM電容器102的效用。
在一些實施例中，第三多個介電結構1002各自具有第四厚度1004。第四厚度1004可小於或等於第一厚度402。第二厚度404大於約5埃。如果第二厚度404小於約5埃，則MIM電容器 102的漏電效能可能太差而無法可靠地用作用於HPC的去耦合電容器。在一些實施例中，第四厚度1004實質上相同於第二厚度404。在其他實施例中，第四厚度1004不同於第二厚度404。在一些實施例中，電容器絕緣體結構104的總厚度(例如，電容器絕緣體結構104的介電結構的所有厚度的和)介於約60埃與90埃之間。
圖11示出包括其中嵌置有圖1所示MIM電容器的一些實施例的內連線結構1102的積體晶片(IC)的一些實施例的剖視圖1100。
如圖11的剖視圖1100中所示，MIM電容器102上覆於下電容器配線1104l上且具有界定底部電極通孔(bottom electrode via，BEVA)1106的向下突起部。上電容器配線1104u上覆於MIM電容器102上，且頂部電極通孔(top electrode via，TEVA)1108tv自上電容器配線1104u延伸至MIM電容器102。下電容器配線1104l、上電容器配線1104u及TEVA 1108tv是導電的，且可為或包含例如銅(Cu)、鋁(Al)、鋁銅(AlCu)、金(Au)、銀(Ag)、鎢(W)、一些其他導電材料、或前述材料的組合。
MIM電容器102、下電容器配線1104l、上電容器配線1104u及TEVA 1108tv被多個層間介電(interlayer dielectric，ILD)層1110環繞。ILD層1110堆疊於彼此之上，且在一些實施例中，多個蝕刻停止層1112將ILD層1110彼此隔開。在其他實施例中，省略蝕刻停止層1112。ILD層1110是與蝕刻停止層1112不同的 材料。ILD層1110可為或包含例如氧化物(例如二氧化矽(SiO2))、氮氧化物(例如氮氧化矽(SiON))、經摻雜的二氧化矽(例如摻雜碳的二氧化矽)、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)、低介電常數介電材料等。蝕刻停止層1112可為或包含例如氮化物(例如SiN)、氮氧化物(例如氮氧化矽(SiON))、碳化物(例如碳化矽(SiC))等。應理解，在一些實施例中，可將第一電容器介面層602襯於第一介電結構110a與底部電極106之間的底部電極106，及/或可將第二電容器介面層802襯於第二介電結構110b與頂部電極108之間的第二介電結構110b。
圖12示出圖11所示IC的一些其他實施例的剖視圖1200。
如圖12的剖視圖1200中所示，頂部電極硬罩幕1202及底部電極硬罩幕1204覆蓋MIM電容器102。頂部電極硬罩幕1202覆蓋頂部電極108且具有與頂部電極108相同或實質上相同的頂部佈局。底部電極硬罩幕1204設置於頂部電極硬罩幕1202之上且覆蓋頂部電極硬罩幕1202。底部電極硬罩幕1204覆蓋底部電極106、電容器絕緣體結構104及第一電容器介面層602且具有與底部電極106、電容器絕緣體結構104及第一電容器介面層602相同或實質上相同的頂部佈局。在一些實施例中，底部電極硬罩幕1204亦覆蓋第二電容器介面層802且具有與第二電容器介面層802相 同或實質上相同的頂部佈局。在其他實施例中，電容器絕緣體結構104替代地具有與頂部電極硬罩幕1202相同或實質上相同的頂部佈局。頂部電極硬罩幕1202及底部電極硬罩幕1204可為或包含例如氮化物(例如SiN)、氮氧化物(例如SiON)、碳化物(例如SiC)等。
在一些實施例中，硬罩幕襯墊1206各自用於頂部電極硬罩幕1202及底部電極硬罩幕1204，且將頂部電極硬罩幕1202及底部電極硬罩幕1204與電容器絕緣體結構104及頂部電極108隔開。硬罩幕襯墊1206是與頂部電極硬罩幕1202及底部電極硬罩幕1204不同的材料，且可為或包含例如氧化物(例如，SiO2)及/或一些其他合適的電介質。在其他實施例中，省略硬罩幕襯墊1206。應理解，在一些實施例中，可省略第一電容器介面層602及/或第二電容器介面層802。
圖13示出圖11所示IC的一些其他實施例的剖視圖1300。
如圖13的剖視圖1300中所示，頂部電極108在BEVA 1106處凹陷。此外，底部電極106、第一電容器介面層602、電容器絕緣體結構104、第二電容器介面層802及頂部電極108具有彎曲的邊緣。此外，底部電極硬罩幕1204及硬罩幕襯墊1206中的與底部電極硬罩幕1204對應的硬罩幕襯墊亦具有彎曲的表面。在一些實施例中，省略頂部電極硬罩幕1202及硬罩幕襯墊1206中的與頂部電極硬罩幕1202對應的硬罩幕襯墊。在其他實施例中，頂部電極硬罩幕1202及硬罩幕襯墊1206中的與頂部電極硬罩幕 1202對應的硬罩幕襯墊保留在頂部電極108上且將頂部電極108與底部電極硬罩幕1204及硬罩幕襯墊1206中的其對應的硬罩幕襯墊隔開。應理解，在一些實施例中，可省略第一電容器介面層602及/或第二電容器介面層802。
圖14示出圖11所示IC的一些其他實施例的剖視圖1400。
如圖14的剖視圖1400中所示，MIM電容器102上覆於多條附加配線1104上。此外，TEVA 1108tv及上電容器配線1104u被整合至導電結構1402中。此外，導電結構1402、下電容器配線1104l及所述多條附加配線1104由內連線阻障層1404襯墊。內連線阻障層1404被配置成防止材料自導電結構1402、下電容器配線1104l及所述多條附加配線1104擴散至下伏的結構。在一些實施例中，導電結構1402、下電容器配線1104l及所述多條附加配線1104是(或是包含)例如銅(Cu)、鋁(Al)、鋁銅(AlCu)、金(Au)、銀(Ag)、鎢(W)、一些其他導電材料、或前述材料的組合。在一些實施例中，內連線阻障層1404是(或是包含)例如鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、一些其他合適的障壁材料、或前述材料的組合。應理解，在一些實施例中，可省略第一電容器介面層602及/或第二電容器介面層802。
圖15示出圖11所示IC的一些其他實施例的剖視圖1500。
如圖15的剖視圖1500中所示，省略BEVA 1106。此外，第二電容器介面層802罩住頂部電極108的下側，電容器絕緣體結構104罩住第二電容器介面層802的下側，第一電容器介面層 602罩住電容器絕緣體結構104的下側，且底部電極106罩住第一電容器介面層602的下側。在一些實施例中，底部電極106、第一電容器介面層602、電容器絕緣體結構104及第二電容器介面層802具有U形輪廓或V形輪廓。然而，應理解，底部電極106、第一電容器介面層602、電容器絕緣體結構104及第二電容器介面層802並非僅限於該些輪廓，且其他輪廓是可修改的。亦應理解，在一些實施例中，可省略第一電容器介面層602及/或第二電容器介面層802。
圖16示出圖11所示IC的一些更詳細實施例的剖視圖1600。
如圖16的剖視圖1600中所示，IC包括單電晶體單電容器(one-transistor one-capacitor，1T1C)胞元1602。1T1C胞元1602包括MIM電容器102。圖16的剖視圖1600示出圖11的MIM電容器。然而，應理解，MIM電容器102可被配置成圖1、圖4至圖6及圖8至圖15中的任一者中的MIM電容器102或者一些其他合適的MIM電容器。MIM電容器102上覆於基底1604上且位於內連線結構1102中。基底1604包含任何類型的半導體本體(例如，單晶矽/互補金屬氧化物半導體(CMOS)塊、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、絕緣體上矽(silicon on insulator，SOI)等)。
內連線結構1102包括一個或多個ILD層1110。所述一個或多個ILD層1110可例如如針對圖11所述般。在一些實施例中， 內連線結構1102可包括一個或多個蝕刻停止層1112(未示出)(參見，例如圖11)。所述一個或多個蝕刻停止層1112可例如如針對圖11所述般。在一些實施例中，內連線結構1102包括上覆於所述一個或多個ILD層1110上的鈍化層1606。鈍化層1606是與所述一個或多個ILD層1110不同的材料，且可為或包含例如氮化物(例如SiN)、氮氧化物(例如SiON)等。
內連線結構1102亦包括堆疊於所述一個或多個ILD層1110及鈍化層1606中的多條配線1104及多個通孔1108。所述多條配線1104及所述多個通孔1108是導電的，且界定自MIM電容器102及下伏的存取電晶體1608引出的導電路徑。第一導電路徑自MIM電容器102引至MIM電容器102上方的位元線1104bl。第二導電路徑自MIM電容器102引至存取電晶體1608的汲極區1610d。第三導電路徑自存取電晶體1608的源極區1610s引至源極區1610s上方的源極線1104sl。第四導電路徑自存取電晶體1608的閘極電極1612引至閘極電極1610上方的字元線1104wl。注意，儘管字元線1104wl被示出為在汲極區1610d的相對側上具有兩個單獨的區段，但字元線1104wl在圖16的剖視圖1600之外可為連續的。
存取電晶體1608包括汲極區1610d及源極區1610s，且更包括閘極電極1612及閘極介電層1614。汲極區1610d及源極區1610s位於基底1604中且與基底1604的摻雜區對應。閘極電極1612上覆於閘極介電層1614上且夾置於汲極區1610d與源極區 1610s之間。在一些實施例中，側壁間隔件結構1616位於閘極電極1612的側壁上，及/或存取電晶體1608被溝渠隔離結構1618(例如，淺溝渠隔離(shallow trench isolation)結構)環繞。側壁間隔件結構1616及溝渠隔離結構1618是(或是包含)介電材料。存取電晶體1608可為例如絕緣閘極場效電晶體(insulated gate field-effect transistor，IGFET)或一些其他合適的電晶體。
圖17示出圖11所示IC的一些更詳細實施例的剖視圖1700。
如圖17的剖視圖1700中所示，內連線結構1102上覆於基底1604上。內連線結構1102及/或基底1604可例如如針對圖16所述般。內連線結構1102包括一個或多個ILD層1110及上覆於所述一個或多個ILD層1110上的鈍化層1606。
在內連線結構1102中及基底1604之上設置有多個MIM電容器1702。所述多個MIM電容器1702各自被配置成圖1、圖4至圖6及圖8至圖15中的任一者中的MIM電容器102或一些其他合適的MIM電容器。舉例而言，如圖17的剖視圖1700中所示，所述多個MIM電容器1702各自被配置成圖11的MIM電容器102。然而，應理解，所述多個MIM電容器1702中的每一者可被配置成圖1、圖4至圖6及圖8至圖15中的任一者中的MIM電容器102或者一些其他合適的MIM電容器。所述多個MIM電容器1702中的一個或多個MIM電容器位於IC的邏輯區1704l中，且所述多個MIM電容器1702中的一個或多個MIM電容器位於IC 的去耦合電容器區1704dc中。應理解，在一些實施例中，所述多個MIM電容器1702可僅包括位於IC的去耦合電容器區1704dc中的所述一個或多個MIM電容器。
內連線結構1102包括堆疊於所述一個或多個ILD層1110及鈍化層1606中的多條配線1104及多個通孔1108。所述多條配線1104及所述多個通孔1108是導電的，且界定自MIM電容器1702以及亦界定自MIM電容器1702之下的多個電晶體1706引出的導電路徑。在一些實施例中，除所示的配線1104之外，在IC的去耦合電容器區1704dc中在MIM電容器1702中的一者的正下方不存在配線及通孔。
電晶體1706可例如各自被配置成圖16的存取電晶體1608，及/或可例如各自為IGFET或一些其他合適的電晶體。電晶體1706包括個別源極/汲極區1708i、個別閘極電極1612及個別閘極介電層1614。此外，彼此相鄰的電晶體1706中的兩者共享一個共享源極/汲極區1708s。個別閘極電極1612分別上覆於個別閘極介電層1614上，且各自夾置於個別源極/汲極區1708i及/或共享源極/汲極區1708s中的兩者之間。在一些實施例中，側壁間隔件結構1616對於個別閘極電極1612各自具有的，且對個別閘極電極1612的側壁進行襯墊。在一些實施例中，電晶體1706被溝渠隔離結構1618(例如，淺溝渠隔離結構)環繞及隔開。在一些實施例中，在位於IC的去耦合電容器區1704dc中的所述一個或多個MIM電容器正下方的基底1604上不存在電晶體及/或其他半 導體裝置。
圖18至圖26示出形成IC的方法的一些實施例的一系列剖視圖1800至2600，所述IC包括具有對稱的電容器絕緣體結構的MIM電容器102。儘管圖18至圖26是針對一種方法進行闡述，但應理解，圖18至圖26中所示的結構並非僅限於所述方法，而是可單獨地獨立於所述方法。
如圖18的剖視圖1800中所示，在基底1604上形成溝渠隔離結構1618及存取電晶體1608。將溝渠隔離結構1618形成為延伸至基底1604的頂部中且具有在橫向上間隔開的一對區段。溝渠隔離結構1618可為例如淺溝渠隔離結構(STI)或一些其他合適的溝渠隔離結構。在形成溝渠隔離結構1618之後，在溝渠隔離結構1618的區段之間形成存取電晶體1608。存取電晶體1608包括閘極介電層1614、上覆於閘極介電層1614上的閘極電極1612以及沿閘極電極1612的側壁的側壁間隔件結構1616。此外，存取電晶體1608包括源極區1610s及汲極區1610d，在源極區1610s與汲極區1610d之間夾置閘極電極1612。存取電晶體1608可為例如IGFET或一些其他合適的電晶體。
同樣在圖18的剖視圖1800中示出，在存取電晶體1608之上部分地形成內連線結構1102且將內連線結構1102電性耦合至存取電晶體1608。內連線結構1102包括第一ILD層1110a及上覆於第一ILD層1110a上的第二ILD層1110b。此外，內連線結構1102包括堆疊於第一ILD層1110a及第二ILD層1110b中的多 條配線1104及多個通孔1108。所述多條配線1104及所述多個通孔1108界定自存取電晶體1608引至所述多條配線1104中的下電容器配線1104l的導電路徑。下電容器配線1104l位於第二ILD層1110b的頂部處且提供其中將在下電容器配線1104l上形成MIM電容器的基座，其細節將在下文中更詳細地闡述。
如圖19的剖視圖1900中所示，在第二ILD層1110b及下電容器配線1104l上沈積第三ILD層1110c。為了圖式簡潔起見，在此處(例如，在圖19中)及此後(例如，在圖20至圖26中)內連線結構1102的位於下電容器配線204l[1104l]及基底1604以下的部分未繪示出來。可藉由例如化學氣相沈積(chemical vapor deposition，CVD)、物理氣相沈積(physical vapor deposition，PVD)、原子層沈積(atomic layer deposition，ALD)、一些其他沈積製程、或前述製程的組合來沈積第三ILD層1110c。在一些實施例中，首先藉由例如CVD、PVD、ALD、一些其他沈積製程、或前述製程的組合在第二ILD層1110b及下電容器配線1104l上沈積蝕刻停止層(例如，圖11中的1112)。在此種實施例中，在蝕刻停止層上沈積第三ILD層1110c。
如圖20的剖視圖2000中所示，將第三ILD層1110c圖案化以形成上覆於下電容器配線1104l上且暴露出下電容器配線1104l的開口2002。在一些實施例中，將第三ILD層1110c圖案化的製程包括在第三ILD層1110c的上表面上形成圖案化罩幕層(未示出)(例如，正/負光阻、硬罩幕等)。可藉由以下方法形成圖案 化罩幕層：在第三ILD層1110c的上表面上形成罩幕層(未示出)(例如，藉由旋轉塗佈製程)；將罩幕層暴露於圖案(例如，藉由微影製程，例如光微影法、極紫外微影等)；以及對罩幕層進行顯影以形成圖案化罩幕層。此後，在圖案化罩幕層就位的情況下，對第三ILD層1110c執行蝕刻製程，以根據圖案化罩幕層選擇性地蝕刻第三ILD層1110c。蝕刻製程移除第三ILD層1110c的未遮蔽部分以形成開口2002。在一些實施例中，蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、反應性離子蝕刻(reactive ion etching，RIE)製程、一些其他蝕刻製程、或前述製程的組合。
如圖21的剖視圖2100中所示，在第三ILD層1110c上沈積對開口2002進行襯墊的底部電極層2102。在一些實施例中，藉由例如ALD、CVD、PVD、電化學鍍覆、無電鍍覆、濺鍍、一些其他沈積製程、或前述製程的組合來沈積底部電極層2102。底部電極層2102是導電的，且可為或包含例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、一些其他導電材料、或前述材料的組合。
如圖22的剖視圖2200中所示，在底部電極層2102上形成第一介面層2202。第一介面層2202包含金屬元素(例如，鈦(Ti)、鉭(Ta)等)及非金屬元素(例如氮(N)、氧(O)等)。底部電極層2102包含第一介面層2202的金屬元素。在一些實施例中，第一介面層2202包含金屬元素、非金屬元素及氧(O)。舉例而言，底部電極層2102是(或是包含)氮化鈦(TiN)且第一 介面層2202是(或是包含)氮氧化鈦(TiON)。
可藉由氧化製程形成第一介面層2202。舉例而言，在一些實施例中，在處理室中形成底部電極層2102。在形成底部電極層2102之後，可將底部電極層2102暴露於空氣(例如，藉由將底部電極層2102及底部電極層2102之下的結構轉移出處理室)。藉由將底部電極層2102暴露於空氣，底部電極層2102會氧化，藉此使得第一介面層2202自底部電極層2102的頂表面生長。在一些實施例中，在藉由氧化製程在底部電極層2102上形成第一介面層2202之後，可對第一介面層2202執行一個或多個電漿處理製程。在其他實施例中，可藉由沈積製程(例如CVD、PVD、ALD、一些其他沈積製程、或前述製程的組合)形成第一介面層2202。
如圖23的剖視圖2300中所示，在第一介面層2202及底部電極層2102之上形成第一多個介電層2302及第二多個介電層2304。在一些實施例中，省略第一介面層2202。第一多個介電層2302及第二多個介電層2304被形成為在垂直方向上堆疊於彼此之上。第一多個介電層2302中的每一者被形成為被第二多個介電層2304中的一者彼此隔開，且反之亦然。舉例而言，在第一介面層2202上形成第一介電層2302a，在第一介電層2302a上形成第二介電層2304a，在第二介電層2304a上形成第三介電層2302b，在第三介電層2302b上形成第四介電層2304b，且在第四介電層2304b上形成第五介電層2302c。在一些實施例中，第一多個介電層2302及第二多個介電層2304被稱為介電層堆疊。應理解，在 一些實施例中，亦可在第一介面層2202之上形成第三多個介電層(參見，例如圖10)。
第一多個介電層2302可例如是(或是包含)氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第一多個介電層2302是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含)高介電常數電介質。第二多個介電層2304可例如是(或是包含)氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、二氧化矽(SiO2)、一些其他介電材料、或前述材料的任何組合。在一些實施例中，第二多個介電層2304是(或是包含)金屬氧化物(例如，ZrO2、Al2O3、HfO2、Ta2O5等)及/或是(或是包含)高介電常數電介質。在一些實施例中，第二多個介電層2304是非晶固體。
在一些實施例中，第一多個介電層2302包括一個或多個晶體(例如，圖5的502)。在一些實施例中，第一多個介電層2302包括所述一個或多個晶體，而第二多個介電層2304是非晶固體。在一些實施例中，第一多個介電層2302的所述一個或多個晶體的晶格相同。舉例而言，第一介電層2302a的所述一個或多個晶體可包括與第三介電層2302b及第五介電層2302c二者實質上相同的百分比的單斜晶體、立方晶體及四方晶體。
在其他實施例中，第一介電層2302a及第五介電層2302c 的所述一個或多個晶體的晶格實質上相同，而第三介電層2302b的所述一個或多個晶體的晶格不同。舉例而言，第一介電層2302a與第五介電層2302c具有實質上相似的百分比的單斜晶體、立方晶體及/或四方晶體，而第三介電結構2302b具有不同的百分比的單斜晶體、立方晶體及/或四方晶體。更具體而言，在一些實施例中，第三介電層2302b具有較第一介電層2302a及/或第五介電層2302c二者低的百分比的四方晶體。舉例而言，第三介電層2302b的所述一個或多個晶體是小於或等於約20重量%的單斜晶體、小於或等於約20重量%的立方晶體、以及約40重量%與80重量%之間的四方晶體，且第一介電層2302a及第五介電層2302c二者的所述一個或多個晶體是大於80重量%的四方晶體。
在一些實施例中，將第一介電層2302a及第五介電層2302c形成為具有第一厚度(例如，圖9的402)。在又一些實施例中，將第二介電層2304a及第四介電層2304b形成為具有第二厚度(例如，圖9的404)。在再一些實施例中，將第三介電層2302b形成為具有第三厚度(例如，圖9的904)。第一厚度可介於約10埃(Å)與約35埃之間。第二厚度小於第一厚度。第二厚度大於約5埃。第三厚度可介於約10埃與約35埃之間。在一些實施例中，第三厚度與第一厚度實質上相同。在其他實施例中，第三厚度不同於第一厚度。舉例而言，在一些實施例中，第三厚度小於第一厚度。
在一些實施例中，藉由一個或多個沈積製程(例如， CVD、PVD、ALD等)形成第一多個介電層2302及第二多個介電層2304。舉例而言，在一些實施例中，藉由ALD製程在處理室2306中形成第一多個介電層2302及第二多個介電層2304。ALD製程原位形成第一多個介電層2302及第二多個介電層2304(例如，不破壞處理室2306的真空)。舉例而言，ALD製程藉由以下方法原位形成第一多個介電層2302及第二多個介電層2304：將圖22中所示的結構(及其下伏的特徵(參見，例如圖18))加載至處理室2306中；以及然後對處理室2306進行抽吸(例如，以在處理室2306中形成真空)。此後，將用於沈積第一多個介電層2302的第一組前驅物及用於沈積第二多個介電層2304的第二組前驅物循環地泵入處理室2306中，藉此形成第一多個介電層2302及第二多個介電層2304。應理解，在一些實施例中，可在沈積第一多個介電層2302與第二多個介電層2304之間執行一個或多個吹掃/抽空步驟(例如，在形成第一介電層2302a與第二介電層2304a之間、在形成第二介電層2304a與第三介電層2302b之間等吹掃處理室2306)。
如圖24的剖視圖2400中所示，在第五介電層2302c之上形成第二介面層2402。在一些實施例中，形成第二介面層2402的製程包括在第五介電層2302c上沈積第二介面層2402。可藉由例如CVD、PVD、ALD、濺鍍、一些其他沈積製程、或前述製程的組合來沈積第二介面層2402。
同樣如圖24的剖視圖2400中所示，在第二介面層2402 及第五介電層2302c之上形成頂部電極層2404。在一些實施例中，形成頂部電極層2404的製程包括在第二介面層2402上沈積頂部電極層2404。可藉由例如CVD、PVD、ALD、電化學鍍覆、無電鍍覆、濺鍍、一些其他沈積製程、或前述製程的組合來沈積頂部電極層2404。在一些實施例中，省略第二介面層2402。在此種實施例中，可在第五介電層2302c上沈積頂部電極層2404。在一些實施例中，可在處理室2306中形成第二介面層2402及/或頂部電極層2404。在又一些實施例中，亦可與第一多個介電層2302及第二多個介電層2304一起原位形成第二介面層2402及/或頂部電極層2404。在其他實施例中，可在與處理室2306不同的處理室中形成第二介面層2402及/或頂部電極層2404。
頂部電極層2404是導電的，且可為或包含例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、一些其他導電材料、或前述材料的組合。頂部電極層2404與底部電極層2102可為相同的材料。第二介面層2402包含金屬元素(例如，鈦(Ti)、鉭(Ta)等)及非金屬元素(例如氮(N)、氧(O)等)。頂部電極層2404包含第二介面層2402的金屬元素。在一些實施例中，第二介面層2402包含金屬元素、非金屬元素及氧(O)。舉例而言，頂部電極層2404是(或是包含)氮化鈦(TiN)，且第二介面層2402是(或是包含)氮氧化鈦(TiON)。
在一些實施例中，第二介面層2402與第一介面層2202被形成為具有相同的電子親和力。在又一些實施例中，底部電極 層2102與頂部電極層2404被形成為具有相同的功函數。在又一些實施例中，第二介電層2304a與第四介電層2304b被形成為具有相同的電子親和力。在又一些實施例中，第一介電層2302a及第五介電層2302c被形成為具有相同的電子親和力。在再一些實施例中，第一介電層2302a、第三介電層2302b及第五介電層2302c被形成為具有相同的電子親和力。在其他實施例中，第三介電層2302b被形成為具有與第一介電層2302a及/或第五介電層2302c不同的電子親和力。
如圖25的剖視圖2500中所示，將頂部電極層2404(參見，例如圖24)、第二介面層2402(參見，例如圖24)、第一多個介電層2302(參見，例如圖24)、第二多個介電層2304(參見，例如圖24)、第一介面層2202(參見，例如圖24)及底部電極層2102(參見，例如圖24)圖案化以形成上覆於下電容器配線1104l上的MIM電容器102。在一些實施例中，MIM電容器102包括在垂直方向上堆疊的底部電極106、第一電容器介面層602、電容器絕緣體結構104、第二電容器介面層802及頂部電極108。電容器絕緣體結構104是對稱的。在一些實施例中，電容器絕緣體結構104包括在垂直方向上堆疊的第一介電結構110a、第五介電結構902a、第四介電結構110c、第六介電結構902b及第二介電結構110b。
在一些實施例中，形成MIM電容器102的圖案化製程包括在頂部電極層2404的上表面上形成圖案化罩幕層(未示出)(例 如，正/負光阻、硬罩幕等)。此後，在圖案化罩幕層就位的情況下，對頂部電極層2404、第二介面層2402、第一多個介電層2302、第二多個介電層2304、第一介面層2202及底部電極層2102執行蝕刻製程，以根據圖案化罩幕層選擇性地蝕刻該些層。蝕刻製程移除頂部電極層2404的未遮蔽部分以形成頂部電極108、移除第二介面層2402的未遮蔽部分以形成第二電容器介面層802、移除第五介電層2302c的未遮蔽部分以形成第二介電結構110b、移除第四介電層2304b的未遮蔽部分以形成第六介電結構902b、移除第三介電層2302b的未遮蔽部分以形成第四介電結構110c、移除第二介電層2304a的未遮蔽部分以形成第五介電結構902a、移除第一介電層2302a的未遮蔽部分以形成第一介電結構110a、移除第一介面層2202的未遮蔽部分以形成第一電容器介面層602、移除底部電極層2102的未遮蔽部分以形成底部電極106。在一些實施例中，蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。
如圖26的剖視圖2600中所示，圍繞MIM電容器102完成內連線結構1102。在完成之後，內連線結構1102包括上覆於MIM電容器102上的第四ILD層1110d且更包括上覆於第四ILD層1110d上的鈍化層1606。此外，內連線結構1102包括第四ILD層1110d及鈍化層1606中的多條附加配線1104及多個附加通孔1108。所述多條附加配線1104包括上電容器配線1104u，且所述多個附加通孔1108包括自上電容器配線1104u延伸至頂部電極 108的TEVA 1108tv。
圖27示出形成IC的方法的一些實施例的流程圖2700，所述IC包括具有對稱的電容器絕緣體結構的MIM電容器。儘管圖27的流程圖2700在本文中被示出及闡述為一系列動作或事件，然而應理解，該些動作或事件的示出次序不應被解釋為具有限制性意義。舉例而言，一些動作可能以不同的次序發生及/或與除本文中示出及/或闡述的動作或事件之外的其他動作或事件同時發生。此外，可能並不需要所有所示出的動作來實施本文說明的一個或多個態樣或實施例，且本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作及/或階段中施行。
在動作2702處，形成上覆於第二ILD層及下電容器配線上的第一層間介電(ILD)層，其中第二ILD層及下電容器配線設置於基底之上。圖18至圖19示出對應於動作2702的一些實施例的一系列剖視圖1800至剖視圖1900。
在動作2704處，在第一ILD層中形成暴露出下電容器配線的開口。圖20示出對應於動作2704的一些實施例的剖視圖2000。
在動作2706處，在第一ILD層之上形成襯於開口的底部電極層。圖21示出對應於動作2706的一些實施例的剖視圖2100。
在動作2708處，在底部電極層之上形成介電層堆疊，其中就材料及/或材料厚度而言，介電層堆疊的下半部分是介電層堆疊的上半部分的鏡像。圖22至圖23示出對應於動作2708的一些 實施例的一系列剖視圖2200至剖視圖2300。
在動作2710處，在介電層堆疊之上形成頂部電極層。圖24示出對應於動作2710的一些實施例的剖視圖2400。
在動作2712處，將頂部電極層、介電層堆疊及底部電極層圖案化成金屬-絕緣體-金屬(MIM)電容器。圖25示出對應於動作2712的一些實施例的剖視圖2500。
在一些實施例中，本揭露提供一種金屬-絕緣體-金屬(MIM)電容器。所述MIM電容器包括：底部電極，設置於半導體基底之上。頂部電極上覆於所述底部電極上。電容器絕緣體結構設置於所述底部電極與所述頂部電極之間。所述電容器絕緣體結構包括包含第一介電材料的第一多個介電結構。所述電容器絕緣體結構包括包含第二介電材料的第二多個介電結構，所述第二介電材料不同於所述第一介電材料。所述電容器絕緣體結構自所述底部電極至所述頂部電極週期性地在所述第一介電材料與所述第二介電材料之間交替存在。所述第一多個介電結構包括第一介電結構、第二介電結構及第三介電結構。所述第二介電結構設置於所述第一介電結構與所述第三介電結構之間。所述第二介電結構具有較所述第一介電結構及所述第三介電結構低的重量百分比(重量%)的四方晶體。
在一些實施例中，本揭露提供另一金屬-絕緣體-金屬(MIM)電容器。MIM電容器包括：下電極，設置於半導體基底之上。上電極上覆於所述下電極上。電容器絕緣體結構設置於所 述下電極與所述上電極之間。所述電容器絕緣體結構包括介電結構堆疊，所述介電結構堆疊包括在垂直方向上堆疊於彼此之上的至少五個個別介電結構。所述個別介電結構包括包含第一介電材料的第一個別介電結構及包含所述第一介電材料的第二個別介電結構。所述第一個別介電結構是所述介電結構堆疊中的最上個別介電結構。所述第二個別介電結構是所述介電結構堆疊中的最下個別介電結構。設置於所述第一個別介電結構與所述第二個別介電結構之間的所述個別介電結構包含所述第一介電材料、第二介電材料或第三介電材料。所述第二介電材料不同於所述第一介電材料。所述第三介電材料不同於所述第一介電材料及所述第二介電材料。設置於所述第一個別介電結構與所述第二個別介電結構之間的所述個別介電結構自所述第二個別介電結構至所述第一個別介電結構週期性地在所述第一介電材料、所述第二介電材料及所述第三介電材料之間交替存在。
在一些實施例中，本揭露提供一種形成金屬-絕緣體-金屬(MIM)電容器的方法。所述方法包括在半導體基底之上形成底部電極層。在所述底部電極層之上形成包含第一介電材料的第一介電層，其中所述第一介電層被形成為具有第一重量百分比(重量%)的四方晶體。在所述第一介電層之上形成包含第二介電材料的第二介電層，所述第二介電材料不同於所述第一介電材料，其中所述第二介電層被形成為非晶固體。在所述第二介電層之上形成包含所述第一介電材料的第三介電層，其中所述第三介電層被 形成為具有第二重量%的四方晶體。在所述第三介電層之上形成包含所述第二介電材料的第四介電層，其中所述第四介電層被形成為非晶固體。在所述第四介電層之上形成包含所述第一介電材料的第五介電層，其中所述第五介電層被形成為具有第三重量%的四方晶體，其中所述第二重量%的四方晶體少於所述第一重量%的四方晶體及所述第三重量%的四方晶體。在所述第五介電層之上形成頂部電極層。將所述頂部電極層、所述第五介電層、所述第四介電層、所述第三介電層、所述第二介電層、所述第一介電層及所述底部電極層圖案化，以形成所述MIM電容器。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露做為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效建構並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:剖視圖
102:金屬-絕緣體-金屬(MIM)電容器
104:電容器絕緣體結構
106:底部電極
108:頂部電極
110a:第一介電結構
110b:第二介電結構
112:第三介電結構
114:對稱軸
T1:第一端子
T2:第二端子

Claims (10)

  1. 一種金屬-絕緣體-金屬(MIM)電容器，包括：底部電極，設置於半導體基底之上；頂部電極，上覆於所述底部電極上；以及電容器絕緣體結構，設置於所述底部電極與所述頂部電極之間，其中：所述電容器絕緣體結構包括包含第一介電材料的第一多個介電結構；所述電容器絕緣體結構包括包含第二介電材料的第二多個介電結構，所述第二介電材料不同於所述第一介電材料；所述電容器絕緣體結構自所述底部電極至所述頂部電極週期性地在所述第一介電材料與所述第二介電材料之間交替存在；所述第一多個介電結構包括第一介電結構、第二介電結構及第三介電結構；所述第二介電結構設置於所述第一介電結構與所述第三介電結構之間；以及所述第二介電結構具有較所述第一介電結構及所述第三介電結構低的重量百分比(重量%)的四方晶體。
  2. 如請求項1所述的金屬-絕緣體-金屬電容器，其中：所述第一介電結構被設置成較所述第一多個介電結構中的任何其他介電結構靠近所述底部電極且較所述第二多個介電結構中 的任何介電結構靠近所述底部電極；以及所述第三介電結構被設置成較所述第一多個介電結構中的任何其他介電結構靠近所述頂部電極且較所述第二多個介電結構中的任何介電結構靠近所述頂部電極。
  3. 如請求項2所述的金屬-絕緣體-金屬電容器，其中所述第一介電材料具有較所述第二介電材料大的電子親和力。
  4. 如請求項3所述的金屬-絕緣體-金屬電容器，其中：所述第二介電結構具有40重量%與80重量%之間的四方晶體、小於或等於20重量%的單斜晶體以及小於或等於20重量%的立方晶體。
  5. 如請求項4所述的金屬-絕緣體-金屬電容器，其中：所述第一介電材料包含氧化鋯；以及所述第二介電材料包含氧化鋁。
  6. 如請求項1所述的金屬-絕緣體-金屬電容器，其中：所述底部電極包含金屬元素及非金屬元素；所述金屬-絕緣體-金屬電容器包括第一電容器介面層，所述第一電容器介面層設置於所述電容器絕緣體結構與所述底部電極之間且直接接觸所述電容器絕緣體結構及所述底部電極；以及所述第一電容器介面層包含所述金屬元素、所述非金屬元素及氧；以及所述頂部電極包含所述金屬元素及所述非金屬元素；所述金屬-絕緣體-金屬電容器包括第二電容器介面層，所述 第二電容器介面層設置於所述電容器絕緣體結構與所述頂部電極之間且直接接觸所述電容器絕緣體結構及所述頂部電極；以及所述第二電容器介面層包含所述金屬元素、所述非金屬元素及氧。
  7. 一種金屬-絕緣體-金屬(MIM)電容器，包括：下電極，設置於半導體基底之上；上電極，上覆於所述下電極上；以及電容器絕緣體結構，設置於所述下電極與所述上電極之間，其中：所述電容器絕緣體結構包括介電結構堆疊，所述介電結構堆疊包括在垂直方向上堆疊於彼此之上的至少五個個別介電結構；所述個別介電結構包括包含第一介電材料的第一個別介電結構及包含所述第一介電材料的第二個別介電結構；所述第一個別介電結構是所述介電結構堆疊中的最上個別介電結構；所述第二個別介電結構是所述介電結構堆疊中的最下個別介電結構；設置於所述第一個別介電結構與所述第二個別介電結構之間的所述個別介電結構包含所述第一介電材料、第二介電材料或第三介電材料；所述第二介電材料不同於所述第一介電材料； 所述第三介電材料不同於所述第一介電材料及所述第二介電材料；以及設置於所述第一個別介電結構與所述第二個別介電結構之間的所述個別介電結構自所述第二個別介電結構至所述第一個別介電結構週期性地在所述第一介電材料、所述第二介電材料及所述第三介電材料之間交替存在。
  8. 如請求項7所述的金屬-絕緣體-金屬電容器，其中：包含所述第一介電材料的所述個別介電結構的總數目是X；包含所述第二介電材料的所述個別介電結構的總數目是Y；包含所述第三介電材料的所述個別介電結構的總數目是Z；Y等於Z；以及Y等於X減1。
  9. 如請求項8所述的金屬-絕緣體-金屬電容器，其中：包含所述第一介電材料的所述個別介電結構藉由包含所述第二介電材料的所述個別介電結構中的至少一者及包含所述第三介電材料的所述個別介電結構中的至少一者而在垂直方向上彼此隔開；包含所述第二介電材料的所述個別介電結構藉由包含所述第一介電材料的所述個別介電結構中的至少一者及包含所述第三介電材料的所述個別介電結構中的至少一者而在垂直方向上彼此隔開；以及包含所述第三介電材料的所述個別介電結構藉由包含所述第 一介電材料的所述個別介電結構中的至少一者而在垂直方向上彼此隔開。
  10. 一種形成金屬-絕緣體-金屬(MIM)電容器的方法，所述方法包括：在半導體基底之上形成底部電極層；在所述底部電極層之上形成包含第一介電材料的第一介電層，其中所述第一介電層被形成為具有第一重量百分比(重量%)的四方晶體；在所述第一介電層之上形成包含第二介電材料的第二介電層，所述第二介電材料不同於所述第一介電材料，其中所述第二介電層被形成為非晶固體；在所述第二介電層之上形成包含所述第一介電材料的第三介電層，其中所述第三介電層被形成為具有第二重量%的四方晶體；在所述第三介電層之上形成包含所述第二介電材料的第四介電層，其中所述第四介電層被形成為非晶固體；在所述第四介電層之上形成包含所述第一介電材料的第五介電層，其中所述第五介電層被形成為具有第三重量%的四方晶體，其中所述第二重量%的四方晶體少於所述第一重量%的四方晶體及所述第三重量%的四方晶體；在所述第五介電層之上形成頂部電極層；以及將所述頂部電極層、所述第五介電層、所述第四介電層、所述第三介電層、所述第二介電層、所述第一介電層及所述底部電 極層圖案化，以形成所述金屬-絕緣體-金屬電容器。
TW110101142A 2020-09-16 2021-01-12 具有對稱的電容器絕緣體結構的金屬-絕緣體-金屬電容器及其製造方法 TWI763247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/022,320 2020-09-16
US17/022,320 US11430729B2 (en) 2020-09-16 2020-09-16 MIM capacitor with a symmetrical capacitor insulator structure

Publications (2)

Publication Number Publication Date
TW202213804A TW202213804A (zh) 2022-04-01
TWI763247B true TWI763247B (zh) 2022-05-01

Family

ID=79013050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101142A TWI763247B (zh) 2020-09-16 2021-01-12 具有對稱的電容器絕緣體結構的金屬-絕緣體-金屬電容器及其製造方法

Country Status (5)

Country Link
US (2) US11430729B2 (zh)
KR (1) KR102406105B1 (zh)
CN (1) CN113889573A (zh)
DE (1) DE102020124246A1 (zh)
TW (1) TWI763247B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255651A1 (en) * 2007-02-23 2010-10-07 Samsung Electronics Co., Ltd. Semiconductor device comprising multilayer dielectric film and related method
US20150137315A1 (en) * 2013-09-20 2015-05-21 Intermolecular, Inc. DRAM MIM Capacitor Using Non-Noble Electrodes

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
KR100384558B1 (ko) * 2001-02-22 2003-05-22 삼성전자주식회사 반도체 장치의 유전체층 형성방법 및 이를 이용한캐패시터 형성방법
KR100434110B1 (ko) 2002-06-04 2004-06-04 삼성전자주식회사 반도체 장치의 제조방법
TW200411923A (en) * 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
EP1420080A3 (en) 2002-11-14 2005-11-09 Applied Materials, Inc. Apparatus and method for hybrid chemical deposition processes
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US6885056B1 (en) * 2003-10-22 2005-04-26 Newport Fab, Llc High-k dielectric stack in a MIM capacitor and method for its fabrication
US7271055B2 (en) 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
US7172947B2 (en) 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
US7537804B2 (en) * 2006-04-28 2009-05-26 Micron Technology, Inc. ALD methods in which two or more different precursors are utilized with one or more reactants to form materials over substrates
US7601648B2 (en) 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
KR20080084434A (ko) 2007-03-16 2008-09-19 삼성전자주식회사 Ｍⅰｍ 커패시터 및 이의 제조 방법
KR100968427B1 (ko) 2007-05-07 2010-07-07 주식회사 하이닉스반도체 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법
US8969188B2 (en) * 2008-09-26 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
KR20100041179A (ko) * 2008-10-13 2010-04-22 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
KR20100078496A (ko) 2008-12-30 2010-07-08 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
KR101647384B1 (ko) * 2010-03-16 2016-08-24 삼성전자주식회사 반도체 소자
US8530322B2 (en) * 2010-12-16 2013-09-10 Intermolecular, Inc. Method of forming stacked metal oxide layers
US8828836B2 (en) 2011-06-06 2014-09-09 Intermolecular, Inc. Method for fabricating a DRAM capacitor
US9691839B2 (en) 2011-12-14 2017-06-27 Intel Corporation Metal-insulator-metal (MIM) capacitor with insulator stack having a plurality of metal oxide layers
KR20140010262A (ko) 2012-07-16 2014-01-24 삼성전기주식회사 금속층이 도금된 절연 기재, 이의 도금방법, 및 이를 이용한 투명전극
US9099430B2 (en) * 2013-12-19 2015-08-04 Intermolecular, Inc. ZrO-based high K dielectric stack for logic decoupling capacitor or embedded DRAM
US9281192B2 (en) 2014-03-13 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMP-friendly coatings for planar recessing or removing of variable-height layers
JP6247771B2 (ja) 2014-09-08 2017-12-13 富士フイルム株式会社 熱電変換素子および熱電変換モジュール
US9728597B2 (en) 2014-12-04 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and method for forming the same
US20170117282A1 (en) 2015-10-26 2017-04-27 Intermolecular, Inc. DRAM Capacitors and Methods for Forming the Same
KR102629425B1 (ko) * 2018-07-13 2024-01-26 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102650214B1 (ko) * 2018-09-19 2024-03-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10847316B2 (en) * 2018-09-20 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. MIM device with laminated dielectric layers
KR102634622B1 (ko) 2019-02-28 2024-02-08 에스케이하이닉스 주식회사 수직형 메모리 장치
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255651A1 (en) * 2007-02-23 2010-10-07 Samsung Electronics Co., Ltd. Semiconductor device comprising multilayer dielectric film and related method
US20150137315A1 (en) * 2013-09-20 2015-05-21 Intermolecular, Inc. DRAM MIM Capacitor Using Non-Noble Electrodes

Also Published As

Publication number Publication date
KR102406105B1 (ko) 2022-06-10
US11430729B2 (en) 2022-08-30
CN113889573A (zh) 2022-01-04
KR20220036825A (ko) 2022-03-23
TW202213804A (zh) 2022-04-01
US20220352065A1 (en) 2022-11-03
DE102020124246A1 (de) 2022-03-17
US20220084935A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US11195840B2 (en) Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)
US11764286B2 (en) Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
US20210351195A1 (en) Semiconductor device and method of manufacturing
US20240096928A1 (en) Metal insulator metal (mim) structure and manufacturing method thereof
US20230320103A1 (en) Memory window of mfm mosfet for small cell size
US20230369458A1 (en) Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers
TWI763247B (zh) 具有對稱的電容器絕緣體結構的金屬-絕緣體-金屬電容器及其製造方法
US11894297B2 (en) Metal-insulator-metal capacitor having electrodes with increasing thickness
KR20230012403A (ko) 개선된 FeRAM(Ferroelectric Random-Access Memory)에 관한 방법 및 구조
US20230329001A1 (en) Mfm device with an enhanced bottom electrode
US11276679B2 (en) Semiconductor device and method of forming the same
US20240153987A1 (en) Multi-layer trench capacitor structure
US11751401B2 (en) Integrated circuit and method for manufacturing the same
US20230343642A1 (en) Film scheme to reduce plasma-induced damage
US20240188289A1 (en) Semiconductor device and method of manufacturing
US11854959B2 (en) Metal-insulator-metal device with improved performance
US11393833B2 (en) Ferroelectric random access memory device with seed layer
US20220320123A1 (en) Ferroelectric random access memory device with seed layer
KR100696765B1 (ko) 반도체소자의 유전체막 및 그 형성방법
JP2024018952A (ja) ブロッキング層を有する強誘電体メモリ装置
JP2022101741A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
TW202243247A (zh) 半導體裝置
TW202347767A (zh) 積體晶片及其形成方法