TWI757204B - 具有中介層的半導體元件及其製備方法 - Google Patents

具有中介層的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI757204B
TWI757204B TW110122563A TW110122563A TWI757204B TW I757204 B TWI757204 B TW I757204B TW 110122563 A TW110122563 A TW 110122563A TW 110122563 A TW110122563 A TW 110122563A TW I757204 B TWI757204 B TW I757204B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
conductive
semiconductor
plug
Prior art date
Application number
TW110122563A
Other languages
English (en)
Other versions
TW202209602A (zh
Inventor
許平
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI757204B publication Critical patent/TWI757204B/zh
Publication of TW202209602A publication Critical patent/TW202209602A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露有關一種具有中介層的半導體元件及其製備方法。該半導體元件包括一基板、位於該基板上的一底部導電插塞、位於該底部導電插塞上的一中介導電層、以及位於該中介導電層上的一頂部導電插塞。該中介導電層的一頂表面為非平面的。

Description

具有中介層的半導體元件及其製備方法
本申請案主張2020年8月27日申請之美國正式申請案第17/004,902號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件及其製備方法。特別是關於一種具有中介層的半導體元件及其製備方法。
半導體元件已運用在各種電子應用上，像是個人電腦、手機、數位相機、以及其他的電子設備。半導體元件的尺寸不斷微縮化，以滿足對不斷增長的計算能力之需求。但是，在微縮化的製程期間會出現各種問題，這些問題不斷地增加。因此，在提高品質、良率、性能和可靠性以及降低複雜度方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不形成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一方面提供一種半導體元件，包括：一基板；一底部導電插塞，位於該基板上；一中介導電層，位於該底部導電插塞上；以及一頂部導電插塞，位於該中介導電層上。該中介導電層的一頂表面為非平面的。
在一些實施例中，該頂部導電插塞的一底表面與該中介導電層的該頂表面互補。
在一些實施例中，該中介導電層的該頂表面是凸起的，且該頂部導電插塞的該底表面是凹入的。
在一些實施例中，該中介導電層的該頂表面是凹入的，且該頂部導電插塞的該底表面是凸起的。
在一些實施例中，該中介導電層的一底表面實質上是平面的，且該中介導電層的複數個側壁沿著一垂直方向漸縮（tapered）。
在一些實施例中，該中介導電層的該些側壁與該中介導電層的該底表面之間的一角度介於約60度到約80度之間。
在一些實施例中，該中介導電層是由金屬矽化物所形成。
在一些實施例中，該中介導電層的一寬度等於或小於該底部導電插塞的一寬度。
在一些實施例中，該頂部導電插塞的一寬度等於或小於該中介導電層的該寬度。
在一些實施例中，該底部導電插塞的一深寬比（aspect ratio）小於約1:4。
在一些實施例中，該頂部導電插塞的一深寬比小於約1:4。
在一些實施例中，該中介導電層的該頂表面的一曲率半徑與該中介導電層的一高度的比例介於約1:1到約1:4之間。
在一些實施例中，該中介導電層的該高度與該頂部導電插塞的一高度的比例介於約1:3到約1:6之間。
在一些實施例中，該中介導電層包括位於該底部導電插塞上的一較低部分和位於該較低部分上的一較高部分。該較高部分的一頂表面是凹入的，且該較高部分的一底表面是凹入的。
在一些實施例中，該頂部導電插塞的一中心線偏離該中介導電層的一中心線。
本揭露的另一方面提供一種半導體元件的製備方法，包括：提供一基板；形成一底部導電插塞於該基板上；形成一半導體層該底部導電插塞上；圓化該半導體層的一頂表面；將該半導體層轉換成一中介導電層；以及形成一頂部導電插塞於該中介導電層上。
在一些實施例中，該半導體層包括多晶矽、多晶鍺、或多晶矽鍺。
在一些實施例中，該中介導電層是由金屬矽化物所形成。
在一些實施例中，將該半導體層轉換成該中介導電層的步驟包括：形成一層導電材料覆蓋該半導體層；以及進行一熱處理以使該層導電材料和該半導體層產生反應並將該半導體層轉換成該中介導電層。
在一些實施例中，進行一非等向性蝕刻製程以圓化該半導體層的該頂表面。
由於本揭露半導體元件的設計，包括中介導電層的半導體元件可以具有更高的圖案密度。此外，中介導電層的非平面頂表面也可降低中介導電層與頂部導電插塞之間的接觸電阻。因此，可以降低半導體元件的功耗。其結果，可以提高半導體元件的性能。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。形成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下揭示提供許多不同的實施例或是例子來實行本揭露實施例之不同部件。以下描述具體的元件及其排列的例子以簡化本揭露實施例。當然這些僅是例子且不該以此限定本揭露實施例的範圍。例如，在描述中提及第一個部件形成於第二個部件“之上”或“上”時，其可能包括第一個部件與第二個部件直接接觸的實施例，也可能包括兩者之間有其他部件形成而沒有直接接觸的實施例。此外，本揭露可能在不同實施例中重複參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間的關係。
此外，此處用到與空間相關的用詞，例如：“在…下方”、“下方”、“較低的”、“之上”、“較高的”、及其類似的用詞係為了便於描述圖式中所示的一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞係用以涵蓋圖式所描繪的方位之外的使用中或操作中的元件之不同方位。裝置可能被轉向不同方位（旋轉90度或其他方位），則其中使用的空間相關形容詞也可相同地照著解釋。
應理解的是，當一個元件或層被稱為“連接到”或“耦合到”另一個元件或層時，它可以是直接連接或耦合到另一個元件或層，或者可能存在中介元件或層。
應理解的是，儘管本文可以使用第一、第二等用詞來描述各種元件，但是這些元件不應受到這些用詞的限制。除非另有說明，否則這些用詞僅用於區分一個元件與另一個元件。因此，例如，在不脫離本揭露的教示的情況下，以下討論的第一元件、第一組件或第一部分可以被稱為第二元件、第二組件或第二部分。
除非上下文另外指出，否則本文在提及方位、佈局、位置、形狀、尺寸、數量或其他量度時所使用像是“相同”、“相等”、“平面”或“共平面”的用詞不一定表示完全相同的方位、佈局、位置、形狀、尺寸、數量或其他量度，而是旨在涵蓋在例如由於製造製程而產生的在可接受變化範圍內幾乎相同的方位、佈局、位置、形狀、尺寸、數量或其他量度。本文中可以使用用詞“實質上（substantially）”來反映此含義。舉例而言，被描述為“實質上相同”、“實質上相等”或“實質上平面”的項目可以正好相同、相等或平面，或者在例如由於製造製程而產生的在可接受變化範圍內可相同、相等或平面。
在本揭露中，半導體元件通常是指可以透過利用半導體特性來發揮功用的元件，並且電光元件、發光顯示元件、半導體電路、和電子元件都包括在半導體元件的類別中。
應注意的是，在本揭露的描述中，上方（above）或上（up）對應於方向Z的箭頭方向，下方（below）或下（down）對應相反於方向Z的箭頭方向。
圖1例示本揭露一實施例之半導體元件1A的剖面示意圖。參照圖1，半導體元件1A可以包括一基板101、一第一絕緣層103、一第二絕緣層105、複數個底部導電插塞201、複數個頂部導電插塞203、以及複數個中介導電層301。
參照圖1，在一些實施例中，基板101可以是完全由至少一種半導體材料構成的塊狀半導體基板；塊狀半導體基板不包含任何介電質、絕緣層、或導電部件。舉例而言，塊狀半導體基板可以由元素半導體，像是矽或鍺；化合物半導體，像是矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、或其他第III-V族化合物半導體或第II-VI族化合物半導體；或前述之組合所形成。
在一些實施例中，基板101可以包括絕緣體上半導體結構，其從底部到頂部包括處理基板、絕緣體層、和最頂部的半導體材料層。處理基板和最頂部的半導體材料層可以包括與上述塊狀半導體基板相同的材料。絕緣體層可以是結晶或非結晶介電材料，像是氧化物及/或氮化物。例如，絕緣體層可以是介電氧化物，像是氧化矽。又例如，絕緣體層可以是介電氮化物，像是氮化矽或氮化硼。再例如，絕緣體層可以包括介電氧化物和介電質氮化物的堆疊，像是以任何順序堆疊的氧化矽和氮化矽或氮化硼。絕緣體層的厚度可介於約10 nm到200 nm之間。
在一些實施例中，基板101可以包括設置在塊狀半導體基板或最頂部半導體材料層上的介電質、絕緣層、或導電部件。介電質或絕緣層可以包括例如氧化矽、硼磷矽玻璃（borophosphosilicate glass）、未經摻雜的矽酸鹽玻璃、氟矽玻璃（fluorinated silica glass）、低介電常數（low-k）介電材料、其類似材料、或前述之組合。每一個介電質或每一個絕緣層的厚度可介於約0.5微米到約3.0微米之間。低介電常數介電材料可以具有小於3.0或甚至小於2.5的介電常數。導電部件可以是導線、導電通孔、導電接觸、或其類似物。
在一些實施例中，基板101可包含電路元件(未顯示於圖中)。電路元件可以例如是雙極性接面電晶體（bipolar junction transistor）、金氧半場效電晶體（metal-oxide semiconductor field-effect transistors）、二極體、系統規模集成電路（system large-scale integration）、快閃記憶體、動態隨機存取記憶體、靜態隨機存取記憶體、電子可抹除可程式化唯讀記憶體（electrically erasable programmable read-only memories）、影像感測器、微機電系統、主動元件、或被動元件。電路元件可以透過像是淺溝槽隔離的絕緣結構與相鄰的器件元件電性絕緣。
參照圖1，第一絕緣層103可以設置在基板101上。第一絕緣層103可以包括例如氧化矽、硼磷矽玻璃、未經摻雜的矽酸鹽玻璃、氟矽玻璃、低介電常數介電材料、其類似材料、或前述之組合。第一絕緣層103的厚度介於約0.5微米到約3.0微米之間。
參照圖1，第二絕緣層105可以設置在第一絕緣層103上。第二絕緣層105可以包括例如氧化矽、硼磷矽玻璃、未經摻雜的矽酸鹽玻璃、氟矽玻璃、低介電常數介電材料、其類似材料、或前述之組合。第二絕緣層105的厚度介於約0.5微米到約3.0微米之間。
在圖1中，底部導電插塞201可以設置在第一絕緣層103中。為了描述方便，只描述一個底部導電插塞201。底部導電插塞201的頂表面201TS與頂表面103TS實質上共平面。底部導電插塞201的底表面201BS可以與基板101的頂表面101TS實質上共平面。換句話說，底部導電插塞201的高度H1可以等於第一絕緣層103的高度。底部導電插塞201的寬度W1與底部導電插塞201的高度H1的比例（亦即，底部導電插塞201的深寬比）可以小於約1:4；具體來說，可以小於1:2。底部導電插塞201可包括例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物（例如：碳化鉭、碳化鈦、鉭鎂碳化物）、金屬氮化物（例如：氮化鈦）、過渡金屬鋁化物、或前述之組合。
應注意的是，在本揭露的描述中，“高度”是指在剖面透視圖中從元件（例如：層、插塞、溝槽、孔、開口等）的頂表面到底表面所測量到的垂直尺寸；“寬度”是指在剖面透視圖中從元件（例如：層、插塞、溝槽、孔、開口等）的一側表面到相反表面所測量到的尺寸。在指示處，用詞“厚度”可以代替“寬度”及/或“高度”。
參照圖1，中介導電層301可以分別對應地設置在底部導電插塞201上並且可以設置在第二絕緣層105中。為了描述方便，只描述了一個中介導電層301。在一些實施例中，中介導電層301的頂表面301TS可以是非平面的。具體地，在所描繪的實施例中，中介導電層301的頂表面301TS是凸起的。中介導電層301的凸起頂表面301TS可以增加中介導電層301和頂部導電插塞203之間的接觸表面，如稍後將說明的。中介導電層301的底表面301BS可以是實質上平坦的並且可以與第一絕緣層103的頂表面103TS實質上共平面。
在一些實施例中，在剖面透視圖中，中介導電層301可具有半圓形剖面輪廓或半橢圓形剖面輪廓。在一些實施例中，中介導電層301可沿Z方向逐漸縮小。中介導電層301的寬度W2可以從底部到頂部逐漸變小。在一些實施例中，中介導電層301的寬度W2可以等於或小於底部導電插塞201的寬度W1。
應注意的是，在本揭露的描述中，如果存在一表面，其偏離水平面不超過表面均方根粗糙度（root mean square roughness）的三倍以上，則該表面為“實質上平坦的”。
在一些實施例中，中介導電層301可以包括例如金屬矽化物。金屬矽化物可以例如是鈦矽化物、鎳矽化物、鎳鉑矽化物、鉭矽化物或鈷矽化物。在一些實施例中，中介導電層301可以包括像是磷、砷、銻或硼的雜質。
參照圖1，頂部導電插塞203可以分別對應地設置在中介導電層301上並且可以設置在第二絕緣層105中。為了描述方便，只描述了一個頂部導電插塞203。頂部導電插塞203的頂表面203TS可以與第二絕緣層105的頂表面105TS實質上共平面。頂部導電插塞203的寬度W3可以等於或小於中介導電層301的寬度W2。頂部導電插塞203的底表面203BS可以是非平面的並且可以與中介導電層301的頂表面301TS互補。在所描繪的實施例中，頂部導電插塞203的底表面203BS是凹入的。
在一些實施例中，中介導電層301的高度H2與頂部導電插塞203的高度H3的比例可介於約1:3到約1:6之間。在一些實施例中，頂部導電插塞203的寬度W3與頂部導電插塞203的高度H3的比例（亦即，頂部導電插塞203的深寬比）可以小於約1:4；具體來說，可以小於1:2。在一些實施例中，頂部導電插塞203的中心線CL1可以與中介導電層301的中心線CL2對齊。換句話說，頂部導電插塞203可以對稱地設置在中介導電層301上。
頂部導電插塞203可以包括例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物（例如：碳化鉭、碳化鈦、碳化鉭鎂）、金屬氮化物（例如：氮化鈦）、過渡金屬鋁化物、或前述之組合。
在一些實施例中，底部導電插塞201、中介導電層301、和頂部導電插塞203可以一起電性連接設置在第二絕緣層105之上的電路元件與設置在基板101中的電路元件。例如，底部導電插塞201、中介導電層301、和頂部導電插塞203可以一起作為動態隨機存取記憶體中的位元線接觸。
傳統上，為了電性連接設置在第二絕緣層105上方的電路元件和設置在基板101中的電路元件，可以採用沿著第二絕緣層105和第一絕緣層103設置的傳統插塞來電性連接上述電路元件。然而，隨著半導體元件的尺寸不斷縮小，傳統插塞的高度保持不變的同時傳統插塞的寬度不斷減小。其結果，傳統插塞的深寬比可例如大於1:6，甚至大於1:8，這使得這種傳統插塞的製造變得困難。
為了克服這個問題，可以將傳統的插塞分為兩個單獨製作的插塞，以避免傳統插塞的高深寬比的情況，並且必須在兩個插塞之間設置寬度大於兩個插塞的襯墊，以保證兩個插塞的電性連接。然而，當半導體元件的尺寸不斷縮小時，較大寬度的襯墊可能成為設計規則的限制。
相較之下，在所描繪的實施例中，半導體元件1A採用與底部導電插塞201和頂部導電插塞203的寬度相比具有約相同寬度的中介導電層301來電性連接底部導電插塞201和頂部導電插塞203；因此，可以增加半導體元件1A的圖案密度。此外，中介導電層301之非平面的頂表面301TS可降低頂部導電插塞203與中介導電層301之間的接觸電阻，可確保其電性連接並可降低半導體元件1A的功耗。
圖2至圖8是根據本揭露的一些實施例顯示半導體元件1B、1C、1D、1E、1F、1G、和1H的剖面示意圖。
參照圖2，半導體元件1B可以具有類似於圖1所示的結構。圖2中與圖1中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。參照圖2，中介導電層301可以包括外部分301-1和中心部分301-3。中心部分301-3可以設置在底部導電插塞201上並且可以具有半圓形剖面輪廓或半橢圓形剖面輪廓。外部分301-1可以設置成覆蓋中心部分301-3的頂表面301-3TS並且可以具有圓弧剖面輪廓。外部分301-1的頂表面301-1TS和底表面301-1BS可以是凸起的。外部分301-1的兩端301-1E、中心部分301-3的底表面301-3BS、和第一絕緣層103的頂表面103TS可以實質上共平面。外部分301-1可以具有大致均勻的厚度。頂部導電插塞203可以設置在外部分301-1的頂表面301-1TS上。
中介導電層301的外部分301-1可以包括例如金屬矽化物。在一些實施例中，中介導電層301的外部分301-1可以包括像是磷、砷、銻、或硼的雜質。中介導電層301的中心部分301-3可以包括例如多晶矽、多晶鍺、多晶矽鍺、或其類似材料。在一些實施例中，中介導電層301的中心部分301-3可以包括像是磷、砷、銻、或硼的雜質。
參照圖3，半導體元件1C可以具有類似於圖1所示的結構。圖3中與圖1中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。參照圖3，中介導電層301可以具有三角形剖面輪廓。中介導電層301的側壁301SW可以沿著Z方向逐漸縮小。中介導電層301的寬度W2可以沿著Z方向從底部到頂部逐漸變小。中介導電層301的側壁301SW可以具有＜111＞晶體取向。中介導電層301的側壁301SW與中介導電層301的底表面301BS之間的角度α可介於約60度到約80度之間。
參照圖4，半導體元件1D可以具有類似於圖3所示的結構。圖4中與圖3中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。參照圖4，中介導電層301可以包括較高部分301-5和較低部分301-7。較低部分301-7可以設置在底部導電插塞201上並且可以具有三角形剖面輪廓。較高部分301-5可以設置成覆蓋較低部分301-7的頂表面301-7TS並且可以具有倒V形剖面輪廓。較高部分301-5的頂表面301-5TS和底表面301-5BS可以是倒V形。較高部分301-5的兩端301-5E、較低部分301-7的底表面301-7BS、和第一絕緣層103的頂表面103TS可以實質上共平面。較高部分301-5可以具有大致均勻的厚度。頂部導電插塞203可以設置在較高部分301-5的頂表面301-5TS上。
中介導電層301的較高部分301-5可以包括例如金屬矽化物。在一些實施例中，中介導電層301的較高部分301-5可以包括像是磷、砷、銻、或硼的雜質。中介導電層301的較低部分301-7可以包括例如多晶矽、多晶鍺、多晶矽鍺、或其類似材料。在一些實施例中，中介導電層301的較低部分301-7可以包括像是磷、砷、銻、或硼的雜質。
參照圖5，半導體元件1E可以具有類似於圖1所示的結構。圖5中與圖1中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。參照圖5，第三絕緣層107可以設置在第一絕緣層103和第二絕緣層105之間。第三絕緣層107可以包括與第二絕緣層105相同的材料，但不限於此。中介導電層301可以設置在第三絕緣層107中。中介導電層301的頂表面301TS可以是凹入的。頂部導電插塞203的底表面203BS可以是凸起的。
參照圖6，半導體元件1F可以具有類似於圖5所示的結構。圖6中與圖5中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。參照圖6，中介導電層301可以包括較高部分301-5和較低部分301-7。較低部分301-7可以設置在底部導電插塞201上。較低部分301-7的頂表面301-7TS可以是凹入的。較高部分301-5可以設置在較低部分301-7的頂表面301-7TS上並且可以具有圓弧剖面輪廓。較高部分301-5的頂表面301-5TS和底表面301-5BS可以是凹入的。較低部分301-7的底表面301-7BS和第一絕緣層103的頂表面103TS可以實質上共平面。較高部分301-5可以具有大致均勻的厚度。頂部導電插塞203可以設置在較高部分301-5的頂表面301-5TS上。
中介導電層301的較高部分301-5可以包括例如金屬矽化物。在一些實施例中，中介導電層301的較高部分301-5可以包括像是磷、砷、銻、或硼的雜質。中介導電層301的較低部分301-7可以包括例如多晶矽、多晶鍺、多晶矽鍺、或其類似材料。在一些實施例中，中介導電層301的較低部分301-7可以包括像是磷、砷、銻、或硼的雜質。
參照圖7，半導體元件1G可以具有類似於圖1所示的結構。圖7中與圖1中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。
參照圖7，底部導電插塞201可以包括複數個第一導電層201-1、201-3、201-5、和複數個第二導電層201-2、201-4、201-6。該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6可以交替堆疊。在一些實施例中，該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6可以具有不同的應力狀態。例如，該些第一導電層201-1、201-3、201-5可以具有拉應力，而該些第二導電層201-2、201-4、201-6可以具有壓應力，反之亦然。該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6可以包括例如鈦、氮化鈦、釕、鉬、鉻、釩、鈀、鉑、銠、鈧、鋁、鈮、氮化鈮、鎢、氮化鎢、鉭、氮化鉭、或前述之其矽化物。
可以透過使該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6包含不同材料來控制該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6的應力狀態。具體地，該些第一導電層201-1、201-3、201-5包含具有較高應力狀態的材料，並且該些第二導電層201-2、201-4、201-6包含具有較低應力狀態的材料。具有較低應力狀態的該些第二導電層201-2、201-4、201-6的厚度可以比具有較高應力狀態的該些第一導電層201-1、201-3、201-5的厚度更厚以補償具有較高應力狀態的該些第一導電層201-1、201-3、201-5的應力。具體地，該些第一導電層201-1、201-3、201-5的厚度可介於約5 nm到50 nm之間。該些第二導電層201-2、201-4、201-6的厚度可介於約10 nm到約150 nm之間。
在一些實施例中，該些第一導電層201-1、201-3、201-5可以是大晶粒層，並且該些第二導電層201-2、201-4、201-6可以是緩衝層。大晶粒層和緩衝層可以包括例如鈦、氮化鈦、釕、鉬、鉻、釩、鈀、鉑、銠、鈧、鋁、鈮、氮化鈮、鎢、氮化鎢、鉭、氮化鉭、氧化鉭、或前述之矽化物。例如，大晶粒層可以包括純金屬（例如，鉭），並且緩衝層可以包括純金屬的金屬氮化物（例如，氮化鉭）或金屬氧化物（例如，氧化鉭）。大晶粒層的厚度可介於約10 nm到約30 nm之間。緩衝層的厚度可介於約1 nm到約5 nm之間。緩衝層可以阻擋下方大晶粒層的晶體結構沿Z方向往上延伸，以防止晶粒結構透過底部導電插塞201擴展。其結果，可以降低底部導電插塞201的應力，並且可以減少或避免晶圓彎曲。
參照圖7，間隔物205可以設置在底部導電插塞201的側壁上。間隔物205可以包括例如氧化矽、氮化矽、氮化碳矽、氧化氮化矽、或氮氧化矽。間隔物205可以將底部導電插塞201與相鄰於底部導電插塞201的兩側設置的鄰近導電元件電性隔離。在一些實施例中，間隔物205可以是可選的。
應注意的是，在本揭露的描述中，氮氧化矽是指包含矽、氮和氧並且其中氧的比例大於氮的比例的物質。氧化氮化矽是指含有矽、氧和氮並且其中氮的比例大於氧的比例的物質。
參照圖8，半導體元件1H可以具有類似於圖1所示的結構。圖8中與圖1中相同或相似的元件，已以類似的參照符號標記並且省略重複的描述。參照圖8，頂部導電插塞203的中心線CL1可以偏離中介導電層301的中心線CL2。換句話說，頂部導電插塞203可以不對稱地設置在中介導電層301上。中介導電層301之非平面的頂表面301TS可以增加頂部導電插塞203和中介導電層301之間的接觸表面。
頂部導電插塞203和中介導電層301之間的接觸電阻與頂部導電插塞203和中介導電層301之間的接觸表面成反比。由於源自中介導電層301之非平面的頂表面301TS的低接觸電阻，即使頂部導電插塞203可能不對稱地設置在在中介導電層301上，中介導電層301之非平面的頂表面301TS仍然可以在頂部導電插塞203和中介導電層301之間提供牢固的電性連接。換句話說，中介導電層301之非平面的頂表面301TS可以擴大頂部導電插塞203製備期間的微影製程之容差窗口（tolerance window）。因此，可以增加半導體元件1H的製造良率。
應注意的是，本文所提到的功能或步驟可以以不同於圖式中所示的順序發生。例如，根據所涉及的功能或步驟，連續顯示的兩個圖式實際上可以實質上同時地進行或者有時可以以相反的順序進行。
應注意的是，用詞“形成（forming）”、“形成（formed）”、和“形成（form）”可以表示並且包括創造、構建（building）、圖案化、植入、或沉積元件、摻雜物、或材料的任何方法。形成方法的示例可以包括但不限於原子層沉積（atomic layer deposition）、化學氣相沉積（chemical vapor deposition）、物理氣相沉積（physical vapor deposition）、濺鍍（sputtering）、共濺鍍（co-sputtering）、旋塗（spin coating）、擴散、沉積、生長、植入（implantation）、微影（photolithography）、乾蝕刻、和濕蝕刻。
圖9例示本揭露一實施例之半導體元件1A的製備方法10的流程圖。圖10到圖15例示本揭露一實施例之製備半導體元件1A之部分流程的剖面示意圖。圖16是圖15的局部放大圖。圖17和圖18例示本揭露一實施例之製備半導體元件1A之部分流程的剖面示意圖。
參照圖9到圖13，在步驟S11中，可提供一基板101，可形成一第一絕緣層103於該基板101上，可形成複數個底部導電插塞201於該第一絕緣層103中，以及可形成複數個半導體層407於該些底部導電插塞201上。
參照圖10，將第一絕緣層103形成於基板101上的製作技術可以包括像是化學氣相沉積、電漿增強化學氣相沉積（plasma enhanced chemical vapor deposition）、低壓化學氣相沉積、或其類似方法的沈積製程。將底部導電插塞201形成於第一絕緣層103中的製作技術可以包括鑲嵌製程。
參照圖10，可形成一層半導體材料401於第一絕緣層103上。可形成一第一硬罩幕層403於該層半導體材料401上。半導體材料401可以例如是多晶矽、多晶鍺、多晶矽鍺、或其類似材料。在一些實施例中，該層半導體材料401可以摻雜有像是磷、砷、銻、或硼的雜質。第一硬罩幕層403可以包括例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽、其類似材料、或前述之組合。該層半導體材料401和第一硬罩幕層403的製作技術可以包括像是化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、或其類似方法的沉積製程。
參照圖10，可形成第一罩幕層405於第一硬罩幕層403上。第一罩幕層405可以是一光阻層。可以將第一罩幕層405圖案化以定義半導體層407的圖案。
參照圖11，可以進行一硬罩幕蝕刻製程以移除部分的第一硬罩幕層403並將第一罩幕層405的圖案轉移到第一硬罩幕層403上。硬罩幕蝕刻製程對第一罩幕層405的蝕刻速率可以比硬罩幕蝕刻製程對該層半導體材料401的蝕刻速率快。例如，在硬罩幕蝕刻製程期間，第一罩幕層405與該層半導體材料401的蝕刻速率比可介於約100:1到約1.05:1之間。又例如，在硬罩幕蝕刻製程期間，第一罩幕層405與該層半導體材料401的蝕刻速率比可介於約100:1到約10:1之間。在硬罩幕蝕刻製程之後，可以將第一罩幕層405移除。
參照圖12，可以進行主蝕刻製程以移除部分的該層半導體材料401並且將該層半導體材料401轉換成複數個半導體層407。主蝕刻製程的壓力可介於約2 mTorr到約10 mTorr之間。主蝕刻製程的電源功率可介於約300W到約450W之間。主蝕刻製程的偏壓功率可介於約20W到約150W之間。在一些實施例中，主蝕刻製程可以用像是氧氣、氯氣、氟碳化合物、和溴化氫的氣體來進行。主蝕刻製程對該層半導體材料401的蝕刻速率可以比主蝕刻製程對第一絕緣層103的蝕刻速率快。例如，在主蝕刻製程期間，該層半導體材料401與第一絕緣層103的蝕刻速率比可介於約100:1到約1.05:1之間。又例如，在主蝕刻製程期間，該層半導體材料401與第一絕緣層103的蝕刻速率比可介於約100:1到約10:1之間。
在主蝕刻製程期間，第一硬罩幕層403可以被逐漸地蝕刻，且第一硬罩幕層403頂表面的端部可以透過與蝕刻物質的碰撞而被倒角（chamfered）。在下文中，第一硬罩幕層403頂表面的端部可以被稱為倒角邊緣403C。第一硬罩幕層403的每一個倒角邊緣403C可以具有約45度的錐角。主蝕刻製程可以例如是非等向性蝕刻製程。
參照圖13，可以進行一過蝕刻製程。過蝕刻製程的壓力可介於約5Pa到約20Pa之間。過蝕刻製程的功率可介於約100W到約200W之間。在一些實施例中，過蝕刻製程可以用像是氧氣和氟仿的氣體來進行。由於半導體層407的頂表面407TS的邊角可以比半導體層407的頂表面407TS的平坦中心部分被蝕刻得更快，且可根據第一硬罩幕層403的倒角邊緣403C的形狀來蝕刻半導體層407，所以可以透過過蝕刻製程將半導體層407的頂表面407TS圓化。過蝕刻製程可以例如是非等向性蝕刻製程。
參照圖9和圖14到圖16，在步驟S13中，可以將該些半導體層407轉換成複數個中介導電層301。
參照圖14，可形成一層導電材料409於圖13所示的中間半導體元件之上。該層導電材料409可以包括例如鈦、鎳、鉑、鉭、或鈷。
參照圖15，可以進行一熱處理。在熱處理期間，該層導電材料409的金屬原子可以與半導體層407的矽原子發生化學反應以形成中介導電層301。中介導電層301可以包括金屬矽化物，像是矽化鈦、矽化鎳、鎳鉑矽化物、鉭矽化物、或鈷矽化物。熱處理可以是動態表面退火製程。在熱處理之後，可以進行清洗製程以移除未反應的導電材料409。清洗製程可以使用像是過氧化氫和SC-1溶液的蝕刻劑。中介導電層301的形狀可承襲自半導體層407。亦即，中介導電層301可具有圓化的頂表面301TS。
參照圖16，對於每一個中介導電層301來說，中介導電層301的頂表面301TS的曲率半徑R1與中介導電層301的高度H2的比例可介於約1:1到約1:4之間。
在一些實施例中，只有暴露於該層導電材料409的一部分半導體層407可以轉換成金屬矽化物。
參照圖9、圖17和圖18，在步驟S15中，可形成複數個頂部導電插塞203於該些中介導電層301上。
參照圖17，可形成一第二絕緣層105以覆蓋中介導電層301。可以進行像是化學機械研磨的平坦化製程以替後續製程步驟提供實質上平坦的表面。隨後，可以透過微影-蝕刻製程沿著第二絕緣層105形成插塞開口411。插塞開口411可以暴露出中介導電層301的頂表面301TS。
參照圖18，可以透過沉積製程將像是鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、或過渡金屬鋁化物的導電材料沉積到插塞開口411中。在沉積製程之後，可以進行像是化學機械研磨的平坦化製程以移除多餘的材料，替後續製程步驟提供實質上平坦的表面，並共形地形成頂部導電插塞203。
圖19到圖22是根據本揭露另一實施例顯示製備半導體元件1C之部分流程的剖面示意圖。
參照圖19，可提供圖12中所示的中間半導體元件。可將第一硬罩幕層403移除。
參照圖20，隨後可以進行一濕蝕刻製程以對半導體層407進行倒角。可以在約80℃到82℃之間的溫度下使用包括氫氧化鉀、異丙醇、和水的混合物進行濕蝕刻製程。
參照圖21，可以透過類似於圖14和圖15所示的步驟將經倒角的半導體層407轉換成中介導電層301。
參照圖22，可以透過類似於圖17和圖18所示的步驟形成第二絕緣層105和頂部導電插塞203。
圖23到圖26是根據本揭露另一實施例顯示製備半導體元件1E之部分流程的剖面示意圖。
參照圖23，可提供圖12中所示的中間半導體元件。可將第一硬罩幕層403移除。可形成一第三絕緣層107以覆蓋半導體層407。可以進行像是化學機械研磨的平坦化製程直到暴露出半導體層407的頂表面407TS，以替後續製程步驟提供實質上平坦的表面。
參照圖24，可以進行等向性蝕刻製程以移除部分的半導體層407並使半導體層407的頂表面407TS凹入。等向性蝕刻製程對半導體層407的蝕刻速率可以比等向性蝕刻製程對第三絕緣層107的蝕刻速率快。例如，在等向性蝕刻製程期間，半導體層407與第三絕緣層107的蝕刻速率比可介於約100:1到約1.05:1之間。又例如，在等向性蝕刻製程期間，半導體層407與第三絕緣層107的蝕刻速率比可介於約100:1到約10:1之間。
參照圖25，可以透過類似於圖14和圖15所示的步驟將具有凹入頂表面的半導體層407轉換成中介導電層301。
參照圖26，可以透過類似於圖17和圖18所示的步驟形成第二絕緣層105和頂部導電插塞203。
圖27到圖31是根據本揭露另一實施例顯示製備半導體元件1G之部分流程的剖面示意圖。
參照圖27，可提供基板101，可以交替地形成複數個第一導電層201-1、201-3、201-5和複數個第二導電層201-2、201-4、201-6於基板101上，可形成一第二硬罩幕層413於該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6之上，以及可形成一第二罩幕層415於第二硬罩幕層413上。該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6的製作技術可以包括化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積、離子化物理氣相沉積（ionized physical vapor deposition）、原子層沉積、電鍍、或無電電鍍，但不限於此。應注意的是，用詞“堆疊層”可與該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6互換使用。
在一些實施例中，該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6可以具有不同的應力狀態。例如，該些第一導電層201-1、201-3、201-5可以具有拉應力，而該些第二導電層201-2、201-4、201-6可以具有壓應力，反之亦然。可以透過使該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6包含不同材料來控制該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6的應力狀態。具體地，該些第一導電層201-1、201-3、201-5包含具有較高應力狀態的材料，並且該些第二導電層201-2、201-4、201-6包含具有較低應力狀態的材料。具有較低應力狀態的該些第二導電層201-2、201-4、201-6的厚度可以比具有較高應力狀態的該些第一導電層201-1、201-3、201-5的厚度更厚以補償具有較高應力狀態的該些第一導電層201-1、201-3、201-5的應力。具體地，該些第一導電層201-1、201-3、201-5的厚度可介於約5 nm到50 nm之間。該些第二導電層201-2、201-4、201-6的厚度可介於約10 nm到約150 nm之間。
又例如，可以透過將堆疊層形成為具有不同氮含量的氮化物來控制堆疊層的應力狀態。具體地，該些第一導電層201-1、201-3、201-5可以包括具有較高氮含量的氮化物，從而由於具有較多經破壞的結晶而具有較高的應力狀態。相反地，該些第二導電層201-2、201-4、201-6可以包括具有較低氮含量的氮化物，以具有較低的應力狀態。可以透過堆疊層的沉積製程期間之反應物用量來控制堆疊層的不同氮含量。
具有不同應力狀態的該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6可以抵消堆疊層的應力或至少將堆疊層的應力降低到所需的量。因此，可以減少或避免晶圓彎曲。
在一些實施例中，該些第一導電層201-1、201-3、201-5可以是大晶粒層，並且該些第二導電層201-2、201-4、201-6可以是緩衝層。大晶粒層的厚度可介於約10 nm到約30 nm之間。緩衝層的厚度可介於約1 nm到約5 nm之間。緩衝層可以阻止下方大晶粒層的晶體結構沿Z方向往上延伸，以防止晶粒結構透過堆疊層擴展。其結果，可以降低堆疊層的應力。因此，可以減少或避免晶圓彎曲。
第二硬罩幕層413可以包括例如氧化矽、氮化矽、氧氮化矽、或氧化氮化矽。可以進行微影製程以將所需圖案轉移至第二罩幕層415並定義稍後將顯示之底部導電插塞201的圖案。
參照圖28，可以進行蝕刻製程以移除第二硬罩幕層413的暴露部分，從而將底部導電插塞201的圖案轉移到第二硬罩幕層413上。在蝕刻製程之後，可將第二罩幕層415移除。
參照圖29，隨後可以進行蝕刻製程以移除堆疊層的暴露部分。取決於該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6相對於彼此的蝕刻選擇性，可以使用相同的化學物質移除兩個堆疊層來完成蝕刻製程，或者在針對該些第一導電層201-1、201-3、201-5和該些第二導電層201-2、201-4、201-6的每一個相應材料定制的製程之間循環來完成蝕刻製程。例如，可使用氟基（fluorine-based）蝕刻來移除該些第一導電層201-1、201-3、201-5的暴露部分，並且可使用氯基（chlorine-based）蝕刻來移除該些第二導電層201-2、201-4、201-6的暴露部分。在蝕刻製程之後，堆疊層的剩餘部分可以一起形成底部導電插塞201。在形成底部導電插塞201之後，可以將第二硬罩幕層413移除。
參照圖30，可形成間隔物205於底部導電插塞201的側面上。間隔物205的製作技術可以包括沉積一絕緣材料覆蓋底部導電插塞201，並隨後進行非等向性蝕刻製程以移除部分的絕緣材料。絕緣材料可以例如是氧化矽、氮化矽、氮化碳矽、氧化氮化矽、或氮氧化矽。
參照圖31，可以用與圖10至圖18所示類似的步驟來形成第一絕緣層103、第二絕緣層105、中介導電層301、和頂部導電插塞203。由堆疊層形成的底部導電插塞201可更適用於具有較小技術節點（例如20 nm、14 nm、7 nm或以下）的半導體元件。
本揭露的一方面提供一種半導體元件，包括：一基板；一底部導電插塞，位於該基板上；一中介導電層，位於該底部導電插塞上；以及一頂部導電插塞，位於該中介導電層上。該中介導電層的一頂表面為非平面的。
本揭露的另一方面提供一種半導體元件的製備方法，包括：提供一基板；形成一底部導電插塞於該基板上；形成一半導體層該底部導電插塞上；圓化該半導體層的一頂表面；將該半導體層轉換成一中介導電層；以及形成一頂部導電插塞於該中介導電層上。
由於本揭露半導體元件的設計，包括中介導電層301的半導體元件1A可以具有更高的圖案密度。此外，中介導電層301之非平面的頂表面也可降低中介導電層301與頂部導電插塞203之間的接觸電阻。因此，可以降低半導體元件1A的功耗。其結果，可以提高半導體元件1A的性能。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，且以其他製程或前述之組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中該之製程、機械、製造、物質形成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文該之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質形成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質形成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 1E:半導體元件 1F:半導體元件 1G:半導體元件 1H:半導體元件 10:製備方法 101:基板 101TS:頂表面 103:第一絕緣層 103TS:頂表面 105:第二絕緣層 105TS:頂表面 107:第三絕緣層 201:底部導電插塞 201-1:第一導電層 201-2:第二導電層 201-3:第一導電層 201-4:第二導電層 201-5:第一導電層 201-6:第二導電層 201BS:底表面 201TS:頂表面 203:頂部導電插塞 203BS:底表面 203TS:頂表面 205:間隔物 301:中介導電層 301BS:底表面 301SW:側壁 301TS:頂表面 301-1:外部分 301-1BS:底表面 301-1E:端 301-1TS:頂表面 301-3:中心部分 301-3BS:底表面 301-3TS:頂表面 301-5:較高部分 301-5BS:底表面 301-5E:端 301-5TS:頂表面 301-7:較低部分 301-7BS:底表面 301-7TS:頂表面 401:半導體材料 403:第一硬罩幕層 403C:倒角邊緣 405:第一罩幕層 407:半導體層 407TS:頂表面 409:導電材料 411:插塞開口 413:第二硬罩幕層 415:第二罩幕層 CL1:中心線 CL2:中心線 H1:高度 H2:高度 H3:高度 S11:步驟 S13:步驟 S15:步驟 R1:曲率半徑 W1:寬度 W2:寬度 W3:寬度 Z:方向 α:角度
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 圖1例示本揭露一實施例之半導體元件的剖面示意圖。 圖2到圖8是根據本揭露一些實施例顯示半導體元件的剖面示意圖。 圖9例示本揭露一實施例之製備半導體元件的方法流程圖。 圖10到圖15例示本揭露一實施例之製備半導體元件之部分流程的剖面示意圖。 圖16是圖15的局部放大圖。 圖17和圖18例示本揭露一實施例之製備半導體元件之部分流程的剖面示意圖。 圖19到圖22例示本揭露一實施例之製備半導體元件之部分流程的剖面示意圖。 圖23到圖26例示本揭露一實施例之製備半導體元件之部分流程的剖面示意圖。 圖27到圖31例示本揭露一實施例之製備半導體元件之部分流程的剖面示意圖。
1A:半導體元件 101:基板 101TS:頂表面 103:第一絕緣層 103TS:頂表面 105:第二絕緣層 105TS:頂表面 201:底部導電插塞 201BS:底表面 201TS:頂表面 203:頂部導電插塞 203BS:底表面 203TS:頂表面 301:中介導電層 301BS:底表面 301TS:頂表面 CL1:中心線 CL2:中心線 H1:高度 H2:高度 H3:高度 W1:寬度 W2:寬度 W3:寬度 Z:方向

Claims (14)

  1. 一種半導體元件，包括：一基板；一底部導電插塞，位於該基板上；一中介導電層，位於該底部導電插塞上；以及一頂部導電插塞，位於該中介導電層上；其中該中介導電層的一頂表面為非平面的；其中該頂部導電插塞的一底表面與該中介導電層的該頂表面互補其中該中介導電層的該頂表面是凹入的，且該頂部導電插塞的該底表面是凸起的。
  2. 如請求項1所述之半導體元件，其中該中介導電層的一底表面實質上是平面的，且該中介導電層的複數個側壁沿著一垂直方向漸縮。
  3. 如請求項2所述之半導體元件，其中該中介導電層的該些側壁與該中介導電層的該底表面之間的一角度介於約60度到約80度之間。
  4. 如請求項1所述之半導體元件，其中該中介導電層包括金屬矽化物。
  5. 如請求項4所述之半導體元件，其中該中介導電層的一寬度等於或小於該底部導電插塞的一寬度。
  6. 如請求項5所述之半導體元件，其中該頂部導電插塞的一寬度等於或小於該中介導電層的該寬度。
  7. 如請求項6所述之半導體元件，其中該底部導電插塞的一深寬比小於約1：4。
  8. 如請求項7所述之半導體元件，其中該頂部導電插塞的一深寬比小於約1：4。
  9. 如請求項8所述之半導體元件，其中該中介導電層的該頂表面的一曲率半徑與該中介導電層的一高度的比例介於約1：1到約1：4之間。
  10. 如請求項9所述之半導體元件，其中該中介導電層的該高度與該頂部導電插塞的一高度的比例介於約1：3到約1：6之間。
  11. 如請求項1所述之半導體元件，其中該中介導電層包括位於該底部導電插塞上的一較低部分和位於該較低部分上的一較高部分，其中該較高部分的一頂表面是凹入的且該較高部分的一底表面是凹入的。
  12. 如請求項1所述之半導體元件，其中該頂部導電插塞的一中心線偏離該中介導電層的一中心線。
  13. 一種半導體元件的製備方法，包括： 提供一基板；形成一底部導電插塞於該基板上；形成一半導體層該底部導電插塞上；圓化該半導體層的一頂表面；將該半導體層轉換成一中介導電層；以及形成一頂部導電插塞於該中介導電層上；其中該中介導電層包括金屬矽化物；其中該半導體層包括多晶矽、多晶鍺、或多晶矽鍺；其中進行一非等向性蝕刻製程以圓化該半導體層的該頂表面。
  14. 如請求項13所述之半導體元件的製備方法，其中將該半導體層轉換成該中介導電層的步驟包括：形成一層導電材料覆蓋該半導體層；以及進行一熱處理以藉由該層導電材料和該半導體層的一反應將該半導體層轉換成該中介導電層。
TW110122563A 2020-08-27 2021-06-21 具有中介層的半導體元件及其製備方法 TWI757204B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/004,902 2020-08-27
US17/004,902 US11574841B2 (en) 2020-08-27 2020-08-27 Semiconductor device with intervening layer and method for fabricating the same

Publications (2)

Publication Number Publication Date
TWI757204B true TWI757204B (zh) 2022-03-01
TW202209602A TW202209602A (zh) 2022-03-01

Family

ID=80357041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122563A TWI757204B (zh) 2020-08-27 2021-06-21 具有中介層的半導體元件及其製備方法

Country Status (3)

Country Link
US (2) US11574841B2 (zh)
CN (1) CN114121878A (zh)
TW (1) TWI757204B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025588A (en) * 2008-12-30 2010-07-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
TW202006828A (zh) * 2018-07-16 2020-02-01 台灣積體電路製造股份有限公司 半導體結構的形成方法
TW202013503A (zh) * 2018-09-27 2020-04-01 台灣積體電路製造股份有限公司 半導體裝置製造方法和半導體裝置
TW202025245A (zh) * 2018-11-29 2020-07-01 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791345B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 리세스된 구형 실리사이드 접촉부를 포함하는 반도체 소자및 그 제조 방법
US20150171206A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxially Growing III-V Contact Plugs for MOSFETs
US9991205B2 (en) * 2016-08-03 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20180076424A (ko) * 2016-12-27 2018-07-06 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10867905B2 (en) * 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10867851B2 (en) * 2018-02-26 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and semiconductor device and method of forming the same
US11037799B2 (en) * 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Metal heterojunction structure with capping metal layer
KR20210066990A (ko) * 2019-11-28 2021-06-08 삼성전자주식회사 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025588A (en) * 2008-12-30 2010-07-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
TW202006828A (zh) * 2018-07-16 2020-02-01 台灣積體電路製造股份有限公司 半導體結構的形成方法
TW202013503A (zh) * 2018-09-27 2020-04-01 台灣積體電路製造股份有限公司 半導體裝置製造方法和半導體裝置
TW202025245A (zh) * 2018-11-29 2020-07-01 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法

Also Published As

Publication number Publication date
US11574841B2 (en) 2023-02-07
US20220068710A1 (en) 2022-03-03
CN114121878A (zh) 2022-03-01
US20220139777A1 (en) 2022-05-05
US11894268B2 (en) 2024-02-06
TW202209602A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TW201816857A (zh) 半導體結構與其形成方法
CN109216359B (zh) 存储器装置及其制造方法
TW202137518A (zh) 三維記憶體元件及其製造方法
TW202011518A (zh) 半導體裝置的形成方法
TW202324180A (zh) 在緊密的單元至單元空間處之埋入式電力軌
TWI786748B (zh) 具有去耦合單元的半導體元件及其製備方法
TWI817153B (zh) 半導體裝置的形成方法
TWI748496B (zh) 半導體結構及形成半導體結構的方法
TWI757204B (zh) 具有中介層的半導體元件及其製備方法
TW201944539A (zh) 記憶體裝置及其製造方法
TW202147614A (zh) 形成橫向蝕刻間隔物的半導體結構
TWI786754B (zh) 具有熱釋放層的半導體元件及其製備方法
TWI771138B (zh) 具有電容器著陸墊之半導體結構的製備方法
TWI779583B (zh) 具有多層連接結構的半導體元件及其製備方法
KR20200036698A (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
TWI799021B (zh) 具有不均勻電極表面的半導體元件的製備方法
WO2023197381A1 (zh) 一种半导体结构及其制备方法
TWI818709B (zh) 相變化記憶體結構及其製造方法
TWI798756B (zh) 具有可編程單元的半導體元件
WO2024087780A1 (zh) 一种半导体结构及其制造方法
US20230337416A1 (en) Semiconductor structure and method for preparing same
TW202406144A (zh) 半導體裝置
TW202345285A (zh) 半導體裝置結構
TW202435450A (zh) 半導體裝置與其形成方法
CN114242687A (zh) 半导体器件及其形成方法