TW202406144A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202406144A
TW202406144A TW112116207A TW112116207A TW202406144A TW 202406144 A TW202406144 A TW 202406144A TW 112116207 A TW112116207 A TW 112116207A TW 112116207 A TW112116207 A TW 112116207A TW 202406144 A TW202406144 A TW 202406144A
Authority
TW
Taiwan
Prior art keywords
pattern
metal
channel
channels
semiconductor device
Prior art date
Application number
TW112116207A
Other languages
English (en)
Inventor
嚴祥訓
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202406144A publication Critical patent/TW202406144A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種半導體裝置，包含基底上的位元線、閘極電極、閘極絕緣圖案、通道結構、金屬氧化物圖案以及金屬圖案。位元線在第一方向上延伸且在第二方向上彼此間隔開。閘極電極安置於位元線上，在第一方向上彼此間隔開，且在第二方向上延伸。閘極絕緣圖案形成於閘極電極的第一方向上的側壁上。通道結構形成於閘極絕緣圖案的第一方向上的側壁上。金屬氧化物圖案形成於通道結構的第一方向上的側壁上。金屬圖案形成於金屬氧化物圖案的第一方向上的側壁上。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張2022年7月19日在韓國智慧財產局申請的韓國專利申請案第10-2022-0089006號的優先權，所述申請案的揭露內容特此以全文引用的方式併入。
本揭露的實例實施例是有關於一種半導體裝置。更特定言之，本揭露的實例實施例是有關於一種包含豎直通道的記憶體裝置。
已開發出包含豎直通道電晶體的記憶體裝置以便增加記憶體裝置的整合程度，且近年來，已將氧化物半導體用作通道。因此，需要一種增加包含氧化物半導體的通道的電特性的可靠性的方法。
實例實施例提供一種具有改良特性的半導體裝置。
根據本發明概念的實例實施例，提供一種半導體裝置。半導體裝置可包含基底上的位元線、閘極電極、閘極絕緣圖案、通道結構、金屬氧化物圖案以及金屬圖案。位元線可在平行於基底的上部表面的第一方向上延伸且可在平行於基底的上部表面且與第一方向交叉的第二方向上彼此間隔開。閘極電極可安置於位元線上，可在第一方向上彼此間隔開，且可在第二方向上延伸。閘極絕緣圖案可形成於閘極電極中的各者的第一方向上的側壁上。通道結構可形成於閘極絕緣圖案的第一方向上的側壁上。金屬氧化物圖案可形成於通道結構的第一方向上的側壁上。金屬圖案可形成於金屬氧化物圖案的第一方向上的側壁上。
根據本發明概念的實例實施例，提供一種半導體裝置。半導體裝置可包含基底上的位元線、閘極電極、閘極絕緣圖案、通道結構以及金屬圖案。位元線可在平行於基底的上部表面的第一方向上延伸且可在平行於基底的上部表面且與第一方向交叉的第二方向上彼此間隔開。閘極電極可安置於位元線上，可在第一方向上彼此間隔開，且可在第二方向上延伸。閘極絕緣圖案可形成於閘極電極的第一方向上的側壁上。通道結構可形成於閘極絕緣圖案的第一方向上的側壁上。金屬圖案可形成於通道結構的第一方向上的側壁上。通道結構可包含：結晶通道，包含結晶氧化物半導體材料；及非晶通道，位於結晶通道上及下方及包含非晶氧化物半導體材料。
根據本發明概念的實例實施例，提供一種半導體裝置。半導體裝置可包含基底上的位元線、閘極電極、閘極絕緣圖案、通道結構、金屬氧化物圖案、金屬圖案、接觸插塞以及電容器。位元線可在平行於基底的上部表面的第一方向上延伸且可在平行於基底的上部表面且與第一方向交叉的第二方向上彼此間隔開。閘極電極可安置於位元線上，可在第一方向上彼此間隔開，且可在第二方向上延伸。閘極絕緣圖案可形成於閘極電極中的各者的第一方向上的側壁上。通道結構可形成於閘極絕緣圖案的第一方向上的側壁上，且通道結構可包含包含結晶氧化物半導體材料的結晶通道及位於結晶通道上及下方且包含非晶氧化物半導體材料的非晶通道。金屬氧化物圖案可形成於通道結構的第一方向上的側壁上。金屬圖案可形成於金屬氧化物圖案的第一方向上的側壁上。接觸插塞可接觸通道結構的上部表面，且接觸插塞可安置於位元線與閘極電極在垂直於基底的上部表面的第三方向上彼此交叉的區域中的各者處。電容器可形成於接觸插塞上。
在製造半導體裝置的方法中，包含非晶氧化物半導體材料的通道可形成為接觸包含具有高電子親和力的金屬的金屬圖案。因此，通道的鄰近於金屬圖案的部分可在產生熱量的後續製程期間轉化成包含結晶氧化物半導體材料的結晶通道，且半導體裝置可具有增加的導通電流。
另外，金屬圖案可固化包含於通道中的氧空缺，且因此可增強通道的可靠性。
根據實例實施例的半導體裝置及其製造方法的上述及其他態樣以及特徵將自參考隨附圖式的以下詳細描述變得易於理解。應理解，儘管術語「第一」、「第二」及/或「第三」可在本文中用於描述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語僅用於將一個元件、組件、區、層或區段與另一區、層或區段區分開。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一元件、組件、區、層或區段可稱為第二或第三元件、組件、區、層或區段。
在下文中，在本說明書中（且不一定在申請專利範圍中），實質上平行於基底的上部表面的兩個水平方向可分別稱為第一方向D1及第二方向D2，且實質上垂直於基底的上部表面的豎直方向可稱為第三方向D3。在實例實施例中，第一方向及第二方向實質上彼此垂直。
圖1及圖2分別為示出根據實例實施例的半導體裝置的平面圖及橫截面圖。圖2為沿著圖1的線B-B'截取的橫截面圖。
參考圖1及圖2，半導體裝置可包含基底100上的位元線結構、閘極電極235、閘極絕緣圖案225、通道結構、第一金屬圖案185、第一金屬氧化物圖案187、接觸插塞270以及電容器320。
半導體裝置可更包含第一絕緣層110、第四絕緣圖案240以及第一絕緣夾層圖案150、第二絕緣夾層圖案160、第三絕緣夾層圖案195、第四絕緣夾層圖案250及第五絕緣夾層圖案280。
基底100可包含例如半導體材料、絕緣材料或導電材料。
參考圖1及圖2連同圖3及圖4，第一絕緣層110可形成於基底100上，且位元線結構可在第一方向D1上在第一絕緣層110上延伸。
在實例實施例中，位元線結構可包含在第三方向D3上依序堆疊於第一絕緣層110上的第二絕緣圖案120、位元線130以及第三絕緣圖案140。第二絕緣圖案120及位元線130中的各者可在第一方向D1上延伸，且多個第三絕緣圖案140可在第一方向D1上在位元線130上彼此間隔開。
在實例實施例中，多個位元線結構可在第二方向D2上彼此間隔開，且第一絕緣夾層圖案150可在第一方向D1上在第一絕緣層110上在位元線結構的在第二方向D2上的相鄰者之間延伸。
第一絕緣層110及第一絕緣夾層圖案150中的各者可包含例如氧化矽的氧化物，位元線130可包含例如金屬、金屬氮化物、金屬矽化物的導電材料，且第二絕緣圖案120及第三絕緣圖案140中的各者可包含例如氮化矽的絕緣氮化物。
在第二方向D2上延伸的第二絕緣夾層圖案160可形成於第三絕緣圖案140及第一絕緣夾層圖案150上，且第一金屬圖案185及第一金屬氧化物圖案187可在第一方向D1上堆疊於第二絕緣夾層圖案160的在第一方向D1上的相對側壁中的各者上。另外，第三絕緣夾層圖案195可形成於第二絕緣夾層圖案160、第一金屬圖案185以及第一金屬氧化物圖案187上，且可在第二方向D2上延伸。
第二絕緣夾層圖案160可包含氧化物，例如氧化矽。第一金屬圖案185可包含具有高電子親和力的金屬，例如鈦、鉭、鉬、鎢等。第一金屬氧化物圖案187可包含包含於第一金屬圖案185中的金屬的氧化物，例如氧化鈦、氧化鉭、氧化鉬、氧化鎢等。
在下文中，第三絕緣圖案140、第二絕緣圖案160、第一金屬圖案185、第一金屬氧化物圖案187以及第三絕緣夾層圖案195可統稱為第一桿結構。在實例實施例中，第一桿結構可在第一方向D1上延伸，且多個第一桿結構可在第二方向D2上彼此間隔開。
在第二方向D2上延伸的第四絕緣夾層圖案250及包圍第四絕緣夾層圖案250的第四絕緣圖案240可形成於第一桿結構的在第二方向D2上相鄰的多者之間，且通道結構、閘極絕緣圖案225及閘極電極235可形成於包含於第一桿結構中的第一金屬氧化物圖案187與第四絕緣圖案240之間。
第四絕緣夾層圖案250可包含例如氧化矽的氧化物，且第四絕緣圖案240可包含例如氮化矽的絕緣氮化物。
通道結構可在第二方向D2上延伸，且可接觸位元線130及第一絕緣夾層圖案150的上部表面。替代地，多個通道結構可在第二方向D2上彼此間隔開，且通道結構中的各者可接觸位元線130的上部表面。通道結構可進一步接觸包含於第一桿結構的在第一方向D1上的相鄰者中的第一金屬氧化物圖案187及第三絕緣夾層圖案195的側壁。應理解，當元件稱為「連接至」或「耦接至」另一元件或「在」另一元件「上」」時，元件可直接連接至或耦接至另一元件或在另一元件上，或可存在介入元件。相比之下，當元件稱為「直接連接」或「直接耦接」至另一元件，或稱為「接觸」另一元件或「與」另一元件「接觸」時，接觸點處不存在介入元件。
在實例實施例中，通道結構可包含：結晶通道212，接觸第一金屬氧化物圖案187的側壁；以及非晶通道215，在結晶通道212上且接觸第三絕緣夾層圖案195的下部側壁，或在結晶通道212下方且接觸位元線130的上部表面。非晶通道215亦可接觸第三絕緣圖案140的側壁。
在實例實施例中，通道結構的最上表面可低於第三絕緣夾層圖案195的上部表面或閘極絕緣圖案225的最上表面。
在實例實施例中，結晶通道212及非晶通道215中的各者可包含氧化物半導體材料。氧化物半導體材料可包含以下中的至少一者或可由其形成：氧化鋅錫（ZTO）、氧化銦鋅（IZO）、氧化鋅（ZnO x）、氧化銦鎵鋅（IGZO）、氧化銦鎵矽（IGSO）、氧化銦（InO x、In 2O 3）、氧化錫（SnO 2）、氧化鈦（TiOx）、氮氧化鋅（Zn xO yN z）、氧化鎂鋅（Mg xZn yO z）、氧化銦鋅（In xZn yO a）、氧化銦鎵鋅（In xGa yZn zO a）、氧化鋯銦鋅（Zr xIn yZn zO a）、氧化鉿銦鋅（Hf xIn yZn zO a）、氧化錫銦鋅（Sn xIn yZn zO a）、氧化鋁錫銦鋅（Al xSn yIn zZn aO d）、氧化矽銦鋅（Si xIn yZn zO a）、氧化鋅錫（Zn xSn yO z）、氧化鋁鋅錫（Al xZn ySn zO a）、氧化鎵鋅錫（Ga xZn ySn zO a）、氧化鋯鋅錫（Zr xZn ySn zO a）及氧化銦鎵矽（InGaSiO）。
閘極絕緣圖案225可在第二方向D2上延伸，且可接觸通道結構的內側壁及位元線130上的通道結構的一部分的上部表面。在實例實施例中，閘極絕緣圖案225在第一方向D1上的橫截面可具有「L」形狀。在實例實施例中，閘極絕緣圖案225的最上表面可與第三絕緣夾層圖案195的上部表面實質上共面。當提及定向、佈局、位置、形狀、大小、組成、量或其他量測時，本文中所使用的術語，諸如「相同」、「相等」、「平面」或「共面」未必意謂恰好相同的定向、佈局、位置、形狀、大小、組成、量或其他量測，但意欲涵蓋可例如歸因於製造製程而出現的可接受變化內的幾乎相同的定向、佈局、位置、形狀、大小、組成、量或其他量測。除非上下文或其他陳述另外指示，否則本文中可使用術語「實質上」來強調此含義。舉例而言，描述為「實質上相同」、「實質上相等」或「實質上平面」的術語可為完全相同、相等或平面或可為在可例如歸因於製造製程而出現的可接受變化內的相同、相等或平面。
閘極電極235可在第二方向D2上延伸，且可接觸閘極絕緣圖案225的內側壁及通道結構上的閘極絕緣圖案225的一部分的上部表面。閘極電極235可包含導電材料，例如金屬、金屬氮化物、金屬矽化物等。
接觸插塞270可在位元線130及閘極電極235在第三方向D3上彼此交叉的區域中的各者處接觸通道結構的上部表面。接觸插塞270可接觸鄰近於通道結構的閘極絕緣圖案225、第三絕緣夾層圖案195以及第三絕緣圖案240的上部表面，且可與閘極電極235的上部表面間隔開。
在實例實施例中，多個接觸插塞270可在第一方向D1及第二方向D2上彼此間隔開，且在平面圖中可配置為晶格圖案或蜂巢圖案。
在實例實施例中，接觸插塞270可包含在第一方向D1上具有第一寬度的下部部分及在第一方向D1上具有大於第一寬度的第二寬度的上部部分。接觸插塞270的下部表面可低於閘極絕緣圖案225及第三絕緣夾層圖案195的上部表面，且可高於第一金屬圖案185及第一金屬氧化物圖案187的上部表面。
接觸插塞270可包含導電材料或可由導電材料形成，所述導電材料例如金屬、金屬氮化物、金屬矽化物等。
第五絕緣夾層圖案280可形成於第三絕緣夾層圖案195、閘極絕緣圖案225以及第四絕緣圖案240上，且可覆蓋接觸插塞270的側壁。第五絕緣夾層圖案280可包含氧化物，例如氧化矽。
電容器320可包含第一電容器電極290及第二電容器電極310以及其間的介電層300。第一電容器電極290可形成於接觸插塞270上，介電層300可形成於第一電容器電極290的上部表面及側壁及第五絕緣夾層圖案280的上部表面上，且第二電容器電極310可形成於介電層300上。
由於多個接觸插塞270在第一方向D1及第二方向D2上彼此間隔開，故多個第一電容器電極290可在第一方向D1及第二方向D2上彼此間隔開。
在實例實施例中，第一電容器電極290在平面圖中可具有圓形、橢圓形、多邊形、具有圓形拐角的多邊形等的形狀。 第一電容器電極290在平面圖中可配置為晶格圖案或蜂巢圖案。
在半導體裝置中，電流可在第三方向D3上，亦即在豎直方向上在位元線130與接觸插塞270之間的通道結構中流動，且因此半導體裝置可包含具有豎直通道的豎直通道電晶體（vertical channel transistor；VCT）。
在實例實施例中，通道結構可包含鄰近於閘極電極235的結晶通道212，且結晶通道212可包含結晶氧化物半導體材料。結晶通道212可包含具有較大大小的晶粒，且因此包含含有結晶通道212的通道結構的VCT可具有增加的導通電流。
另外，第一金屬氧化物圖案187可形成於包含氧化物半導體材料的通道結構與第一金屬圖案185之間，如下文所描述。當第一金屬氧化物圖案187形成時，通道結構的氧空缺可經固化以便提高通道結構的可靠性。
圖3至圖18為示出製造根據實例實施例的半導體裝置的方法的平面圖及橫截面圖。特定言之，圖3、圖5、圖8、圖10、圖13、圖15以及圖17為平面圖，且圖4為沿著圖3的線A-A'截取的橫截面圖，且圖6、圖7、圖9、圖11、圖12、圖14、圖16以及圖18分別為沿著對應平面圖的線B-B'截取的橫截面圖。
參考圖3及圖4，第一絕緣層110、第二絕緣層、位元線層以及第三絕緣層可依序堆疊於基底100上，且可圖案化第三絕緣層、位元線層以及第二絕緣層以分別形成第三絕緣圖案140、位元線130以及第二絕緣圖案120。
依序堆疊於基底100上的第二絕緣圖案120、位元線130以及第三絕緣圖案140可稱為位元線結構。在實例實施例中，位元線結構可在第一方向D1上在基底100上延伸，且多個位元線結構可在第二方向D2上彼此間隔開。因此，第一開口可形成於位元線結構的第二方向D2上的相鄰者之間以暴露第一絕緣層110的上部表面。
第一絕緣夾層可形成於位元線結構及第一絕緣層110上以填充第一開口，且可平坦化第一絕緣夾層的上部部分直至暴露位元線結構的上部表面。因此，在第一方向D1上延伸的第一絕緣夾層圖案150可形成於位元線結構之間。
在實例實施例中，平坦化製程可包含化學機械研磨（chemical mechanical polishing；CMP）製程及/或回蝕製程。
參考圖5及圖6，第二絕緣夾層可形成於位元線結構及第一絕緣夾層圖案150上，且第二絕緣夾層可藉由例如乾式蝕刻製程部分地移除以形成在第二方向D2上延伸且暴露第三絕緣圖案140及第一絕緣夾層圖案150的上部表面的第二開口170。
因此，第二絕緣夾層可劃分成多個第二絕緣夾層圖案160，其中各者可在第二方向D2上延伸，在第一方向D1上彼此間隔開。
可移除由第二開口170暴露的第三絕緣圖案140的一部分使得可將在第一方向D1上延伸的第三絕緣圖案140劃分成在第一方向D1上彼此間隔開的多個部分，且亦可移除由第二開口170暴露的第一絕緣夾層圖案150的上部部分。
可進一步移除由第二開口170暴露的第二絕緣夾層圖案160的側壁，且因此可擴展第二開口170在第一方向D1上的寬度。隨著第二開口170在第一方向D1上的寬度增加，第三絕緣圖案140在位元線130上的一部分，亦即第三絕緣圖案140的在第二開口170的在第一方向上的相對邊緣部分中的各者處的一部分可被暴露。
參考圖7，第一金屬層180可形成於位元線130及第一絕緣夾層圖案150的上部表面，及由第二開口170暴露的第三絕緣圖案140的上部表面及側壁，以及第二絕緣夾層圖案160的側壁及上部表面上，且第三絕緣夾層190可形成於第一金屬層180上以填充第二開口170的其餘部分。
在實例實施例中，第一金屬層180可藉由例如ALD製程、CVD製程等的沈積製程共形地形成。
參考圖8及圖9，可平坦化第三絕緣夾層190及第一金屬層180的上部部分直至暴露第二絕緣夾層圖案160的上部表面。
因此，第三絕緣夾層190可劃分成多個第三絕緣夾層圖案195，其中各者可在第二方向D2上延伸，且第一金屬層180可劃分成多個第一金屬圖案185，其中各者可在第二方向D2上延伸。
第三絕緣夾層圖案195中的各者的側壁及下部表面可由第一金屬圖案185覆蓋。
參考圖10及圖11，第三絕緣夾層190可再次形成於第三絕緣夾層圖案195及第一金屬圖案185上，且可與第三絕緣夾層圖案195合併。
第三絕緣夾層圖案195、第一金屬圖案185以及第三絕緣圖案140的部分可藉由例如乾式蝕刻製程移除。
當執行乾式蝕刻製程時，可移除第三絕緣夾層圖案195的下部表面及側壁由第一金屬圖案185覆蓋的一部分及第三絕緣夾層圖案195在其上的一部分。另外，可移除第一金屬圖案185的在位元線130及第一絕緣夾層圖案150的上部表面上的一部分及第一金屬圖案185的在第三絕緣圖案140的上部表面及側壁上的一部分，且可移除第三絕緣圖案140的在第一方向D1上的相對邊緣部分中的各者。
因此，第三絕緣夾層圖案195及第一金屬圖案185、第二絕緣夾層圖案160以及第三絕緣夾層圖案195下的第三絕緣圖案140可形成在第二方向D2上延伸的第一桿結構，且在第二方向D2上延伸的第三開口200可形成於第一桿結構的相鄰者之間以暴露位元線130及第一絕緣夾層圖案150的上部表面。
在實例實施例中，第一金屬圖案185可在第二方向D2上在第三絕緣圖案140及第一絕緣夾層圖案150上延伸，且多個第一金屬圖案185可在第一方向D1上彼此間隔開。
參考圖12，通道層210、閘極絕緣層220以及閘極電極層230可依序堆疊於藉由第三開口200暴露的位元線130及第一絕緣夾層圖案150的上部表面以及第一桿結構的上部表面及側壁上。
在實例實施例中，通道層210、閘極絕緣層220以及閘極電極層230可藉由沈積製程（例如，ALD製程、CVD製程等）形成。
在實例實施例中，通道層210可包含在相對較低溫度下的非晶氧化物半導體材料，而閘極絕緣層220及閘極電極層230可在相對較高溫度下形成。
在用於形成可在相對較高溫度下執行的閘極絕緣層220及閘極電極層230的沈積製程期間，可將通道層210的接觸第一金屬圖案185的一部分轉換成結晶通道212，且可將第一金屬圖案185的接觸結晶通道212的一部分轉換成第一金屬氧化物圖案187。
舉例而言，包含於通道層210中的非晶氧化物半導體材料（例如，IGZO）可藉由可在用於形成閘極絕緣層220及閘極電極層230的沈積製程期間產生的熱量結晶。接觸通道層210的第一金屬圖案185可包含具有高電子親和力的金屬（例如，鈦、鉭、鉬等）使得包含於通道層210中的非晶氧化物半導體材料的結晶可加速。
因此，通道層210可劃分成結晶通道212及非晶通道層210，所述結晶通道可鄰近於第一金屬圖案185且包含結晶氧化物半導體材料，所述非晶通道層可遠離第一金屬圖案185且包含非晶氧化物半導體材料。
在用於形成閘極絕緣層220及閘極電極層230的沈積製程期間，第一金屬圖案185的接觸包含氧化物半導體材料的結晶通道212的部分可吸收來自通道層210的待轉換成包含金屬氧化物的第一金屬氧化物圖案187的氧氣，且因此包含於鄰近於第一金屬氧化物圖案187的結晶通道212中的氧化物半導體材料的氧空缺可固化。
舉例而言，當執行用於形成通道層210、閘極絕緣層220以及閘極電極層230的沈積製程時，第一金屬圖案185可劃分成在第一方向D1上堆疊的第一金屬圖案185及第一金屬氧化物圖案187。
參考圖13及圖14，閘極電極層230、閘極絕緣層220及非晶通道層210可經非等向性地蝕刻以分別形成閘極電極235、閘極絕緣圖案225以及非晶通道215。
非晶通道215及結晶通道212可形成通道結構。在實例實施例中，通道結構可在第二方向D2上延伸，且多個通道結構可在第一方向D1上彼此間隔開。通道結構的外側壁可接觸第一桿結構的在第一方向D1上的相鄰者的側壁以及位元線130及第一絕緣夾層圖案150的上部表面。在實例實施例中，通道結構在第一方向D1上的橫截面可具有杯形狀。
閘極絕緣圖案225的外側壁可接觸通道結構的內側壁及通道結構的在第一方向D1上的邊緣部分的上部表面。在實例實施例中，閘極絕緣圖案225在第一方向D1上的橫截面可具有「L」形狀。
閘極電極235的外側壁可接觸閘極絕緣圖案225的內側壁及閘極絕緣圖案225的在通道結構的邊緣部分的上部表面上的一部分的上部表面。
參考圖15及圖16，第四絕緣層可形成於通道結構、閘極絕緣圖案225、閘極電極235以及第三絕緣夾層圖案195上，第四絕緣夾層可形成於第四絕緣層上以填充第三開口200的其餘部分，且可藉由例如濕式蝕刻製程或乾式蝕刻製程移除第四絕緣夾層及第四絕緣層的上部部分直至暴露第三絕緣夾層圖案195的上部表面。因此，第四絕緣夾層可作為第四絕夾層緣圖案250保留於第三開口200中。
額外第四絕緣層可形成於第四絕緣夾層圖案250、第四絕緣層、通道結構、閘極絕緣圖案225、閘極電極235以及第三絕緣夾層圖案195上，且可經平坦化直至第三絕緣夾層圖案195的上部表面暴露。
因此，第四絕緣圖案240可形成於第三開口200中以包圍第四絕緣夾層圖案250。
參考圖17及圖18，非晶通道215的上部部分可藉由例如濕式蝕刻製程部分地移除以形成凹槽。
接觸插塞層可形成於第四絕緣圖案240、通道結構、閘極絕緣圖案225、閘極電極235以及第三絕緣夾層圖案195上以填充凹槽，且可經圖案化以形成接觸非晶通道215的上部表面的接觸插塞270。在實例實施例中，多個接觸插塞270可形成為在第一方向D1及第二方向D2上彼此間隔開。
在實例實施例中，接觸插塞270在平面圖中可配置為晶格圖案。替代地，接觸插塞270在平面圖中可配置為蜂巢圖案。
再次參考圖1及圖2，第五絕緣夾層可形成於第四絕緣圖案240、通道結構、閘極絕緣圖案225、閘極電極235以及第三絕緣夾層圖案195上以覆蓋接觸插塞270，且第五絕緣夾層的上部部分可經平坦化直至接觸插塞270的上部表面暴露以形成覆蓋接觸插塞270的側壁的第五絕緣夾層圖案280。
第一電容器電極290可形成為接觸接觸插塞270的上部表面，介電層300可形成於第一電容器電極290的上部表面及側壁以及第五絕緣夾層圖案280的上部表面上，且第二電容器電極310可形成於介電層300上以形成電容器320。
因此，可完成半導體裝置的製造。
如上所說明，可在形成包含非晶氧化物半導體材料的通道層210之前形成第一金屬圖案185，且通道層210可形成為部分地接觸第一金屬圖案185。可藉由在用於形成閘極絕緣層220及閘極電極層230的沈積製程期間產生的熱量以及包含於第一金屬圖案185中的金屬（其可具有高電子親和力）將通道層210的鄰近於第一金屬圖案185的部分轉換成包含結晶氧化物半導體材料的結晶通道212。
另外，第一金屬圖案185可固化通道層210的氧空缺，且因此第一金屬氧化物圖案187可形成於第一金屬圖案185與結晶通道212之間，且可增強結晶通道212的可靠性。
圖19及圖20為示出製造根據實例實施例的半導體裝置的方法的橫截面圖，其分別為沿著對應平面圖的線B-B'截取的橫截面圖。此方法可包含與圖3至圖19及圖1及圖2的製程實質上相同或類似的製程，且因此本文中省略重複解釋。
參考圖19，可執行與參考圖3至圖11所示出的製程實質上相同或類似的製程。
然而，當移除第三絕緣夾層圖案195、第一金屬圖案185以及第三絕緣圖案140的部分時，可不移除第一金屬圖案185的在第三絕緣圖案140的上部表面及側壁上的部分，且可僅移除第一金屬圖案185的在位元線130及第一絕緣夾層圖案150的上部表面上的部分，且可不暴露第一金屬圖案185的上部側壁。
因此，僅第一金屬圖案185的在第三絕緣圖案140的側壁上的下部部分可由第三開口200暴露。
參考圖20，可使用例如過氧化氫（H 2O 2）作為蝕刻溶液來執行濕式蝕刻製程以移除第一金屬圖案185的暴露部分。
可對第三絕緣夾層圖案195進一步執行乾式蝕刻製程，使得第一金屬圖案185的在第二絕緣夾層圖案160的側壁上的側壁可暴露。在實例實施例中，可使用蝕刻氣體來執行乾式蝕刻製程，所述蝕刻氣體在包含於第一金屬圖案185中的金屬與包含於第二絕緣夾層圖案160中的氧化矽（例如，NF 3及NH 3）之間具有蝕刻選擇性，且因此在不移除第一金屬圖案185的同時，可移除第三絕緣夾層圖案195的在第一金屬圖案185的上部側壁上的一部分。
因此，如在圖10及圖11中，可形成第三開口200及第一金屬圖案185。
可執行與參考圖12至圖18及圖1及圖2所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。
在製造半導體裝置的方法中，第三絕緣夾層圖案195的在位元線130的上部表面上的一部分及第一金屬圖案185的在位元線130的上部表面上的一部分可藉由乾式刻蝕製程移除，第一金屬圖案185的在第三絕緣圖案140的側壁上的一部分可藉由濕式蝕刻製程移除，且可執行額外乾式刻蝕製程以移除第三絕緣夾層圖案195的一部分以便暴露第一金屬圖案185的在第三絕緣圖案140的側壁上的部分。
可執行額外乾式蝕刻製程以在不移除第一金屬圖案185的情況下僅移除第三絕緣夾層圖案195，且因此可使用在第一金屬圖案185與第三絕緣夾層圖案195之間具有高蝕刻選擇性的蝕刻氣體。
當第三絕緣夾層圖案195及第一金屬圖案185藉由相同乾式蝕刻製程蝕刻以暴露第一金屬圖案185的上部側壁時，若出現未對準，則可藉由乾式蝕刻製程部分地移除第一金屬圖案185的側壁。然而，在此方法中，第一金屬圖案185的側壁可不藉由乾式蝕刻製程部分地移除。
圖21為示出根據實例實施例的半導體裝置的橫截面圖，其可對應於圖2。此半導體裝置可與圖1及圖2的半導體裝置實質上相同或類似，不同之處在於閘極絕緣圖案，且因此本文中省略重複解釋。
參考圖21，閘極絕緣圖案225亦可形成於非晶通道215的上部表面上，且閘極絕緣圖案225在第一方向D1上的橫截面可具有杯形狀而非「L」形狀。
舉例而言，圖1及圖2中所繪示的閘極絕緣圖案225可形成於第四絕緣圖案240的在第一方向D1上的相對側中的各者處，而第四絕緣圖案240的在第一方向D1上的相對側處的閘極絕緣圖案225分別不彼此間隔開，而是可在圖21中的第四絕緣圖案240下彼此連接。
圖22為示出製造根據實例實施例的半導體裝置的方法的橫截面圖，其可對應於圖14。此方法可包含與圖3至圖18及圖1及圖2的製程實質上相同或類似的製程，且因此本文中省略重複解釋。
參考圖22，可執行與參考圖3至圖12所示出的製程實質上相同或類似的製程，且亦可執行與參考圖13及圖14所示出的製程實質上相同或類似的製程。
然而，除第三開口200的相對側壁以外，亦可在非晶通道215的上部表面上形成可藉由閘極絕緣層220上的非等向性蝕刻製程形成的閘極絕緣圖案225。
舉例而言，在非等向性蝕刻製程期間，閘極絕緣層220的在通道層210上的一部分可不被移除而是保留，且因此閘極絕緣圖案225在第一方向D1上的橫截面可具有杯形狀而非「L」形狀。
可執行與參考圖15至圖18及圖1及圖2所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。
圖23為示出根據實例實施例的半導體裝置的橫截面圖，其可對應於圖2。此半導體裝置可與圖1及圖2的半導體裝置實質上相同或類似，不同之處在於更包括第一蝕刻終止圖案，且因此本文中省略重複解釋。
參考圖23，半導體裝置可包含第三絕緣夾層圖案195上的第一蝕刻終止圖案400、第一金屬圖案185、第二絕緣夾層圖案160以及第三絕緣圖案140，其可共同地形成在第二方向D2上延伸的第二桿結構。
圖24為示出製造根據實例實施例的半導體裝置的方法的橫截面圖，其可對應於圖11。此方法可包含與圖3至圖18及圖1及圖2的製程實質上相同或類似的製程，且因此本文中省略重複解釋。
參考圖24，可執行與參考圖3至圖11所示出的製程實質上相同或類似的製程。
然而，在再次在第三絕緣夾層圖案195及第一金屬圖案185上形成第三絕緣夾層190之後，第一蝕刻終止層可進一步形成於第三絕緣夾層190上。
舉例而言，可執行乾式蝕刻製程以移除第一蝕刻終止層、第三絕緣夾層圖案195、第一金屬圖案185以及第三絕緣圖案140的部分，使得可形成第三開口200。
藉由乾式蝕刻製程，第一蝕刻終止層可變換成第一蝕刻終止圖案400，且第三絕緣夾層圖案195、第一金屬圖案185、第二絕緣夾層圖案160以及第三絕緣圖案140可形成於第一蝕刻終止圖案400下，其可共同地形成第二桿結構。
可執行與參考圖12至圖18及圖1及圖2所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。
在此方法中，當第一蝕刻終止層形成於第三絕緣夾層190上時，在第三開口200的形成期間，可不移除第三絕緣夾層190，且因此第三絕緣夾層圖案195的在第一金屬圖案185上的一部分在第三方向D3上可具有足夠大的厚度。
圖25為示出根據實例實施例的半導體裝置的橫截面圖，其可對應於圖2。此半導體裝置可與圖1及圖2的半導體裝置實質上相同或類似，不同之處在於包含第二金屬圖案而非第一金屬圖案，且因此本文中省略重複解釋。
參考圖25，包含依序堆疊且在第二方向D2上延伸的第三絕緣圖案140、第六絕緣圖案455、第二金屬圖案465以及第七絕緣圖案475的第三桿結構可形成於位元線130及第一絕緣夾層圖案150上。
在實例實施例中，第二金屬圖案465可在第二方向D2上延伸，且第二金屬氧化物圖案467可分別在第二金屬圖案465在第一方向D1上的相對側處形成。第二金屬圖案465及第二金屬氧化物圖案467可形成於結晶通道212的相鄰者之間且與其接觸。
舉例而言，在圖1及圖2中繪示的半導體裝置中，第一金屬圖案185及第一金屬氧化物圖案187可形成於結晶通道212的外側壁上，且不僅第一金屬圖案185及第一金屬氧化物圖案187而且第二絕緣夾層圖案160可形成於結晶通道212的在第一方向D1上的相鄰者之間。特定言之，第二絕緣夾層圖案160可形成於結晶通道212的在第一方向D1上的相鄰者之間，且第一金屬圖案185及第一金屬氧化物圖案187可形成於第二絕緣夾層圖案160的在第一方向D1上的相對側中的各者上。
然而，在圖25中所繪示的半導體裝置中，第二絕緣夾層圖案160可不形成於結晶通道212的在第一方向D1上的相鄰者之間，且僅第一金屬圖案185及第一金屬氧化物圖案187可形成為接觸結晶通道212。
第六絕緣圖案455及第七絕緣圖案475可包含氧化物，例如氧化矽。
圖26至圖29為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。此方法可包含與圖3至圖18及圖1及圖2的製程實質上相同或類似的製程，且因此本文中省略重複解釋。
參考圖26，第一絕緣層110、位元線結構以及第一絕緣夾層圖案150可形成於基底100上，且第六絕緣層450、第二金屬層460以及第七絕緣層470可形成於第一絕緣夾層圖案150上。
參考圖27，第七絕緣層470、第二金屬層460以及第六絕緣層450可經圖案化以分別形成第七絕緣圖案475、第二金屬圖案465以及第六絕緣圖案455，且第三絕緣圖案140可劃分成在第一方向D1上彼此間隔開的多個部分。
依序堆疊於位元線130及第一絕緣夾層圖案150上的第三絕緣圖案140、第六絕緣圖案455、第二金屬圖案465以及第七絕緣圖案475可形成在第二方向D2上延伸的第三桿結構，且多個第三桿結構可在第一方向D1上彼此間隔開。暴露位元線130及第一絕緣夾層圖案150的上部表面的第四開口480可形成為在第二方向D2上在第三桿結構的在第一方向D1上的相鄰者之間延伸。
通道層210可形成於位元線130及第一絕緣夾層圖案150的經暴露上部表面以及第三桿結構的側壁及上部表面上。在實例實施例中，通道層210可藉由例如ALD製程、CVD製程等的沈積製程形成。
參考圖28，可移除通道層210的在第三桿結構上的一部分以在位元線130及第一絕緣夾層圖案150的上部表面及第三桿結構的側壁上形成非晶通道215。
非晶通道215可在第二方向D2上延伸，且多個非晶通道215可在第一方向D1上彼此間隔開。
在實例實施例中，犧牲層可形成於通道層210上以填充第四開口480，蝕刻罩幕可形成於犧牲層上，且可使用蝕刻罩幕來執行乾式蝕刻製程以移除通道層210的在第三桿結構的上部表面上的一部分。犧牲層可包含例如旋塗式硬罩幕（spin-on-hardmask；SOH）、非晶碳層（amorphous carbon layer；ACL）等，且在形成非晶通道215之後，可由例如灰化製程及/或剝離製程來移除。
參考圖29，閘極絕緣層220及閘極電極層230可形成於非晶通道215及第三桿結構上，且可經非等向性地蝕刻以分別形成閘極絕緣圖案225及閘極電極235。
非晶通道215的鄰近於第二金屬圖案465的一部分可轉換成結晶通道212，且第二金屬圖案465的鄰近於結晶通道212的側壁可轉換成第二金屬氧化物圖案467。
再次參考圖25，可執行與參考圖15至圖18及圖1及圖2所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。
圖30為示出根據實例實施例的半導體裝置的橫截面圖，其可對應於圖2。此半導體裝置可與圖1及圖2的半導體裝置實質上相同或類似，不同之處在於包含第三金屬圖案而非第一金屬圖案且更包含第二蝕刻終止圖案，且因此本文中省略重複解釋。
參考圖30，第三絕緣圖案140、第三金屬圖案186、第六絕緣圖案520以及第二蝕刻終止圖案535可共同地形成在第二方向D2上延伸的第四桿結構，且多個第四桿結構可在第一方向D1上彼此間隔開。
通道結構、閘極絕緣圖案225、閘極電極235、第四絕緣圖案240以及第四絕緣夾層圖案250可形成於第四桿結構的在第一方向D1上的相鄰者之間。
在實例實施例中，第三金屬圖案186可形成於第三絕緣圖案140上，且第三金屬圖案186在第一方向D1上的橫截面可具有杯形狀。第三金屬圖案186可覆蓋第六絕緣夾層520的側壁及下部表面。第三金屬氧化物圖案188可形成於第三金屬圖案186的鄰近於結晶通道212的一部分上。
第二蝕刻終止圖案535可形成於第六絕緣夾層圖案520、第三金屬圖案186以及第三金屬氧化物圖案188上，且可在第二方向D2上延伸。因此，第二蝕刻終止圖案535的下部表面可接觸第三金屬圖案186及第三金屬氧化物圖案188的上部表面。
第六絕緣夾層圖案520可包含例如氧化矽的氧化物，且第二蝕刻終止圖案535可包含例如氧化矽、氮氧化矽、碳氮氧化矽、碳氧化矽等。
圖31至圖33為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。此方法可包含與圖3至圖18及圖1及圖2的製程實質上相同或類似的製程，且因此本文中省略重複解釋。
參考圖31，可執行與參考圖3及圖4所示出的製程實質上相同或類似的製程，且犧牲圖案500可形成於位元線結構及第一絕緣夾層圖案150上。
犧牲圖案500可在第二方向D2上延伸，且多個犧牲圖案500可在第一方向D1上彼此間隔開。暴露位元線結構及第一絕緣夾層圖案150的上部表面的第五開口可形成於犧牲圖案500的在第一方向D1上的相鄰者之間。
第一金屬層180可形成於藉由第五開口510暴露的位元線結構及第一絕緣夾層圖案150的上部表面及犧牲圖案500的側壁及上部表面上。
參考圖32，第六絕緣夾層可形成於第一金屬層180上以填充第五開口510，且第六絕緣夾層及第一金屬層180可經平坦化直至暴露犧牲圖案500的上部表面。
因此，第一金屬層180可劃分成多個第三金屬圖案186，其中各者可在第二方向D2上延伸，且第六絕緣夾層可劃分成多個第六絕緣夾層圖案520。
在實例實施例中，第三金屬圖案186在第一方向D1上的橫截面可具有杯形狀，且第六絕緣夾層圖案520可覆蓋第六絕緣夾層圖案520的側壁及下部表面。
第二蝕刻終止層530可形成於犧牲圖案500、第六絕緣夾層圖案520以及第三金屬圖案186上。
參考圖33，舉例而言，可執行乾式蝕刻製程以移除第二蝕刻終止層530、犧牲圖案500以及第三絕緣圖案140的部分。
因此，第二蝕刻終止層530可劃分成多個第二蝕刻終止圖案535，其中各者可在第二方向D2上延伸，且第二蝕刻終止圖案535、第六絕緣夾層圖案520、第三金屬圖案186以及第三絕緣圖案140可共同地形成在第二方向D2上延伸的第四桿結構。暴露位元線130及第一絕緣夾層圖案150的上部表面的第六開口540可形成於第四桿結構的在第一方向D1上的相鄰者之間。
再次參考圖30，可執行與參考圖27至圖29及圖25所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。
雖然本發明概念的態樣已參考其實例實施例進行繪示及描述，但所屬領域中具有通常知識者應理解，可在不脫離如由以下申請專利範圍闡述的本發明概念的態樣的精神及範疇的情況下對其進行形式及細節的各種變化。
100:基底 110:第一絕緣層 120:第二絕緣圖案 130:位元線 140:第三絕緣圖案 150:第一絕緣夾層圖案 160:第二絕緣夾層圖案 170:第二開口 180:第一金屬層 185:第一金屬圖案 186:第三金屬圖案 187:第一金屬氧化物圖案 188:第三金屬氧化物圖案 190:第三絕緣夾層 195:第三絕緣夾層圖案 200:第三開口 210:通道層 212:結晶通道 215:非晶通道 220:閘極絕緣層 225:閘極絕緣圖案 230:閘極電極層 235:閘極電極 240:第四絕緣圖案 250:第四絕緣夾層圖案 270:接觸插塞 280:第五絕緣夾層圖案 290:第一電容器電極 300:介電層 310:第二電容器電極 320:電容器 400:第一蝕刻終止圖案 450:第六絕緣層 455:第六絕緣圖案 460:第二金屬層 465:第二金屬圖案 467:第二金屬氧化物圖案 470:第七絕緣層 475:第七絕緣圖案 480:第四開口 500:犧牲圖案 510:第五開口 520:第六絕緣夾層圖案 530:第二蝕刻終止層 535:第二蝕刻終止圖案 540:第六開口 A-A'、B-B':線 D1:第一方向 D2:第二方向 D3:第三方向
圖1及圖2分別為示出根據實例實施例的半導體裝置的平面圖及橫截面圖。 圖3至圖18為示出製造根據實例實施例的半導體裝置的方法的平面圖及橫截面圖。 圖19及圖20為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。 圖21為示出根據實例實施例的半導體裝置的橫截面圖。 圖22為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。 圖23為示出根據實例實施例的半導體裝置的橫截面圖。 圖24為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。 圖25為示出根據實例實施例的半導體裝置的橫截面圖。 圖26至圖29為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。 圖30為示出根據實例實施例的半導體裝置的橫截面圖。 圖31至圖33為示出製造根據實例實施例的半導體裝置的方法的橫截面圖。
100:基底
110:第一絕緣層
120:第二絕緣圖案
130:位元線
140:第三絕緣圖案
160:第二絕緣夾層圖案
185:第一金屬圖案
187:第一金屬氧化物圖案
195:第三絕緣夾層圖案
212:結晶通道
215:非晶通道
225:閘極絕緣圖案
235:閘極電極
240:第四絕緣圖案
250:第四絕緣夾層圖案
270:接觸插塞
280:第五絕緣夾層圖案
290:第一電容器電極
300:介電層
310:第二電容器電極
320:電容器
B-B':線
D1:第一方向
D2:第二方向
D3:第三方向

Claims (10)

  1. 一種半導體裝置，包括： 基底； 位元線，安置於所述基底上，所述位元線在平行於所述基底的上部表面的第一方向上延伸且在平行於所述基底的所述上部表面且與所述第一方向交叉的第二方向上彼此間隔開； 閘極電極，安置於所述位元線上，所述閘極電極在所述第一方向上彼此間隔開且在所述第二方向上延伸； 閘極絕緣圖案，分別安置於所述閘極電極的在所述第一方向上的側壁上； 通道結構，分別安置於所述閘極絕緣圖案的在所述第一方向上的側壁上； 金屬氧化物圖案，分別安置於所述通道結構的在所述第一方向上的側壁上；以及 金屬圖案，分別安置於所述金屬氧化物圖案的在所述第一方向上的側壁上。
  2. 如請求項1所述的半導體裝置，其中所述通道結構包含結晶氧化物半導體材料。
  3. 如請求項2所述的半導體裝置，其中所述通道結構包含： 結晶通道，包含所述結晶氧化物半導體材料；以及 非晶通道，分別安置於所述結晶通道上及下方，所述非晶通道包含非晶氧化物半導體材料。
  4. 如請求項3所述的半導體裝置，其中所述結晶通道的上部表面與所述金屬圖案的上部表面及所述金屬氧化物圖案的上部表面共面。
  5. 如請求項3所述的半導體裝置，其中所述非晶通道的安置於所述結晶通道的對應結晶通道下方的非晶通道彼此連接，所述對應結晶通道接觸所述金屬氧化物圖案的在所述第一方向上的相鄰金屬氧化物圖案的各別側壁。
  6. 如請求項5所述的半導體裝置，其中所述閘極絕緣圖案的接觸所述結晶通道的在所述第一方向上的相鄰結晶通道的各別側壁的閘極絕緣圖案在所述非晶通道的彼此連接的所述非晶通道上彼此連接。
  7. 如請求項1所述的半導體裝置，其中所述金屬圖案的接觸所述金屬氧化物圖案的在所述第一方向上的相鄰金屬氧化物圖案的各別側壁的金屬圖案彼此連接。
  8. 一種半導體裝置，包括： 基底； 位元線，安置於所述基底上，所述位元線在平行於所述基底的上部表面的第一方向上延伸，且在平行於所述基底的所述上部表面且與所述第一方向交叉的第二方向上彼此間隔開； 閘極電極，安置於所述位元線上，所述閘極電極在所述第一方向上彼此間隔開且在所述第二方向上延伸； 閘極絕緣圖案，分別安置於所述閘極電極的在所述第一方向上的側壁上； 通道結構，分別安置於所述閘極絕緣圖案的在所述第一方向上的側壁上；以及 金屬圖案，分別位於所述通道結構的在所述第一方向上的側壁上， 其中所述通道結構包含： 結晶通道，包含結晶氧化物半導體材料；以及 非晶通道，分別位於所述結晶通道上及下方，所述非晶通道包含非晶氧化物半導體材料。
  9. 如請求項8所述的半導體裝置，其中所述結晶通道的上部表面與所述金屬圖案的上部表面共面。
  10. 一種半導體裝置，包括： 基底； 位元線，安置於所述基底上，所述位元線在平行於所述基底的上部表面的第一方向上延伸且在平行於所述基底的所述上部表面且與所述第一方向交叉的第二方向上彼此間隔開； 閘極電極，安置於所述位元線上，所述閘極電極在所述第一方向上彼此間隔開且在所述第二方向上延伸； 閘極絕緣圖案，安置於所述閘極電極中的各者的在所述第一方向上的側壁上； 通道結構，安置於所述閘極絕緣圖案的在所述第一方向上的側壁上，所述通道結構包含： 結晶通道，包含結晶氧化物半導體材料；以及 非晶通道，位於所述結晶通道上及下方，所述非晶通道包含非晶氧化物半導體材料； 金屬氧化物圖案，安置於所述通道結構的在所述第一方向上的側壁上； 金屬圖案，安置於所述金屬氧化物圖案的在所述第一方向上的側壁上； 接觸插塞，接觸所述通道結構的上部表面，所述接觸插塞安置於所述位元線與所述閘極電極在垂直於所述基底的所述上部表面的第三方向上彼此交叉的區域中的各者處；以及 電容器，安置於所述接觸插塞上。
TW112116207A 2022-07-19 2023-05-02 半導體裝置 TW202406144A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0089006 2022-07-19
KR1020220089006A KR20240011502A (ko) 2022-07-19 2022-07-19 반도체 장치

Publications (1)

Publication Number Publication Date
TW202406144A true TW202406144A (zh) 2024-02-01

Family

ID=89531361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116207A TW202406144A (zh) 2022-07-19 2023-05-02 半導體裝置

Country Status (4)

Country Link
US (1) US20240032275A1 (zh)
KR (1) KR20240011502A (zh)
CN (1) CN117425342A (zh)
TW (1) TW202406144A (zh)

Also Published As

Publication number Publication date
US20240032275A1 (en) 2024-01-25
KR20240011502A (ko) 2024-01-26
CN117425342A (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
TWI682525B (zh) 三維記憶體裝置及其製造方法
TWI692104B (zh) 半導體裝置與其製作方法
US10546957B2 (en) Nanosheet FET including all-around source/drain contact
US10026736B2 (en) Semiconductor devices and methods of manufacturing the same
KR102451417B1 (ko) 반도체 장치
TWI621266B (zh) 半導體元件及其製造方法
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
TW202011518A (zh) 半導體裝置的形成方法
TW202008445A (zh) 半導體裝置的形成方法
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
US20230084374A1 (en) Semiconductor device and method for fabricating the same
US10790282B2 (en) Semiconductor devices
US10312150B1 (en) Protected trench isolation for fin-type field-effect transistors
TW202406144A (zh) 半導體裝置
US20240030342A1 (en) Semiconductor devices
TW202119588A (zh) 積體晶片
TWI842173B (zh) 電晶體結構和使用其的半導體器件
TWI807762B (zh) 半導體裝置的製作方法
US20240136393A1 (en) Capacitor structure and semiconductor device including the capacitor structure
TWI767417B (zh) 半導體裝置及其製造方法
US20240234488A9 (en) Capacitor structure and semiconductor device including the capacitor structure
US20240105765A1 (en) Capacitor structure and semiconductor device including the same
US20230420503A1 (en) Common self aligned gate contact for stacked transistor structures
US20240096931A1 (en) Capacitor structure, method of forming the same, and semiconductor device including the capacitor structure
TW202406106A (zh) 半導體裝置