TW202119588A - 積體晶片 - Google Patents

積體晶片 Download PDF

Info

Publication number
TW202119588A
TW202119588A TW109132499A TW109132499A TW202119588A TW 202119588 A TW202119588 A TW 202119588A TW 109132499 A TW109132499 A TW 109132499A TW 109132499 A TW109132499 A TW 109132499A TW 202119588 A TW202119588 A TW 202119588A
Authority
TW
Taiwan
Prior art keywords
dielectric
gate
layer
source
fin
Prior art date
Application number
TW109132499A
Other languages
English (en)
Inventor
蘇煥傑
張家豪
莊正吉
林佑明
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202119588A publication Critical patent/TW202119588A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11829—Isolation techniques
    • H01L2027/11831—FET isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11892—Noise prevention (crosstalk)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在本發明一些實施例中，關於含有第一電晶體與第二電晶體配製於基板上的積體晶片。第一電晶體包括第一源極/汲極區與第二源極/汲極區於基板上，並包含第一通道結構直接位於第一源極/汲極區與第二源極/汲極區之間。第一閘極配置於第一通道結構之上，並位於第一氣體間隔物結構與第二氣體間隔物結構之間。第二電晶體包括第三源極/汲極區與第四源極/汲極區於基板上，並包含第二通道結構直接位於第三源極/汲極區與第四源極/汲極區之間。第二閘極配置於第二通道結構之上，並位於第三氣體間隔物結構與第四氣體間隔物結構之間。積體晶片亦包含高介電常數的介電間隔物結構於第一通道結構與第二通道結構之間的低介電常數的介電鰭狀結構之上，以分開第一閘極與第二閘極。

Description

積體晶片
本發明多種實施例關於晶體晶片，其包含的多個電晶體具有圍繞閘極的氣體間隔物結構，以及裝置之間的高介電常數的介電間隔物結構，可減少電晶體裝置之間的空間並避免串音與漏電流。
半導體產業減少最小結構尺寸及/或使電子裝置彼此緊密配置，可讓更多構件整合至給定面積中，以持續改良多種電子裝置(如電晶體、二極體、電阻、電容、或類似物)的積體密度。舉例來說，在包含多個電晶體裝置的積體晶片中，電晶體裝置彼此之間隔有隔離結構(如層間介電結構、淺溝槽隔離結構、或類似物)。為了使多個電晶體裝置彼此緊密配置，隔離結構需有效緩解多個電晶體裝置之間的漏電流與串音。
本發明一實施例提供之積體晶片，包括：第一電晶體，配置於基板上且包括：第一源極/汲極區與第二源極/汲極區，配置於基板上；第一通道結構，配置於基板上並直接位於第一源極/汲極區與第二源極/汲極區之間；第一閘極，配置於第一通道結構之上以及第一源極/汲極區與第二源極/汲極區之間；以及第一氣體間隔物結構與第二氣體間隔物結構，直接配置於第一通道結構上，其中第一氣體間隔物結構與第二氣體間隔物結構隔有第一閘極；第二電晶體，配置於基板上且包括：第三源極/汲極區與第四源極/汲極區，配置於基板上；第二通道結構，配置於基板上並直接位於第三源極/汲極區與第四源極/汲極區之間；第二閘極，配置於第二通道結構之上以及第三源極/汲極區與第四源極/汲極區之間；以及第三氣體間隔物結構與第四氣體間隔物結構，直接配置於第二通道結構上，其中第三氣體間隔物結構與第四氣體間隔物結構隔有第二閘極；低介電常數的介電鰭狀結構，配置於基板上並直接位於第一通道結構與第二通道結構之間；以及高介電常數的介電間隔物結構，直接配置於低介電常數的介電鰭狀結構上，其中高介電常數的介電間隔物結構分開第一閘極與第二閘極。
本發明一實施例提供之積體晶片，包括：第一源極/汲極區，配置於基板上；第二源極/汲極區，配置於基板上；通道結構，配置於基板上並延伸於第一源極/汲極區與第二源極/汲極區之間；閘極，直接配置於通道結構上；第一氣體間隔物結構，配置於閘極的第一側壁上並直接位於通道結構上；第二氣體間隔物結構，配置於閘極的第二側壁上並直接位於通道結構上；以及高介電常數的介電層，直接配置於閘極與通道結構之間，並直接配置於閘極的外側側壁上，其中高介電常數的介電層之最頂部表面高於第一氣體間隔物結構與第二氣體間隔物結構的最頂部表面。
本發明一實施例提供之積體晶片的形成方法，包括：採用基板上的遮罩結構，形成自基板凸起的子半導體鰭狀物；形成下側隔離結構於基板之上與子半導體鰭狀物的下側部分之間；直接形成低介電常數的介電鰭狀結構於下側的隔離結構之上與子半導體鰭狀物的上側部分之間；形成高介電常數的介電間隔物結構於低介電常數的介電鰭狀結構之上，且高介電常數的介電間隔物直接形成於遮罩結構之間；形成虛置閘極結構於子半導體鰭狀物上；依據虛置閘極結構移除子半導體鰭狀物的部分，以形成通道結構；形成源極/汲極區於通道結構之間；形成虛置間隔物結構於虛置閘極結構的側壁上；移除虛置閘極結構的部分；選擇性移除一或多個高介電常數的介電間隔物結構；形成高介電常數的介電層於通道結構上並覆蓋虛置間隔物結構的內側側壁；形成閘極於通道結構之上以及虛置間隔物結構與高介電常數的介電層之間；選擇性移除虛置間隔物結構以形成圍繞閘極的外側側壁之溝槽；以及沉積密封材料於溝槽上，以形成氣體間隔物結構於閘極的外側側壁上。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與配置的實施例用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
在一些實施例中，積體電路可包含多個電晶體裝置配置於相同基板上。在一些設置中，每一電晶體裝置彼此隔離。在一些其他設置中，比如互補式金氧半裝置中，兩個電晶體裝置刻意耦接在一起。在這些設置中，若第一互補式金氧半裝置配置於第二互補式金氧半裝置旁邊，則可分隔第一互補式金氧半裝置與第二互補式金氧半裝置，以獨立操作第一互補式金氧半裝置與第二互補式金氧半裝置。因此一或多個隔離結構可配置於第一互補式金氧半裝置與第二互補式金氧半裝置之間，以避免兩個裝置之間的串音與漏電流。
本發明多種實施例關於晶體晶片，其包含的多個電晶體具有圍繞閘極的氣體間隔物結構，以及裝置之間的高介電常數的介電間隔物結構，可減少電晶體裝置之間的空間並避免串音與漏電流。高介電常數的介電間隔物結構可包含介電常數大於7的介電材料。氣體間隔物結構可降低每一電晶體中的電容，且高介電常數的介電間隔物結構可減少電晶體之間的空間。在一些實施例中，多個電晶體可為鰭狀場效電晶體、奈米片場效電晶體、或一些其他電晶體結構。
圖1顯示一些實施例中，含有多個彼此緊密配置的電晶體之積體晶片的佈局圖100，且電晶體之間的隔離足以獨立操作電晶體。
佈局圖100包括許多源極/汲極區102，比如第一源極S1、第二源極S2、第三源極S3、第四源極S4、第五源極S5、第六源極S6、第七源極S7、與第八源極S8，以及第一汲極D1、第二汲極D2、第三汲極D3、第四汲極D4、第五汲極D5、第六汲極D6、第七汲極D7、與第八汲極D8。因此在一些實施例中，積體晶片可包含至少八個電晶體。此外，一些實施例的電晶體可彼此共用一些源極/汲極區102。舉例來說，一些實施例的第一汲極D1與第五源極可為相同電晶體的一部分。因此在一些實施例中，圖1的佈局圖100包括12個電晶體。應理解的式，佈局圖100以外的其他設置、數目、及/或種類的電晶體亦屬本發明實施例的範疇。
此外，一些實施例的第一電晶體101可包含第一源極S1與第一汲極D1。通道結構104直接配置於第一源極S1與第一汲極D1之間，且閘極106配置於通道結構104上。此外，一些實施例的氣體間隔物結構110可圍繞閘極106的外側側壁。電源可經由接點通孔118耦接至第一源極S1、第一汲極D1、與閘極106。因此在操作時，將大於第一電晶體101的臨界電壓之偏壓施加至第一電晶體101以開啟第一電晶體101，而遷移電荷載子可移動於第一源極S1與第一汲極D1之間，如虛線箭頭116所示。第一電晶體101的氣體間隔物結構110，可緩解第一源極S1及第一汲極D1上的接點通孔118與閘極106之間的電容。因此氣體間隔物結構110可減少第一電晶體101之源極/汲極區102與閘極106之間的第二距離d2 ，並維持或改善第一電晶體101的效能。舉例來說，一些實施例的電晶體(如第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107)的速度可因氣體間隔物結構110增加4%至6%。
在一些實施例中，第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107配置於彼此的附近。介電鰭狀結構112可配置於第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107之間。在一些實施例中，在製造時的第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107上的閘極106之最頂部表面高於介電鰭狀結構112。
在一些實施例中，第二電晶體103的閘極106與第三電晶體105的閘極106可彼此耦接。舉例來說，一些實施例的第二電晶體103與第三電晶體105可一起形成互補式金氧半裝置如互補式金氧半變流器。在這些實施例中，第二電晶體103與第三電晶體105可具有彼此不同的臨界電壓。在這些實施例中，第二電晶體103的閘極106可延伸於介電鰭狀結構112上，其配置於第二電晶體103與第三電晶體105之間以接觸第三電晶體105的閘極106。相反地，一些實施例的第一電晶體101與第二電晶體103之間需要隔離。在這些實施例中，高介電常數的介電間隔物結構114可直接配置於介電鰭狀結構112上，其配置於第一電晶體101與第二電晶體103的通道結構104之間。高介電常數的介電間隔物結構114的最頂部表面高於第一電晶體101與第二電晶體103的閘極106的最頂部表面，以提供隔離於第一電晶體101的閘極106與第二電晶體103的閘極106之間。類似地，一些實施例在第三電晶體105與第四電晶體107之間亦需隔離。在這些實施例中，高介電常數的介電間隔物結構114亦可直接配置於介電鰭狀結構112上，其配置於第三電晶體105與第四電晶體107的通道結構104之間。應理解的是，圖1的佈局圖100之其他設計亦屬本發明實施例的範疇。舉例來說，一些實施例的高介電常數的介電間隔物結構114亦可配置於第二電晶體103與第三電晶體105之間。
由於介電鰭狀結構112與高介電常數的介電間隔物結構114的存在，可更緊密地配置電晶體(如第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107)。舉例來說，這些實施例中包含第二電晶體103與第三電晶體105的互補式金氧半裝置之空間由高介電常數的介電間隔物結構114定義，比如第一距離d1 。在這些實施例中，介電鰭狀結構112與高介電常數的介電間隔物結構114提供的隔離可減少第一距離d1 ，進而增加積體晶片上的電晶體(如第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107)之密度。
圖2顯示一些實施例中，包括多個鰭狀場效電晶體配置於相同基板上的積體晶片之透視圖200。
在一些實施例中，圖1所示的電晶體(如第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107)可對應鰭狀場效電晶體。如圖2的透視圖200所示，這些實施例的鰭狀場效電晶體可包含在z方向中自基板202凸起的半導體鰭狀結構203。半導體鰭狀結構203可對應通道結構(如圖1的通道結構104)。在一些實施例中，半導體鰭狀結構203在y方向中直接配置於源極/汲極區102之間，且閘極106配置於半導體鰭狀結構203上。在一些實施例中，不作為通道結構的子半導體鰭狀物205可存在於xz平面上，而下側隔離結構212配置於子半導體鰭狀物205之間。在一些實施例中，介電鰭狀結構112配置於下側隔離結構212上並延伸於y方向中，以提供鰭狀場效電晶體之間的隔離，如圖1所示。在一些實施例中，介電鰭狀物襯墊層208配置於源極/汲極區102與介電鰭狀結構112之間，且介電鰭狀物襯墊層208亦可配置於下側隔離結構212與介電鰭狀結構112之間。在一些實施例中，低介電常數的介電層210配置於源極/汲極區102與介電鰭狀結構112上。此外，一些實施例的上側隔離結構220可配置於源極/汲極區102與介電鰭狀結構112上，且最頂部蝕刻停止層222上的最頂部隔離層224可配置於上側隔離結構220上。在一些實施例中，低介電常數的介電層210可包含介電常數小於7的低介電常數的介電材料，而高介電常數的介電間隔物結構(如圖1的高介電常數的介電間隔物結構114)包括介電常數大於7的高介電常數的介電材料。
一些實施例的高介電常數的介電層234，在yz平面上圍繞每一閘極106的下表面與側壁。此外，氣體間隔物結構110可直接配置於半導體鰭狀結構203上，並沿著閘極106的側壁。在一些實施例中，低介電常數的介電間隔物結構204可配置於半導體鰭狀結構203之上，以及高介電常數的介電層234與氣體間隔物結構110之間。在一些實施例中，低介電常數的介電間隔物結構204具有L型的形狀。在一些實施例中，密封結構206定義每一氣體間隔物結構110的上表面。此外，一些實施例中的上側導電層214可配置於閘極106上。在一些實施例中，填充層216可配置於上側導電層214上。在一些實施例中，填充層216可包含氧化矽、鉿矽、碳氧化矽、鋯矽、碳氮化鉭、氮化矽、碳氮氧化矽、矽、氮化鋯、或碳氮化矽。在一些實施例中，接點通孔118可配置於上側導電層214上，因此耦接至閘極106。此外，一些實施例的金屬線路218配置於至少一些源極/汲極區102上。在一些實施例中，接點通孔118經由金屬線路218耦接至源極/汲極區102。
促進基板202上的高鰭狀場效電晶體密度，並改善整體積體晶片效能之圖2的透視圖200之結構細節，如圖3與4的剖視圖300與400所示。
圖3顯示一些實施例中，包括多個鰭狀場效電晶體的積體晶片在圖2的yz平面之剖視圖300。因此一些實施例的剖視圖300可對應圖2的剖線AA'。
圖3的剖視圖300包括在y方向中配置於第一鰭狀場效電晶體301與第三鰭狀場效電晶體305之間的第二鰭狀場效電晶體303。在一些實施例中，第一鰭狀場效電晶體301、第二鰭狀場效電晶體303、與第三鰭狀場效電晶體305可共用源極/汲極區102。舉例來說，一些實施例的第二鰭狀場效電晶體303與第一鰭狀場效電晶體301及第三鰭狀場效電晶體305共用其源極/汲極區102。在一些實例中，源極/汲極區102包括內側部分102i。在這些實施例中，源極/汲極區102之內側部分102i與外側部分102o可具有不同的摻雜濃度。舉例來說，一些實施例的源極/汲極區102包括矽鍺，且外側部分102o的鍺濃度大於內側部分102i的鍺濃度。在一些實施例中，金屬線路218配置於源極/汲極區102上。在一些實施例中，接點通孔118延伸穿過最頂部蝕刻停止層222與最頂部隔離層224，以接觸源極/汲極區102上的金屬線路218。
在一些實施例中，閘極106配置於半導體鰭狀結構203上。在一些實施例中，高介電常數的介電層234直接配置於閘極106的外側側壁與下表面上，而界面層304直接配置於高介電常數的介電層234與半導體鰭狀結構203之間。在一些其他實施例中，界面層304亦可配置於高介電常數的介電層234之外側側壁上。此外，一些實施例的高介電常數的介電層234具有最頂部表面234t，其高於閘極106的最頂部表面。此外，一些實施例的上側導電層214配置於閘極106上，而高介電常數的介電層234圍繞上側導電層214的最外側側壁。在一些實施例中，接點通孔118延伸穿過最頂部蝕刻停止層222與最頂部隔離層224，以接觸上側導電層214並因此耦接至閘極106。
由於高介電常數的介電層234之最頂部表面234t高於閘極106，接點通孔118著陸於閘極106上的空間更大且不影響氣體間隔物結構110。此外，高介電常數的介電層234可緩解接點通孔118與閘極106的漏電流。在一些實施例中，高介電常數的介電層234包括高介電常數(大於7)的介電材料，比如氧化鉿、氧化鋯、氧化鉿鋁、氧化鉿矽、氧化鋁、或一些其他合適的高介電常數的介電材料。類似地，一些實施例的低介電常數的介電層210作為金屬線路218與氣體間隔物結構110之間的結構阻障。在一些實施例中，填充層216配置於閘極106不直接接觸接點通孔118的部分上。
舉例來說，在操作第一鰭狀場效電晶體301時，閘極106上的接點通孔118與源極/汲極區102上的金屬線路218之間的隔離，及/或源極/汲極區102上的金屬線路218與閘極106之間的隔離，對可信地控制施加到源極/汲極區102與閘極106的電壓而言很重要。因此在一些實施例中，高介電常數的介電層234、低介電常數的介電間隔物結構204、氣體間隔物結構110、與低介電常數的介電層210橫向圍繞閘極106，以減少電容並增加裝置可信度。此外，一些實施例的氣體間隔物結構110可減少第一鰭狀場效電晶體301之閘極106與相鄰金屬線路218之間的第二距離d2 。
在一些實施例中，低介電常數的介電間隔物結構204沿著高介電常數的介電層234之外側側壁配置，並配置於半導體鰭狀結構203上。在這些實施例中，低介電常數的介電間隔物結構204整體具有L型的形狀，其中低介電常數的介電間隔物結構204之垂直部分204v直接配置於高介電常數的介電層234之最外側側壁上，且其中連接至垂直部分204v的水平部分204h直接配置於半導體鰭狀結構203上。在一些實施例中，水平部分204h在z方向中的厚度，等於低介電常數的介電間隔物結構204之中間表面與最底部表面之間的第三距離d3 。在一些實施例中，垂直部分204v在y方向中的厚度可與低介電常數的介電間隔物結構204之第一外側側壁與中間側壁之間的第四距離d4 相同，其中y方向垂直於z方向。在一些實施例中，第三距離d3 大於第四距離d4 。在一些實施例中，第三距離d3 與第四距離d4 介於近似0.1奈米至近似4奈米之間。在一些實施例中，低介電常數的介電間隔物結構204以及低介電常數的介電層210可各自包含低介電常數(小於7)的介電材料，比如氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或一些其他合適的低介電常數的介電材料。
在一些實施例中，低介電常數的介電間隔物結構204的中間表面與中間側壁定義氣體間隔物結構110的表面。在一些實施例中，氣體間隔物結構110配置於低介電常數的介電間隔物結構204與低介電常數的介電層210之間，並具有低介電常數的介電間隔物結構204與低介電常數的介電層210所定義的外側表面。氣體間隔物結構110延伸高於閘極106並圍繞配置於閘極106上的接點通孔118的部分。密封結構206定義氣體間隔物結構110的上表面並位於氣體間隔物結構110的上表面上。氣體間隔物結構110在z方向中具有第一高度h1 ，且在y方向中具有第一寬度w1 。在一些實施例中，第一高度h1 可介於近似4奈米至近似10奈米之間，且第一寬度w1 可介於近似0.5奈米至近似6奈米之間。在一些實施例中，密封結構206的上表面可與低介電常數的介電間隔物結構204之最頂部表面實質上共平面。在一些實施例中，密封結構206包括低介電常數(小於7)的介電材料，比如氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或一些其他合適的低介電常數的介電材料。密封結構206在z方向中具有第一厚度t1 。在一些實施例中，第一厚度t1 可介於近似2奈米至近似10奈米之間。為了最佳化氣體間隔物結構110的隔離效果，可控制密封結構206的第一厚度t1 使密封結構206的下表面不會延伸至低於閘極106或上側導電層214。
因此在一些實施例中，密封結構206、低介電常數的介電間隔物結構204、與低介電常數的介電層210之間填有氣體的空洞，可定義氣體間隔物結構110。在這些實施例中，氣體間隔物結構110可明顯降低金屬線路218與閘極106、上側導電層214、及/或接點通孔118之間的電容，進而增加配置於相同基板202上的鰭狀場效電晶體(如第一鰭狀場效電晶體301、第二鰭狀場效電晶體303、或第三鰭狀場效電晶體305)之可信度。
圖4顯示一些實施例中含有多個鰭狀場效電晶體的積體晶片在xz平面的剖視圖400。因此一些實施例的剖視圖400可對應圖2的剖線BB'。在一些實施例中，剖線BB'延伸穿過圖3的第二鰭狀場效電晶體303。
半導體鰭狀結構203之間隔有第五距離d5 。在一些實施例中，第五距離d5 介於近似20奈米至近似40奈米之間。在一些實施例中，下側隔離結構212完全填入半導體鰭狀結構203的下側部分之間的空間。在一些實施例中，介電鰭狀結構112配置於下側隔離結構212上。在一些實施例中，介電鰭狀物襯墊層208隔開下側隔離結構212與介電鰭狀結構112。在一些實施例中，下側隔離結構212的寬度如第五距離d5 ，大於介電鰭狀結構112的寬度如第二寬度w2 。在一些實施例中，第二寬度w2 大於近似6奈米。在一些實施例中，介電鰭狀結構112包括低介電常數(小於7)的介電材料，比如碳氮化矽、碳氧化矽、碳氮氧化矽、或一些其他合適的低介電常數的介電材料。在一些實施例中，下側隔離結構212與介電鰭狀結構112包含相同或不同的材料。
在一些實施例中，剖視圖400中的高介電常數的介電層234為連續層，其延伸於半導體鰭狀結構203、介電鰭狀結構112、與下側隔離結構212上。此外，一些實施例的界面層304直接配置於半導體鰭狀結構203與高介電常數的介電層234之間。在一些實施例中，閘極106配置於高介電常數的介電層234之部分上，並橫向配置於半導體鰭狀結構203的部分附近。
閘極106與上側導電層214延伸高於半導體鰭狀結構203的距離可為第六距離d6 。在一些實施例中，第六距離d6 可介於近似4奈米至近似20奈米之間。在一些實施例中，介電鰭狀結構112低於閘極106的最頂部表面106t並低於上側導電層214。因此在一些實施例中，閘極106的部分402可配置於介電鰭狀結構112上，使兩個相鄰的半導體鰭狀結構203共用閘極106，即兩個相鄰的鰭狀場效電晶體共用閘極106。舉例來說，一些實施例的互補式金氧半裝置404可包含經由閘極106彼此耦接的兩個鰭狀場效電晶體。此外，一些實施例為了自其他相鄰的鰭狀場效電晶體裝置隔離互補式金氧半裝置404，可配置高介電常數的介電間隔物結構114於一些介電鰭狀結構112上。在一些實施例中，高介電常數的介電間隔物結構114延伸高於閘極106的最頂部表面106t，並延伸穿過上側導電層214。在一些實施例中，高介電常數的介電間隔物結構114的第二高度h2 介於近似8奈米至近似46奈米之間。在一些實施例中，第二高度h2 包括配置於高介電常數的介電間隔物結構114上的高介電常數的介電層234。因此高介電常數的介電間隔物結構114配置於介電鰭狀結構112上，以提供電性隔離於互補式金氧半裝置404的閘極106與周圍鰭狀場效電晶體裝置的閘極106之間。在這些實施例中，高介電常數的介電間隔物結構114延伸高於上側導電層214的距離可為第七距離d7 。在一些實施例中，第七距離d7 可介於近似4奈米至近似26奈米之間。在其他實施例中，應理解高介電常數的介電間隔物結構114可比圖4覆蓋更多或更少的介電鰭狀結構112。
在一些實施例中，高介電常數的介電間隔物結構114與高介電常數的介電層234可各自包含高介電常數(大於7)的介電材料，比如氧化鉿、氧化鋯、氧化鉿鋁、氧化鉿矽、氧化鋁、或一些其他合適的高介電常數的介電材料。在一些實施例中，由於高介電常數的介電間隔物結構114的存在，可更緊密地配置基板202上的鰭狀場效電晶體裝置(與不存在高介電常數的介電間隔物結構114的狀況相較)。在一些實施例中，在一些實施例中，互補式金氧半裝置404的尺寸可由第一距離d1 定義，其可介於近似30奈米至近似80奈米之間。
圖5顯示一些其他實施例中，含有多個奈米片場效電晶體配置於相同基板上的積體晶片之透視圖500。
在一些實施例中，除了圖2所示的鰭狀場效電晶體之外，圖1所示的電晶體(如第一電晶體101、第二電晶體103、第三電晶體105、與第四電晶體107)可對應奈米片場效電晶體。可以理解的是在其他例子中，奈米片場效電晶體可視作奈米線場效電晶體、閘極圍繞式場效電晶體、全繞式閘極場效電晶體、或多橋通道場效電晶體。此外，應理解圖5至7所示的奈米片場效電晶體可比鰭狀場效電晶體具有更高的效能速度與可信度，因為奈米片場效電晶體的閘極106所圍繞的通道結構(如奈米片通道結構502)表面，大於鰭狀場效電晶體的閘極結構所圍繞的通道結構(如圖2的半導體鰭狀結構203)表面。然而奈米片場效電晶體的製造製程通常比鰭狀場效電晶體的製造製程複雜。
如透視圖500所示，奈米片場效電晶體可包含奈米片通道結構502配置於下側半導體鰭狀結構503上。在這些實施例中，奈米片通道結構502可對應通道結構(如圖1的通道結構104)。在這些實施例中，高介電常數的介電層234與閘極106可圍繞奈米片通道結構502的上表面與下表面。在一些實施例中，每一奈米片場效電晶體包含四個奈米片通道結構502在z方向中依序配置。在其他實施例中，每一奈米片場效電晶體包含3至8個奈米片通道結構。此外，一些實施例的奈米片場效電晶體可包含內側間隔物結構504於奈米片通道結構502之間。
促進基板202上的高奈米片場效電晶體密度，並改善整體積體晶片效能之圖5的透視圖500之結構細節，如圖6與7的剖視圖600與700所示。
圖6顯示一些實施例中，含有多個奈米片場效電晶體的積體晶片沿著圖5之yz平面的剖視圖600。因此一些實施例的剖視圖600可對應圖5的剖線AA’。
在一些實施例中，剖視圖600包括第二奈米片場效電晶體603配置於第一奈米片場效電晶體601與第三奈米片場效電晶體605之間。如圖6的剖視圖600所示的一些實施例中，高介電常數的介電層234與閘極106圍繞奈米片通道結構502的上表面與下表面。在一些實施例中(未圖示)，界面層(如圖3的界面層304)亦直接配置於奈米片通道結構502與高介電常數的介電層234之間。在一些實施例中，內側間隔物結構504可在z方向中配置於奈米片通道結構502之間，並在y方向中配置於高介電常數的介電層234與源極/汲極區102之間。在一些實施例中，源極/汲極區102的上表面可高於上側的奈米片通道結構502。此外，一些實施例的閘極106之上側部分606之下表面低於周圍的源極/汲極區102之上表面。在一些實施例中，高介電常數的介電層234與內側間隔物結構504分隔閘極106與源極/汲極區102。
在一些實施例中，積體晶片可包含低介電常數的介電間隔物結構204於奈米片通道結構502上。在一些實施例中，內側間隔物結構504隔開低介電常數的介電間隔物結構204與奈米片通道結構502。在一些實施例中，低介電常數的介電間隔物結構204的水平部分204h亦配置於源極/汲極區102上。此外，一些實施例的氣體間隔物結構110配置於低介電常數的介電間隔物結構204上，且由低介電常數的介電間隔物結構204、密封結構206、與低介電常數的介電層210之表面所定義。氣體間隔物結構110可降低閘極106與周圍導電結構(如金屬線路218與接點通孔118)之間的電容，且可使第一奈米片場效電晶體601、第二奈米片場效電晶體603、與第三奈米片場效電晶體605在y方向中彼此配置的更緊密於相同基板202上而不犧牲裝置可信度。
圖7顯示一些實施例中，包括多個奈米片場效電晶體的積體晶片在xz平面的剖視圖700。因此在一些實施例中，剖視圖700可對應圖5的剖線BB'。在一些實施例中，剖線BB'延伸穿過圖6的第二奈米片場效電晶體603。
如剖視圖700所示，閘極106圍繞奈米片通道結構502的所有外側表面。在一些實施例中，介電鰭狀結構112的最頂部表面112u高於上側的奈米片通道結構502之最頂部表面502t。此外，如圖4所示的鰭狀場效電晶體，在含有奈米片場效電晶體的一些實施例中，高介電常數的介電間隔物結構114亦可直接配置於一或多個介電鰭狀結構112上，以提供電性隔離於相鄰的奈米片場效電晶體之間，進而在x方向中增加相同基板202上的裝置密度。
圖8至44顯示一些實施例中，含有多個奈米片場效電晶體於基板上，並包括氣體間隔物結構與高介電常數的介電間隔物結構以增加基板上的奈米片場效電晶體裝置密度而不犧牲裝置可信度之積體晶片的形成方法之多種圖式800至4400。雖然圖8至44與方法相關，但應理解圖8至44所示的結構不限於此方法，且可獨立存在於方法之外。
此外，應理解可調整圖8至44中形成鰭狀場效電晶體於基板上的方法，以產生透視圖200所示的積體晶片。
如圖8所示的剖視圖800，可提供基板202。在一些實施例中，基板202可為或可包括半導體晶圓、半導體基板、絕緣層上矽基板、或一些其他合適基板。在一些實施例中，基板202可包含第一半導體材料如矽、鍺、或一些其他合適的半導體材料。在這些實施例中，基板202可為本質(如未摻雜)半導體。在一些其他實施例中，基板202可為外質(如摻雜)半導體。
如圖9的透視圖900所示，一些實施例可形成半導體層的堆疊901於基板202上。半導體層的堆疊901可包含間隔物層902與半導體層906，其中間隔物層902與半導體層906交錯配置於半導體層的堆疊901中。換言之，每一半導體層906配置於下側的間隔物層902與上側的間隔物層902之間。在一些實施例中，半導體層906包括第一半導體材料，間隔物層902包括第二半導體材料，且第一半導體材料與第二半導體材料不同。舉例來說，一些實施例的第一半導體材料可包含矽，而第二半導體材料可包含鍺或矽鍺。在一些實施例中，半導體層906與間隔物層902的形成方法為磊晶成長製程。
此外，一些實施例的半導體層906與間隔物層902之厚度可介於近似4奈米至近似8奈米之間。此外，一些實施例的半導體層的堆疊901之最頂層可為間隔物層902之一，以在後續製程步驟中保護半導體層906。在一些實施例中，應理解雖然圖9的透視圖顯示四個半導體層906，但半導體層的堆疊901中的半導體層906之數目可小於或大於四。在一些實施例中，半導體層的堆疊901中的半導體層906之數目可介於3至8之間。
如圖10的透視圖1000所示，一些實施例中的第一遮罩結構1004配置於半導體的堆疊(如圖9的半導體層的堆疊901)上。在一些實施例中，第一遮罩結構1004的形成方法可採用光微影與移除(如蝕刻)等製程。在一些實施例中，第一遮罩結構1004可包含光阻材料或硬遮罩材料。
此外，如圖10所示的透視圖1000，一些實施例可依據第一遮罩結構1004進行移除製程，以自基板202形成在z方向中延伸的子半導體鰭狀物205。在一些實施例中，移除製程可為或包含乾式垂直蝕刻。子半導體鰭狀物205經由基板202彼此連續相連。在一些實施例中，子半導體鰭狀物205彼此之間隔有第五距離d5 。在一些實施例中，第五距離d5 可介於近似20奈米至近似40奈米之間。
在一些實施例中，移除製程移除第一遮罩結構1004未覆蓋的半導體層906與間隔物層902的部分。因此在移除製程之後，含有間隔物層902與半導體層906之半導體層的圖案化堆疊1002配置於子半導體鰭狀物205上。應理解的是，其他實施例可多於或少於四個子半導體鰭狀物205與半導體層的圖案化堆疊1002。
如圖11所示的透視圖1100，一些實施例的下側隔離結構212可形成於子半導體鰭狀物205之間的基板202上。在一些實施例中，下側隔離結構212可提供電性隔離於子半導體鰭狀物205之間。在一些實施例中，下側隔離結構212可包含介電材料，比如氮化物(如氮化矽、氮氧化矽、碳氮氧化矽、或碳氮化矽)、碳化物(如碳化矽或碳氧化矽)、氧化物(如氧化矽)、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數的氧化物(如摻雜碳的氧化物，碳氫氧化矽)、或類似物。在一些實施例中，下側隔離結構212包含低介電常數的介電材料，其介電常數小於7。
在一些實施例中，下側隔離結構212的形成方法可為多種步驟，包括熱氧化或沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)，之後進行移除製程(如濕蝕刻、乾蝕刻、化學機械平坦化、或類似製程)。此外，一些實施例在形成下側隔離結構212之前，形成矽襯墊層(未圖示)於基板202上，且矽襯墊層沿著子半導體鰭狀物205與半導體層的圖案化堆疊1002之內側側壁。接著沉積介電材料於矽襯墊層上，且回蝕刻矽襯墊層與介電材料以形成下側隔離結構212。在這些實施例中，下側隔離結構212與子半導體鰭狀物205之間隔有矽襯墊層。應理解的式，形成下側隔離結構212的其他製程及/或步驟順序亦屬於本發明實施例的範疇。
如圖12的剖視圖1200所示，一些實施例的順應性半導體層1202形成於半導體層的圖案化堆疊1002之外側表面之上與第一遮罩結構1004之上。在一些實施例中，順應性半導體層1202包含半導體材料如鍺、矽鍺、或類似物。在一些實施例中，順應性半導體層1202與間隔物層902包含相同材料。此外，一些實施例的順應性半導體層1202之形成方法可為磊晶成長製程或沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。在一些實施例中，矽襯墊層(未圖示)配置於下側隔離結構212與子半導體鰭狀物205之間，以作為成長順應性半導體層1202所用的晶種層。在一些實施例中，不形成順應性半導體層1202於下側隔離結構212的上表面上。
如圖13所示的剖視圖1300，一些實施例的低介電常數的介電材料1302形成於順應性半導體層1202的內側側壁上，而介電鰭狀結構112形成於下側隔離結構212上。介電鰭狀結構112在y方向中延伸，且在x方向中配置於半導體層的圖案化堆疊1002之間。在一些實施例中，低介電常數的介電材料1302與介電鰭狀結構112的形成方法可為沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)與移除製程(如蝕刻、化學機械平坦化、或類似製程)。介電鰭狀結構112的上表面低於低介電常數的介電材料1302的上表面。在一些實施例中，介電鰭狀結構112的第二寬度w2 大於近似6奈米。在一些實施例中，低介電常數的介電材料1302直接配置於介電鰭狀結構112與下側隔離結構212之間。在一些實施例中，低介電常數的介電材料1302、介電鰭狀結構112、與下側隔離結構212可各自包含低介電常數(小於7)的介電材料，比如氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或一些其他合適的低介電常數的介電材料。此外，一些實施例的低介電常數的介電材料1302與介電鰭狀結構112可包含選擇性移除製程所用的不同材料。
如圖14的透視圖1400所示，一些實施例的高介電常數的介電鰭狀物1414直接形成於介電鰭狀結構112上。在一些實施例中，高介電常數的介電鰭狀物1414與介電鰭狀結構112具有相同的第二寬度w2 。在一些實施例中，高介電常數的介電鰭狀物1414在z方向中的第二高度h2 介於近似8奈米至近似46奈米之間。在一些實施例中，高介電常數的介電鰭狀物1414的第二高度h2 與介電鰭狀結構112的第三高度h3 之間的比例介於近似0.125至近似8之間。高介電常數的介電鰭狀物1414之第二高度h2 越大，在後續圖案化步驟時對介電鰭狀結構112的保護越多。高介電常數的介電鰭狀物1414作為硬遮罩，以避免在後續圖案化步驟時損失介電鰭狀結構112。因此一些實施例中的高介電常數的介電鰭狀物1414高於介電鰭狀結構112。在其他實施例中，高介電常數的介電鰭狀物1414短於介電鰭狀結構112。在一些實施例中，高介電常數的介電鰭狀物1414的形成方法可為沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)與移除製程(如蝕刻、化學機械平坦化、或類似製程)。在一些實施例中，移除製程為化學機械平坦化製程，其亦可移除高於第一遮罩結構1004的順應性半導體層1202。在一些實施例中，高介電常數的介電鰭狀物1414包含高介電常數(大於7)的介電材料，比如氧化鉿、氧化鋯、氧化鉿鋁、氧化鉿矽、氧化鋁、或一些其他合適的高介電常數的介電材料。
如圖15所示的透視圖1500，一些實施例移除第一遮罩結構(如圖14的第一遮罩結構1004)。在一些實施例中，可由濕蝕刻劑移除第一遮罩結構(如圖14的第一遮罩結構1004)。
如圖16所示的透視圖1600，一些實施例可形成虛置閘極結構1602於半導體層的圖案化堆疊1002上。每一虛置閘極結構1602可在x方向中延伸於每一半導體層的圖案化堆疊1002上。此外，虛置閘極結構1602在y方向中可彼此分開。在一些實施例中，虛置閘極結構1602包括虛置界面層1603直接配置於上側的間隔物層902、高介電常數的介電鰭狀物1414、低介電常數的介電材料1302、與順應性半導體層1202上。在一些實施例中，虛置界面層1603可包括介電材料如氮化物如氮化矽或氮氧化矽、碳化物如碳化矽、氧化物如氧化矽、或一些其他合適材料
在一些實施例中，虛置閘極結構1602更包括虛置閘極1606配置於虛置界面層1603上並延伸於z方向中。可為採用配置於第一虛置遮罩結構1608上的第二虛置遮罩結構1610進行圖案化，以定義虛置閘極1606。在一些實施例中，虛置閘極1606包括多晶矽。在一些實施例中，第一虛置遮罩結構1608與第二虛置遮罩結構1610包括光阻材料或硬遮罩材料，且其形成方法可為光微影製程。應理解的是，其他實施例可形成多於或少於三個虛置閘極結構1602於基板202上。
如圖17所示的一些實施例，剖視圖1700依據圖16的剖線AA’。因此剖視圖1700為yz剖面。
如圖18所示的剖視圖1800，一些實施例的第一低介電常數的介電間隔物層1802形成於虛置閘極結構1602之上與上側的間隔物層902之上。在一些實施例中，第一低介電常數的介電間隔物層1802可包括低介電常數(小於7)的介電材料，比如氧化矽、氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或類似物。此外，第二低介電常數的介電間隔物層1804可形成於第一低介電常數的介電間隔物層1802上。在一些實施例中，第二低介電常數的介電間隔物層1804亦包含低介電常數的介電材料，但與第一低介電常數的介電間隔物層1802的低介電常數的介電材料不同。在一些實施例中，第一低介電常數的介電間隔物層1802與第二低介電常數的介電間隔物層1804之形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似方法)。
如圖19所示的剖視圖1900，一些實施例依據虛置閘極結構1602進行移除製程，以自半導體層(如圖18的半導體層906)形成奈米片通道結構502。在一些實施例中，奈米片通道結構502在y方向中可分開第六距離d6 。在一些實施例中，第六距離d6 可介於近似10奈米至近似50奈米之間。在一些實施例中，圖19的移除製程可包含採用一或多種乾蝕刻劑的垂直乾蝕刻製程。舉例來說，一些實施例可採用第一乾蝕刻劑移除在y方向中延伸的第一低介電常數的介電間隔物層1802與第二低介電常數的介電間隔物層1804，並採用第二乾蝕刻劑移除間隔物層902與半導體層(如圖18的半導體層906)的部分。第一低介電常數的介電間隔物層1802及/或第二低介電常數的介電間隔物層1804實質上可抵抗圖19的移除製程所用的乾蝕刻劑，以保護虛置閘極1606。此外，一些實施例的圖19之移除製程可移除基板202配置於虛置閘極結構1602之間的部分，進而形成在z方向中自基板202凸起的下側半導體鰭狀結構503。在一些實施例中，圖19的移除製程亦包含等向蝕刻劑，以在y方向中移除間隔物層902的部分。因此在圖19的移除製程之後，奈米片通道結構502比間隔物層902寬。
應理解的是，奈米片通道結構502可具有矩形的形狀，如圖19的剖視圖1900所示。在其他實施例中，奈米片通道結構502可具有圓形、八角形、卵形、鑽石形、或類似形狀。此外，在圖19的移除製程之後，一些實施例的虛置閘極結構1602可具有上側的圓潤角落1602c如垂直蝕刻製程的結果。
如圖20的剖視圖2000所示，一些實施例的內側間隔物結構504在z方向中形成於奈米片通道結構502之間。在一些實施例中，在y方向中圍繞間隔物層902的內側間隔物結構504之外側側壁，與奈米片通道結構502實質上共平面。在一些實施例中，內側間隔物結構504的形成方法為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)，之後可進行移除製程(如蝕刻)。舉例來說，一些實施例可先形成連續層狀物於虛置閘極結構1602與基板202上，接著可進行垂直蝕刻製程以移除連續層狀物的部分以形成內側間隔物結構504。此外，一些實施例的內側間隔物結構504包括低介電常數(小於7)的介電材料，比如氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或一些其他合適材料。
如圖21所示的剖視圖2100，源極/汲極區102形成於基板202之上與下側半導體鰭狀結構503之間。在一些實施例中，源極/汲極區102的形成方法為磊晶成長製程。此外，一些實施例的源極/汲極區102包括半導體材料。舉例來說，一些實施例的源極/汲極區102包含矽、鍺、或矽鍺。在一些實施例中，源極/汲極區102具有相同的摻雜濃度。在一些實施例中，剖視圖2100中的源極/汲極區102在y方向中直接圍繞每一奈米片通道結構502。
圖22顯示形成源極/汲極區102之後的積體晶片之透視圖2200。因此在一些實施例中，圖21的剖視圖2100對應圖22的剖線AA’。
如圖22的透視圖2200所示，源極/汲極區102可包含六角或鑽石型的形狀。此外，一些實施例在圖19的移除製程時，可移除不在虛置閘極結構1602之下的高介電常數的介電鰭狀物(如圖16的高介電常數的介電鰭狀物1414)。在其他實施例中，可由不同步驟移除高介電常數的介電鰭狀物(如圖16的高介電常數的介電鰭狀物1414)。不過虛置閘極結構1602之下的高介電常數的介電鰭狀物(如圖16之高介電常數的介電鰭狀物1414)可形成高介電常數的介電間隔物結構114，其配置於介電鰭狀結構112的部分上。
圖23顯示的剖視圖2300接續圖21的剖視圖2100。
如剖視圖2300所示，一些實施例自虛置閘極結構1602選擇性移除第二低介電常數的介電間隔物層(如圖21的第二低介電常數的介電間隔物層1804)，並形成虛置間隔物結構2302於第一低介電常數的介電間隔物層1802上。在一些實施例中，虛置間隔物結構2302的形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)，之後可進行移除製程(如垂直蝕刻)。在一些實施例中，虛置間隔物結構2302在y方向中可具有第一寬度w1 。在一些實施例中，第一寬度w1 可介於近似0.5奈米至近似6奈米之間。在一些實施例中，虛置間隔物結構2302包括矽為主材料(如矽、硼化矽、或硼化矽鍺)、或氧為主材料(如氧化矽或碳氧化矽)。虛置間隔物結構2302與第一低介電常數的介電間隔物層1802可包含不同材料。
在其他實施例中，可一起移除第一低介電常數的介電間隔物層1802與第二低介電常數的介電間隔物層(如圖21的第二低介電常數的介電間隔物層1804)。在這些實施例中，接著可再沉積第一低介電常數的介電間隔物層1802於虛置閘極結構1602與源極/汲極區102上。在這些實施例中，第一低介電常數的介電間隔物層1802可配置於源極/汲極區102上。
如圖24的剖視圖2400所示，一些實施例之低介電常數的介電層210連續地形成於源極/汲極區102與虛置閘極結構1602上。在一些實施例中，低介電常數的介電層210之形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)，且包含低介電常數(小於7)的介電材料如氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或一些其他合適的低介電常數的介電材料。
此外，如圖24所示的剖視圖2400，上側隔離結構220形成於虛置閘極結構1602與源極/汲極區102之上與之間。上側隔離結構220的形成方法亦可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。在一些實施例中，上側隔離結構220包含介電材料如氮化物(比如氮化矽、氮氧化矽、碳氮氧化矽、碳氮化矽)、碳化物(比如碳化矽或碳氧化矽)、氧化物(比如氧化矽)、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數的氧化物(如摻雜碳的氧化物，碳氫氧化矽)、或類似物。
如圖25所示的剖視圖2500，進行化學機械平坦化製程以移除第一虛置遮罩結構與第二虛置遮罩結構(如圖24的第一虛置遮罩結構1608與第二虛置遮罩結構1610)，使虛置閘極1606、第一低介電常數的介電間隔物層1802、虛置間隔物結構2302、低介電常數的介電層210、與上側隔離結構220的上表面實質上彼此共平面。此外，一些實施例的第一低介電常數的介電間隔物層1802可包含水平部分1802h，其於z方向中的高度等於第三距離d3 。第一低介電常數的介電間隔物層1802可包含垂直部分1802v，其於y方向中的寬度等於第三距離d3 。
如圖26的剖視圖2600所示，進行移除製程以自奈米片通道結構502上移除虛置閘極(如圖25的虛置閘極1606)。此外，一些實施例移除虛置間隔物結構2302的上側部分與第一低介電常數的介電間隔物層(如圖25的第一低介電常數的介電間隔物層1802)。在一些實施例中，圖26的移除製程包括用以移除虛置閘極(如圖25的虛置閘極1606)之第一蝕刻劑，以及用以移除虛置間隔物結構2302與第一低介電常數的介電間隔物層(如圖25的第一低介電常數的介電間隔物層1802)之第二蝕刻劑及/或第三蝕刻劑。此外，一些實施例中圖26的移除製程可移除虛置界面層(如圖25的虛置界面層1603)，以露出上側的間隔物層902。
在圖26的移除製程之後，一些實施例之第一低介電常數的介電間隔物層(如圖25的第一低介電常數常數的介電間隔物層1802)之保留的下側部分，將形成低介電常數的介電間隔物結構204於奈米片通道結構502上。低介電常數的介電間隔物結構204整體可具有L型的形狀，其包含直接位於內側間隔物結構504上的水平部分204h，以及在z方向中自水平部分204h凸起並直接位於奈米片通道結構502上的垂直部分204v。在一些實施例中，圖26的移除製程可減少低介電常數的介電間隔物結構204之垂直部分204v的寬度。因此在圖26的蝕刻製程之後，低介電常數的介電間隔物結構204之水平部分204h在z方向中的高度等於第三距離d3 。在一些實施例中，第三距離d3 介於近似0.1奈米至近似4奈米之間。此外，在圖26的移除製程之後，低介電常數的介電間隔物結構204之垂直部分204v在y方向中的寬度等於第四距離d4 ，且第四距離d4 小於第三距離d3 。在圖26的移除製程之後，低介電常數的介電間隔物結構204之垂直部分204v仍沿著虛置間隔物結構2302的側壁延伸。
圖27顯示一些實施例中，在圖26的移除製程之後的積體晶片於xz平面上的剖視圖2700。因此一些實施例在進行圖23至26所示之方法的步驟之後的剖視圖2700對應圖22的剖線BB’。
如圖27的剖視圖2700所示，高介電常數的介電間隔物結構114配置於每一介電鰭狀結構112上。此外，一些實施例的高介電常數的介電間隔物結構114、低介電常數的介電材料1302、與順應性半導體層1202的上表面實質上彼此共平面。此外，一些實施例的高介電常數的介電間隔物結構114之下表面完全配置於奈米片通道結構502上。
如圖28的剖視圖2800所示，一些實施例自介電鰭狀結構112選擇性移除一或多個高介電常數的介電間隔物結構114。舉例來說，一些實施例的第二遮罩結構2802覆蓋第一介電鰭狀結構112f與第三介電鰭狀結構112t及其周圍的順應性半導體層1202與低介電常數的介電材料1302。第二遮罩結構2802的形成方法可為沉積、光微影、與移除製程。因此在一些實施例中，第二遮罩結構2802可包含硬遮罩或光阻材料。在形成第二遮罩結構2802之後，可自第二介電鰭狀結構112s移除高介電常數的介電間隔物結構114。在一些實施例中，可採用乾蝕刻劑移除高介電常數的介電間隔物結構114。如此一來，可移除第二遮罩結構2802未覆蓋的順應性半導體層1202與低介電常數的介電材料1302之部分。在一些實施例中，圖28中配置於第二介電鰭狀結構112s附近的順應性半導體層1202可包含圓潤的上側角落1202c。
此外，一些實施例選擇性移除高介電常數的介電間隔物結構114，可使第二介電鰭狀結構112s維持不變。在其他實施例中，移除高介電常數的介電間隔物結構114的過蝕刻，可移除第二介電鰭狀結構112s的上側部分。在這些其他實施例中，高介電常數的介電間隔物結構114未覆蓋的第二介電鰭狀結構112s之上表面(如虛線2804所示)，低於高介電常數的介電間隔物結構114所覆蓋的第一介電鰭狀結構112f與第三介電鰭狀結構112t的上表面。因此第二介電鰭狀結構112s的上表面可與第一介電鰭狀結構112f與第三介電鰭狀結構112t的高度大致相同(如圖28所示)，或者第二介電鰭狀結構112s的上表面(如虛線2804所示)可低於第一介電鰭狀結構112f與第三介電鰭狀結構112t的上表面。
如圖29的剖視圖2900所示，可進行移除製程以完全移除間隔物層(如圖28的間隔物層902)與順應性半導體層1202。在一些實施例中，圖29的移除製程亦移除低介電常數的介電材料1302的部分，以形成直接配置於介電鰭狀結構112與下側隔離結構212之間的介電鰭狀物襯墊層208。在圖29的移除製程之後，奈米片通道結構502在y方向中彼此分開，且在x方向中與介電鰭狀結構112分開。在一些實施例中，圖29的移除製程包括等向蝕刻製程。
圖30顯示一些實施例中，圖29的移除製程之後的積體晶片在yz平面上的剖視圖3000。
如圖30的剖視圖3000所示，一些實施例之圖29的移除製程用於移除間隔物層(如圖26的間隔物層902)，而不移除低介電常數的介電間隔物結構204或內側間隔物結構504。
圖31顯示一些實施例中，積體晶片在xz平面上的剖視圖3100，其中高介電常數的介電層234形成於奈米片通道結構502周圍，以及介電鰭狀結構112、子半導體鰭狀物205、與高介電常數的介電間隔物結構114之上。
如圖31的剖視圖3100所示，高介電常數的介電層234為實質上薄層，因此不完全填入奈米片通道結構502及/或介電鰭狀結構112之間的空間。在一些實施例中，高介電常數的介電層234包括高介電常數(大於7)的介電材料，比如氧化鉿、氧化鋯、氧化鉿鋁、氧化鉿矽、氧化鋁、或一些其他合適的高介電常數的介電材料。高介電常數的介電層234之形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。此外，一些實施例在形成高介電常數的介電層234之前，可先形成界面層(未圖示)於子半導體鰭狀物205之上與奈米片通道結構502周圍。在一些實施例中，高介電常數的介電間隔物結構114高於奈米片通道結構502的距離可為第八距離d8 ，其可介於近似8奈米至近似46奈米之間。在一些實施例中，第八距離d8 可包含直接配置於高介電常數的介電間隔物結構114上的高介電常數的介電層234。
圖32顯示一些實施例在形成高介電常數的介電層234之後，積體晶片在yz平面上的剖視圖3200。
如圖32的剖視圖3200所示，一些實施例的高介電常數的介電層234為實質上薄層，其形成於奈米片通道結構502與下側半導體鰭狀結構503的露出表面上。高介電常數的介電層234亦可形成於低介電常數的介電間隔物結構204上，並沿著低介電常數的介電層210。
圖33顯示一些實施例的積體晶片於xz平面上的剖視圖3300，其中第一閘極3302與第二閘極3304形成於奈米片通道結構502之上與附近。
如圖33所示的剖視圖3300，一些實施例的第一閘極3302與第二閘極3304包括不同材料。在一些實施例中，第一閘極3302與第二閘極3304延伸高於高介電常數的介電間隔物結構114。在其他實施例中，單一閘極(如圖7的閘極106)形成於所有的奈米片通道結構502周圍。在一些實施例中，第一閘極3302及/或第二閘極3304包括導電材料，比如鈦、鉭、鋁、或一些其他合適的導電材料。在一些實施例中，第一閘極與第二閘極的形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。
在一些實施例中，第一閘極3302可包含與第一功函數相關的材料，而第二閘極3304可包含與第二功函數相關的材料。因此第一閘極3302圍繞奈米片通道結構502的奈米片場效電晶體，與第二閘極3304圍繞奈米片通道結構502的奈米片場效電晶體，可具有不同的臨界電壓。舉例來說，一些實施例中包括第一閘極3302的奈米片場效電晶體可為p型奈米片場效電晶體，而包含第二閘極3304的奈米片場效電晶體可為n型奈米片場效電晶體。在這些實施例中，第一閘極3302與第二閘極3304之間的邊界3306可直接配置於介電鰭狀結構112之一者上。
圖34顯示一些實施例中，在形成第一閘極3302與第二閘極(如圖33的第二閘極3304)於基板202上之後的積體晶片於yz平面上的剖視圖3400。
如圖34所示的剖視圖3400，一些實施例的第一閘極3302、高介電常數的介電層234、上側隔離結構220、與低介電常數的介電層210之上表面彼此實質上共平面。因此在一些實施例中，第一閘極3302的形成方法可為沉積製程之後進行移除製程(如化學機械平坦化製程)。此外，第一閘極3302 (與圖33的第二閘極3304)之上表面配置於虛置間隔物結構2302上。
圖35顯示一些實施例的積體晶片在xz平面上的剖視圖3500，其進行移除製程以移除第一閘極3302與第二閘極3304的上側部分。
如圖35所示的剖視圖3500，在圖35的移除製程之後，第一閘極3302與第二閘極3304之上表面低於高介電常數的介電間隔物結構114。在一些實施例中，圖35的移除製程包括蝕刻製程。在一些實施例中，可同時移除第一閘極3302與第二閘極3304。在一些實施例中，移除製程後可形成上側導電層214於第一閘極3302與第二閘極3304上。上側導電層214可包含導電材料如鎢、鋁、鈦、或一些其他合適材料。在一些實施例中，上側導電層214的形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。
上側導電層214、第一閘極3302、與第二閘極3304不延伸高於高介電常數的介電間隔物結構114，而上側導電層214、第一閘極3302、與第二閘極3304不延伸高於介電鰭狀結構112。因此一些實施例中可分開高介電常數的介電間隔物結構114，進而電性隔離第一閘極3302與第二閘極3304的不同部分。在刻意電性耦接第一閘極3302與第二閘極3304處，高介電常數的介電間隔物結構114可不存在。舉例來說，一些實施例在直接配置於不含高介電常數的介電間隔物結構114之介電鰭狀結構112上的邊界3306，可刻意耦接第一閘極3302至第二閘極3304，以形成互補式金氧半裝置404。在這些實施例中，互補式金氧半裝置404在x方向中可具有第一距離d1 ，其介於近似30奈米至近似80奈米之間。由於高介電常數的介電間隔物結構114提供互補式金氧半裝置404與周圍的奈米片場效電晶體裝置之間的電性隔離，因此可最佳化互補式金氧半裝置404的第一距離d1 ，以增加基板202上的裝置密度。
圖36顯示一些實施例中，在圖35的移除製程之後以及形成上側導電層214於第一閘極3302上之後的積體晶片於yz平面上的剖視圖3600。
如圖36的剖視圖3600所示，一些實施例進行圖35的移除製程，使第一閘極3302的上表面低於虛置間隔物結構2302的上表面。此外，一些實施例以圖35的移除製程，移除高於虛置間隔物結構2302之高介電常數的介電層234與低介電常數的介電層210的部分。在一些實施例中，上側隔離結構220維持實質上不變而不受圖35的移除製程影響。在一些實施例中，圖35的移除製程包括第一蝕刻製程與第二蝕刻製程。在這些實施例中，第一蝕刻製程可移除第一閘極3302的部分，且第一蝕刻製程之後的第二蝕刻製程可移除高介電常數的介電層234與低介電常數的介電層210的保留部分。此外，如圖36所示，一些實施例的上側導電層214形成於第一閘極3302上。上側導電層214不延伸高於虛置間隔物結構2302。
如圖37A的剖視圖3700A所示，一些實施例可移除上側隔離結構220之內側部分，並形成填充材料3702於基板202之上，以覆蓋上側導電層214與低介電常數的介電層210。填充材料3702延伸高於虛置間隔物結構2302。在一些實施例中，填充材料3702包括氧化矽、鉿矽、碳氧化矽、鋯矽、碳氮化鉭、氮化矽、碳氮氧化矽、氮化鋯、或碳氮化矽。在一些實施例中，填充材料3702的形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。
圖37B係一些其他實施例中，圖37A的填充材料3702之剖視圖3700B。在一些實施例中，形成第一填充材料3702a於露出的低介電常數的介電層210與上側導電層214上，且形成方法可為沉積製程與移除製程(如蝕刻)。接著可形成第二填充材料3702b於第一填充材料3702a上。在一些實施例中，第一填充材料3702a不延伸於虛置間隔物結構2302上。在這些實施例中，第一填充材料3702a與第二填充材料3702b可包含不同材料。雖然採用第一填充材料3702a與第二填充材料3702b的步驟比採用圖37A的填充材料3702的步驟多，一些實施例仍採用超過一種填充材料(比如圖37B的第一填充材料3702a與第二填充材料3702b)，以輔助後續製程步驟中的蝕刻選擇性。
如圖38的剖視圖3800所示，一些實施例在圖37A的步驟後，形成金屬線路空洞3802於填充材料(如圖37A的填充材料3702)中，以露出直接配置於第一閘極3302之間的源極/汲極區102。在一些實施例中，金屬線路空洞3802的形成方法可為光微影與移除(如蝕刻或化學機械平坦化)等製程。此外，金屬線路空洞3802可延伸穿過低介電常數的介電層210。然而在這些實施例中，在形成金屬線路空洞3802之後，低介電常數的介電層210仍覆蓋虛置間隔物結構2302的側壁。此外，一些實施例的金屬線路空洞3802完全延伸穿過填充材料(如圖37A的填充材料3702)，以形成填充層216於每一第一閘極3302上。
如圖39的剖視圖3900所示，一些實施例形成金屬線路218於金屬線路空洞(如圖38的金屬線路空洞3802)中。金屬線路218直接接觸源極/汲極區102。在一些實施例中，金屬線路218的形成方法可為沉積與移除製程。舉例來說，一些實施例可形成導電材料(如鎢、鈷、釕、銅、鈦、氮化鈦、鉭、氮化鉭、鉬、鎳、或類似物)於上側隔離結構220之上與金屬線路空洞(如圖38的金屬線路空洞3802)之中，接著進行化學機械平坦化製程以移除多餘導電材料，進而形成金屬線路218。此外，一些實施例的化學機械平坦化製程可移除上側隔離結構220與填充層216的部分，以露出虛置間隔物結構2302的上表面。在一些實施例中，金屬線路218在z方向中具有第四高度h4 ，其介於近似1奈米至近似50奈米之間。
如圖40的剖視圖4000所示，一些實施例選擇性移除虛置間隔物結構(如圖39的虛置間隔物結構2302)。在一些實施例中，以蝕刻劑移除虛置間隔物結構(如圖39的虛置間隔物結構2302)。由於虛置間隔物結構(如圖39的虛置間隔物結構2302)與周圍結構(如上側隔離結構220、低介電常數的介電間隔物結構204、低介電常數的介電層2210、高介電常數的介電層234、填充層216、與類似結構)可包含不同材料，因此可選擇性移除虛置間隔物結構(如圖39的虛置間隔物結構2302)。在移除虛置間隔物結構(如圖39的虛置間隔物結構2302)之後，溝槽4002可形成於低介電常數的介電間隔物結構204上，並在y方向中橫向圍繞第一閘極3302。此外，一些實施例的低介電常數的介電間隔物結構204作為蝕刻停止層，使移除虛置間隔物結構(如圖39的虛置間隔物結構2302)時不會移除內側間隔物結構504、奈米片通道結構502、及/或源極/汲極區102。在一些實施例中，內側間隔物結構504、源極/汲極區102、奈米片通道結構502、與虛置間隔物結構(如圖39的虛置間隔物結構2302)可包含類似的半導體材料，比如矽及/或鍺。因此一些實施例在移除虛置間隔物結構(如圖39的虛置間隔物結構2302)時，低介電常數的介電間隔物結構204可保護內側間隔物結構504、源極/汲極區102、與奈米片通道結構502。
如圖41的剖視圖4100所示，密封結構206可形成於低介電常數的介電間隔物結構204上，進而密封溝槽(如圖40的溝槽4002)以形成氣體間隔物結構110。在一些實施例中，密封結構206可包含低介電常數(小於7)的介電材料，比如氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、氮化矽、或一些其他合適的低介電常數之介電材料。密封結構206的形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、原子層沉積、電漿輔助化學氣相沉積、濺鍍、或類似製程)，之後進行移除製程(如化學機械平坦化)。在一些實施例中，密封結構206在z方向中具有第一厚度t1 。在一些實施例中，第一厚度t1 可介於近似2奈米至近似10奈米之間。
氣體間隔物結構110在z方向中具有第一高度h1 ，且在y方向中具有第一寬度w1 。在一些實施例中，第一高度h1 可介於近似4奈米至近似10奈米之間，且第一寬度w1 可介於近似0.5奈米至近似6奈米之間。氣體間隔物結構110可緩解第一閘極3302與金屬線路218之間的電容，進而減少金屬線路218與第一閘極3302在y方向中的第二距離d2 ，以增加基板202上的裝置密度。
如圖42的剖視圖4200所示，一些實施例中最頂部蝕刻停止層222與最頂部隔離層224形成於上側隔離結構220上。在一些實施例中，最頂部蝕刻停止層222可包含硬遮罩材料如氮化矽。此外，最頂部隔離層224可包含介電材料，比如氮化物(如氮化矽、氮氧化矽、碳氮氧化矽、或碳氮化矽)、碳化物(如碳化矽或碳氧化矽)、氧化物(如氧化矽)、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數的氧化物(如摻雜碳的氧化物，碳氫氧化矽)、或類似物。在一些實施例中，最頂部蝕刻停止層222與最頂部隔離層224之形成方法可為沉積製程(如化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似製程)。
在一些實施例中，接點通孔118可穿過最頂部蝕刻停止層222、最頂部隔離層224、及/或填充層216，以接觸一或多個第一閘極3302與金屬線路218。在一些實施例中，接點通孔118可各自耦接至控制電路(包括閘極電壓源或源極/汲極電壓源)。在一些實施例中，接點通孔118的形成方法可為光微影、沉積、與移除製程。由於高介電常數的介電層234延伸高於第一閘極3302，在形成接點通孔118時的高介電常數的介電層234可保護氣體間隔物結構110與低介電常數的介電間隔物結構204。此外，一些實施例的密封結構206足夠厚(比如圖41的第一厚度t1 )，及/或包括的材料在形成接點通孔118時具有低蝕刻速率，以避免在形成接點通孔118時移除密封結構206並露出氣體間隔物結構110。若形成接點通孔118時露出氣體間隔物結構110，接點通孔118的材料將填入氣體間隔物結構110，造成接點通孔118與積體晶片的其他導電結構之間的電性短路。在一些實施例中，接點通孔118包括鎢、銅、鈦、氮化鈦、鉭、氮化鉭、鎳、或一些其他合適的導電材料。在一些實施例中，氣體間隔物結構110亦緩解接點通孔118與金屬線路218之間的電容，以可信地操作每一奈米片場效電晶體裝置。
圖43係一些實施例中，形成接點通孔之後的xz平面之剖視圖4300。
如圖43的剖視圖4300所示，一些實施例的填充層216未延伸高於高介電常數的介電間隔物結構114或高介電常數的介電層234。在一些實施例中，填充層216在z方向中的厚度等於第七距離d7 ，其可介於近似4奈米至近似26奈米之間。此外，一些實施例的高介電常數的介電間隔物結構114延伸高於上側導電層214的距離為第七距離d7 。
圖44顯示一些實施例中，形成於基板202上的多個奈米片場效電晶體裝置的透視圖4400。在一些實施例中，圖42的剖視圖4200對應圖44的剖線AA’，而圖43的剖視圖4300對應圖44的剖線BB’。
至少由於氣體間隔物結構110與高介電常數的介電間隔物結構(如圖43的高介電常數的介電間隔物結構114)的原因，可增加圖44的透視圖4400中基板202之單位面積的奈米片場效電晶體裝置的數目，並維持或改善奈米片場效電晶體裝置的可信度。
圖45顯示一些實施例中，形成多個電晶體裝置的積體晶片的方法4500之流程圖，且電晶體裝置因氣體間隔物結構與高介電常數的介電間隔物結構而具有高裝置密度。
雖然下述的方法4500為一系列的步驟，但應理解方法4500不侷限於這些步驟的說明順序。舉例來說，可由不同於下述的順序進行一些步驟及/或同時進行一些步驟。此外，此處所述的實施例不需實施所有步驟。此外，可由一或多步的方式進行一或多個所述步驟。
在步驟4502中，採用基板上的遮罩結構，形成自基板凸起的子半導體鰭狀物。圖10顯示對應步驟4502之一些實施例的透視圖1000。
在步驟4504中，形成下側隔離結構於基板之上與子半導體鰭狀物的下側部分之間。圖11顯示對應步驟4504之一些實施例的透視圖1100。
在步驟4506中，直接形成低介電常數的介電鰭狀結構於下側隔離結構之上與子半導體鰭狀物之上側部分之間。圖13顯示對應步驟4506之一些實施例的透視圖1300。
在步驟4508中，形成虛置閘極結構於子半導體鰭狀物上。圖16顯示對應步驟4508之一些實施例的透視圖1600。
在步驟4510中，依據虛置閘極結構移除子半導體鰭狀物的部分，以形成通道結構。圖19顯示對應步驟4510之一些實施例的剖視圖1900。
在步驟4512中，形成源極/汲極區於通道結構之間。圖21顯示對應步驟4512之一些實施例的剖視圖2100。
在步驟4514中，形成虛置間隔物結構於虛置閘極結構的側壁上。圖23顯示對應步驟4514之一些實施例的剖視圖2300。
在步驟4516中，移除虛置閘極結構的部分。圖26顯示對應步驟4516之一些實施例的剖視圖2600。
在步驟4518中，選擇性移除一或多個高介電常數的介電間隔物結構。圖28顯示對應步驟4518之一些實施例的剖視圖2800。
在步驟4520中，形成高介電常數的介電層於通道結構上，並覆蓋虛置間隔物結構的內側側壁。圖32顯示對應步驟4520之一些實施例的剖視圖3200。
在步驟4522中，形成閘極於通道結構之上與虛置間隔物結構及高介電常數的介電層之間。圖36顯示對應步驟4522之一些實施例的剖視圖3600。
在步驟4524中，選擇性移除虛置間隔物結構，以形成溝槽圍繞閘極的外側側壁。圖40顯示對應步驟4524之一些實施例的剖視圖4000。
在步驟4526中，沉積密封材料於溝槽上以形成氣體間隔物結構於閘極的外側側壁上。圖41顯示對應步驟4526之一些實施例的剖視圖4100。
因此本發明實施例關於形成多個電晶體於基板上的方法，其中每一電晶體裝置中的空間因氣體間隔物結構而在第一方向中縮小，且其中裝置之間的空間因高介電常數的介電間隔物結構而在垂直於第一方向的第二方向中縮小。
本發明一些實施例關於積體晶片，包括：第一電晶體，配置於基板上且包括：第一源極/汲極區與第二源極/汲極區，配置於基板上；第一通道結構，配置於基板上並直接位於第一源極/汲極區與第二源極/汲極區之間；第一閘極，配置於第一通道結構之上以及第一源極/汲極區與第二源極/汲極區之間；以及第一氣體間隔物結構與第二氣體間隔物結構，直接配置於第一通道結構上，其中第一氣體間隔物結構與第二氣體間隔物結構隔有第一閘極；第二電晶體，配置於基板上且包括：第三源極/汲極區與第四源極/汲極區，配置於基板上；第二通道結構，配置於基板上並直接位於第三源極/汲極區與第四源極/汲極區之間；第二閘極，配置於第二通道結構之上以及第三源極/汲極區與第四源極/汲極區之間；以及第三氣體間隔物結構與第四氣體間隔物結構，直接配置於第二通道結構上，其中第三氣體間隔物結構與第四氣體間隔物結構隔有第二閘極；低介電常數的介電鰭狀結構，配置於基板上並直接位於第一通道結構與第二通道結構之間；以及高介電常數的介電間隔物結構，直接配置於低介電常數的介電鰭狀結構上，其中高介電常數的介電間隔物結構分開第一閘極與第二閘極。
在一些實施例中，第一電晶體更包括：高介電常數的介電層，分開第一閘極與第一通道結構，並分開第一閘極與第一氣體間隔物結構及第二氣體間隔物結構。
在一些實施例中，高介電常數的介電層之最頂部表面高於第一氣體間隔物結構與第二氣體間隔物結構的最頂部表面。
在一些實施例中，第一電晶體更包括：低介電常數的間隔物結構，直接配置於第一通道結構上；其中低介電常數的間隔物結構的最底部表面直接接觸第一通道結構，最頂部表面高於第一閘極的最頂部表面，以及中間表面配置於低介電常數的間隔物結構的最頂部表面與最底部表面之間且其定義第一氣體間隔物結構的最底部表面；以及其中低介電常數的間隔物結構的第一最外側側壁耦接低介電常數的間隔物結構的最頂部表面至最底部表面，第二最外側側壁耦接中間表面至最底部表面；以及中間側壁配置於第一最外側側壁與第二最外側側壁之間以耦接最頂部表面至中間表面且定義第一氣體間隔物結構的第一最外側側壁。
在一些實施例中，低介電常數的間隔物結構在第一最外側側壁與中間側壁之間具有第一厚度，其中低介電常數的間隔物結構在最底部表面與中間表面之間具有第二厚度，且其中第二厚度大於第一厚度。
在一些實施例中，第一通道結構與第二通道結構為奈米片通道結構。
在一些實施例中，第一電晶體與第二電晶體為鰭狀場效電晶體。
本發明其他實施例關於積體晶片，包括：第一源極/汲極區，配置於基板上；第二源極/汲極區，配置於基板上；通道結構，配置於基板上並延伸於第一源極/汲極區與第二源極/汲極區之間；閘極，直接配置於通道結構上；第一氣體間隔物結構，配置於閘極的第一側壁上並直接位於通道結構上；第二氣體間隔物結構，配置於閘極的第二側壁上並直接位於通道結構上；以及高介電常數的介電層，直接配置於閘極與通道結構之間，並直接配置於閘極的外側側壁上，其中高介電常數的介電層之最頂部表面高於第一氣體間隔物結構與第二氣體間隔物結構的最頂部表面。
在一些實施例中，積體晶片更包括：低介電常數的間隔物結構，包括配置於高介電常數的介電層之外側側壁之上與橫向位於第一氣體間隔物結構與高介電常數的介電層之間的第一部分，以及垂直配置於第一氣體間隔物結構與通道結構之間的第二部分，其中第一部分在第一方向中具有第一厚度，第二部分在第二分項中具有第二厚度，第一方向垂直於第二方向，且第二厚度大於第一厚度。
在一些實施例中，低介電常數的間隔物結構之第二部分亦直接配置於第一源極/汲極區上。
在一些實施例中，積體晶片更包括閘極接點通孔，配置於高介電常數的介電層之間並電性耦接至閘極，其中閘極接點通孔的最底部表面低於高介電常數的介電層之最頂部表面。
在一些實施例中，通道結構為奈米片通道結構，且閘極與高介電常數的介電層亦配置於通道結構下。
在一些實施例中，通道結構為自基板凸起的鰭狀結構，且通道結構與基板包括相同的半導體材料。
在一些實施例中，高介電常數的介電層包括介電常數大於7的介電材料。
本發明其他實施例關於積體晶片的形成方法，包括：採用基板上的遮罩結構，形成自基板凸起的子半導體鰭狀物；形成下側隔離結構於基板之上與子半導體鰭狀物的下側部分之間；直接形成低介電常數的介電鰭狀結構於下側的隔離結構之上與子半導體鰭狀物的上側部分之間；形成高介電常數的介電間隔物結構於低介電常數的介電鰭狀結構之上，且高介電常數的介電間隔物直接形成於遮罩結構之間；形成虛置閘極結構於子半導體鰭狀物上；依據虛置閘極結構移除子半導體鰭狀物的部分，以形成通道結構；形成源極/汲極區於通道結構之間；形成虛置間隔物結構於虛置閘極結構的側壁上；移除虛置閘極結構的部分；選擇性移除一或多個高介電常數的介電間隔物結構；形成高介電常數的介電層於通道結構上並覆蓋虛置間隔物結構的內側側壁；形成閘極於通道結構之上以及虛置間隔物結構與高介電常數的介電層之間；選擇性移除虛置間隔物結構以形成圍繞閘極的外側側壁之溝槽；以及沉積密封材料於溝槽上，以形成氣體間隔物結構於閘極的外側側壁上。
在一些實施例中，上述方法更包括：形成低介電常數的介電間隔物結構於虛置閘極結構附近與之上，其中低介電常數的介電間隔物結構直接配置於氣體間隔物結構與高介電常數的介電層之間。
在一些實施例中，移除虛置間隔物結構的步驟採用蝕刻劑，且低介電常數的介電間隔物結構抵抗蝕刻劑而不被移除。
在一些實施例中，上述方法更包括形成奈米片結構於子半導體鰭狀物上，其中通道結構為奈米片通道結構。
在一些實施例中，密封材料不延伸至低於閘極。
在一些實施例中，形成閘極的步驟更包括：沉積閘極材料於高介電常數的介電層上；以及選擇性移除閘極材料的部分以形成閘極，其中閘極的最頂部表面低於高介電常數的介電層的最頂部表面。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
AA’,BB’:剖線 d1 :第一距離 d2 :第二距離 d3 :第三距離 d4 :第四距離 d5 :第五距離 d6 :第六距離 d7 :第七距離 d8 :第八距離 D1:第一汲極 D2:第二汲極 D3:第三汲極 D4:第四汲極 D5:第五汲極 D6:第六汲極 D7:第七汲極 D8:第八汲極 h1 :第一高度 h2 :第二高度 h3 :第三高度 h4 :第四高度 S1:第一源極 S2:第二源極 S3:第三源極 S4:第四源極 S5:第五源極 S6:第六源極 S7:第七源極 S8:第八源極 t1 :第一厚度 w1 :第一寬度 w2 :第二寬度 100:佈局圖 101:第一電晶體 102:源極/汲極區 102i:內側部分 102o:外側部分 103:第二電晶體 104:通道結構 105:第三電晶體 106:閘極 106t,112u,234t,502t:最頂部表面 107:第四電晶體 110:氣體間隔物結構 112:介電鰭狀結構 112f:第一介電鰭狀結構 112s:第二介電鰭狀結構 112t:第三介電鰭狀結構 114:高介電常數的介電間隔物結構 116:虛線箭頭 118:接點通孔 200,500,900,1000,1100,1400,1500,1600,2200,4400:透視圖 202:基板 203:半導體鰭狀結構 204:低介電常數的介電間隔物結構 204h,1802h:水平部分 204v,1802v:垂直部分 205:子半導體鰭狀物 206:密封結構 208:介電鰭狀物襯墊層 210:低介電常數的介電層 212:下側隔離結構 214:上側導電層 216:填充層 218:金屬線路 220:上側隔離結構 222:最頂部蝕刻停止層 224:最頂部隔離層 234:高介電常數的介電層 300,400,600,700,800,1200,1300,1700,1800,1900,2000,2100,2300,2400,2500,2600,2700,2800,2900,3000,3100,3200,3300,3400,3500,3600,3700A,3700B,3800,3900,4000,4100,4200,4300:剖視圖 301:第一鰭狀場效電晶體 303:第二鰭狀場效電晶體 304:界面層 305:第三鰭狀場效電晶體 402:部分 404:互補式金氧半裝置 502:奈米片通道結構 503:下側半導體鰭狀結構 504:內側間隔物結構 601:第一奈米片場效電晶體 603:第二奈米片場效電晶體 605:第三奈米片場效電晶體 606:鰭狀上側部分 901:半導體層的堆疊 902:間隔物層 906:半導體層 1002:半導體層的圖案化堆疊 1004:第一遮罩結構 1202:順應性半導體層 1202c:上側角落 1302:低介電常數的介電材料 1414:高介電常數的介電鰭狀物 1602:虛置閘極結構 1602c:圓潤角落 1603:虛置界面層 1606:虛置閘極 1608:第一虛置遮罩結構 1610:第二虛置遮罩結構 1802:第一低介電常數的介電間隔物層 1804:第二低介電常數的介電間隔物層 2302:虛置間隔物結構 2802:第二遮罩結構 2804:虛線 3302:第一閘極 3304:第二閘極 3306:邊界 3702:填充材料 3702a:第一填充材料 3702b:第二填充材料 3802:金屬線路空洞 4002:溝槽 4500:方法 4502,4504,4506,4508,4510,4512,4514,4516,4518,4520,4522,4524,4526:步驟
圖1顯示一些實施例中積體晶片的佈局圖，且積體晶片包括的多個電晶體具有氣體間隔物結構於每一電晶體中及高介電常數的介電間隔物結構於電晶體之間，以增加基板上的電晶體密度。 圖2至4係一些實施例中積體晶片的多種圖式，且積體晶片包括對應圖1之佈局方式的鰭狀場效電晶體。 圖5至7係一些實施例中積體晶片的多種圖式，且積體晶片包括對應圖1之佈局方式的奈米片場效電晶體。 圖8至36、37A、37B、與38至44係一些實施例中形成多個奈米片場效電晶體於基板上的方法之多種圖式，其採用氣體間隔物結構與高介電常數的介電間隔物結構以最佳化效能與電晶體密度。 圖45係一些實施例中對應圖8至36、37A、37B、與38至44的方法之流程圖。
4500:方法
4502,4504,4506,4508,4510,4512,4514,4516,4518,4520,4522,4524,4526:步驟

Claims (1)

  1. 一種積體晶片，包括： 一第一電晶體，配置於一基板上且包括： 一第一源極/汲極區與一第二源極/汲極區，配置於該基板上； 一第一通道結構，配置於該基板上並直接位於該第一源極/汲極區與該第二源極/汲極區之間； 一第一閘極，配置於該第一通道結構之上以及該第一源極/汲極區與該第二源極/汲極區之間；以及 一第一氣體間隔物結構與一第二氣體間隔物結構，直接配置於該第一通道結構上，其中該第一氣體間隔物結構與該第二氣體間隔物結構隔有該第一閘極； 一第二電晶體，配置於該基板上且包括： 一第三源極/汲極區與一第四源極/汲極區，配置於該基板上； 一第二通道結構，配置於該基板上並直接位於該第三源極/汲極區與該第四源極/汲極區之間； 一第二閘極，配置於該第二通道結構之上以及該第三源極/汲極區與該第四源極/汲極區之間；以及 一第三氣體間隔物結構與一第四氣體間隔物結構，直接配置於該第二通道結構上，其中該第三氣體間隔物結構與該第四氣體間隔物結構隔有該第二閘極； 一低介電常數的介電鰭狀結構，配置於該基板上並直接位於該第一通道結構與該第二通道結構之間；以及 一高介電常數的介電間隔物結構，直接配置於該低介電常數的介電鰭狀結構上，其中該高介電常數的介電間隔物結構分開該第一閘極與該第二閘極。
TW109132499A 2019-10-31 2020-09-21 積體晶片 TW202119588A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962928534P 2019-10-31 2019-10-31
US62/928,534 2019-10-31
US16/916,466 2020-06-30
US16/916,466 US11527609B2 (en) 2019-10-31 2020-06-30 Increasing device density and reducing cross-talk spacer structures

Publications (1)

Publication Number Publication Date
TW202119588A true TW202119588A (zh) 2021-05-16

Family

ID=75689088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132499A TW202119588A (zh) 2019-10-31 2020-09-21 積體晶片

Country Status (2)

Country Link
US (2) US11527609B2 (zh)
TW (1) TW202119588A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI843395B (zh) * 2022-02-24 2024-05-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013963B (zh) * 2023-03-13 2023-05-26 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040764B4 (de) * 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
US9190486B2 (en) * 2012-11-20 2015-11-17 Globalfoundries Inc. Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
US9443956B2 (en) * 2014-12-08 2016-09-13 Globalfoundries Inc. Method for forming air gap structure using carbon-containing spacer
US9559184B2 (en) * 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US9911824B2 (en) * 2015-09-18 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer
US9721897B1 (en) * 2016-09-27 2017-08-01 International Business Machines Corporation Transistor with air spacer and self-aligned contact
US10269934B2 (en) * 2017-03-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing tunnel field effect transistor
WO2018182617A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Transistors employing non-selective deposition of source/drain material
TWI727068B (zh) * 2017-07-03 2021-05-11 聯華電子股份有限公司 半導體裝置以及其製作方法
US10608096B2 (en) * 2018-06-11 2020-03-31 International Business Machines Corporation Formation of air gap spacers for reducing parasitic capacitance
US10840351B2 (en) * 2019-01-03 2020-11-17 International Business Machines Corporation Transistor with airgap spacer and tight gate pitch
US11031485B2 (en) * 2019-06-04 2021-06-08 International Business Machines Corporation Transistor with airgap spacer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI843395B (zh) * 2022-02-24 2024-05-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
US11527609B2 (en) 2022-12-13
US20210134944A1 (en) 2021-05-06
US20220359649A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US11380590B2 (en) Mechanisms for forming FinFET device
TWI662627B (zh) 半導體裝置及其形成方法
TW202006953A (zh) 半導體結構及其製作方法
TW202113942A (zh) 半導體結構
TWI614793B (zh) 半導體裝置及其製造方法
TW202117927A (zh) 積體晶片
TW202036907A (zh) 半導體裝置
TWI601186B (zh) 半導體裝置及其製造方法
TW202040824A (zh) 半導體裝置
TW202129910A (zh) 積體電路裝置
KR102458018B1 (ko) 다층 베이스 유전체 막을 포함하는 bjt
US20220359649A1 (en) Increasing device density and reducing cross-talk spacer structures
TWI701724B (zh) 半導體裝置與其製作方法
TW202205436A (zh) 半導體裝置
TW202209449A (zh) 半導體電晶體裝置及形成半導體電晶體裝置的方法
US20230253483A1 (en) Semiconductor device structure with metal gate stack
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
TW202117858A (zh) 半導體裝置的形成方法
CN113517227B (zh) 半导体器件和形成半导体晶体管器件的方法
TW202218155A (zh) 半導體裝置
TW202009995A (zh) 半導體裝置的製造方法
KR20220166971A (ko) 반도체 집적회로 소자 및 이의 제조 방법
TW202133321A (zh) 多閘極之半導體結構及其製造方法
TWI832333B (zh) 半導體結構與其形成方法
US12015067B2 (en) Semiconductor device and fabrication method thereof