TWI756599B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI756599B
TWI756599B TW108145232A TW108145232A TWI756599B TW I756599 B TWI756599 B TW I756599B TW 108145232 A TW108145232 A TW 108145232A TW 108145232 A TW108145232 A TW 108145232A TW I756599 B TWI756599 B TW I756599B
Authority
TW
Taiwan
Prior art keywords
insulating layer
oxide
layer
semiconductor
oxide layer
Prior art date
Application number
TW108145232A
Other languages
English (en)
Other versions
TW202036846A (zh
Inventor
澤部智明
斉藤信美
片岡淳司
上田知正
池田圭司
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202036846A publication Critical patent/TW202036846A/zh
Application granted granted Critical
Publication of TWI756599B publication Critical patent/TWI756599B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

一態樣的半導體裝置，係具備：第1、第2電極，半導體通道，絕緣層，氧化物層，及閘極電極。半導體通道包含沿著第1方向延伸的部分，且將前述第1、第2電極予以連接。絕緣層包圍前述半導體通道。氧化物層包圍半導體通道及前述絕緣層，且包含金屬元素之氧化物。閘極電極包圍半導體通道、前述絕緣層、及前述氧化物層，且包含前述金屬元素。

Description

半導體裝置及其製造方法
本發明之實施形態關於半導體裝置及其製造方法。 關連申請之引用 本申請以2019年03月18日申請的日本專利申請第2019-050393號的優先權之利益為基礎，並且求取該利益，引用且包含該內容整體。
以氧化物半導體層作為通道層氧化物半導體電晶體，其在非導通(off)動作時之通道洩漏電流(非導通洩漏電流)較小。非導通洩漏電流小例如有助於半導體記憶體之消費電力減低或非揮發性提升。但是，現狀之非導通洩漏電流可以說未必充分小，期待著進一步減低。特別是，非導通洩漏電流極小的位準中，將電晶體之臨界值電壓設為0V以上(達成臨界值電壓之正側偏移)為較佳。藉此，可以減低閘極電壓為0V時之非導通洩漏電流。
本發明之目的在於提供減低閘極電壓為0V時之非導通洩漏電流，達成臨界值電壓之正側偏移的半導體裝置及其製造方法。
一態樣的半導體裝置，係具備：第1、第2電極，半導體通道，絕緣層，氧化物層，及閘極電極。半導體通道包含沿著第1方向延伸的部分，且將前述第1、第2電極予以連接。絕緣層包圍前述半導體通道。氧化物層包圍半導體通道及前述絕緣層，且包含金屬元素之氧化物。閘極電極包圍半導體通道、前述絕緣層、及前述氧化物層，且包含前述金屬元素。
以下，參照圖面說明本發明之實施形態。圖1係表示將電晶體10與電容器30連接而成的半導體裝置(記憶格)的斜視圖。圖2、圖3係示意表示電晶體10的縱剖面圖及橫剖面圖。圖3係表示圖2之AA’之剖面。圖1中為了方便觀察，將電晶體10與電容器30分離表示，且省略後述之基板21、層間絕緣層22~24之記載。
電晶體10係以氧化物半導體作為通道層13的氧化物半導體電晶體，且為閘極電極14包圍通道層13而配置的所謂Surrounding Gate Transistor(SGT)。電晶體10為在基板21之厚度方向(Z方向)配置有源極電極11、閘極電極14、汲極電極12的所謂縱型電晶體。
電容器30具有，格電極31、絕緣膜32、及板電極33。格電極31連接於電晶體10之汲極電極12。電晶體10作為DRAM(Dynamic Random Access Memory)之開關電晶體動作，藉此，於電容器30蓄積、保持電荷。
將複數個圖1之記憶格以矩陣狀配置可以構成記憶格陣列。亦即，分別沿著2方向配置複數條位元線BL與字元線WL，於彼等各交叉點配置記憶格。於該記憶格陣列，選擇位元線BL與字元線WL，藉由適當地施加電壓，可以選擇1個記憶格寫入、讀出資料。
(電晶體10之詳細) 以下說明電晶體10之詳細。電晶體10具有：源極電極11(位元線BL)，汲極電極12，通道層(氧化物半導體層)13，閘極電極14(字元線WL)，閘極絕緣層15，氧化物層16，基板21，及層間絕緣層22~24。
又，電晶體10具有貫穿汲極電極12、層間絕緣層24、閘極電極14、層間絕緣層23到達源極電極11的貫穿孔H。貫穿孔H在Z方向具有長的柱形狀(例如大致圓柱形狀)，其寬度(直徑)W0例如為10~50nm，Z方向之長度L0例如為80~350nm。
源極電極11(第1電極之一例)、汲極電極12(第2電極之一例)可以由導電性材料(例如金屬、金屬化合物、半導體或導電性氧化物)構成。源極電極11、汲極電極12可以是複合材料(例如金屬與導電性氧化物之積層構造、鎢(W)與氧化銦錫(ITO)之積層構造)。例如源極電極11、汲極電極12之通道層13側之表面可以是氧化銦錫。於此，源極電極11構成在X方向(第2方向之一例)具有長的大致直方體形狀的位元線BL之一部分。
汲極電極12具有大致圓板形狀，且連接於電容器30之格電極31。電流從汲極電極12流入電容器30，藉此，對電容器30注入電荷。
通道層13(半導體通道之一例)，係包含沿著Z軸方向(第1方向之一例)延伸的部分，配置於貫穿孔H內，將源極電極11與汲極電極12電連接。電晶體10之導通(on)動作時，於通道層13形成成為電流路徑的通道。
通道層13具有在Z方向延伸的柱形狀(例如組合大致圓柱形狀與大致圓板形狀的形狀)。亦即，通道層13，係在汲極電極12之貫穿孔H內具有圓板形狀(圓板部)，在層間絕緣層24、閘極電極14、層間絕緣層23之貫穿孔H內具有圓柱形狀(圓柱部)。通道層13之圓柱部之寬度(直徑)W2，窄於圓板部之寬度(直徑)W1。層間絕緣層24、閘極電極14、層間絕緣層23中，在貫穿孔H之側壁與通道層13之間配置有閘極絕緣層15。
通道層13之全長L1與貫穿孔H之長度L0大致相同。通道層13之圓板部之寬度(直徑)W1與貫穿孔H之寬度W0大致相同。通道層13之圓柱部之寬度(直徑)W2例如為5~40nm，Z方向之長度L2例如為50~300nm。
通道層13為氧化物半導體，例如包含銦(In)。通道層13例如包含氧化銦與氧化鎵、氧化銦與氧化鋅、或氧化銦與氧化錫。通道層13例如為包含氧化銦、氧化鎵及氧化鋅的所謂IGZO(InGaZnO)。
閘極電極14係於源極電極11、汲極電極12之間與兩者分離配置。此處，閘極電極14構成在Y方向(第3方向之一例)具有長的大致矩形體形狀的字元線WL之一部分。閘極電極14之X方向之寬度W例如為20~100nm，Z方向之厚度D例如為20~200nm。
如前述這樣地，閘極電極14具有貫穿孔H，於該貫穿孔H中配置有通道層13。亦即，閘極電極14包圍通道層13之外周之一部分(甚至於閘極絕緣層15之一部分、氧化物層16)。
閘極電極14例如為金屬、金屬化合物或半導體。閘極電極14例如可以是W、Ti、TiN、Mo之任一。如後述這樣地，氧化物層16包含構成閘極電極14的金屬元素之氧化物。藉由氧化物層16由W、Ti或Mo之氧化物構成，則如後述這樣地，臨界值電壓朝正側偏移，可以減低非導通洩漏電流。
閘極絕緣層15(絕緣層之一例)，係配置於貫穿孔H內，具有筒形狀(例如大致圓筒形狀)，配置於氧化物層16與通道層13之間，包圍通道層13之外周。閘極絕緣層15例如為氧化物或氧氮化物。閘極絕緣層15之(與通道層13之軸垂直的方向之)厚度d1例如為2~20nm。
閘極絕緣層15之Z方向之長度L3，係和通道層13之圓筒部之長度L2大致相同，且大於閘極電極14之Z方向之厚度D及氧化物層16之Z方向之長度L4。閘極絕緣層15之材料例如為氧化物或氮化物(作為一例可以是氧化矽)。
氧化物層16(氧化物層之一例)具有筒形狀(大致圓筒形狀)，配置於閘極絕緣層15與閘極電極14之間，覆蓋閘極絕緣層15之外周。
氧化物層16之Z方向之長度L4，係和閘極電極14之厚度D大致相同(差在10%以內)，且較通道層13之圓柱部之Z方向之長度L2及閘極絕緣層15之Z方向之長度L3小。氧化物層16之(與通道層13之軸垂直的方向之)厚度d2例如為1~10nm，較佳為1~5nm，又，更佳為1~3nm。如後述這樣地，臨界值電壓依存於氧化物層16之厚度d2。
於此，閘極絕緣層15、氧化物層16之境界係與貫穿孔H之內壁對應。亦即，閘極絕緣層15配置於貫穿孔H內，氧化物層16配置於貫穿孔H外(沿著貫穿孔之內壁面)。氧化物層16之於貫穿孔H外，係如後述般，藉由將閘極電極14之貫穿孔H之內壁氧化而形成氧化物層16。亦即，藉由本來之閘極電極14之一部分氧化而作成氧化物層16。又，觀念上將閘極電極14與氧化物層16匯總視為閘極電極亦可。該情況下，閘極電極14成為閘極電極之本體，氧化物層16構成閘極電極之一部分。
可以將氧化物層16設為W、Ti、Mo之任一之氧化物。如前述般，藉由將閘極電極14設為W、Ti，TiN或Mo，則成為構成彼等的金屬之氧化物。其結果，如後述般，可以達成閘極洩漏電流之減低。
基板21為半導體(例如矽)之基板。層間絕緣層22~24分別配置於基板21與源極電極11之間、源極電極11與閘極電極14之間、閘極電極14與汲極電極12之間。層間絕緣層24覆蓋閘極電極14之側面及上面。層間絕緣層22~24將基板21、源極電極11、汲極電極12及閘極電極14電性分離。層間絕緣層24例如為氧化物(作為一例可以是氧化矽)。
(基於氧化物層16的閘極洩漏電流之減低) 以下，針對基於氧化物層16的閘極洩漏電流之減低進行說明。電晶體10在非導通(off)時可以完全遮断電流為較佳(非導通洩漏電流零)。例如記憶格中，非導通洩漏電流存在時，蓄積於電容器30的電荷(資料)會洩漏出，記憶於電容器30的資料會消失(記憶格之非揮發性之消失)。因此，電晶體10之非導通洩漏電流，特別是閘極洩漏電流(來自閘極電極14之電流洩漏)之減低被進行著。
藉由將極低非導通洩漏電流(例如1×10-20 A/μm以下)中之電晶體10之臨界值電壓設為大於0V，可以減低閘極洩漏電流。亦即，若極低非導通洩漏電流中之臨界值電壓向負側偏移，則即使電晶體10為非導通(零偏壓，閘極電壓為0V)，閘極洩漏電流亦存在，例如記憶格之非揮發性消失。
藉由附加氧化物層16(例如為W、Ti、Mo之任一之氧化物，作為一例可以是WOx )，則存在臨界值電壓向正側偏移之趨勢。該偏移可以如以下般說明。
a.界面偶極子(界面電荷) 基於閘極絕緣層15、氧化物層16間之氧之面密度之差異，於彼等境界形成偶極子(正負的電荷之對)。若氧化物層16中之氧之面密度大於閘極絕緣層15中之氧之面密度，則該偶極子在氧化物層16側為負，在閘極絕緣層15側為正，臨界值電壓向正側偏移(最大0.5V左右)。
閘極絕緣層15為氧化矽時，氧化物層16之陽離子(金屬)之離子半徑為0.6Å以下之情況下，臨界值電壓向正側偏移。基於該觀點，氧化物層16可以選擇W、Ti、Mo之任一之氧化物。如後述般，藉由使用氧化物層16，可以確認臨界值電壓向正側偏移。又，構成氧化物層16的氧化物可以是導電性、絕緣性之任一。
b.本體(bulk)固定電荷 氧化物層16中若存在負的固定電荷，臨界值電壓向正側偏移。如後述般，氧化物層16為WOx 之情況下，可以獲得氧化物層16之厚度d2較大者臨界值電壓較低的結果。亦即，可以考慮WOx 之層中存在正之固定電荷。基於以上，氧化物層16為WOx 之情況下，基本上可以考慮為藉由界面偶極子臨界值電壓向正側偏移。
(比較形態) 圖4、圖5係表示比較形態的半導體裝置，與圖2、圖3對應。比較形態之半導體裝置不具有氧化物層16。因此，和實施形態之半導體裝置比較，臨界值電壓低，非導通洩漏電流大。
實施形態的半導體裝置具有氧化物層16。其結果，可以實現臨界值電壓之正側偏移，非導通洩漏電流變小。氧化物層16，係如前述般，配置於比貫穿孔H內面更靠外側。亦即，和比較形態比較，實施形態中，不變更電晶體10之尺寸(例如貫穿孔H之寬度W0相同)，附加氧化物層16，可以使臨界值電壓向正側偏移。
(製造方法) 接著，對第1實施形態之半導體裝置的製造方法之一例進行說明。圖6~圖9係表示實施形態之半導體裝置的製造方法的示意剖面圖。圖10係表示半導體裝置之製造順序的流程圖。
(1)積層體之作成(步驟S11，圖6) 作成積層體。亦即，如以下般，於基板21上依序作成層間絕緣層22、源極電極11、層間絕緣層23、閘極電極14、層間絕緣層24，汲極電極12。
1)於基板21上形成層間絕緣層22。層間絕緣層22，例如藉由基於CVD法(Chemical Vapor Deposition法)的膜之沈積，及基於CMP法(Chemical Mechanical Polishing法)的平坦化而形成。層間絕緣層22例如為氧化矽。
2)於層間絕緣層22上形成源極電極11。源極電極11，例如使用基於CVD法的膜之沈積，及基於微影成像法及RIE法(Reactive Ion Etching法)的圖案化而形成。
3)於源極電極11之上形成層間絕緣層23。層間絕緣層23例如使用基於CVD法的膜之沈積，及基於CMP法的平坦化來形成。層間絕緣層23例如為氧化矽。
4)於層間絕緣層23之上形成閘極電極14。閘極電極14例如使用基於CVD法的膜之沈積，及基於微影成像法及RIE法的圖案化來形成。
5)於閘極電極14之上形成層間絕緣層24。層間絕緣層24例如使用基於CVD法的膜之沈積，及基於CMP法的平坦化來形成。
6)於層間絕緣層24上形成汲極電極12(圖6)。汲極電極12例如使用基於CVD法的膜之沈積，及基於微影成像法及RIE法的圖案化來形成。
(2)貫穿孔H之形成(步驟S12，圖7) 於積層體形成貫穿孔H(圖7)。亦即，形成貫穿汲極電極12、層間絕緣層24、閘極電極14、及層間絕緣層23到達源極電極11的貫穿孔H。貫穿孔H之形成例如使用基於微影成像法與RIE法的圖案化來形成。
(3)氧化物層16之形成(步驟S13) 沿著貫穿孔H之內壁形成氧化物層16。例如使貫穿孔H內壁之閘極電極14氧化，藉此，可以形成氧化物層16。
作為一例，將基板21(積層體)加熱至100℃~500℃左右，於貫穿孔H內導入氧化性之氣體或電漿(例如氧氣體、氧電漿、臭氧)。氧電漿藉由使氧氣體放電而可以作成。臭氧藉由對氧氣體照射紫外線(UV)可以作成。其結果，構成貫穿孔H之內壁之閘極電極14的金屬元素(例如W、Ti、Mo)被氧化而形成氧化物層16。該氧化物層16位於閘極電極14之貫穿孔H之外側。
(4)閘極絕緣層15之形成(步驟S14，圖8) 接著，進行閘極絕緣層15之沈積(圖8)。閘極絕緣層15例如藉由ALD法(Atomic Layer Deposition法)進行沈積。ALD法，係如以下般交替進行閘極絕緣層15之基本構成材料之單分子層之形成、氧化。
1)原料氣體之供給･吸附 供給包含金屬元素之原料氣體，並將其導入貫穿孔H內。原料氣體之一部分被吸附於貫穿孔H內外。其結果，於貫穿孔H內形成原料氣體之單分子層。作為原料氣體例如可以使用四(二甲基氨基)矽烷、雙(二乙基氨基) 矽烷等。
2)原料氣體之排出 從貫穿孔H內等排出原料氣體。通常，取代原料氣體，供給惰性氣體(例如氮氣體、氬氣體)而將殘留的原料氣體排出。
3)氧化處理(例如氧電漿處理、臭氧處理) 藉由使吸附的原料氣體(原料氣體之單分子層)氧化，形成包含於原料氣體的金屬之氧化物層。於貫穿孔H內例如導入氧電漿、臭氧，藉此，可以使原料氣體氧化。氧電漿藉由氧氣體之放電可以作成。臭氧藉由對氧氣體照射紫外線(UV)可以作成。
藉由重複該工程1)~3)，可以作成期待之膜厚之閘極絕緣層15。
以上係藉由ALD法作成閘極絕緣層15，但亦可以使用其他手法例如CVD法作成閘極絕緣層15。CVD法之情況下，作為原料氣體例如可以使用矽烷或TEOS((四乙氧基矽烷)TetraEthylOrthoSilicate)。
(5)源極電極11、汲極電極12之露出(步驟S15，圖9) 對閘極絕緣層15進行蝕刻，使源極電極11、汲極電極12露出。形成閘極絕緣層15時，源極電極11、汲極電極12亦藉由閘極絕緣層15覆蓋。因此，對閘極絕緣層15進行蝕刻，使源極電極11、汲極電極12露出。此時，閘極絕緣層15之圓筒內側壁亦有點被蝕刻(側壁殘留)。
(6)通道層13之形成(步驟S16，圖2) 以通道層13填埋貫穿孔H(圖2)。例如藉由ALD法沈積未圖示的氧化物半導體膜，藉由CMP法實施平坦化，形成通道層13。藉由以上作成圖1~圖3所示電晶體10。
此處係作成包含汲極電極12之積層體，進行亦貫穿汲極電極12的貫穿孔H之形成等。相對於此，作成不包含汲極電極12的積層體，進行貫穿孔H之形成、閘極絕緣層15、氧化物層16之形成，源極電極11之露出、通道層13之形成之後，作成汲極電極12亦可。
又，依據圖11所示製造順序作成半導體裝置亦可。亦即，可以並行形成閘極絕緣層15、氧化物層16。該情況下，圖10之步驟S13、S14實質上成為1個步驟S13a。
例如形成貫穿孔H之後，不進行作成氧化物層16本身之工程(圖10之步驟S13)，而作成閘極絕緣層15(步驟S13a)。此時，若形成閘極絕緣層15之工程包含氧化工程，則閘極絕緣層15之作成時，貫穿孔H之內壁之閘極電極14被氧化而形成氧化物層16。
作為一例，藉由ALD法作成閘極絕緣層15。如前述般，該ALD之工程中，閘極絕緣層15之原料之單分子層之形成、其氧化(氧化工程)被交替進行。因此，和閘極絕緣層15之作成並行地亦作成氧化物層16。透過閘極絕緣層15，單分子層之氧化用之氧擴散，閘極電極14之構成材料被氧化而形成氧化物層16。
又，該ALD之工程中對基板21(積層體)適當地加熱為較佳(例如加熱至100~500℃)。藉由加熱促進閘極絕緣層15中之氧之擴散。
如此般，作為形成氧化物層16之手法，可以使用依序形成氧化物層16、閘極絕緣層15之手法(後述之手法A)，或並行形成氧化物層16、閘極絕緣層15之手法(後述之手法B)。 [實施例]
以實驗示出藉由在閘極電極14與閘極絕緣層15之間配置氧化物層16，而增加電晶體10之臨界值電壓。作成了不具有氧化物層16的電晶體(比較例：和比較形態對應)與具有氧化物層16的電晶體(實施例：和實施形態對應)。但是，為了容易實驗，因此該電晶體並非縱型而是設為平面型。
此處，比較例、實施例之任一都不具有僅作成氧化物層16之工程。比較例、實施例之差異在於，前者係藉由CVD法作成閘極絕緣層15，相對於此，後者係藉由ALD法作成閘極絕緣層15。與閘極絕緣層15之作成手法之差異對應地產生氧化物層16之有無。
圖12、圖13分別為比較例、實施例的電晶體之剖面TEM(透過型電子顯微鏡)照片。比較例中，於閘極電極14(由W構成)上依序配置閘極絕緣層15、通道層13，於通道層13上配置有源極･汲極電極11、12。又，為了方便觀察層構造，將倍率放大，因此源極･汲極電極11、12僅示出其之一者。實施例中，在閘極電極14與閘極絕緣層15之間配置有氧化物層16。
圖14為表示XPS(X射線光電子光譜)之結果的曲線圖。示出比較例、實施例個別之曲線圖Gc、Ge。比較例之曲線圖Gc中，雖顯示與鎢間(W-W)之鍵結能對應之峰值，但與鎢-氧間(W-O)之鍵結能對應之峰值微少。另一方面，實施例之曲線圖Ge中，顯示與鎢間(W-W)及鎢-氧間(W-O)之鍵結能對應之峰值之雙方。亦即，可以考慮氧化物層16為閘極電極14之構成材料亦即W被氧化者。
基於以上，實施例中考慮藉由閘極絕緣層15作成時之ALD所使用的氧電漿來使構成閘極電極14的W氧化者。亦即，實施例中，在閘極絕緣層15之作成時氧化物層16(WOx 之層)亦被作成。另一方面，比較例中，藉由CVD作成者僅為閘極絕緣層15，氧化物層16未被作成。
圖15係表示比較例、實施例中之閘極電壓Vg-汲極電流Id之測定結果的曲線圖。曲線圖G1c、G1e分別為比較例、實施例之測定結果。
比較例中，臨界值電壓為0V附近，相對於此，實施例中，臨界值電壓為正。此係所謂DC中之測定結果。極低非導通洩漏電流中之臨界值電壓不同於DC中之臨界值電壓之可能性存在(例如臨界值電壓朝負側偏移)。考慮此，比較例中之臨界值電壓0V附近對於極低非導通洩漏電流之減低難謂充分。相對於此，實施例中，DC中之臨界值電壓大幅朝正側偏移。因此，相較於比較例，實施例在極低非導通洩漏電流亦可以期待良好的結果。
如以上般經由實驗顯示出，藉由氧化物層16(此處為WOx )之付加，使臨界值電壓向正側偏移之趨勢。
接著，變化氧化物層16之膜厚d2。如前述般，氧化物層16之形成有2種方法。具體言之為，使用以下之方法A、B形成了氧化物層16(此處為WOx )。
方法A) 在加熱基板21(積層體)之狀態下暴露於氧氣體。其結果，閘極電極14(此處為W)被氧化而形成氧化物層16(WOx )。之後，藉由CVD法形成閘極絕緣層15(此處為氧化矽層)。
方法B) 在加熱基板21(積層體)之狀態下，藉由ALD法形成閘極絕緣層15(此處為氧化矽層)，並行使閘極電極14(此處為W)氧化而形成氧化物層16(WOx )。
此處，方法A中，使氧化處理溫度(基板21(積層體)之溫度)在200℃~400℃之範圍變化。又，方法B中將氧化處理溫度設為恆定之200℃。
圖16係表示基板21之溫度與氧化物層16之厚度d2之關係的曲線圖。曲線圖G2、G3分別與方法A、B對應。
如曲線圖G2所示，隨溫度變高，氧化物層16之厚度d2亦變大。又，如曲線圖G3所示，方法B中，幾使在相同溫度(200℃)下，氧化物層16之厚度d2比起方法A稍微薄。推測為方法B中，對閘極電極14之氧之供給係經由閘極絕緣層15之故。
圖17係表示氧化物層16之厚度d2與臨界值電壓之關係的曲線圖。如曲線圖G4所示，厚度d2越厚，臨界值電壓朝負側偏移之趨勢。推測為氧化物層16中存在正之固定電荷所引起者。
如以上般，附加WOx 之氧化物層16時，臨界值電壓朝正側偏移，但隨著其厚度d2變厚，再度朝負側偏移之趨勢存在。亦即，WOx 之氧化物層16之厚度d2可以為1~10nm左右，較佳為1~5nm左右(更佳為1~3nm左右)。又，方法B作成的(與閘極絕緣層15並行作成的)氧化物層16之厚度d2為3nm左右時，相當於前述之更佳範圍(1~3nm左右)。
說明本發明之幾個實施形態，但彼等實施形態僅作為例示提出者，並非用來限定發明之範圍。彼等新穎的實施形態可以其他各種形態實施，在不脫離發明之要旨範圍內，可以進行各種省略、置換、變更。彼等實施形態或其變形包含於發明之範圍或要旨，而且包含於與申請專利範圍記載的發明及其均等之範圍。
10:電晶體 11:源極電極 12:汲極電極 13:通道層 14:閘極電極 15:閘極絕緣層 16:氧化物層 30:電容器 31:格電極 32:絕緣膜 33:板電極 BL:位元線 WL:字元線 H:貫穿孔
[圖1]係示意表示實施形態的半導體裝置的斜視圖。 [圖2]係示意表示實施形態的半導體裝置的縱斜視圖。 [圖3]係示意表示實施形態的半導體裝置的橫剖面圖。 [圖4]係示意表示比較形態的半導體裝置的縱剖面圖。 [圖5]係示意表示比較形態的半導體裝置的橫剖面圖。 [圖6]係示意表示製造工程中之半導體裝置的縱剖面圖。 [圖7]係示意表示製造工程中之半導體裝置的縱剖面圖。 [圖8]係示意表示製造工程中之半導體裝置的縱剖面圖。 [圖9]係示意表示製造工程中之半導體裝置的縱剖面圖。 [圖10]係表示半導體裝置之製造工程之一例的流程圖。 [圖11]係表示半導體裝置之製造工程之另一例的流程圖。 [圖12]係比較例的半導體裝置之剖面TEM照片。 [圖13]係實施例的半導體裝置之剖面TEM照片。 [圖14]係表示半導體裝置之XPS結果的曲線圖。 [圖15]係表示半導體裝置之閘極電壓-汲極電流特性的曲線圖。 [圖16]係表示溫度與氧化物層之厚度之關係的曲線圖。 [圖17]係表示氧化物層之厚度與臨界值電壓之關係的曲線圖。
10:電晶體
11:源極電極
12:汲極電極
13:通道層
14:閘極電極
15:閘極絕緣層
16:氧化物層
30:電容器
31:格電極
32:絕緣膜
33:板電極
BL:位元線
WL:字元線
H:貫穿孔

Claims (8)

  1. 一種半導體裝置，係具備：第1、第2電極；半導體通道，其包含沿著第1方向延伸的部分，且將前述第1、第2電極予以連接；絕緣層，其包圍前述半導體通道；氧化物層，其包圍前述半導體通道及前述絕緣層，且包含金屬元素之氧化物；及閘極電極，其包圍前述半導體通道、前述絕緣層、及前述氧化物層，且包含前述金屬元素；前述氧化物層具有較前述絕緣層之前述第1方向之長度為短的前述第1方向之長度；前述氧化物層之前述第1方向之長度，係和前述閘極電極之前述第1方向之長度大致相同。
  2. 一種半導體裝置，係具備：第1、第2電極；半導體通道，其包含沿著第1方向延伸的部分，且將前述第1、第2電極予以連接；絕緣層，其包圍前述半導體通道；氧化物層，其包圍前述半導體通道及前述絕緣層，且包含金屬元素之氧化物；及閘極電極，其包圍前述半導體通道、前述絕緣層、及前述氧化物層，且包含前述金屬元素；前述氧化物層之XPS光譜具有金屬-金屬之鍵結峰值、及比該峰值大的金屬-氧之鍵結峰值。
  3. 一種半導體裝置，係具備：第1、第2電極；半導體通道，其包含沿著第1方向延伸的部分，且將前述第1、第2電極予以連接；絕緣層，其包圍前述半導體 通道；氧化物層，其包圍前述半導體通道及前述絕緣層，且包含金屬元素之氧化物；及閘極電極，其包圍前述半導體通道、前述絕緣層、及前述氧化物層，且包含前述金屬元素；還具備：連接於前述第2電極的電容器。
  4. 如請求項1至3之任一之半導體裝置，其中前述氧化物層具有與前述第1方向垂直的方向之1nm以上10nm以下之厚度。
  5. 如請求項1至3之任一之半導體裝置，其中前述金屬元素包含W、Ti，及Mo之任一。
  6. 如請求項1至3之任一之半導體裝置，其中前述半導體通道包含氧化物半導體。
  7. 一種半導體記憶體裝置，係具備：具有沿著與前述第1方向交叉的第2方向延伸的複數條位元線、沿著與前述第1方向及前述第2方向交叉的第3方向延伸的複數條字元線、與前述複數條位元線之任一連接的前述第1電極、及與前述複數條字元線之任一連接的前述閘極電極的如請求項1至3之任一記載之複數個半導體裝置。
  8. 如請求項7之半導體記憶體裝置，其中前述半導體通道包含氧化物半導體。
TW108145232A 2019-03-18 2019-12-11 半導體裝置及其製造方法 TWI756599B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-050393 2019-03-18
JP2019050393A JP7210344B2 (ja) 2019-03-18 2019-03-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW202036846A TW202036846A (zh) 2020-10-01
TWI756599B true TWI756599B (zh) 2022-03-01

Family

ID=72514703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145232A TWI756599B (zh) 2019-03-18 2019-12-11 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US11024719B2 (zh)
JP (1) JP7210344B2 (zh)
CN (1) CN111710724B (zh)
TW (1) TWI756599B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7341810B2 (ja) * 2019-09-13 2023-09-11 キオクシア株式会社 半導体記憶装置
CN115843181A (zh) * 2021-08-30 2023-03-24 长鑫存储技术有限公司 存储器件及其制备方法
CN116799056A (zh) * 2022-03-08 2023-09-22 长鑫存储技术有限公司 半导体结构及其制造方法、存储器及其制造方法
JP2023141318A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2023141340A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置の製造方法
CN116234305B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
WO2024013602A1 (ja) * 2022-07-13 2024-01-18 株式会社半導体エネルギー研究所 トランジスタ、及び、トランジスタの作製方法
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ
CN118571931A (zh) * 2023-02-28 2024-08-30 华为技术有限公司 晶体管和存储阵列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
TW201036144A (en) * 2009-03-25 2010-10-01 Unisantis Electronics Jp Ltd Semiconductor device and production method therefor
TW201039394A (en) * 2009-04-20 2010-11-01 Unisantis Electronics Jp Ltd Semiconductor device and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149334A (en) 1981-03-11 1982-09-14 Mitsubishi Electric Corp Photocurable prepreg
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
JP4309320B2 (ja) * 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
JP4372021B2 (ja) * 2005-01-28 2009-11-25 株式会社東芝 半導体装置の製造方法
JP5057957B2 (ja) * 2007-12-17 2012-10-24 株式会社東芝 半導体装置及びその製造方法
WO2010106920A1 (ja) 2009-03-18 2010-09-23 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP5647792B2 (ja) * 2009-04-01 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． キャパシタ用容量絶縁膜の製造方法
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US9190522B2 (en) * 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9312257B2 (en) * 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014067885A (ja) 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
WO2014181777A1 (ja) 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP6444135B2 (ja) * 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP5857094B2 (ja) * 2014-07-04 2016-02-10 株式会社半導体エネルギー研究所 発光装置の作製方法
US10460984B2 (en) * 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
JP2016207750A (ja) * 2015-04-17 2016-12-08 大日本印刷株式会社 デバイスの製造方法
US10312239B2 (en) * 2017-03-16 2019-06-04 Toshiba Memory Corporation Semiconductor memory including semiconductor oxie
JP7051511B2 (ja) * 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
TW201036144A (en) * 2009-03-25 2010-10-01 Unisantis Electronics Jp Ltd Semiconductor device and production method therefor
TW201039394A (en) * 2009-04-20 2010-11-01 Unisantis Electronics Jp Ltd Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN111710724A (zh) 2020-09-25
TW202036846A (zh) 2020-10-01
JP2020155495A (ja) 2020-09-24
JP7210344B2 (ja) 2023-01-23
CN111710724B (zh) 2023-06-16
US20200303554A1 (en) 2020-09-24
US11024719B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
TWI756599B (zh) 半導體裝置及其製造方法
US8536556B2 (en) Nonvolatile memory device and method for manufacturing nonvolatile memory device
JP4675996B2 (ja) 不揮発性半導体記憶装置
JP7341810B2 (ja) 半導体記憶装置
TWI777215B (zh) 半導體裝置及半導體記憶裝置
US11716915B2 (en) Top-electrode barrier layer for RRAM
JP2019169490A (ja) 半導体装置及びその製造方法
US20060081961A1 (en) Variable resistance device and a semiconductor apparatus, including a variable resistance layer made of a material with a perovskite structure
TWI792079B (zh) 記憶單元、其製造方法和記憶元件
US20200295084A1 (en) Method to form memory cells separated by a void-free dielectric structure
US10249641B2 (en) Semiconductor memory device and method for manufacturing same
JP2007088436A (ja) Ｓｒｏ及びそれを適用した半導体素子の製造方法
JP2018037441A (ja) ３次元積層チェーン型メモリ装置及びその製造方法
US11837611B2 (en) Data storage element and manufacturing method thereof
CN113540255A (zh) 晶体管和形成氧化物半导体晶体管的方法
US7538384B2 (en) Non-volatile memory array structure
TWI824819B (zh) 半導體裝置及半導體記憶裝置
TWI774371B (zh) 記憶體元件及形成三維記憶體元件的方法
US20220328508A1 (en) Bottom-electrode interface structure for memory
JP2010016214A (ja) 不揮発性半導体記憶装置及びその製造方法
US9129995B2 (en) Semiconductor memory device and method for manufacturing the same
TWI811922B (zh) 半導體記憶裝置
US20230413530A1 (en) Semiconductor device and semiconductor memory device
JP2023137243A (ja) 半導体記憶装置、及び半導体記憶装置の製造方法
JP2024127268A (ja) 半導体装置およびその製造方法