TWI750598B - 半導體封裝件及製造半導體封裝件的方法 - Google Patents

半導體封裝件及製造半導體封裝件的方法 Download PDF

Info

Publication number
TWI750598B
TWI750598B TW109106030A TW109106030A TWI750598B TW I750598 B TWI750598 B TW I750598B TW 109106030 A TW109106030 A TW 109106030A TW 109106030 A TW109106030 A TW 109106030A TW I750598 B TWI750598 B TW I750598B
Authority
TW
Taiwan
Prior art keywords
insulating layer
filler
layer
redistribution pattern
semiconductor package
Prior art date
Application number
TW109106030A
Other languages
English (en)
Other versions
TW202032675A (zh
Inventor
權容台
李俊奎
申梗綠
Original Assignee
南韓商Ｎｅｐｅｓ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190152232A external-priority patent/KR102294984B1/ko
Application filed by 南韓商Ｎｅｐｅｓ股份有限公司 filed Critical 南韓商Ｎｅｐｅｓ股份有限公司
Publication of TW202032675A publication Critical patent/TW202032675A/zh
Application granted granted Critical
Publication of TWI750598B publication Critical patent/TWI750598B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

根據本發明一實施例的半導體封裝件，包含：半導體晶片，在其第一表面上形成有晶片接墊；第一絕緣層，位於半導體晶片的第一表面上，並包含第一填料；第一導電通孔，與晶片接墊電連接，並穿過第一絕緣層來形成；重分佈圖案，與第一導電通孔電連接，並嵌入在第一絕緣層中；第二絕緣層，在第一絕緣層上與重分佈圖案相連，並包含第二填料；第二導電通孔，與重分佈圖案電連接，並穿過第二絕緣層來形成；凸塊下金屬層，與第二導電通孔電連接，並嵌入在第二絕緣層中；以及外部連接端子，與凸塊下金屬層電連接。

Description

半導體封裝件及製造半導體封裝件的方法
本發明的技術思想關於一種半導體封裝件及製造半導體封裝件的方法，更具體地，關於一種通過簡化的工藝而降低了生產成本的半導體封裝件及製造所述半導體封裝件的方法。
在增加半導體晶片的儲存容量的同時，正要求包含半導體晶片的半導體封裝件逐漸變薄且輕。為了生產高容量的小型半導體封裝件，正執行多個製造工藝及確定所述製造工藝是否正常操作的檢查工藝。近來，半導體封裝件製造商正在嘗試通過簡化製造工藝和檢查工藝來降低半導體封裝件的生產成本。
本發明的技術思想要解決的技術問題之一為提供一種半導體封裝件，其具有低的外部衝擊損壞風險以及優異的耐用性。
本發明的技術思想要解決的技術問題之一為提供一種半導體封裝件製造方法，其可以通過簡化的製造工藝來降低生產成本。
本發明的技術思想要解決的技術問題之一為提供一種半導體封裝件製造方法，其可以生產薄和輕的半導體封裝件。
為了達成所與目的，根據本發明一實施例，提供一種半導體封裝件，包含： 半導體晶片，在其第一表面上形成有晶片接墊；第一絕緣層，位於所述半導體晶片的第一表面上，並包含第一填料；第一導電通孔，與所述晶片接墊電連接，並穿過所述第一絕緣層來形成；以及重分佈圖案，與所述第一導電通孔電連接，並嵌入在所述第一絕緣層中。
在示例性實施例中，所述半導體封裝件還包含：第二絕緣層，在所述第一絕緣層上與所述重分佈圖案相連，並包含第二填料；第二導電通孔，與所述重分佈圖案電連接，並穿過所述第二絕緣層來形成；凸塊下金屬層，與所述第二導電通孔電連接，並嵌入在所述第二絕緣層中；以及外部連接端子，與所述凸塊下金屬層電連接。
在示例性實施例中，所述第一填料和所述第二填料包含二氧化矽和氧化鋁中的至少一種，並且具有大約0.1微米至10微米的尺寸。
在示例性實施例中，所述第一絕緣層的所述第一填料的混合比率不同於所述第二絕緣層的所述第二填料的混合比率。
在示例性實施例中，所述第一絕緣層的所述第一填料的混合比率低於所述第二絕緣層的所述第二填料的混合比率。
在示例性實施例中，所述第一填料在所述第一絕緣層與所述第一導電通孔和重分佈圖案相鄰的區域中，具有相對較高的密度。
在示例性實施例中，所述第一絕緣層包含第一上部黏合層，位於所述半導體晶片上；以及第一填料層，位於所述第一上部黏合層上，並包含所述第一填料，所述第二絕緣層包含第二上部黏合層，位於所述第一填料層上；以及第二填料層，位於所述第二上部黏合層上，並包含第二填料。
在示例性實施例中，所述第一絕緣層還包含第一下部黏合層，位於所述第一填料層和所述第二上部黏合層之間，所述第二絕緣層還包含第二下部黏合層，位於所述第二填料層上。
在示例性實施例中，所述重分佈圖案具有逐漸變窄的形狀，越接近所述半導體晶片，截面積越小。
在示例性實施例中，所述第一導電通孔和所述重分佈圖案的厚度之和與所述第一絕緣層的厚度相同。
在示例性實施例中，所述重分佈圖案的下表面在垂直方向上比所述第一絕緣層的上表面更接近半導體晶片。
根據本發明一實施例，包含：半導體晶片，在其第一表面上形成有晶片接墊；第一絕緣層，位於所述半導體晶片的所述第一表面之上；第一導電通孔，與所述晶片接墊電連接，並穿過所述第一絕緣層來形成；重分佈圖案，與所述第一導電通孔電連接，並嵌入在所述第一絕緣層中；第二絕緣層，在所述第一絕緣層上與所述重分佈圖案相連；第二導電通孔，與所述重分佈圖案電連接，並穿過所述第二絕緣層來形成；凸塊下金屬層，與所述第二導電通孔電連接，並嵌入在所述第二絕緣層中；以及外部連接端子，與所述凸塊下金屬層電連接，其中，所述重分佈圖案具有逐漸變窄(tapered)的形狀，越接近所述半導體晶片，截面積越小。
在示例性實施例中，所述重分佈圖案的截面為三角形、梯形、階梯形狀、半圓中的至少一個。
在示例性實施例中，所述第一絕緣層包含第一填料，所述第二絕緣層包含第二填料。
在本發明的示例性實施例中，提供一種半導體封裝件製造方法，包含：在形成有晶片接墊的半導體晶片的第一表面上形成包含第一填料的第一絕緣層的步驟；對第一絕緣層執行衝壓來形成第一通孔和重分佈圖案孔的步驟；以第一導電材料填充所述第一通孔和所述重分佈圖案孔來形成第一導電通孔和重分佈圖案的步驟；在所述第一絕緣層上形成包含第二填料的第二絕緣層的步驟；對所述第二絕緣層執行衝壓來形成第二通孔和凸塊下金屬層圖案孔的步驟；以第二導電材料填充所述第二通孔和所述凸塊下金屬層圖案孔來形成第二導電通孔和凸塊下金屬層的步驟。
在示例性實施例中，形成所述第一絕緣層的步驟包含在所述半導體晶片的所述第一表面形成第一上部黏合層的步驟；在所述第一上部黏合層上形成包含第一填料的第一填料層的步驟；以及在所述第一填料層上形成第一下部黏合層的步驟。
在示例性實施例中，形成所述第一絕緣層的步驟包含將順序地堆疊了第一上部黏合層﹑包含所述第一填料的第一填料層，和第一下部黏合層的薄膜(film)類型的所述第一絕緣層附接到所述半導體晶片的所述第一表面上的步驟。
在示例性實施例中，形成所述第二絕緣層的步驟包含在所述第一絕緣層上形成第二上部黏合層的步驟；在所述第二上部黏合層上形成包含第二填料的第二填料層的步驟；以及在所述第二填料層上形成第二下部黏合層的步驟。
在示例性實施例中，形成所述第二絕緣層的步驟包含將順序地堆疊了第二上部黏合層、包含所述第二填料的第二填料層，和第二下部黏合層的薄膜類型的所述第二絕緣層附接到所述第一絕緣層上的步驟。
在示例性實施例中，所述形成重分佈圖案孔的步驟包含對所述第一絕緣層執行衝壓形成具有逐漸變窄的形狀的所述重分佈圖案孔的步驟，所述重分佈圖案孔越接近所述半導體晶片，截面積越窄。
在示例性實施例中，所述形成重分佈圖案孔的步驟包含形成具有三角形、梯形、階梯形狀、半圓中的至少一個形狀的所述重分佈圖案孔的步驟。
根據本發明一實施例的半導體封裝件可以具有優異的耐久性，從而減少受到外部衝擊而導致的損壞的風險。根據本發明一實施例的半導體封裝件裝造方法可以通過包含衝壓工藝來以低生產成本生產半導體封裝件。根據本發明一實施例的半導體封裝件裝造方法可以通過包含衝壓工藝來生產薄和輕的半導體封裝件。
在下文中，將參考圖式詳細描述本發明的實施例。然而，本發明的實施例可以以許多不同的形式修改，本發明的概念範圍不應被解釋為受以下闡述的實施例的限制。較佳地，本發明的實施例被理解為被提供以向本領域中具有通常知識者更充分地解釋本發明的概念。相同的符號自始至终指示相同的元素。另外，圖中概略地繪示了各種元件和區域。因此，本發明的概念不受圖式中繪示的相對尺寸或間隔的限制。
諸如第一和第二的術語可以用來描述各種組件，但是所述組件不受所述術語的限制。所述術語僅用於將一個組件與另一個組件區分開。例如，在不脫離本發明的概念的權利範圍的情況下，第一組件可以被稱為第二組件，並且相反地，第二組件可以被稱為第一組件。
本申請中使用的術語僅用於描述特定實施例的目的，無意於限制本發明的概念。除非上下文另外明確指出，否則單數表達包括複數表達。在本申請中，諸如“包括”或“具有”之類的表現旨在指定存在本說明書中所述的特徵、數量、步驟、操作、組件、部件或其組合，不排除存在或添加一个或以上的其他特徵、數量、步驟、操作、組件、部件或其組合。
除非另有定義，否則本文中使用的所有術語包括技術術語和科學術語，具有與本發明的概念所屬的領域中具有通常知識者通常所理解的相同含義。另外，預先定義的常用術語的含義應被解释为與相關技術上下文中的含義一致，應當理解，除非在此明確定義，否則不應以過於正式的含義來解釋它。
圖1繪示了根據本發明一實施例的半導體封裝件100的截面圖。半導體封裝件100可以是晶圓級封裝(wafer level package，WLP)。例如，半導體封裝件100可以是扇出型晶圓級封裝(Fan-Out Wafer Level Package，FOWLP)。然而，半導體封裝件100不限於此，其也可以是面板級封裝(panel level package，PLP)。
參考圖1，根據本發明一實施例的半導體封裝件100可以包含半導體晶片101、晶片接墊102、第一絕緣層103、第一導電通孔104、重分佈圖案105、第二絕緣層106、第二導電通孔107、凸塊下金屬層(under bump material，UBM)108、外部連接端子109、以及保護層110。
根據本發明一實施例的半導體封裝件100的半導體晶片101可以包含各種種類的多個單獨的元件(individual devices)。例如，所述多個單獨的元件可以包括多種微電子元件(microelectronic devices)，例如，諸如互補金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)電晶體等的金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field effect transistor，MOSFET)、大型積體電路(large scale integration，LSI)、諸如CMOS影像感應器(CIS)等的影像感應器、微機電系統(micro-electro-mechanical system)、主動元件、以及被動元件。
根據一實施例，半導體晶片101可以是記憶體半導體晶片。所述記憶體半導體晶片可以是，例如，諸如動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)或靜態隨機存取記憶體(Static Random Access Memory，SRAM)的揮發性記憶體半導體晶片，或者可以是諸如相變化記憶體(Phase-change Random Access Memory，PRAM)、磁阻式隨機存取記憶體(Magneto-resistive Random Access Memory，MRAM)、鐵電隨機存取記憶體(Ferroelectric Random Access Memory，FeRAM) ，或可變電阻式記憶體(Resistive Random Access Memory，RRAM)的非揮發性記憶體半導體晶片。
另外，半導體晶片101可以是邏輯晶片。例如，半導體晶片101可以是中央處理單元(Central Processor Unit，CPU)、微處理機單元(Micro Processor Unit，MPU)、圖像處理單元(Graphic Processor Unit，GPU)，或應用處理機(Application Processor，AP)。
雖然在圖1中繪示出半導體封裝件100包含一個半導體晶片101，但半導體封裝件100可以包含多個半導體晶片101。在半導體封裝件100中包含的多個半導體晶片101可以是相同種類的半導體晶片，也可以是不同種類的半導體晶片。半導體封裝件100可以是其中不同種類的半導體晶片彼此電連接並且作為一個系統操作的系統級封裝(system in package，SIP)。
根據一實施例，半導體晶片101在X方向上的長度可以是大約2毫米至大約10毫米。另外，半導體晶片101在Y方向上的長度可以是大約2毫米至大約10毫米。更具體地，半導體晶片101在X方向上的長度和在Y方向上的長度可以是大約4毫米至大約7毫米。但不限於此，半導體晶片101在X方向上的長度和在Y方向上的長度可以具有更多的各種值。
另外，半導體晶片101在Z方向上的長度(以下稱為半導體晶片101的厚度)可以為大約100微米至大約400微米。更具體地，半導體晶片101的厚度可以為大約150微米至大約300微米。但不限於此，半導體晶片101的厚度可以具有更多的各種值。
半導體晶片101可以包含第一表面121，以及與所述第一表面121面對的第二表面122。晶片接墊102可以形成於半導體晶片101的第一表面121。晶片接墊102可以電連接於形成在半導體晶片101的各種種類的多個單獨的元件。晶片接墊102可以具有大約0.5微米至大約1.5微米的厚度。但不限於此，晶片接墊102可以具有各種厚度值。另外，雖然未在圖1中繪示，保護層(未示出)可以形成於半導體晶片101的第一表面121。所述保護層可以露出晶片接墊102。
根據本發明一實施例的半導體封裝件100的第一絕緣層103可以被形成在半導體晶片101的第一表面121之上。更具體地，第一絕緣層103可以被形成在半導體晶片101的第一表面121與稍後描述的第二絕緣層106之間。第一絕緣層103可以在半導體晶片101的第一表面121與第二絕緣層106之間具有大約10微米至大約100微米的厚度。更具體地，第一絕緣層103可以在半導體晶片101的第一表面121與第二絕緣層106之間具有大約20微米至大約50微米的厚度。但不限於此，第一絕緣層103可以具有大約100微米或更大的厚度。
第一絕緣層103可以包含非導電性材料。例如，第一絕緣層103可以包含聚醯亞胺或環氧樹脂(epoxy)。但不限於此，第一絕緣層103也可以包含氧化矽膜、氮化矽膜、絕緣聚合物，或其組合。
可以通過稍後描述的衝壓(stamping)工藝在第一絕緣層103上形成第一通孔(圖11的H1)和重分佈圖案孔(圖15的P1)。由於可以通過衝壓工藝而不是光刻工藝在第一絕緣層103上形成第一通孔H1和重分佈圖案孔P1，因此第一絕緣層103可以包含感光材料以及非感光材料。
如上所述，第一通孔H1可以通過衝壓工藝被形成於第一絕緣層103。更具體地，第一通孔H1可以在形成有晶片接墊102的部分處穿過第一絕緣層103來形成。另外，第一通孔H1可以露出晶片接墊102。
第一絕緣層103的第一通孔H1可以具有逐漸變窄(tapered)的形狀。更具體地，第一通孔H1可以具有逐漸變窄的形狀，其越遠離晶片接墊102，截面積越大。
第一通孔H1的直徑可以為大約5微米至大約20微米。例如，當第一通孔H1為具有逐漸變窄的形狀時，在與晶片接墊102相鄰的區域中的第一通孔H1的直徑可以為大約5微米，並且在與重分佈圖案105相鄰的區域中的第一通孔H1的直徑可以為大約15微米。
不同於圖1中所繪示，當第一通孔H1為具有恆定的截面積的圓柱結構時，在與晶片接墊102相鄰的區域和與重分佈圖案105相鄰的區域中的第一通孔H1的直徑可以為大約10微米。但不限於此，根據第一通孔H1的各種形狀，第一通孔H1可以具有各種直徑值。
第一絕緣層103可以具有多個第一通孔H1。第一通孔H1之間在X方向上的間隔距離d1可以為大約30微米至大約100微米。但不限於此，第一通孔H1之間在X方向上的間隔距離d1以具有各種值。
在一實施例中，第一絕緣層103可以包含第一填料f1。第一填料f1可以包含二氧化矽和氧化鋁中的至少一種。另外，第一填料f1可以具有大約0.1微米至大約10微米或更小的尺寸。例如，當第一填料f1是球形時，第一填料f1的直徑可以是大約0.1微米至大約10微米。
由於第一絕緣層103可以包含第一填料f1，因此在半導體晶片101的第一表面121上形成第一絕緣層103的步驟可以變得更容易。第一絕緣層103的流動性可以基於第一絕緣層103內的第一填料f1的濃度被決定。更具體地，通過控制第一絕緣層103中的第一填料f1的濃度，可以控制第一絕緣層103的流動性。
在一實施例中，由於第一絕緣層包括第一填料f1，第一絕緣層103的流動性可以減少。因此，具有預定厚度以上的第一絕緣層103可以形成在半導體晶片101的第一表面121之上。例如，由於第一絕緣層103可以包含第一填料f1，因此具有大約10微米或更大的厚度的第一絕緣層103可以形成在半導體晶片101的第一表面121之上。在示例性實施例中，第一絕緣層103可以形成為大約10微米至大約100微米的厚度。
另外，由於第一絕緣層103可以包含第一填料f1，因此通過對第一絕緣層103執行衝壓來形成第一通孔H1和重分佈圖案孔P1的步驟變得更容易。由於第一絕緣層103包括第一填料f1，第一絕緣層103的流動性可以減少。因此，在衝壓第一絕緣層103後將衝壓器從第一絕緣層103分離的步驟中，第一絕緣層103的上表面可以保持平坦的表面。
另外，在將衝壓器從第一絕緣層103分離的步驟中，形成在第一絕緣層103中的第一通孔H1和重分佈圖案孔P1的形狀可以分別與第一衝壓器41a(圖10)的第一通孔突起部42(圖10)和第二衝壓器41b(圖11)的重分佈突起部43(圖11)的形狀實質性地相同。換句話說，由於第一絕緣層103可以通過包含第一填料f1來減少流動性，與第一絕緣層103不包含第一填料f1的情況相比，第一通孔H1和重分佈圖案孔P1可以具有更整頓的形狀。因此，第一導電通孔104和重分佈圖案105也可以具有整頓的形狀。
由於第一絕緣層103可以包含第一填料f1，所以可以提高半導體封裝件100的可靠性。更具體地，通過第一絕緣層103包含第一填料f1，可以減小第一絕緣層103和第一導電通孔104之間的熱膨脹係數(coefficient of thermal expansion，CTE)的差異。因此，可以減小半導體封裝件100由熱導致損壞的風險。
另外，由於第一絕緣層103包含第一填料f1，可以減小第一絕緣層103和第一導電通孔104之間的機械應力。因此，可以減小半導體封裝件100由於外部衝擊而導致損壞的風險。換言之，可以提高半導體封裝件100的耐久性。
根據本發明一實施例的半導體封裝件100的第一導電通孔104可以是填充第一通孔H1的導電材料。所述導電材料可以是具有優異導電性的金屬材料，例如銅、金和銀等。
第一導電通孔104可以與晶片接墊102接觸，並且可以電連接到晶片接墊102。因此，第一導電通孔104可以電連接到半導體晶片101上的各種種類的多個單獨的元件。另外，第一導電通孔104可以電連接到重分佈圖案105。
根據本發明一實施例的半導體封裝件100的重分佈圖案105可以包含用於將第一導電通孔104和第二導電通孔107電連接的多條重分佈線路。如圖1所繪示，重分佈圖案105可以位於第一導電通孔104和第二導電通孔107之間，並且可以電連接第一導電通孔104和第二導電通孔107。
如圖1所繪示，重分佈圖案105可以嵌入在第一絕緣層103中。更具體地，重分佈圖案105的第一表面105a可以與第一絕緣層103的一個表面實質性地處於相同的高度。第一絕緣層103可以露出重分佈圖案105的所述第一表面105a。換言之，與重分佈圖案105的第一表面105a相對的表面和重分佈圖案105的側表面可以被第一絕緣層103圍繞。
重分佈圖案105和第二絕緣層106相連而形成的表面可以與第一絕緣層103和第二絕緣層106相連而形成的表面處於實質性地同一水平。重分佈圖案105可以被嵌入在第一絕緣層103中，使得重分佈圖案105可以被牢固地位於第一絕緣層103中。另外，重分佈圖案105可以被嵌入在第一絕緣層103中，從而可以減小半導體封裝件100的厚度。
不同於圖1所繪示的，重分佈圖案105的第一表面105a可以比第一絕緣層103的一個表面更接近半導體晶片101。換句話說，重分佈圖案105的第一表面105a和第二絕緣層106相連而形成的表面可以比第一絕緣層103和第二絕緣層106相連而形成的表面更接近半導體晶片101。因此，在重分佈圖案105的第一表面105a和第二絕緣層106相連而形成的表面與第一絕緣層103和第二絕緣層106相連而形成的表面之間可能形成有台階。
另外，與重分佈圖案105的第一表面105a相對的第二表面可以比第一絕緣層103和第二絕緣層106相連而形成的表面更接近半導體晶片101。例如，重分佈圖案105的所述第二表面可以比第一絕緣層103和第二絕緣層106相連而形成的表面更接近半導體晶片101大約0.1微米至大約3微米。
重分佈圖案105的下表面可以在垂直方向上比第一絕緣層103的上表面更接近半導體晶片101。更具體地，與重分佈圖案105的第一表面105a相對的第二表面可以比第一絕緣層103和第二絕緣層106相連而形成的表面更接近半導體晶片101。
重分佈圖案105可以包含多條重分佈線路。多條重分佈線路之間的間隔距離d2可以是大約0.5微米至大約3微米。更具體地，多條重分佈線路之間的間隔距離d2可以是大約0.5微米至大約1.5微米。但不限於此，多條重分佈線路之間的間隔距離d2可以具有各種值。
另外，所述多條重分佈線路的寬度可以為大約0.5微米至大約1.5微米。但不限於此，多條重分佈線路的寬度可以具有各種值。多條重分佈線路的厚度可以為大約1微米至大約5微米。但不限於此，多條重分佈線路的厚度可以具有各種值。由於稍後將描述的本發明的半導體封裝件的製造方法的步驟，重分佈圖案105的間隔距離d2、寬度和厚度可以具有相對地較小的值。因此，重分佈圖案105的重分佈線路可以精巧並微细地佈置在第一絕緣層103中。
重分佈圖案105的材料可以包含具有優異導電性的金屬材料，例如銅、金和銀等。另外，重分佈圖案105可以包含與第一導電通孔104的材料實質性地相同的材料。例如，當第一導電通孔104的材料是銅時，重分佈圖案105的材料可以包含銅。
根據本發明一實施例的半導體封裝件100的第二絕緣層106可以被形成在第一絕緣層103上。更具體地，第二絕緣層106可以在與重分佈圖案105相連的同時被設置在第一絕緣層103上。另外，第二絕緣層106可以在第一絕緣層103上具有大約10微米至大約100微米的厚度。更具體地，第二絕緣層106可以在第一絕緣層103上具有大約20微米至大約500微米的厚度。但不限於此，第二絕緣層106可以具有大約100微米或更大的厚度。
第二絕緣層106可以具有與第一絕緣層103的材料不同的材料。因此，可以在第一絕緣層103和第二絕緣層106之間形成分界面。所述分界面可以與上述重分佈圖案105的第一表面105a處於實質性地同一水平。但不限於此，第一絕緣層103和第二絕緣層106的材料可以是相同的材料。此時，可以不在第一絕緣層103和第二絕緣層106之間形成分界面。
第二絕緣層106可以包含非導電性材料。例如，第二絕緣層106可以包含諸如聚醯亞胺的感光材料或環氧樹脂。但不限於此，第二絕緣層106也可以包含氧化矽膜、氮化矽膜、絕緣聚合物，或其組合。
第二絕緣層106可以通過衝壓工藝而不是光刻工藝具有第二通孔H2(圖21)和凸塊下金屬層(UBM)圖案孔P2(圖21)。因此，第二絕緣層106不僅可以包含感光材料，而且可以包含非感光材料。
第二通孔H2可以通過在形成重分佈圖案105的部分處穿過第二絕緣層106來形成。穿過第二絕緣層106來形成第二通孔H2的數量可以是多個。例如，如圖1所繪示，可以形成兩個第二通孔H2。但不限於此，第二通孔H2可以形成為各種數量。
第二絕緣層106可以包括第二填料f2。由於關於第二絕緣層106的第二填料f2的技術思想類似於關於第一絕緣層103的第一填料f1的技術思想，因此將省略其詳細描述。
第一絕緣層103的第一填料f1的混合比率可以與第二絕緣層106的第二填料f2的混合比率不同。例如，與第一絕緣層103相比，第二絕緣層106可以相對更多地與外部接觸。因此，第二絕緣層106的第二填料f2的混合比率可以高於第一絕緣層103的第一填料f1的混合比率。但不限於此，第一絕緣層103的第一填料f1的混合比率可以與第二絕緣層106的第二填料f2的混合比率實質性地相同。
第一絕緣層103中的第一填料f1可以形成為不同的密度。另外，第二絕緣層106中的第二填料f2也可以形成為不同的密度。例如，在第一絕緣層103與第一導電通孔104和重分佈圖案105相鄰的區域中，第一填料f1可以具有相對較高的密度。另外，在第二絕緣層106與第二導電通孔107和凸塊下金屬層108相鄰的區域中，第二填料f2可以具有相對較高的密度。因此，可以減小第一導電通孔104與第一絕緣層103之間的傳熱係數的差異和重分佈圖案105與第一絕緣層103之間的傳熱係數的差異。另外，可以減小第二導電通孔107與第二絕緣層106之間的傳熱係數的差異和凸塊下金屬層108與第二絕緣層106之間的傳熱係數的差異。由於上述的傳熱係數減小，可以減小半導體封裝件100的由熱導致損壞的風險。
第二通孔H2可以具有逐漸變窄的形狀。更具體地，第二通孔H2可以具有逐漸變窄的形狀，其越遠離第一絕緣層103，截面積越大。但不限於此，第二通孔H2可以為各種形狀。
第二通孔H2可以比第一通孔H1位於外側。換句話說，第二通孔H2可以比第一通孔H1更接近半導體封裝件100的側表面。因此，第二通孔H2之間的間隔距離d3可以具有大於第一通孔H1之間的間隔距離d2的值。但不限於此，第二通孔H2可以位於第一通孔H1的內側。
第二通孔H2的直徑可以為大約5微米至大約20微米。例如，第二通孔H1具有逐漸變窄的形狀時，在與第一絕緣層103相鄰的區域中的第二通孔H2的直徑可以為大約5微米，並且在與凸塊下金屬層108相鄰的區域中的第二通孔H2的直徑可以為大約15微米。
另外，當第二通孔H2為圓柱形結構時，在與第一絕緣層103相鄰的區域和與凸塊下金屬層108相鄰的區域中的第二通孔H2的直徑可以具有大約10微米的相同的值。但不限於此，根據第二通孔H2的各種形狀，第二通孔H2的直徑有以具有各種值。
根據本發明一實施例的半導體封裝件100的第二導電通孔107可以是填充第二通孔H2的導電材料。所述導電材料可以是具有優異導電性的金屬材料，例如銅、金和銀等。
第二導電通孔107可以與重分佈圖案105和凸塊下金屬層108接觸。因此，半導體晶片101上各種種類的多個單獨的元件可以通過第一導電通孔104、重分佈圖案105、第二導電通孔107、凸塊下金屬層108電連接到外部連接端子109。
根據本發明一實施例的半導體封裝件100的凸塊下金屬層108可以為將重分佈圖案105和外部連接端子109電連接的接墊。如圖1所繪示，凸塊下金屬層108可以位於第二導電通孔107和外部連接端子109之間，並且可以將重分佈圖案105和外部連接端子109電連接。
如圖1所繪示，凸塊下金屬層108可以嵌入在第二絕緣層106中。更具體地，凸塊下金屬層108的第一表面108i可以與第二絕緣層106處於實質性地相同的水平。換言之，與凸塊下金屬層108的第一表面108i相對的表面和凸塊下金屬層108的側面可以被第二絕緣層106圍繞。
不同於圖1所繪示的，凸塊下金屬層108的第一表面108i可以比第二絕緣層106更接近半導體晶片101。換句話說，凸塊下金屬層108的第一表面108i與外部連接端子109相連而形成的表面可以比第二絕緣層106露出於外部的表面更接近半導體晶片101。因此，在凸塊下金屬層108的第一表面108i與外部連接端子109相連而形成的表面與第二絕緣層106露出於外部的表面之間可能形成有台階。如上所述，與凸塊下金屬層108的第一表面108i相對的表面和凸塊下金屬層108的側表面可以被第二絕緣層106圍繞。凸塊下金屬層108可以嵌入在第二絕緣層106中，因此凸塊下金屬層108可以牢固地位於第二絕緣層106的內部，並且半導體封裝件100的厚度可以減小。
參考圖1，凸塊下金屬層108可以形成為一個金屬層。但不限於此，凸塊下金屬層108可以形成為多個金屬層形成。凸塊下金屬層108的材料可以包含具有優異導電性的金屬材料，例如銅、金和銀等。另外，凸塊下金屬層108可以包含與第二導電通孔107的材料實質性地相同的材料。例如，當第二導電通孔107的材料為銅時，凸塊下金屬層108的材料可以包含銅。
根據本發明一實施例的半導體封裝件100的外部連接端子109可以位於凸塊下金屬層108的下部，並且與凸塊下金屬層108電連接。另外，外部連接端子109可以與凸塊下金屬層108的第一表面108i相連。
半導體封裝件100可以通過外部連接端子109電連接到諸如系統基板或主機板等的外部裝置。如圖1所繪示，外部連接端子109可以包含焊球。焊球可以包含錫、銀、銅和鋁中的至少一種。如圖1所繪示，所述焊球可以為球形，但不限於此，可以具有各種形狀，例如多邊柱形和多面體等。
根據本發明一實施例的半導體封裝件100的保護層110可以被形成在半導體晶片101的第二表面122上。保護層110可以是被形成為用於保護半導體晶片101免受有害環境影響的層。根據一實施例，保護層110可以包含氧化膜。保護層110可以在半導體晶片101的第二表面122上具有大約15微米至大約30微米的厚度。
在根據本發明一實施例的半導體封裝件100中，重分佈圖案105和凸塊下金屬層108可以分別嵌入在第一絕緣層103和第二絕緣層106中，第一導電通孔104、重分佈圖案105、第二導電通孔107，和凸塊下金屬層108的厚度之和可以與第一絕緣層103和第二絕緣層106的厚度之和實質性地相同。但不限於此，第一導電通孔104、重分佈圖案105、第二導電通孔107，和凸塊下金屬層108的厚度之和可以與第一絕緣層103和第二絕緣層106的厚度之和可以在大約0.1微米至大約10微米的範圍內具有差異。
在示例性實施例中，第一導電通孔104和重分佈圖案105的厚度之和可以與第一絕緣層103的厚度實質性地相同。但不限於此，在示例性實施例中，第一導電通孔104和重分佈圖案105的厚度之和可以與第一絕緣層103的厚度可以在大約0.1微米至大約10微米的範圍內具有差異。
不同於圖1所繪示的，根據本發明一實施例的半導體封裝件100可以包含多個重分佈圖案105。並且，所述多個重分佈圖案105可以通過多個導電通孔來彼此電連接。
根據本發明一實施例的半導體封裝件100可以通過包含稍後將描述的衝壓工藝的半導體封裝件製造方法來製造。因此，可以降低半導體封裝件100的生產成本。
另外，根據本發明一實施例的半導體封裝件100的重分佈圖案105和凸塊下金屬層108可以分別嵌入在第一絕緣層103和第二絕緣層106中，半導體封裝件100可以是薄和輕，並且耐久性優異。
圖2繪示了根據本發明一實施例的半導體封裝件200的截面圖。參考圖2，根據本發明一實施例的半導體封裝件200可以包含半導體晶片101、晶片接墊102、第一絕緣層103、第一導電通孔104、重分佈圖案105、第二絕緣層106、第二導電通孔107、凸塊下金屬層108、外部連接端子109，以及保護層110。
本發明的半導體封裝件200的第一絕緣層103可以包含第一上部黏合層103a和第一填料層103b。第一上部黏合層103a可以是有機化合物層。例如，第一上部黏合層103a可以是包含環氧樹脂的層。另外，第一上部黏合層103a可以是包含黏合材料的層，並且可以是不包含第一填料f1的層。
第一上部黏合層103a可以在半導體晶片101和第一填料層103b之間。第一填料層103b可以是包含第一填料f1的層。第一填料層103b可以在第一上部黏合層103a和第二絕緣層106之間。
本發明的半導體封裝件200的第二絕緣層106可以包含第二上部黏合層106a和第二填料層106b。第二上部黏合層106a可以是有機化合物層。例如，第二上部黏合層106a可以是包含環氧樹脂的層。另外，第二上部黏合層106a可以是包含黏合材料的層，並且可以是不包含第二填料f2的層。
第二上部黏合層106a可以在第一填料層103b和第二填料層106b之間。第二填料層106b可以是包含第二填料f2的層。第二填料層106b可以被形成在第二上部黏合層106a上，並且第二填料層106b的一部分可以露出於外部。
本發明的半導體封裝件200可以包含第一上部黏合層103a，使第一填料層103b可以牢固地附接到半導體晶片101上。另外，半導體封裝件200可以包含第二上部黏合層106a，使第二填料層106b可以牢固地附接到第一絕緣層103上。因此，可以簡化半導體封裝件200的製造步驟，並且可以降低半導體封裝件200由於外部衝擊而導致損壞的風險。
圖3繪示了根據本發明一實施例的半導體封裝件300的截面圖。參考圖3，根據本發明一實施例的半導體封裝件300可以包含半導體晶片101、晶片接墊102、第一絕緣層103、第一導電通孔104、重分佈圖案105、第二絕緣層106、第二導電通孔107、凸塊下金屬層108、外部連接端子109，以及保護層110。
本發明的半導體封裝件300的第一絕緣層103可以包含第一上部黏合層103a、第一填料層103b，以及第一下部黏合層103c。並且，第二絕緣層106可以包含第二上部黏合層106a、第二填料層106b，以及第二下部黏合層106c。由於關於第一下部黏合層103c和第二下部黏合層106c的技術思想與關於第一上部黏合層103a和第二上部黏合層106a的技術思想相同，因此將省略其詳細描述。
第一絕緣層103的第一下部黏合層103c可以形成在第一填料層103b上。第一絕緣層103的第一填料層103b可以在第一上部黏合層103a和第一下部黏合層103c之間。第一絕緣層103可以在第一填料層103b上包含第一下部黏合層103c，因此在對第一絕緣層103執行衝壓來形成第一通孔H1和重分佈圖案孔P1的步驟中，可以防止第一填料f1從第一填料層103b脫離。
第二絕緣層106的第二下部黏合層106c可以形成在第二填料層106b上。第二絕緣層106的第二填料層106b可以在第二上部黏合層106a和第二下部黏合層106c之間。第二絕緣層106在第二下部黏合層106c上可以包含第二填料層106b，因此在對第二絕緣層106執行衝壓來形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟中，可以防止第二填料f2從第二填料層106b脫離。
並且，本發明的半導體封裝件300可以包含第一下部黏合層103c，使第二絕緣層106可以牢固地附接到第一下部黏合層103c上。因此，可以減小半導體封裝件300由於外部衝擊而導致損壞的風險。
圖4至圖7繪示了根據本發明一實施例的重分佈圖案105的截面圖。更具體地，圖4至圖7是圖1至圖3中的A區域的重分佈圖案105的截面圖。在一實施例中，本發明的重分佈圖案105可以具有逐漸變窄的形狀，其越接近半導體晶片101，截面積越小。
參考圖4，本發明的重分佈圖案105的截面可以具有三角形形狀。更具體地，圖1中的A區域的重分佈圖案105在X-Z平面中可以具有銳角三角形的截面。例如，A區域的重分佈圖案105在X-Z平面中可以具有等腰三角形截面。
參考圖5，本發明的重分佈圖案105的截面可以具有梯形形狀。更具體地，圖1中的A區域的重分佈圖案105在X-Z平面中可以具有梯形形狀的截面。例如，平行於半導體晶片101並相對地接近第一絕緣層103的重分佈圖案105的第一邊的長度t1可以小於平行於半導體晶片101並相對地接近第二絕緣層106的重分佈圖案105的第二邊的長度t2。
參考圖6，本發明的重分佈圖案105的截面可以具有階梯形狀。更具體地，圖1中的A區域的重分佈圖案105在X-Z平面中可以具有階梯形狀的截面，其越接近半導體晶片101，寬度越小。
參考圖7，本發明的重分佈圖案105的截面可以具有半圓形狀。更具體地，圖1中的A區域的重分佈圖案105在X-Z平面中可以具有半圓形狀的截面，其越接近半導體晶片101，寬度越小。
本發明的重分佈圖案105可以通過以導電材料填充由衝壓器的重分佈突起部43(圖11)形成的重分佈圖案孔P1來形成。重分佈突起部43可以具有逐漸變窄的形狀，其截面積朝向下部變窄。因此，本發明的重分佈圖案孔P1也可以具有逐漸變窄的形狀，其越接近半導體晶片101，截面積越小。
重分佈突起部可以具有上述的逐漸變窄的形狀，使在對第一絕緣層103執行衝壓後將衝壓器從第一絕緣層103分離的步驟可以變得容易。另外，第一絕緣層103的上表面可以保持平坦的表面。
圖8至圖24繪示了根據本發明一實施例的半導體封裝件的製造方法。
本發明的半導體封裝件的製造方法可以包含： 在半導體晶片101的第一表面121上形成第一絕緣層103的步驟S201a和S201b；對第一絕緣層103執行衝壓(stamping)來形成第一通孔H1的步驟S202；對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟S203；對第一通孔H1執行蝕刻的步驟S204；形成第一導電通孔104和重分佈圖案105的步驟S205；對第一導電材料M1執行平面化的步驟S206；在第一絕緣層103上形成第二絕緣層106的步驟S207a和S207b；對第二絕緣層106執行衝壓來形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟S208；對第二通孔H2執行蝕刻的步驟S209；形成第二導電通孔107和凸塊下金屬層108的步驟S210；對第二導電材料M2執行蝕刻平面化的步驟S211；以及安裝外部連接端子109的步驟S212。
圖8繪示出根據本發明一實施例的在半導體晶片101的第一表面121上形成第一絕緣層103的步驟S201a的示意圖。本發明的半導體封裝件的製造方法可以包含在半導體晶片101的第一表面121上形成第一絕緣層103的步驟S201a。更具體地，所述形成第一絕緣層103的步驟S201a可以為在形成有晶片接墊102的半導體晶片101的第一表面121上形成具有大約10微米至大約100微米的厚度的第一絕緣層103的步驟。如上所述，第一絕緣層103可以包含非感光材料。
在一實施例中，形成第一絕緣層103的步驟S201a可以包含在半導體晶片101的第一表面121上形成包含第一填料f1的第一絕緣層103的步驟。由於關於第一填料f1的技術思想類似於參考圖1所述的技術思想，因此將省略其詳細描述。
可以基於第一絕緣層103內的第一填料f1的濃度確定第一絕緣層103的流動性。第一絕緣層103的流動性可以通過第一填料f1來調節，因此在半導體晶片101的第一表面121上可以形成具有預定厚度以上的第一絕緣層103。例如，由於第一絕緣層103可以包含第一填料f1，因此具有大約10微米或更大的厚度的第一絕緣層103可以形成在半導體晶片101的第一表面121之上。
圖9繪示出根據本發明一實施例的在半導體晶片101的第一表面121上形成第一絕緣層103的步驟S201b的示意圖。形成第一絕緣層103的步驟S201b可以包含在半導體晶片101的第一表面121上形成第一上部黏合層103a的步驟；在第一上部黏合層103a上形成包含第一填料f1的第一填料層103b的步驟；以及在第一填料層103b上形成第一下部黏合層103c的步驟。
在一實施例中，形成第一絕緣層103的步驟S201可以包含將順序地堆疊了第一上部黏合層103a、包含第一填料f1的第一填料層103b，和第一下部黏合層103c的薄膜(film)類型的第一絕緣層103附接到半導體晶片101的第一表面121上的步驟。
圖10繪示出根據本發明一實施例的對第一絕緣層103執行衝壓來形成第一通孔H1的步驟S202的示意圖。本發明的半導體封裝件製造方法S200可以包含對第一絕緣層103執行衝壓來形成第一通孔H1的步驟(以下稱為第一衝壓工藝S202)。
參考圖10，第一衝壓工藝S202可以包含使用包含以微米為單位或以奈米為單位的尺寸的第一通孔突起部42的第一衝壓器41a按壓第一絕緣層103來在第一絕緣層103上形成第一通孔H1的步驟。第一衝壓器41a的第一通孔突起部42可以在第一絕緣層103中形成第一通孔H1。
在第一壓工藝S202後，可以在第一絕緣層103執行硬化工藝。可以通過所述硬化工藝在第一絕緣層103中穩定地形成第一通孔H1。例如，硬化工藝可以包含熱硬化工藝，和光硬化工藝等。
如上所述，由於第一絕緣層103可以包含第一填料f1，因此通過對第一絕緣層103執行衝壓來形成第一通孔H1的步驟變得更容易。更具體地，第一絕緣層103可以通過包含第一填料f1來減少流動性，因此在對第一絕緣層103執行衝壓後從第一絕緣層103分離衝壓器時可以保持第一絕緣層103的表面平坦。
另外，在將第一衝壓器41a分離的步驟中，形成在第一絕緣層103上的第一通孔H1的形狀可以與第一衝壓器41a的第一通孔突起部42的形狀接近實質性地相同的形狀。換句話說，由於第一絕緣層103可以通過包含第一填料f1來減少流動性，與第一絕緣層103不包含第一填料f1的情況相比，第一通孔H1可以具有更整頓的形狀。
圖11至圖14繪示出根據本發明一實施例的對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟S203的示意圖。本發明的半導體封裝件製造方法S200可以包含對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟(以下稱為第二衝壓工藝S203)。
參考圖11至圖14，第二衝壓工藝S203可以包含使用包含以微米為單位或以奈米為單位的尺寸的重分佈突起部43的第二衝壓器41b按壓第一絕緣層103來在第一絕緣層103上形成重分佈圖案孔P1(圖15的P1)的步驟。第二衝壓器41b的重分佈突起部43可以在第一絕緣層103上形成重分佈圖案孔P1。
重分佈突起部43可以具有逐漸變窄的形狀，其截面積朝向下部變窄。因此，由重分佈突起部43形成的重分佈圖案孔P1也可以具有逐漸變窄的形狀，其越接近半導體晶片101，截面積越窄。重分佈突起部可以為逐漸變窄的形狀，因此從第一絕緣層103分離第二衝壓器41b可以變得更容易。另外，當將第二衝壓器41b從第一絕緣層103分離時，第一絕緣層103的表面可以保持平坦。
參考圖11，本發明的半導體封裝件製造方法S200可以包含使用包含在X-Z平面中具有三角形形狀截面的重分佈突起部43的第二衝壓器41b對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟。因此，如上所述，半導體封裝件100的重分佈圖案105截面可以具有三角形形狀。
參考圖12，本發明的半導體封裝件製造方法S200可以包含使用包含在X-Z平面中具有梯形形狀截面的重分佈突起部43的第二衝壓器41b對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟。因此，如上所述，半導體封裝件100的重分佈圖案105截面可以具有梯形形狀。
參考圖13，本發明的半導體封裝件製造方法S200可以包含使用包含在X-Z平面中具有階梯形狀截面的重分佈突起部43的第二衝壓器41b對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟。因此，如上所述，半導體封裝件100的重分佈圖案105截面可以具有階梯形狀。
參考圖14，本發明的半導體封裝件製造方法S200可以包含使用包含在X-Z平面中具有半圓形狀截面的重分佈突起部43的第二衝壓器41b對第一絕緣層103執行衝壓來形成重分佈圖案孔P1的步驟。因此，如上所述，半導體封裝件100的重分佈圖案105截面可以具有半圓形狀。
但不限於上述描述，根據本發明一實施例的衝壓器可以皆包含第一通孔突起部42和重分佈突起部43。因此，本發明的半導體封裝件製造方法S200可以包含對第一絕緣層103執行衝壓來同時形成第一通孔H1和重分佈圖案孔P1的步驟。
由於根據本發明一實施例的半導體封裝件製造方法S200可以通過衝壓工藝來形成第一通孔H1和重分佈圖案孔P1，因此第一絕緣層103可以包含各種材料。更具體地，由於可以通過衝壓工藝而不是光刻工藝在第一絕緣層103上形成第一通孔H1和重分佈圖案孔P1，因此第一絕緣層103可以包含非感光材料。因此，可以拓寬第一絕緣層103的材料的選擇，並且可以減少半導體封裝件100的製造成本。
圖15繪示出根據本發明一實施例的對第一通孔H1執行蝕刻的步驟S204的示意圖。根據本發明一實施例的半導體封裝件製造方法S200可以包含對第一通孔H1執行蝕刻的步驟S204。更具體地，對第一通孔H1執行蝕刻的步驟S204可以是對位於第一通孔H1的最下部的第一絕緣層103執行蝕刻的步驟。對第一通孔H1執行蝕刻的步驟S204可以包含對位於第一通孔H1的最下部的第一絕緣層103執行蝕刻來露出晶片接墊102的步驟。
對第一通孔H1執行蝕刻的步驟S204可以包含通過乾蝕刻或濕蝕刻來對第一通孔H1執行蝕刻的步驟。
根據一示例性實施例，對第一通孔H1執行蝕刻的步驟S204可以為通過使用電漿來對第一通孔H1執行蝕刻的步驟。更具體地，所述電漿蝕刻工藝可以包含在將程序氣體注入真空室之後向所述程序氣體供應電能的步驟。通過所述供應的電能，程序氣體可以處於電漿狀態。在所述電漿狀態離解的程序氣體的反應性原子可以對位於第一通孔H1的最下部的第一絕緣層103執行蝕刻，並且可以將晶片接墊102向外部露出。
對第一通孔H1執行蝕刻的步驟S204可以選擇性地包含通過超音波清潔工藝清潔第一通孔H1的步驟。另外，所述超音波清潔工藝可以在所述電漿蝕刻工藝之後執行。
超音波清潔工藝可以包含在所述電漿蝕刻工藝之後施加高頻率振動能量到留在第一通孔H1的最下部的第一絕緣層103來去除第一通孔H1的上部的第一絕緣層103，從而將晶片接墊102露出於外部的步驟。
當通過所述電漿蝕刻工藝對位於第一通孔H1的最下部的第一絕緣層103執行蝕刻並充分露出晶片接墊102時，本發明的對第一通孔H1執行蝕刻的步驟S204可以省略上述超音波清潔工藝。
在一實施例中，可以對形成有第一通孔H1和重分佈圖案孔P1的第一絕緣層103執行硬化工藝。通過所述硬化工藝，可以在第一絕緣層103上穩定地形成第一通孔H1和重分佈圖案孔P1。
圖16繪示根據本發明一實施例的形成第一導電通孔104和重分佈圖案105的步驟S205的示意圖。本發明的半導體封裝件製造方法S200可以包含形成第一導電通孔104和重分佈圖案105的步驟S205。更具體地，形成第一導電通孔104的步驟可以包含用第一導電材料M1填充通過上述衝壓和蝕刻工藝形成的第一通孔H1的步驟。另外，形成重分佈圖案105的步驟可以包含用第一導電材料M1填充通過上述衝壓工藝形成的重分佈圖案孔P1的步驟。所述第一導電材料M1可以包含各種金屬材料。例如，所述第一導電材料M1可以包含具有優異導電性的金屬材料，例如銅、金和銀等。
當形成第一導電通孔104和重分佈圖案105的步驟S205完成時，第一導電材料M1可以以大約1微米至大約4微米的厚度覆蓋第一絕緣層103。
圖17繪示根據本發明一實施例的對第一導電材料M1執行平面化的步驟S206的示意圖。根據本發明一實施例的半導體封裝件製造方法S200可以包含對第一導電材料M1執行平面化的步驟S206。更具體地，如上所述，對第一導電材料M1執行平面化的步驟S206可以包含去除覆蓋第一絕緣層103和重分佈圖案105的第一導電材料M1的一部分來將重分佈圖案105和第一絕緣層103露出於外部的步驟。例如，對第一導電材料M1執行平面化的步驟S206可以包含化學機械研磨(chemical mechanical polishing，CMP)工藝和回蝕(etch-back)工藝。
當重分佈圖案105和第一絕緣層103露出於外部時，重分佈圖案105的第一表面105a和第一絕緣層103可以處於實質地相同的高度。另外，與重分佈圖案105的第一表面105a相對的表面和重分佈圖案105的側表面可以被第一絕緣層103圍繞。重分佈圖案105可以嵌入在第一絕緣層103中，因此重分佈圖案105可以牢固地位於第一絕緣層103的內部，並且半導體封裝件100的厚度可以減小。
不同於第17所繪示的，重分佈圖案105的第一表面105a可以比第一絕緣層103的露出於外部的表面更接近半導體晶片101。換言之，重分佈圖案105的第一表面105a可以比第一絕緣層103的露出於外部的表面更接近半導體晶片101。因此，台階可以形成在重分佈圖案105的第一表面105a和第一絕緣層103的露出於外部的表面之間。
圖18繪示根據本發明一實施例的在第一絕緣層103上形成第二絕緣層106的步驟S207a和S207b的示意圖。本發明的半導體封裝件製造方法S200可以包含在第一絕緣層103上形成第二絕緣層106的步驟S207a和S207b。更具體地，形成第二絕緣層106的步驟S207a和S207b可以為在第一絕緣層103上形成具有大約10微米至大約100微米的厚度的第二絕緣層106的步驟。
第一絕緣層103和第二絕緣層106的材料可以實質地相同。但不限於此，第一絕緣層103和第二絕緣層106的材料可以是不相同的材料。
形成第二絕緣層106的步驟S207a可以包含在第一絕緣層103上形成包含第二填料f2的第二絕緣層106的步驟。
如上所述，可以基於第二絕緣層106內的第二填料f2的濃度來決定第二絕緣層的流動性。
第二絕緣層106通過包含第二填料f2可以調節第二絕緣層106的流動性。第二絕緣層106的流動性可以通過第二填料f2來調節，因此在第一絕緣層103上可以形成具有預定厚度以上的厚度的第二絕緣層106。例如，由於第二絕緣層106可以包含第二填料f2，因此具有大約10微米或更大的厚度的第二絕緣層106可以形成在第一絕緣層103上。
圖19繪示根據本發明一實施例的在第一絕緣層103上形成第二絕緣層106的步驟S207b的示意圖。形成第二絕緣層106的步驟S207b可以包含在第一絕緣層103上形成第二上部黏合層106a的步驟、在第二上部黏合層106a上形成包含第二填料f2的第二填料層106b的步驟，以及在第二填料層106b上形成第二下部黏合層106c的步驟。
在一實施例中，形成第二絕緣層106的步驟S207b可以包含將順序地堆疊了第二上部黏合層106a、包含第二填料f2的第二填料層106b，和第二下部黏合層106c的薄膜類型的第二絕緣層106附接到第一絕緣層103上的步驟。
由於第二絕緣層106可以包含第二下部黏合層106c，因此在形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟中，可以防止第二填料f2從第二填料層106b脫離。
圖20繪示根據本發明一實施例的通過對第二絕緣層106執行衝壓來形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟(以下稱為第三衝壓工藝S208)的示意圖。本發明的半導體封裝件製造方法S200可以包含過對第二絕緣層106執行衝壓來形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟。由於第三衝壓工藝的技術思想與上述的第一和第二衝壓工藝的技術思想實質地相同，因此將省略其詳細描述。
第三衝壓工藝S208可以包含使用包含以微米為單位或以奈米為單位的尺寸的突起部73的第三衝壓器70按壓在第二絕緣層106來在第二絕緣層106上形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟。例如，第三衝壓工藝S208可以包含在第二絕緣層106上同時形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟。
第三衝壓器70的突起部73可以包含第二通孔突起部71和凸塊下金屬層突起部72。更具體地，第二通孔突起部71可以在第二絕緣層106上形成第二通孔H2，並且凸塊下金屬層突起部72可以在第二絕緣層106上形成凸塊下金屬層圖案孔P2。
在第三衝壓工藝S208後，可以執行額外的硬化工藝。第二通孔H2和凸塊下金屬層圖案孔P2可以通過所述硬化工藝穩定地形成在第二絕緣層106上。
由於根據本發明一實施例的半導體封裝件製造方法S200可以通過第三衝壓工藝S208形成第二通孔H2和凸塊下金屬層圖案孔P2，因此第二絕緣層106可以包含各種材料。更具體地，由於可以通過第三衝壓工藝S208而不是光刻工藝在第二絕緣層106上形成第二通孔H2和凸塊下金屬層圖案孔P2，因此第二絕緣層106可以包含感光材料以及非感光材料。因此，可以拓寬第二絕緣層106的材料的選擇，並且可以減少半導體封裝件100的製造成本。
由於第二絕緣層106可以包含第二填料f2，因此通過對第二絕緣層106執行衝壓來形成第二通孔H2和凸塊下金屬層圖案孔P2的步驟S208變得更容易。更具體地，第二絕緣層106可以通過包含第二填料f2來減少流動性，因此當在使用第三衝壓器70對第二絕緣層106執行衝壓後將第三衝壓器70從第二絕緣層106分離時，第二絕緣層106的表面可以變得平坦。另外，在將第三衝壓器70分離的步驟中，形成在第二絕緣層106上的第二通孔H2和凸塊下金屬層圖案孔P2的形狀可以分別與第三衝壓器70的第二通孔突起部71和凸塊下金屬層突起部72的形狀實質性地相同。換句話說，由於第二絕緣層106可以通過包含第二填料f2來減少流動性，與第二絕緣層106不包含第二填料f2的情況相比，第二通孔H2和凸塊下金屬層圖案孔P2可以具有更整頓的形狀。
圖21繪示根據本發明一實施例的對第二通孔H2執行蝕刻的步驟S209的示意圖。根據本發明一實施例的半導體封裝件製造方法S200可以包含對第二通孔H2執行蝕刻的步驟S209。更具體地，所述對第二通孔H2執行蝕刻的步驟S209可以為對位於第二通孔H2的最下部的第二絕緣層106執行蝕刻的步驟。通過對位於第二通孔H2的最下部的第二絕緣層106執行蝕刻來將重分佈圖案105露出於外部。
對第二通孔H2執行蝕刻的步驟S209可以包含通過乾蝕刻或濕蝕刻來對第二通孔H2執行蝕刻的步驟。在示例性實施例中，對第二通孔H2執行蝕刻的步驟S209可以為通過電漿蝕刻工藝來對第二通孔H2執行蝕刻的步驟。另外，對第二通孔H2執行蝕刻的步驟S209可以選擇性地包含上述的超音波清潔工藝。由於關於所述電漿蝕刻工藝和所述超音波清潔工藝的技術思想與上述的技術思想實質地相同，因此將省略其詳細描述。
圖22繪示根據本發明一實施例的形成第二導電通孔107和凸塊下金屬層108的步驟S210的示意圖。本發明的半導體封裝件製造方法S200可以包含形成第二導電通孔107和凸塊下金屬層108的步驟S210。更具體地，形成第二導電通孔107的步驟可以包含用第二導電材料M2填充通過上述的第三衝壓工藝S208和蝕刻工藝S209形成的第二通孔H2的步驟。另外，形成凸塊下金屬層108的步驟可以包含用第二導電材料M2填充通過上述的第三衝壓工藝S208形成的凸塊下金屬層圖案孔P2的步驟。所述第二導電材料M2可以包含各種金屬材料。例如，所述第二導電材料M2可以包含具有優異導電性的金屬材料，例如銅、金和銀等。
當形成第二導電通孔107和凸塊下金屬層108的步驟S210完成時，第二導電材料M2可以以大約1微米至大約4微米的厚度覆蓋第二絕緣層106和凸塊下金屬層108。
圖23繪示根據本發明一實施例的對第二導電材料M2執行平面化的步驟S211的示意圖。根據本發明一實施例的半導體封裝件製造方法S200可以包含對第二導電材料M2執行平面化的步驟S211。更具體地，如上所述，對第二導電材料M2執行平面化的步驟S211可以包含去除覆蓋第二絕緣層106和凸塊下金屬層208的第二導電材料M2的一部分來將凸塊下金屬層108和第二絕緣層106露出於外部的步驟。
當第二絕緣層106和凸塊下金屬層108被露出於外部，第二絕緣層106和凸塊下金屬層108的第一表面108i以處於實質地相同的水平。另外，與凸塊下金屬層108的第一表面108i相對的表面和凸塊下金屬層108的側面可以被第二絕緣層106圍繞。凸塊下金屬層108可以嵌入在第二絕緣層106中，因此凸塊下金屬層108可以牢固地位於第二絕緣層106的內部，並且半導體封裝件100的厚度可以減小。
不同於圖23所繪示，凸塊下金屬層108的露出於外部的表面可以比第二絕緣層106的露出於外部的表面更接近半導體晶片101。因此，台階可以形成於凸塊下金屬層108的露出於外部的表面和第二絕緣層106的露出於外部的表面之間。
圖24繪示根據本發明一實施例的安裝外部連接端子109的步驟S212。本發明的半導體封裝件製造方法S200可以包含安裝外部連接端子109的步驟S212。更具體地，安裝外部連接端子109的步驟S212可以包含在凸塊下金屬層108上安裝外部連接端子109來將凸塊下金屬層108和外部連接端子109電連接的步驟。
參考圖24，安裝外部連接端子109的步驟S212可以包含將外部連接端子109安裝成與凸塊下金屬層108的第一表面108i相連的步驟。另外，安裝外部連接端子109的步驟S212可以包含將外部連接端子109加工成各種形狀的工藝，例如圓柱體、多面稜柱、多面體等的各種形狀的步驟。
根據本發明的實施例的半導體封裝件製造方法S200可以通過包含上述的工藝來降低半導體封裝件的生產成本。
另外，根據本發明的實施例的半導體封裝件製造方法S200可以通過包含上述的工藝來生產薄和輕，並且耐久性優異的半導體封裝件。
如上所述，已經在圖式和說明書中發明了示例性實施例。儘管在本說明書中使用特定術語描述了實施例，但這僅出於說明本發明的技術思想的目的而使用，並且不用於限制含義或申請專利範圍描述的本發明的範圍。因此，本領域中具有通常知識者將理解由此可以進行各種修改和等同的其他實施例。因此，本發明的真實技術保護範圍將由所附申請專利範圍的技術思想來限定。
41a:第一衝壓器 41b:第二衝壓器 42:第一通孔突起部 43:重分佈突起部 70:第三衝壓器 71:第二通孔突起部 72:凸塊下金屬層突起部 73:突起部 100:半導體封裝件 101:半導體晶片 102:晶片接墊 103:第一絕緣層 103a:第一上部黏合層 103b:第一填料層 103c:第一下部黏合層 104:第一導電通孔 105:重分佈圖案 105a:第一表面 106:第二絕緣層 106a:第二上部黏合層 106b:第二填料層 106c:第二下部黏合層 107:第二導電通孔 108:凸塊下金屬層 108a 108i:第一表面 109:外部連接端子 110:保護層 121:第一表面 122:第二表面 200:半導體封裝件 300:半導體封裝件 S201a:步驟 S201b:步驟 S202:步驟 S203:步驟 S204:步驟 S205:步驟 S206:步驟 S207a:步驟 S207b:步驟 S208:步驟 S209:步驟 S210:步驟 S211:步驟 S212:步驟 A:區域 H1:第一通孔 H2:第二通孔 M1:第一導電材料 M2:第二導電材料 P1:重分佈圖案孔 P2:凸塊下金屬層圖案孔 d1、d2、d3:間隔距離 f1:第一填料 f2:第二填料 t1、t2:長度
圖1繪示了根據本發明一實施例的半導體封裝件的截面圖。
圖2繪示了根據本發明一實施例的半導體封裝件的截面圖。
圖3繪示了根據本發明一實施例的半導體封裝件的截面圖。
圖4至圖7繪示了根據本發明一實施例的重分佈圖案的截面圖。
圖8至圖24繪示了根據本發明一實施例的半導體封裝件的製造方法。
100:半導體封裝件
101:半導體晶片
102:晶片接墊
103:第一絕緣層
104:第一導電通孔
105:重分佈圖案
105a:第一表面
106:第二絕緣層
107:第二導電通孔
108:凸塊下金屬層
108i:第一表面
109:外部連接端子
110:保護層
121:第一表面
122:第二表面
A:區域
d1、d2、d3:間隔距離
f1:第一填料
f2:第二填料

Claims (19)

  1. 一種半導體封裝件，包含：半導體晶片，在其第一表面上形成有晶片接墊；第一絕緣層，位於所述半導體晶片的所述第一表面上，並包含第一填料；第一導電通孔，與所述晶片接墊電連接，並穿過所述第一絕緣層來形成；重分佈圖案，與所述第一導電通孔電連接，並嵌入在所述第一絕緣層中；以及第二絕緣層，在所述第一絕緣層上與所述重分佈圖案相連，並包含第二填料，其中，所述第一填料和所述第二填料包含二氧化矽和氧化鋁中的至少一種。
  2. 如請求項1所述之半導體封裝件，其還包含：第二導電通孔，與所述重分佈圖案電連接，並穿過所述第二絕緣層來形成；凸塊下金屬層，與所述第二導電通孔電連接，並嵌入在所述第二絕緣層中；以及外部連接端子，與所述凸塊下金屬層電連接。
  3. 如請求項2所述之半導體封裝件，其中，所述第一填料具有大約0.1微米至10微米的尺寸。
  4. 如請求項2所述之半導體封裝件，其中，所述第一絕緣層的所述第一填料的混合比率不同於所述第二絕緣層的所述第二填料的混合比率。
  5. 如請求項2所述之半導體封裝件，其中，所述第一絕緣層的厚 度為10微米至100微米，所述第二絕緣層的厚度為10微米至100微米。
  6. 如請求項2所述之半導體封裝件，其中，所述重分佈圖案具有逐漸變窄的形狀，越接近所述半導體晶片，截面積越小，所述重分佈圖案的厚度為1微米至5微米。
  7. 如請求項2所述之半導體封裝件，其中，所述第一導電通孔和所述第二導電通孔的剖面的直徑為5微米至20微米。
  8. 如請求項4所述之半導體封裝件，其中，所述第一絕緣層的所述第一填料的混合比率低於所述第二絕緣層的所述第二填料的混合比率。
  9. 如請求項1所述之半導體封裝件，其中，所述第一填料在所述第一絕緣層與所述第一導電通孔和所述重分佈圖案相鄰的區域中，具有相對較高的密度。
  10. 如請求項2所述之半導體封裝件，其中，所述第一絕緣層包含：第一上部黏合層，位於所述半導體晶片上；以及第一填料層，位於所述第一上部黏合層上，並包含所述第一填料，所述第二絕緣層包含：第二上部黏合層，位於所述第一填料層上；以及第二填料層，位於所述第二上部黏合層上，並包含所述第二填料。
  11. 如請求項10所述之半導體封裝件，其中，所述第一絕緣層還包含第一下部黏合層，位於所述第一填料層和所述第二上部黏合層之間，所述第二絕緣層還包含第二下部黏合層，位於所述第二填 料層上。
  12. 如請求項1所述之半導體封裝件，其中，所述重分佈圖案具有逐漸變窄的形狀，越接近所述半導體晶片，截面積越小。
  13. 如請求項1所述之半導體封裝件，其中，所述第一導電通孔和所述重分佈圖案的厚度之和與所述第一絕緣層的厚度相同。
  14. 如請求項1所述之半導體封裝件，其中，所述重分佈圖案的下表面在垂直方向上比所述第一絕緣層的上表面更接近所述半導體晶片。
  15. 一種半導體封裝件，包含：半導體晶片，在其第一表面上形成有晶片接墊；第一絕緣層，位於所述半導體晶片的所述第一表面之上；第一導電通孔，與所述晶片接墊電連接，並穿過所述第一絕緣層來形成；重分佈圖案，與所述第一導電通孔電連接，並嵌入在所述第一絕緣層中；第二絕緣層，在所述第一絕緣層上與所述重分佈圖案相連；第二導電通孔，與所述重分佈圖案電連接，並穿過所述第二絕緣層來形成；凸塊下金屬層，與所述第二導電通孔電連接，並嵌入在所述第二絕緣層中；以及外部連接端子，與所述凸塊下金屬層電連接，其中，所述重分佈圖案具有逐漸變窄的形狀，越接近所述半導體晶片，截面積越小；其中，所述第一絕緣層包含第一填料，所述第二絕緣層包 含第二填料；且其中，所述第一填料和所述第二填料包含二氧化矽和氧化鋁中的至少一種。
  16. 如請求項15所述之半導體封裝件，其中，所述重分佈圖案的截面為三角形、梯形、階梯形狀、半圓中的至少一個。
  17. 一種半導體封裝件製造方法，包含以下步驟：在形成有晶片接墊的半導體晶片的第一表面上形成包含第一填料的第一絕緣層的步驟；對所述第一絕緣層執行衝壓來形成第一通孔和重分佈圖案孔的步驟；以第一導電材料填充所述第一通孔和所述重分佈圖案孔來形成第一導電通孔和重分佈圖案的步驟；在所述第一絕緣層上形成包含第二填料的第二絕緣層的步驟；對所述第二絕緣層執行衝壓來形成第二通孔和凸塊下金屬層圖案孔的步驟；以及以第二導電材料填充所述第二通孔和所述凸塊下金屬層圖案孔來形成第二導電通孔和凸塊下金屬層的步驟。
  18. 如請求項17所述之半導體封裝件製造方法，其中，形成所述第一絕緣層的步驟包含：在所述半導體晶片的所述第一表面形成第一上部黏合層的步驟；在所述第一上部黏合層上形成包含所述第一填料的第一填料層的步驟；以及在所述第一填料層上形成第一下部黏合層的步驟， 形成所述第二絕緣層包含：在所述第一絕緣層上形成第二上部黏合層的步驟；在所述第二上部黏合層上形成包含所述第二填料的第二填料層的步驟；以及在所述第二填料層上形成第二下部黏合層的步驟。
  19. 如請求項17所述之半導體封裝件製造方法，其中，形成所述重分佈圖案孔的步驟包含對所述第一絕緣層執行衝壓形成具有逐漸變窄的形狀的所述重分佈圖案孔的步驟，所述重分佈圖案孔越接近所述半導體晶片，截面積越窄，所述逐漸變窄的形狀包含三角形、梯形、階梯形狀、半圓中的至少一個形狀。
TW109106030A 2019-02-27 2020-02-25 半導體封裝件及製造半導體封裝件的方法 TWI750598B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2019-0023289 2019-02-27
KR20190023289 2019-02-27
KR20190074125 2019-06-21
KR10-2019-0074125 2019-06-21
KR10-2019-0152232 2019-11-25
KR1020190152232A KR102294984B1 (ko) 2019-02-27 2019-11-25 반도체 패키지 및 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
TW202032675A TW202032675A (zh) 2020-09-01
TWI750598B true TWI750598B (zh) 2021-12-21

Family

ID=72142440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106030A TWI750598B (zh) 2019-02-27 2020-02-25 半導體封裝件及製造半導體封裝件的方法

Country Status (2)

Country Link
US (1) US20200273830A1 (zh)
TW (1) TWI750598B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826023B (zh) * 2022-09-30 2023-12-11 群創光電股份有限公司 電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201810571A (zh) * 2016-06-20 2018-03-16 三星電機股份有限公司 扇出型半導體封裝
TW201832319A (zh) * 2015-01-16 2018-09-01 美商艾馬克科技公司 半導體裝置以及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201832319A (zh) * 2015-01-16 2018-09-01 美商艾馬克科技公司 半導體裝置以及其製造方法
TW201810571A (zh) * 2016-06-20 2018-03-16 三星電機股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
TW202032675A (zh) 2020-09-01
US20200273830A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
TWI578481B (zh) 封裝上封裝構件及其製作方法
TWI587467B (zh) 半導體封裝結構及形成該半導體封裝結構的方法
US8933540B2 (en) Thermal via for 3D integrated circuits structures
US11488894B2 (en) Semiconductor device having planarized passivation layer and method of fabricating the same
JP2015534287A (ja) 半導体デバイス及びその製造方法
TWI721470B (zh) 製作重佈線路結構的方法
CN109801849B (zh) 封装件及其形成方法
TW201916300A (zh) 封裝體及其製造方法
US10522438B2 (en) Package structure having under ball release layer and manufacturing method thereof
JP2020074436A (ja) アンダーバンプメタル構造体用のカラー並びにそれに関連するシステム及び方法
KR20190011125A (ko) 반도체 패키지 및 이의 제조 방법
TWI489612B (zh) 三維積體電路內連結的製造方法
TW201946232A (zh) 封裝及其形成方法
TW202205594A (zh) 半導體封裝
TW202230711A (zh) 半導體封裝
TW202207325A (zh) 半導體封裝
TWI750598B (zh) 半導體封裝件及製造半導體封裝件的方法
TWI763246B (zh) 半導體封裝的製備方法
TWI604566B (zh) 半導體晶片與其多晶片封裝及其製造方法
CN108074895B (zh) 堆叠封装结构及其制造方法
TWI431750B (zh) 半導體裝置及其製造方法
KR102294984B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR102251280B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
CN220829951U (zh) 半导体封装