TWI749595B - 由cvd法形成的sic結構體 - Google Patents

由cvd法形成的sic結構體 Download PDF

Info

Publication number
TWI749595B
TWI749595B TW109120549A TW109120549A TWI749595B TW I749595 B TWI749595 B TW I749595B TW 109120549 A TW109120549 A TW 109120549A TW 109120549 A TW109120549 A TW 109120549A TW I749595 B TWI749595 B TW I749595B
Authority
TW
Taiwan
Prior art keywords
plasma
sic structure
sic
resistivity
exposed
Prior art date
Application number
TW109120549A
Other languages
English (en)
Other versions
TW202106914A (zh
Inventor
李相喆
朴榮淳
Original Assignee
韓商韓國東海炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商韓國東海炭素股份有限公司 filed Critical 韓商韓國東海炭素股份有限公司
Publication of TW202106914A publication Critical patent/TW202106914A/zh
Application granted granted Critical
Publication of TWI749595B publication Critical patent/TWI749595B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Products (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明涉及一種由CVD法形成的SiC結構體，根據本發明的一方面的由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構。

Description

由CVD法形成的SIC結構體
本發明涉及一種包括SiC材料的半導體製造元件，更具體地，涉及一種可用於包括SiC材料的乾式蝕刻設備的結構體。
在用於半導體製造設備的部件中，暴露於電漿的部件使用單晶矽和柱狀晶矽。對於約500mm的產品，採用單晶矽；對於600mm以上的產品，由於沒有單晶矽，因此採用大大生長晶粒的柱狀晶矽，此時，其純度約為99.9999%（6N）。
近年來，隨著半導體製程的發展，需要沉積的層數迅速增加，並且，使用高功率以一次蝕刻許多層並使蝕刻的形狀垂直。由於這種方法使用的功率很高，導致過去使用的矽產生快速蝕刻的問題。此外，由於矽產品的消耗所需的時間逐句減少，設備內部經常出現清洗問題，並且，更換磨損部件需要花費大量時間。這將會直接影響到生產量損失。
為了解決此類問題，引入了一種使用具有優異的抗電漿性能的材料（如，SiC）作為抗電漿材料的方法。
過去，在氧化物、氮化物和碳化物材料中推廣使用優異的抗電漿材料以增加部件的使用時間，但由蝕刻程序中出現的部件與製程氣體之間的反應而產生的顆粒（particle）成為一個問題，並且，無法應用大多數的材料。由CVD法製備的SiC並不存在上述的顆粒問題，由於可以生產出6N級的超高純材料，因此開始替換了現有的矽部件。
近年來，對CVD-SiC材料性能的研究不斷深入，人們致力於根據晶粒的取向來改變適合電漿的面的設計，從而提高產品的抗電漿性能。
[發明所欲解決的問題]
本發明基於發明人認識到上述問題並從有關製備具有獨特性能的SiC結構體的研究得出的結論。
本發明的目在於提供一種結構體，其對之前只忙著引入現有的SiC材料的SiC結構體的製備方法引入新的概念，以使晶粒沿特定方向排列來提高抗電漿性能，並且，即使結構體的一部分被電漿刻蝕也在蝕刻製程中不產生顆粒，並在進行刻蝕的面上發生均勻的刻蝕。
此外，本發明的目的在於提供一種最佳化於蝕刻設備的SiC結構體，其通過在XRD分析中控制晶面的生長並根據排列方向調節物理性質，使其具有更好的耐腐蝕性。 [用以解決問題的技術手段]
根據本發明的一方面的由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構。
根據一實施例，所述晶粒可以配置成以所述第一方向為基準在-45°至+45°方向上具有最大長度。
根據一實施例，所述晶粒的第一方向的長度/所述晶粒的第二方向的長度值（縱橫比）可以是1.2至20。
根據一實施例，所述SiC結構可以包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開。
根據一實施例，所述第一方向的平均強度可以是133Mpa至200Mpa，所述第二方向的平均強度可以是225Mpa至260Mpa。
根據一實施例，所述第一方向的平均強度/所述第二方向的平均強度值可以是0.55至0.9。
根據一實施例，所述第一方向的電阻率可以是3.0*10-3 Ωcm至25Ωcm，所述第二方向的電阻率可以是1.4*10-3 Ωcm至40Ωcm。
根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是0.05至3.3。
根據一實施例，所述第一方向的電阻率可以是10Ωcm至20Ωcm，所述第二方向的電阻率可以是21Ωcm至40Ωcm。
根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是0.25至0.95。
根據一實施例，所述第一方向的電阻率可以是0.8Ωcm至3.0Ωcm，所述第二方向的電阻率可以是2.5Ωcm至25Ωcm。
根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是0.04至0.99。
根據一實施例，所述第一方向的電阻率可以是1.8Ωcm至3.0Ωcm，所述第二方向的電阻率可以是0.8Ωcm至1.7Ωcm。
根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是1.15至3.2。
根據一實施例，所述第一方向的電阻率可以是3.0*10-3 Ωcm至5.0*10-3 Ωcm，所述第二方向的電阻率可以是1.4*10-3 Ωcm至3.0*10-3 Ωcm。
根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是1.1至3.3。
根據一實施例，與方向無關，所述SiC結構體的硬度可以是2800kgf /mm2 至3300kgf /mm2 。
根據一實施例，所述第一方向的硬度/所述第二方向的硬度的值可以是0.85至1.15。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的晶面方向的峰值強度，[（200+220+311）]/（111）值分別可以是：向第一方向0.7至2.1，向第二方向0.4至0.75。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的晶面方向的峰值強度，[（200+220+311）]/（111）值的第一方向的值/第二方向的值可以是1.0至4.4。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的峰值強度，（111）晶面方向的峰值強度，向第一方向可以是3200至10000，向第二方向可以是10500至17500。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的峰值強度，所述第一方向的（111）晶面方向的峰值強度/所述第二方向（111）的晶面方向的峰值強度的值可以是0.2至0.95。
根據一實施例，所述第一方向的熱膨脹係數可以是4.0*10-6 /℃至4.6*10-6 /℃，所述第二方向的熱膨脹係數可以是4.7*10-6 /℃至5.4*10-6 /℃。
根據一實施例，所述第一方向的熱膨脹係數/所述第二方向的熱膨脹係數的值可以小於1.0。
根據一實施例，所述第一方向的熱膨脹係數/所述第二方向的熱膨脹係數的值可以大於0.7且小於1.0。
根據一實施例，所述第一方向的熱導率可以是215W/mk至260W/mk，所述第二方向的熱導率可以是280W/mk至350W/mk。
根據一實施例，所述第一方向的熱導率/所述第二方向的熱導率的值可以小於1.0。
根據一實施例，所述第一方向的熱導率/所述第二方向的熱導率的值可以是0.65至小於1.0。
根據一實施例，所述SiC結構體包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開，所述SiC結構體的第一面的至少一部分可以與支撐部接觸。
根據一實施例，所述SiC結構體可以是邊緣環、基座及噴淋頭中之一。
根據一實施例，所述SiC結構體包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開，第一面的面積之和可以大於第二面的面積之和。 [發明的功效]
根據本發明，可以製備具有改善抗電漿性能且更換週期變長的SiC結構體。此外，本發明中提出的SiC結構體由於電漿而具有較低的刻蝕率，從而可以降低裂紋或孔洞的發生率，並可以降低污染腔室來導致產生缺陷產品的材料的散射率。
根據本發明的一實施例的SiC結構體的晶粒沿特定方向排列，使得即使結構體的一部分被電漿刻蝕，也可以保持均勻的電阻率，並可以防止由電阻而導致的電荷積聚現象，從而改善刻蝕程序中聚合物等異種材料的黏附現象。
此外，可以提供根據目的以適當的水準被控制特定方向的電阻率的SiC結構體，並且，還可以提供一種SiC結構體，其在XRD分析中通過晶面控制來提高抗腐蝕性，並確保蝕刻均勻性。
此外，根據本發明的一實施例，由於在特定方向上的較低的電阻率的值，可以防止SiC結構體的電漿暴露面的電荷積聚現象，並且，通過改善SiC結構體的充電現象，可以改善刻蝕程序中聚合物等異種材料的黏附現象。
此外，根據本發明的一實施例，通過控制特定方向的熱導率的值及熱膨脹係數值，從而可以提高腔室內特定方向的有效傳熱效率，並在溫度升高的狀態下執行的蝕刻程序中，也可以精確地調整電漿蝕刻深度。
通過本發明提出的內容，可以使用本發明中提出的SiC結構體來設計半導體製造裝置的部件，該元件的更換週期將會增加，且由此製造的半導體部件的品質也隨之提高，由此，可以製造出高品質的半導體裝置。
以下，參照圖式對本發明的實施例進行詳細說明。
可以對以下實施例進行多種變更。本案的權利範圍並非受到以下實施例的限制或限定，對所有實施例的全部更改、其均等物乃至其替代物均包括在申請專利範圍。
實施例中使用的術語僅用於說明特定實施例，並非用於限定實施例。在內容中沒有特別說明的情況下，單數表達包括複數含義。在本說明書中，「包括」或者「具有」等術語用於表達存在說明書中所記載的特徵、數字、步驟、操作、構成要素、配件或其組合，並不排除還具有一個或以上的其他特徵、數字、步驟、操作、構成要素、配件或其組合，或者附加功能。
在沒有其他定義的情況下，包括技術或者科學術語在內的在此使用的全部術語，都具有本領域一般技藝人士所理解的通常的含義。通常使用的與詞典定義相同的術語，應理解為與相關技術的通常的內容相一致的含義，在本案中沒有明確言及的情況下，不能過度理想化或解釋為形式上的含義。
並且，在參照圖式進行說明的程序中，與元件符號無關，相同的構成要素賦予相同的元件符號，並省略對此的重複的說明。在說明實施例的過程中，當判斷對於相關公知技術的具體說明會不必要地混淆實施例時，省略對其詳細說明。
一般情況下，由CVD法生長的SiC材料具有β-SiC的立方結構，其晶相具有類似於矽的閃鋅礦結構。因此，在矽的晶體結構中，當晶向為（111）面時，按單位面積原子數為最多。由此，CVD SiC材料在相同的（111）面方向上也可以具有最多的原子數（配位數（coordinate number），3）。
按單位面積的原子數的增加意味著在該面的方向上暴露於電漿時，抗電漿性能（電漿的對抗力）相對會增大。因此，即使在相同的材料中，以按單位面積往原子數較多的方向排列晶面是提高抗電漿材料的品質的重要原則。對於由CVD法生長的SiC材料，通過將在（111）方向上的晶粒多的部分設計成多暴露於電漿的面，可以將SiC結構體的表面設計成具有較高的抗電漿性能。
此外，在由CVD法生長的SiC材料中，抗離子體性能也對晶粒的取向和均勻性造成影響。當對在晶粒之間形成大晶粒和相對小晶粒的情況進行比較時，在暴露於電漿時形成小晶粒的狀態中晶粒首先被脫落或蝕刻，導致出現以挖掘材料內部的形式的蝕刻。當暴露在更強的電漿或暴露於電漿更長時間時，大晶粒也會被脫落，此時，蝕刻厚度將會迅速增加。因此，晶粒的取向及尺寸分佈是影響SiC結構體的刻蝕特性的重要因素。
此外，在SiC結構體中，以電漿主要到達的特定面為基準來設計並加工SiC結構體的物理性質可以成為提高抗電漿性能的一個因素。
在本發明中，將在SiC結構體中最多暴露於電漿的面定義為SiC結構體的第一面100a。將垂直於最大暴露於所述電漿的第一面的方向（電漿接近SiC結構體的方向）定義為第一方向。例如，所述第一方向可以屬於腔室的高度方向和邊緣環的高度方向。此時，當將產品設計成電漿從除所述第一方向以外的方向進入SiC結構體為最多時，一旦電漿到達，就會發生由小顆粒的脫落而導致的快速刻蝕，並可以發生不均勻刻蝕。此外，在嚴重的情況下，連大的晶粒也可能被脫落，導致由散射粒子而引起的問題。
如前述，當使用此類材料製造部件時，在哪個面設計哪個方向可能是一個增強材料的抗電漿性能的重要問題。
本發明提出一種邊緣環、噴淋頭等的SiC結構體，其由於具有優異的抗電漿性能而導致更換週期變長，從而可以提高生產率，並可以穩定地生產出高品質的半導體製造部件。當本發明中提出的SiC結構體適用在暴露於從上部掉落的電漿的環境的乾式蝕刻設備時，可以通過少量的蝕刻來減少散射量。此外，本發明的SiC結構體可以製造出高品質的半導體製造部件，同時可以降低生產成本（由於比傳統的結構體具有更長的更換週期）。
圖1a為概略顯示安裝根據本發明的一實施例的SiC結構體在普通電漿腔室內部的結構的斷面圖；圖1b為顯示作為根據本發明的一實施例的SiC結構體的一例的安裝晶圓在另一普通電漿腔室內邊緣環的結構的斷面圖；圖1c為顯示對應於根據本發明的一實施例的SiC結構體的一例的邊緣環中定義為第一面100a及第二面100b的示意圖。
可以通過圖1a來確認使用本發明中提出的SiC結構體的電漿腔室，並可以通過圖1b及圖1c來確認作為一實施例而提出的SiC結構體的第一方向及第二方向、第一面及第二面是如何被定義的。
具體地，本發明中提出的SiC結構體之一的邊緣環可以根據晶圓的安裝位置以各種形式實現，並且，基本上可以具有如圖1c所示的扁平的環形結構或圓柱形結構，並以圖1a及圖1b的形式被安裝。然而，由於邊緣環的寬度通常都大於其高度，因此優先地，可以稱其為環形結構。
此時可以製備SiC結構體，使得在邊緣環的第一方向測量的特性與在第二方向測量的特性之間存在差異，或者將其比率控制在適當的水準。
這由於電漿不是在每個方向上均勻地蝕刻SiC結構體，因此只需要在大量電漿接近和進入的方向上具有高水準的物理性質，而在相對少量電漿接近的方向上具有相對較低的物理性質即可。此外，這由於部件可以設計成具有以下物理性質：在電漿腔室內有效地實現優異的結構性能、熱性能及電性能。
在開發材料中，要開發到所需的物理性質水準，比數字確認需要付出更多的努力和成本。在製造程序中，為了在每個方向上實現高水準的物理性質（強度、硬度、晶粒尺寸、熱導率、熱膨脹係數等），當然可以生產出優異的SiC結構體，但為了設計一種SiC結構體以滿足這些物理性質水準，需要極高的成本和技術。
本發明涉及對SiC材料的沉積方法的研究結果，其當安裝在乾式蝕刻設備時，可以在保持優異的抗電漿性能的同時，也可以提高製程生產率並降低成本。
以下，對在本發明中設計的SiC結構體進行詳細說明。
圖2a及圖2b為概略顯示包括在根據本發明的一實施例的SiC結構體的在第一方向上切割的斷面（圖2a）及在第二方向上切割的斷面（圖2b）的晶粒形式的斷面圖；圖2c及圖2d為對應於圖2a及圖2b的根據本發明的一實施例的SiC結構體的SEM圖像。
參照圖2a至圖2d來說明本發明中提出的SiC結構體的一例，所述SiC結構體的晶粒可以在第一方向的斷面上以比第二方向相對較長的形狀形成。如前述，當包括特定方向上形成為更長的晶粒時，當出現缺陷或蝕刻時，可以設計並實現由晶粒取向而對產品有利的效果。
根據本發明的一方面的由CVD法形成的SiC結構體涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構。
所述SiC結構體包括在第一方向上形成的相對較長的晶粒結構，並且，可以通過檢查SEM、偏光顯微鏡等來容易地從視覺上確認該結構。
根據一實施例，所述晶粒配置成以所述第一方向為基準在-45°至+45°方向上具有最大長度。所述晶粒的排列方向可能不完全與第一方向一致，但形成晶粒的長的長度的方向可以是接近第一方向的方向，作為一例，以第一方向為基準，可以包括在-30°至+30°範圍內的角度生長的晶粒。
根據一實施例，所述晶粒的第一方向的長度/所述晶粒的第二方向的長度值（縱橫比）可以是1.2至20。
作為一例，所述晶粒的第一方向的大小/第二方向的大小的比可以是2.5以上，並且，較佳地，可以是17.5以下。作為一例，所述大小的比可以是1.25以上，9.0以下。第一方向的長度越長，所述晶粒可以體現為針狀。
在所述SiC結構體中，晶粒的第一方向的長度可以是第二方向的長度的1.2倍至最大約20倍。例如，所述大小可以是平均大小。
對於在本發明中提出的SiC結構體，準備了尺寸為20mmx10mmx5mm的試樣，並使用SEM設備以500倍率為基準測量了共175個點處的晶粒的第一方向及第二方向的大小，並分析了其結果。
圖3a至圖3f為根據本發明的一實施例的SEM圖像，其顯示作為SiC結構體的一例，在SiC結構體的第一方向的斷面上測量晶粒的大小的程序。
如圖3a至圖3f所示，本發明中稱為晶粒的部分是指在SiC結構體的斷面的微觀結構圖像上，以相對於暗顏色出現的部分。通過圖3a至圖3f可以確定，晶粒以第一方向為中心進行排列。
下述的表1是使用如前述的本發明的SiC結構體共175次在各個方向上測量的晶粒的大小和其比率的值。 [表1] 晶粒的大小的分析
Figure 02_image001
Figure 02_image003
根據一實施例，所述SiC結構可以包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；及第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開。
作為本發明中提出的SiC結構體的一例，準備了相對於SiC結構體尺寸為1 mm（寬）x2mm（長）x10mm（厚）的10個試樣，測量了第一方向及第二方向的強度值，並分析了其結果。
圖8a及圖8b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖8a）及第二方向（圖8b）測量強度的粗略方法的圖式。
使用萬能材料分析器（UTM，製造商UNITECH）來進行了測量，試樣盡可能製備成最小以分析環材料，並且，在測量三點彎曲強度的基礎上進行了分析。
間距調整為2mm，十字頭速度為0.5mm/min，跨度為11mm，按照KSL1591規定進行其他試樣製備及測量。在測量時，在垂直於待測量的第一面的方向上，通過在垂直於第二面的方向上直接施加力來測量各個強度值。
下述表2作為如前述的本發明的SiC結構體的一例，顯示了使用SiC結構體來在第一方向和第二方向上測量10個試樣的強度的大小和其比率的值。 [表2] 強度的分析
Figure 02_image005
圖4為顯示根據本發明的一實施例的SiC結構體的向第一方向及第二方向測得的強度值的分佈的曲線圖。
根據一實施例，所述第一方向的平均強度可以是133Mpa至200Mpa，所述第二方向的平均強度可以是225Mpa至260Mpa。
根據一實施例，所述第一方向的平均強度/所述第二方向的平均強度值可以是0.55至0.9。
作為所述SiC結構體的一例，第二方向的平均強度值可以高於所述第一方向的平均強度值。由於使用在半導體製程中的SiCk結構體的形狀大多往第一方向薄，因此在第二方向上測量的強度必須很高，才可以在客戶製程中易於操作運輸及安裝程序。
作為本發明中提出的SiCk結構體的一例，製備了SiC結構體，並分別準備了尺寸為20mm（寬）x4mm（長）x4mm（厚）在第二方向上約為30Ωcm的結構體、約為10Ωcm的結構體、約為1Ωcm的結構體及小於1Ωcm的結構體的40個、60個、30個及20個試樣，分別測量了第一方向及第二方向的電阻率的值並對其值進行了分析。使用了NAPSON KOREA的EC-80P、Ts7D及4-Prob作為電阻測量儀。在測量時，通過將4-Prob分別接觸第一面及第二面來測量了電阻率。至於4-Prob，使用了探頭長度為最小的NSCP類型。
圖5a至圖5d為顯示根據本發明的一實施例的SiC結構體的向第一方向及第二方向測得的電阻率的值的分佈（第二方向約為30Ωcm的結構體、第二方向約為10Ωcm的結構體、第二方向約為1Ωcm的結構體、第二方向為1Ωcm以下的結構體）的曲線圖。
圖9a及圖9b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖9a）及第二方向（圖9b）測量電阻率的粗略方法的圖式。
根據一實施例，所述第一方向的電阻率可以是3.0*10-3 Ωcm至5.0*10-3 Ωcm，所述第二方向的電阻率可以是1.4*10-3 Ωcm至3.0*10-3 Ωcm。
根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是0.05至3.3。
下述的表3顯示了如前述的通過使用本發明的SiC結構體在第一方向和第二方向上測量共40個試樣的電阻率的大小和其比率的值。下述的表3為根據本發明的一實施例的SiC結構體的分類的電阻率的大小資料，其中第二方向的電阻率形成約為30Ωcm。通過根據SiC結構體的用途來控制摻雜劑，可以改變電阻率的值。 [表3] 電阻率的大小
Figure 02_image007
如前述，所述表3顯示了通過使用本發明的SiC結構體在第一方向和第二方向上測量共40個試樣的電阻率的大小和其比率的值。所述表3為根據本發明的一實施例的SiC結構體的分類的電阻率的大小資料，其中第二方向的電阻率形成約為30Ωcm。通過根據SiC結構體的用途來控制摻雜劑，可以改變第二方向的電阻率的值。
根據基於所述表3的實驗結果的一實施例，所述第一方向的電阻率可以是10Ωcm至20Ωcm，所述第二方向的電阻率可以是21Ωcm至40Ωcm。
根據基於所述表3的實驗結果的一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是0.25至0.95。
下述的表4顯示了相同於上述方式的通過使用本發明的另一SiC結構體在第一方向和第二方向上測量共60個試樣的電阻率的大小和其比率的值。下述的表4為根據本發明的一實施例的SiC結構體的分類的電阻率的大小資料，其中第二方向的電阻率形成約為10Ωcm。 [表4] 電阻率的分析
Figure 02_image009
根據基於所述表4的實驗結果的一實施例，所述第一方向的電阻率可以是0.8Ωcm至3.0Ωcm，所述第二方向的電阻率可以是2.5Ωcm至25Ωcm。
根據基於所述表4的實驗結果的一實施例，根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是0.04至0.99。
下述的表5顯示了相同於上述方式的通過使用本發明的另一SiC結構體在第一方向和第二方向上測量共30個試樣的電阻率的大小和其比率的值。下述的表5為根據本發明的一實施例的SiC結構體的分類的電阻率的大小資料，其中第二方向的電阻率形成約為1Ωcm。 [表5] 電阻率的分析
Figure 02_image011
根據基於所述表5的實驗結果的一實施例，所述第一方向的電阻率可以是1.8Ωcm至3.0Ωcm，所述第二方向的電阻率可以是0.8Ωcm至1.7Ωcm。
根據基於所述表5的實驗結果的一實施例，根據一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是1.15至3.2。
下述的表6顯示了相同於上述方式的通過使用本發明的另一SiC結構體在第一方向和第二方向上測量共20個試樣的電阻率的大小和其比率的值。下述的表6為根據本發明的一實施例的SiC結構體的分類的電阻率的大小資料，其中第二方向的電阻率形成為低於1Ωcm。 [表6] 電阻率的分析
Figure 02_image013
根據基於所述表6的實驗結果的一實施例，所述第一方向的電阻率可以是3.0*10-3 Ωcm至5.0*10-3 Ωcm，所述第二方向的電阻率可以是1.4*10-3 Ωcm至3.0*10-3 Ωcm。
根據基於所述表6的實驗結果的一實施例，所述第一方向的電阻率/所述第二方向的電阻率的值可以是1.1至3.3。
SiC結構體可以根據需要的用途，在原料氣中添加摻雜劑來調整SiC材料的電阻率，相應地，可以根據摻雜劑的添加量來調整第二方向的電阻率和第一方向的電阻率。作為一例，為了控制電阻率，根據本發明的一實施例的SiC結構體的添加的摻雜劑濃度可以是1x1018 原子/cc以下。
晶粒的取向對決定特定方向的電阻率也起到重要作用。例如，在球形晶粒的情況下，由於在任何方向上都存在許多界面，因此電子可以通過晶粒與晶粒之間的間隙等進行移動。然而，即使在這種情況下，當通過添加多個摻雜劑使電子數飽和時，由於隧穿效應，許多電子可以通過晶粒與晶粒之間的界面。因此，當在摻雜濃度為1x1018 原子/cc以下的SiC結構體中包括在特定方向上形成的針狀的晶體結構時，由於沒有許多邊界面，因此電子可以沿著晶體移動。
當所述SiC結構體的電阻率顯示出相對較高的值或較低的值時，已被認知為應用於各個結構的機理各不相同。電阻率超過1.7Ωcm的區域的SiC結構體，由於自由電子粒子的快速移動，第一方向電阻率將會降低；由於自由電子粒子的快速移動，電阻率為1.7Ωcm以下的SiC結構體的第二方向電阻率將會降低。因此，為了防止在製程程序中電荷在SiC結構體的部分表面上積聚，考慮到腔室的結構和設備設計，可以根據電子移動路徑來決定較佳方向，並設計和使用合適的電阻率的值。
根據一例，由於第一方向的電阻可以相對較小，因此電荷往第一方向的移動變得更加容易。因此，當本發明的SiC結構體被放置在有許多電漿進入第一方向的環境時，可以防止電荷積聚在SiC結構體的表面的現象的發生。由此，可以改善由SiC結構體表面的電荷積聚引起的電弧問題。
當大量電漿往電阻率值較高的第二方向進入SiC結構體時，會在SiC結構體的表面出現高電荷積聚現象，從而導致電弧問題。這可以成為導致製造部件缺陷的最大原因。
作為本發明提出的SiC結構體的一例，準備了尺寸為4 mm（寬度）x4mm（長度）x4mm（高度）的2個試樣並使用了維氏硬度計，並以KS B 0811為基準進行了測量，如圖10a及圖10b所示，在第一方向/第二方向直接按壓來對測量面進行了測量。測量之後，按下列公式計算出硬度值，並在共10個點處測量了第一方向及第二方向的維氏硬度值，並對其結果進行了分析。N/mm2
Figure 02_image015
] HV：維氏硬度，F：載荷（N），d：壓痕的對角線長度的平均（mm）
圖6為顯示根據本發明的一實施例的SiC結構體的向第一方向及第二方向測得的硬度值的分佈的曲線圖。
圖10a及圖10b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖10a）及第二方向（圖10b）測量硬度的粗略方法的圖式。
作為本發明中提出的SiC結構體的一例，可以確認，第一方向和第二方向的硬度值與其他物理性能指標相比顯示出幾乎相等的值。
如前述，下述的表7作為本發明的SiC結構體的一例，是對2個試樣在共10個點處在第一方向和第二方向上測量的硬度的大小和其比率的值。 [表7] 硬度的分析
Figure 02_image017
根據一實施例，無論方向如何，所述SiC結構體的硬度可以是2800kgf /mm2 至3300kgf /mm2 。
根據一實施例，所述第一方向的硬度/所述第二方向的硬度的值可以是0.85至1.15。
作為本發明中提出的SiC結構體的一例，準備了尺寸為4mm（寬）x4mm（長）x2mm（厚）的8個試樣，在第一方向及第二方向上進行了XRD分析。至於分析方法，使用了Regaku Dmax2000設備，測量角度為10至80°，掃描步長為0.05，掃描速度為10，測量功率為40KV，以40mA進行測量，並對所獲得的曲線圖進行了分析。
圖7為顯示根據本發明的一實施例的SiC結構體的在向第一方向及第二方向測得的XRD分析值中（111）晶面的繞射強度值的分佈的曲線圖。
圖11a及圖11b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖11a）及第二方向（圖11b）進行XRD繞射分析的粗略方法的圖式。
此外，下述表8作為如前述的本發明的SiC結構體的一例，是對8個試樣在第一方向和第二方向上分析XRD的結果值。 [表8] XRD的分析
Figure 02_image019
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的晶面方向的峰值強度，[（200+220+311）]/（111）值可以分別為：向第一方向0.7至2.1，向第二方向0.4至0.75。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的晶面方向的峰值強度，[（200+220+311）]/（111）值的第一方向的值/第二方向的值可以是1.0至4.4。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的峰值強度，（111）晶面方向的峰值強度，向第一方向可以是3200至10000，向第二方向可以是10500至17500。
根據一實施例，對於XRD分析的所述第一方向及所述第二方向的峰值強度，所述第一方向的（111）晶面方向的峰值強度/所述第二方向（111）的晶面方向的峰值強度的值可以是0.2至0.95。
由在SiC晶相上（111）面形成的晶粒比其它（200）、（220）及（311）面按單位面積具有更多的原子，因此更能抵抗物理電漿粒子的衝擊，從而可以製備具有優異的抗電漿性能的SiC結構體。因此，當其峰值較低且具有較高的（111）繞射強度時，可以成為具有相對優異的抗電漿性能的產品，這可以提高在電漿刻蝕設備中的使用時間。
在根據一例製備的SiC結構體中，可以實現在第二方向的（111）晶面方向上的峰值強度遠高於在第一方向的（111）晶面方向上的峰值強度的值。此時，當製造SiC部件時，當電漿的輻照方向（主要蝕刻方向）設計成接近於所述第二方向時，可以預期提高產品壽命的效果。
圖14為顯示根據本發明的一實施例的SiC結構體的第一方向斷面和第二方向斷面的微觀結構（晶粒結構）圖像，以及當該微觀結構暴露於電漿時被蝕刻的形狀的SEM圖像。
在相同的條件下，將圖14的第一方向斷面和第二方向斷面暴露於電漿。例如，當SiC結構體為邊緣環時，作為垂直於第一方向的面的一面可以是邊緣環的上面，並且，作為垂直於第二方向的面的第二面可以是邊緣環的側面。第一方向斷面可以是邊緣環的上面，第二方向斷面可以是邊緣環的側面。通過圖13的右表面的微觀結構的SEM圖形可以確認，蝕刻程度可以根據暴露於電漿的方向而顯著不同。
考慮到上述效果，具有高繞射強度的（111）第二方向可以具有更優異的抗電漿性能。即，當第二方向設計成適於電漿的面時，可以實現具有優異的抗電漿性能的產品。
作為本發明中提出的SiC結構體的一例，通過將溫度從室溫升高到1000℃來測量並獲得了熱膨脹係數。使用了TMA設備（NETZSC社的TMA402F1 Hyperion型）來進行了測量。沿第一方向及第二方向測量了尺寸為4mm（寬）x4mm（長）x4mm（厚）的3個試樣。在從室溫到1000℃的溫度下進行測量後，在500℃至1000℃範圍內計算並分析了100℃單位的測量值（由於低溫區的誤差，測量不包括低溫區）。
圖12a及圖12b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖12a）及第二方向（圖12b）進行熱膨脹係數分析（下述）的粗略方法的圖式。
用於電漿腔室內的SiC結構體的特定方向的熱膨脹係數可以是一個決定精確蝕刻量的非常重要的因素。在製程程序中，電漿腔室內部的溫度將會升高至非常高的溫度。此時，當第一方向的熱膨脹係數相對大於第二方向的熱膨脹係數時，考慮到最初該部件的高度，精確設置的腔室內的電漿蝕刻物件體（晶圓等）的高度可以有波動。由此，與電漿源的距離將會改變，使得無法精確控制蝕刻物件體的蝕刻方向，最終可能會出現缺陷產品。因此，根據腔室的設計和應用部件，在一些實施例中，第一方向的熱膨脹係數越低越佳，並且，可以減少缺陷產品的產生，從而預期延長部件壽命的效果。
下述表9作為如前述的本發明的SiC結構體的一例，是對尺寸為4mm（寬）x4mm（長）x1mm（厚）的2個試樣在第一方向和第二方向上分析熱膨脹係數的結果值。 [表9] 熱膨脹係數的分析
Figure 02_image021
根據一實施例，所述第一方向的熱膨脹係數可以是4.0*10-6 /℃至4.6*10-6 /℃，所述第二方向的熱膨脹係數可以是4.7*10-6 /℃至5.4*10-6 /℃。
根據一實施例，所述第一方向的熱膨脹係數/所述第二方向的熱膨脹係數的值可以小於1.0。
如前述，通過將第一方向的熱膨脹係數的值設計為相對小於第二方向的熱膨脹係數的值，可以將其製造為可用於精確蝕刻的部件。
根據一實施例，所述第一方向的熱膨脹係數/所述第二方向的熱膨脹係數的值可以大於0.7且小於1.0。
圖13a及圖13b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖13a）及第二方向（圖13b）進行熱導率分析的粗略方法的圖式。
作為本發明中提出的SiC結構體的一例，準備了尺寸為4mm（寬）x4mm（長）x1mm（厚）的2個試樣，在第一方向及第二方向上測量了熱導率。使用了NETZSCH社的LFA447NanoFlash設備，並根據雷射法的測量方法進行了熱導率的分析。為了按方向測量熱導率，在第一方向進行測量時，將測量設備與第一面（垂直於第一方向的面）接觸，並在對面掃描雷射以測量第一方向的熱導率。按照同樣的方式在第二方向上測量了熱擴散率。基於0.67J/g/K和3.21g/cm3 值，通過以下公式分別計算熱擴散率（mm2 /s）、比熱（Cp）及密度，從而測量了熱導率。 熱導率[W/mK]=熱擴散率（mm2 /s）x比熱（J/g/K）x密度（g/cm3 ）
下述表10作為如前述的本發明的SiC結構體的一例，是對8個試樣在第一方向和第二方向分析熱導率的結果值。 [表10] 熱導率的分析
Figure 02_image023
根據一實施例，所述第一方向的熱導率可以是215W/mk至260W/mk，所述第二方向的熱導率可以是280W/mk至350W/mk。
根據一實施例，所述第一方向的熱導率/所述第二方向的熱導率的值可以小於1.0。
根據一實施例，所述第一方向的熱導率/所述第二方向的熱導率的值可以是0.65至小於1.0。
在製程程序中，電漿腔室內部的溫度將會升高至非常高的溫度。用於電漿腔室內的SiC結構體的特定方向的熱導率的值可以與設施中的冷卻氣體的佈置有關。此時，SiC結構體可以通過垂直安裝或裝置在支撐部（包括靜電吸盤的下部支撐體或支撐基座或上部電極板的上部支撐體）來使用，此時，根據腔室的結構，部分支撐部可能配備冷卻裝置（如冷卻氣體通道等設備）。
此時，考慮到腔室內的冷卻裝置的結構，第一方向的熱導率越低，SiC結構體的高度方向的傳熱就越難，由此可以確保晶圓的溫度均勻性，從而提高產品的生產率。
根據一實施例，所述SiC結構體包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；及第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開，並且，所述SiC結構體的第一面（根據一例，結構體的下部面）的至少一部分可以與支撐部接觸。
根據一實施例，所述SiC結構體可以是邊緣環、基座及噴淋頭中之一。
根據本發明的SiC結構體可以通過應用於本發明的技術領域的方法來製備，例如，可以使用CVD來形成，也可以適用Si源氣體、C源氣體及氫、氮、氦及氬等一般的載氣來形成。例如，可以在應用於本發明的技術領域的製程條件下進行所述CVD，並且，例如，可以使用用於本發明的技術領域的沉積裝置來製備SiC材料。
作為一例，本發明的SiC結構體，在CVD沉積室中，Si源氣體和C源氣體可以通過單獨及/或同時噴射的入口來噴射到目標，此時，可以設計成所述Si源氣體和C源氣體從一個以上的入口進行噴射。
作為一例，除了Si及C之外，SiC結構體還可以通過添加其他摻雜劑來製備。此時，也可以通過應用於本發明的技術領域的方法來製備，例如，可以使用CVD來形成，也可以適用Si源氣體、C源氣體及氫、氮、氦及氬等一般的載氣來形成。例如，可以通過調節SiC沉積程序中的生長速度來改變SiC塗層膜的擇優生長晶向，從而改變繞射強度比（I）。可以通過調節生長速度來調節晶體的主要生長方向和晶粒尺寸。可以通過控制噴射速度來調節生長速度，也可以通過調節爐內的溫度來調節生長速度。另外，當生長速度降低時，會產生更緻密的SiC層，由此可以預期提高強度和硬度的效果。
根據本發明的一實施例，由CVD方法形成的SiC結構體可以是要求抗電漿性能的半導體製造裝置的部件，例如包括SiC的邊緣環、基座及噴淋頭。
圖15為分析根據本發明的一實施例的SiC結構體的第一方向電漿的蝕刻量和第二方向電漿的蝕刻量的曲線圖。
通過圖15可以確認到，當使用本發明中提出的SiC結構體時，與第二面相比，第一面和第二面上的電漿在第一面上的刻蝕以約14%得到了改善。這由於在結晶度方面，（111）擇優生長第一面優於第二面，因此，當製備邊緣環等的SiC結構體時，將主要與電漿相匹配的面作為第一面來製備可以更有利於產品的使用壽命。
根據一實施例，所述SiC結構體包括第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；及第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開，並且，第一面的面積之和可以大於第二面的面積之和。
作為一例，所述SiC結構體可以是邊緣環，其第一面的面積之和為第二面的面積之和的兩倍以上。
以上，通過有限的實施例及圖式對實施例進行了說明，本領域的一般技藝人士能夠對上述記載進行多種修改與變形。例如，所說明的技術以與所說明的方法不同的循序執行，及/或所說明的構成要素以與所說明的方法不同的形態結合或組合，或者，由其他構成要素或均等物進行替換或置換也能夠獲得相同的效果。
由此，其他體現、其他實施例及申請專利範圍的均等物全部屬於申請專利範圍的範圍。
100a:第一面 100b:第二面
圖1a為概略顯示安裝根據本發明的一實施例的SiC結構體在普通電漿腔室內部的結構的斷面圖；圖1b為顯示作為根據本發明的一實施例的SiC結構體的一例的安裝晶圓在另一普通電漿腔室內邊緣環的結構的斷面圖；圖1c為顯示對應於根據本發明的一實施例的SiC結構體的一例的邊緣環中定義為第一面100a及第二面100b的示意圖。
圖2a及圖2b為概略顯示包括在根據本發明的一實施例的SiC結構體的在第一方向上切割的斷面（圖2a）及在第二方向上切割的斷面（圖2b）的晶粒形式的斷面圖；圖2c及圖2d為對應於圖2a及圖2b的根據本發明的一實施例的SiC結構體的SEM圖像。
圖3a至圖3f為顯示根據本發明的一實施例的在SiC結構體的在第一方向上切割的斷面測量晶粒的第一方向及第二方向的大小的程序的SEM圖像。
圖4為顯示根據本發明的一實施例的SiC結構體的向第一方向及第二方向測得的強度值的分佈的曲線圖。
圖5a至圖5d為顯示根據本發明的一實施例的SiC結構體的向第一方向及第二方向測得的電阻率的值的分佈（第二方向約為30Ωcm的結構體、第二方向約為10Ωcm的結構體、第二方向約為1Ωcm的結構體、第二方向為1Ωcm以下的結構體）的曲線圖。
圖6為顯示根據本發明的一實施例的SiC結構體的向第一方向及第二方向測得的硬度值的分佈的曲線圖。
圖7為顯示根據本發明的一實施例的SiC結構體的在向第一方向及第二方向測得的XRD分析值中（111）晶面的繞射強度值的分佈的曲線圖。
圖8a及圖8b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖8a）及第二方向（圖8b）測量強度的粗略方法的圖式。
圖9a及圖9b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖9a）及第二方向（圖9b）測量電阻率的粗略方法的圖式。
圖10a及圖10b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖10a）及第二方向（圖10b）測量硬度的粗略方法的圖式。
圖11a及圖11b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖11a）及第二方向（圖11b）進行XRD繞射分析的粗略方法的圖式。
圖12a及圖12b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖12a）及第二方向（圖12b）進行熱膨脹係數分析的粗略方法的圖式。
圖13a及圖13b為顯示根據本發明的一實施例的SiC結構體的向第一方向（圖13a）及第二方向（圖13b）進行熱導率分析的粗略方法的圖式。
圖14為顯示根據本發明的一實施例的SiC結構體的第一方向斷面和第二方向斷面的微觀結構（晶粒結構）圖像，以及當該微觀結構暴露於電漿時被蝕刻的形狀的SEM圖像。
圖15為分析根據本發明的一實施例的SiC結構體的第一方向電漿的蝕刻量和第二方向電漿的蝕刻量的曲線圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100a:第一面
100b:第二面

Claims (30)

  1. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的平均強度為133Mpa至200Mpa，所述第二方向的平均強度為225Mpa至260Mpa。
  2. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的平均強度/所述第二方向的平均強度值為0.55至0.9。
  3. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時， 包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的電阻率為3.0*10-3Ωcm至25Ωcm，所述第二方向的電阻率為1.4*10-3Ωcm至40Ωcm。
  4. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的電阻率/所述第二方向的電阻率的值為0.05至3.3。
  5. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的電阻率為10Ωcm至20Ωcm，所述第二方向的電阻率為21Ωcm至40Ωcm。
  6. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體， 當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的電阻率為0.8Ωcm至3.0Ωcm，所述第二方向的電阻率為2.5Ωcm至25Ωcm。
  7. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的電阻率為1.8Ωcm至3.0Ωcm，所述第二方向的電阻率為0.8Ωcm至1.7Ωcm。
  8. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的電阻率為3.0*10-3Ωcm至 5.0*10-3Ωcm，所述第二方向的電阻率為1.4*10-3Ωcm至3.0*10-3Ωcm。
  9. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，對於XRD分析的所述第一方向及所述第二方向的晶面方向的峰值強度，[(200+220+311)]/(111)值分別為：向第一方向0.7至2.1，向第二方向0.4至0.75。
  10. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，對於XRD分析的所述第一方向及所述第二方向的峰值強度，(111)晶面方向的峰值強度，向第一方向為3200至10000，向第二方向為10500至17500。
  11. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，對於XRD分析的所述第一方向及所述第二方向的峰值強度，所述第一方向的(111)晶面方向的峰值強度/所述第二方向(111)的晶面方向的峰值強度的值為0.2至0.95。
  12. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體，當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的熱膨脹係數為4.0*10-6/℃至4.6*10-6/℃，所述第二方向的熱膨脹係數為4.7*10-6/℃至5.4*10-6/℃。
  13. 一種由CVD法形成的SiC結構體，涉及用於在腔室內部暴露於電漿的SiC結構體， 當將垂直於最大限度地暴露於電漿的面的方向定義為第一方向，將水平於最大限度地暴露於電漿的面的方向定義為第二方向時，包括所述第一方向的長度大於所述第二方向的長度的晶粒結構，所述第一方向的熱導率為215W/mk至260W/mk，所述第二方向的熱導率為280W/mk至350W/mk。
  14. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述晶粒配置成以所述第一方向為基準在-45°至+45°方向上具有最大長度。
  15. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述晶粒的第一方向的長度/所述晶粒的第二方向的長度值(縱橫比)為1.2至20。
  16. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述SiC結構，包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開。
  17. 如請求項1、2、9至13中任一項所述之由CVD法形成的SiC結構體， 所述第一方向的電阻率/所述第二方向的電阻率的值為0.25至0.95。
  18. 如請求項1、2、9至13中任一項所述之由CVD法形成的SiC結構體，所述第一方向的電阻率/所述第二方向的電阻率的值為0.04至0.99。
  19. 如請求項1、2、9至13中任一項所述之由CVD法形成的SiC結構體，所述第一方向的電阻率/所述第二方向的電阻率的值為1.15至3.2。
  20. 如請求項1、2、9至13中任一項所述之由CVD法形成的SiC結構體，所述第一方向的電阻率/所述第二方向的電阻率的值為1.1至3.3。
  21. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，與方向無關，所述SiC結構體的硬度為2800kgf/mm2至3300kgf/mm2。
  22. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述第一方向的硬度/所述第二方向的硬度的值為0.85至1.15。
  23. 如請求項1至8、10至13中任一項所述之由CVD法形成的SiC結構體， 對於XRD分析的所述第一方向及所述第二方向的晶面方向的峰值強度，[(200+220+311)]/(111)值的第一方向的值/第二方向的值為1.0至4.4。
  24. 如請求項1至11、13中任一項所述之由CVD法形成的SiC結構體，所述第一方向的熱膨脹係數/所述第二方向的熱膨脹係數的值小於1.0。
  25. 如請求項1至11、13中任一項所述之由CVD法形成的SiC結構體，所述第一方向的熱膨脹係數/所述第二方向的熱膨脹係數的值大於0.7且小於1.0。
  26. 如請求項1至12中任一項所述之由CVD法形成的SiC結構體，所述第一方向的熱導率/所述第二方向的熱導率的值小於1.0。
  27. 如請求項1至12中任一項所述之由CVD法形成的SiC結構體，所述第一方向的熱導率/所述第二方向的熱導率的值為0.65至小於1.0。
  28. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述SiC結構體，包括：第一面，其最大限度地暴露於所述電漿，並向垂直於 所述第一方向的方向展開；第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開，所述SiC結構體的第一面的至少一部分與支撐部接觸。
  29. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述SiC結構體是邊緣環、基座及噴淋頭中之一。
  30. 如請求項1至13中任一項所述之由CVD法形成的SiC結構體，所述SiC結構體，包括：第一面，其最大限度地暴露於所述電漿，並向垂直於所述第一方向的方向展開；第二面，其垂直於所述第一面，並向垂直於所述第二方向的方向展開，第一面的面積之和大於第二面的面積之和。
TW109120549A 2019-06-21 2020-06-18 由cvd法形成的sic結構體 TWI749595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190074450A KR102150520B1 (ko) 2019-06-21 2019-06-21 Cvd 방식으로 형성된 sic 구조체
KR10-2019-0074450 2019-06-21

Publications (2)

Publication Number Publication Date
TW202106914A TW202106914A (zh) 2021-02-16
TWI749595B true TWI749595B (zh) 2021-12-11

Family

ID=72450870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120549A TWI749595B (zh) 2019-06-21 2020-06-18 由cvd法形成的sic結構體

Country Status (6)

Country Link
US (1) US20230042832A1 (zh)
JP (1) JP7204960B2 (zh)
KR (1) KR102150520B1 (zh)
CN (1) CN114008744B (zh)
TW (1) TWI749595B (zh)
WO (1) WO2020256411A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232891B (en) * 1999-08-02 2005-05-21 Tokyo Electron Ltd SiC material, semiconductor device fabricating system and SiC material forming method
TW201819341A (zh) * 2016-05-20 2018-06-01 康寧公司 純化陶瓷材料及其製備方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1179620A (en) * 1916-01-08 1916-04-18 Gustavus Frevert Engine-starter.
JPH0653139A (ja) * 1992-07-30 1994-02-25 Nec Corp サセプタ
JPH1179846A (ja) * 1997-09-01 1999-03-23 Tokai Carbon Co Ltd 炭化珪素成形体
JP4166346B2 (ja) * 1997-10-27 2008-10-15 日本碍子株式会社 耐蝕性部材、耐蝕性部材の製造方法および腐食性物質の加熱装置
JP2000160343A (ja) * 1998-08-27 2000-06-13 Toyo Tanso Kk 耐食性ＣＶＤ―ＳｉＣ及び耐食性ＣＶＤ―ＳｉＣ被覆材
JP2002137967A (ja) * 2000-10-31 2002-05-14 Kyocera Corp 炭化珪素部材
JP4059425B2 (ja) * 2001-10-03 2008-03-12 コバレントマテリアル株式会社 ＣＶＤ−ＳｉＣ自立膜構造体
JP4240984B2 (ja) * 2002-10-08 2009-03-18 三洋電機株式会社 光電変換装置
US8114505B2 (en) * 2003-12-05 2012-02-14 Morgan Advanced Ceramics, Inc. Free-standing silicon carbide articles formed by chemical vapor deposition and methods for their manufacture
JP2011074436A (ja) * 2009-09-30 2011-04-14 Covalent Materials Corp 炭化ケイ素材料
JP2015229793A (ja) * 2014-06-06 2015-12-21 東洋炭素株式会社 ＳｉＣ被覆材及びＣＶＤ装置用治具
US10273190B2 (en) * 2015-09-03 2019-04-30 Sumitomo Osaka Cement Co., Ltd. Focus ring and method for producing focus ring
JP6818776B2 (ja) * 2017-02-20 2021-01-20 京セラ株式会社 炭化ケイ素部材および半導体製造装置用部材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232891B (en) * 1999-08-02 2005-05-21 Tokyo Electron Ltd SiC material, semiconductor device fabricating system and SiC material forming method
TW201819341A (zh) * 2016-05-20 2018-06-01 康寧公司 純化陶瓷材料及其製備方法

Also Published As

Publication number Publication date
CN114008744A (zh) 2022-02-01
KR102150520B1 (ko) 2020-09-01
JP2022530704A (ja) 2022-06-30
CN114008744B (zh) 2023-02-17
WO2020256411A1 (ko) 2020-12-24
TW202106914A (zh) 2021-02-16
JP7204960B2 (ja) 2023-01-16
US20230042832A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US11180855B2 (en) Semiconductor manufacturing component comprising deposition layer covering interlayer boundary and manufacturing method thereof
WO2013087706A1 (en) Synthetic diamond coated compound semiconductor substrates
JP6630025B1 (ja) 半導体製造用部品、複合体コーティング層を含む半導体製造用部品及びその製造方法
TW202315958A (zh) 零部件、等離子體裝置、形成耐腐蝕塗層的方法及其裝置
TWI749595B (zh) 由cvd法形成的sic結構體
JPH07116588B2 (ja) Ｘ線リソグラフィ用マスクの透過体の製造方法
KR102159224B1 (ko) 포커스 링, 그 제조 방법, 및 기판 처리 장치
KR102150510B1 (ko) Cvd 방식으로 형성된 sic 구조체
KR102150506B1 (ko) Cvd 방식으로 형성된 sic 구조체
KR102150515B1 (ko) Cvd 방식으로 형성된 sic 구조체
KR102117888B1 (ko) Cvd 방식으로 형성된 sic 구조체
US11885022B2 (en) Method of forming a film on a substrate by chemical vapor deposition
US10090210B2 (en) Material growth with temperature controlled layer
KR20200145787A (ko) Cvd 방식으로 형성된 sic 구조체
KR20200145676A (ko) Cvd 방식으로 형성된 sic 구조체
KR20230062621A (ko) 큰 치수의 산화이트륨 소결체
Chang et al. Mechanical properties and oxidation behavior of ZrNx thin films fabricated through high-power impulse magnetron sputtering deposition
CN109562948B (zh) SiC材料及SiC复合材料
KR102578550B1 (ko) 반도체 제조장치용 부품 및 그의 제조방법
Lukša et al. Stages of self-arrangement in growth of nanostructured graphene films related to the flow of ionized species during plasma-enhanced chemical vapor deposition
TW201430162A (zh) 熱解氮化硼被覆碳基材的製造方法
JP3822059B2 (ja) シリコン基板の反り変形方法
JP2002037669A (ja) 炭化珪素材、耐プラズマ部材及び半導体製造用装置
Biard et al. Tailored Polycrystalline Substrate for SmartSiCTM Substrates Enabling High Performance Power Devices
Anwar et al. Structural and electrical studies of thermally annealed tungsten nitride thin film