TWI742102B - 互補型電晶體及半導體裝置 - Google Patents

互補型電晶體及半導體裝置 Download PDF

Info

Publication number
TWI742102B
TWI742102B TW106122164A TW106122164A TWI742102B TW I742102 B TWI742102 B TW I742102B TW 106122164 A TW106122164 A TW 106122164A TW 106122164 A TW106122164 A TW 106122164A TW I742102 B TWI742102 B TW I742102B
Authority
TW
Taiwan
Prior art keywords
layer
extension
area
transistor
region
Prior art date
Application number
TW106122164A
Other languages
English (en)
Other versions
TW201806084A (zh
Inventor
大石秀俊
松本光市
一行 富田
Original Assignee
日商索尼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼股份有限公司 filed Critical 日商索尼股份有限公司
Publication of TW201806084A publication Critical patent/TW201806084A/zh
Application granted granted Critical
Publication of TWI742102B publication Critical patent/TWI742102B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之互補型電晶體係由第1電晶體TR1 及第2電晶體TR2 構成，各電晶體之活性區域32、42係第1A層33、43與第1B層35、45積層而成，設置於基體之表面區域201 、202 相當於第1A層33、43，第1B層35、45具有與第1A層33、43不同導電型之特性，第1B層之延伸層36、46設置於絕緣區域211 、212 之上。

Description

互補型電晶體及半導體裝置
本發明係關於互補型電晶體及具備該互補型電晶體之半導體裝置。
先前之由場效電晶體構成之反相器電路或構成NAND(與非)電路等之CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)電路中，將p通道型場效電晶體與n通道型場效電晶體並置佈局。並且，藉由將此種佈局逐漸縮小，而進展閘極之高密度化及低消耗電力化。然而，加工難易度提高，製造成本顯著增加。 作為低消耗電力裝置，關於下一代裝置之候補之一列舉穿隧場效電晶體(TFET：Tunnel Field-Effect Transistor)。此處，於TFET之開發中，過渡金屬二硫化物(TMDC：Transition Metal DiChalcogenides)之2維材料(2D材料)受到注目。並且，此種TFET例如由日本專利特開2015-090984號公報而眾所周知。該專利公開公報所揭示之半導體元件包含： 半導體層，其具備：第1二維物質，其包含第1金屬硫化物系物質；及第2二維物質，其與第1二維物質之側面結合，包含第2金屬硫化物系物質，且包含二維物質要素，其係第1二維物質與第2二維物質化學結合而成；及 至少1層非半導體層，其位於半導體層之至少一面。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2015-090984號公報
[發明所欲解決之問題] 然而，假定包含TFET之互補型電晶體之情形時，作為構成對應於p通道型場效電晶體之TFET之2維材料，需要2種2維材料，作為構成對應於N通道型場效電晶體之TFET之2維材料，需要2種2維材料之合計4種2維材料，對於4種2維材料，構成電極之材料最多需要4種。因此，由TFET構成之互補型電晶體之製造製程複雜化，又，有導致製造成本增加之問題。 因此，本發明之目的係提供一種互補型電晶體，其可謀求電晶體之活性區域等之構成材料之種類削減，又，具有可謀求製造製程之簡化之構成、構造，以及提供具備該互補型電晶體之半導體裝置。 [解決問題之技術手段] 用以達成上述目的之本發明之第1態樣之互補型電晶體包含： 第1電晶體，其具備： 第1控制電極； 第1活性區域，其位於第1控制電極之下方，由第1A層與第1B層積層而成； 第1絕緣層，其設置於第1控制電極與第1活性區域之間； 第1A延伸層，其自第1活性區域之一端延伸，由第1A層構成；及 第1B延伸層，其自第1活性區域之另一端延伸，由第1B層構成；以及 第2電晶體，其具備： 第2控制電極； 第2活性區域，其位於第2控制電極之下方，由第2A層與第2B層積層而成； 第2絕緣層，其設置於第2控制電極與第2活性區域之間； 第2A延伸層，其自第2活性區域之一端延伸，由第2A層構成；及 第2B延伸層，其自第2活性區域之另一端延伸，由第2B層構成，且 設置於基體之具有第1導電型之第1表面區域相當於第1A層及第1A延伸層， 第1B層具有作為與第1導電型不同之第2導電型之特性， 第1B延伸層設置於設於基體之第1絕緣區域之上， 設置於基體之具有第2導電型之第2表面區域相當於第2A層及第2A延伸層， 第2B層具有作為第1導電型之特性， 第2B延伸層設置於設於基體之第2絕緣區域之上。 用以達成上述目的之本發明之第2態樣之互補型電晶體包含： 第1電晶體，其具備： 第1控制電極； 第1活性區域，其位於第1控制電極之下方； 第1絕緣層，其設置於第1控制電極與第1活性區域之間； 第1A延伸區域，其自第1活性區域之一端延伸；及 第1B延伸區域，其自第1活性區域之另一端延伸；以及 第2電晶體，其具備： 第2控制電極； 第2活性區域，其位於第2控制電極之下方； 第2絕緣層，其設於第2控制電極與第2活性區域之間； 第2A延伸區域，其自第2活性區域之一端延伸；及 第2B延伸區域，其自第2活性區域之另一端延伸；且 設置於基體之具有第1導電型之第1表面區域相當於第1A延伸區域， 第1B延伸區域具有作為與第1導電型不同之第2導電型之特性，且設置於設於基體之第1絕緣區域之上， 第1活性區域設置於第1絕緣區域上， 設置於基體之具有第2導電型之第2表面區域相當於第2A延伸區域， 第2B延伸區域具有作為第1導電型之特性，且設置於設於基體之第2絕緣區域之上， 第2活性區域設置於第2絕緣區域上。 用以達成上述目的之本發明之第1態樣之半導體裝置具備：本發明之第1態樣之互補型電晶體，其中基體包含矽半導體基板；及場效電晶體，其形成於矽半導體基板。又，用以達成上述目的之本發明之第2態樣之半導體裝置具備：本發明之第2態樣之互補型電晶體，其中基體包含矽半導體基板；及場效電晶體，其形成於矽半導體基板。 [發明之效果] 本發明之第1態樣之互補型電晶體，或構成本發明之第1態樣之半導體裝置之本發明之第1態樣之互補型電晶體中，由於第1A層、第1A延伸層、第2A層及第2A延伸層形成於基體之表面區域，故構成互補型電晶體之活性區域等之材料之種類最多為3種即可，可謀求互補型電晶體之活性區域等之構成材料之種類削減，可謀求製造製程之簡化。又，本發明之第2態樣之互補型電晶體，或構成本發明之第2態樣之半導體裝置之本發明之第2態樣之互補型電晶體中，由於第1A延伸區域、第2A延伸區域亦形成於基體之表面區域，故構成互補型電晶體之活性區域等之材料之種類最多為3種即可，可謀求互補型電晶體之活性區域等之構成材料之種類削減。另，本說明書所記載之效果終究為例示，並非限制者，又，亦可有附加效果。
以下，參照圖式，基於實施例說明本發明，但本發明並非限定於實施例，實施例之各種數值或材料為例示。另，說明按以下順序進行。 1.關於本發明之第1態樣～第2態樣之互補型電晶體及半導體裝置之全面說明 2.實施例1(本發明之第1態樣之互補型電晶體及本發明之第1態樣之半導體裝置) 3.實施例2(實施例1之變化) 4.實施例3(實施例1之其他變化) 5.實施例4(本發明之第2態樣之互補型電晶體及本發明之第2態樣之半導體裝置) 6.實施例5(實施例4之變化) 7.實施例6(實施例4之其他變化) 8.實施例7(本發明之第1態樣～第2態樣之互補型電晶體之各種應用例) 9.其他 ＜關於本發明之第1態樣～第2態樣之互補型電晶體及半導體裝置之全面說明＞ 本發明之第1態樣之互補型電晶體、本發明之第2態樣之互補型電晶體、構成本發明之第1態樣之半導體裝置之本發明之第1態樣之互補型電晶體或構成本發明之第2態樣之半導體裝置之本發明之第2態樣之互補型電晶體(以下，有時將該等互補型電晶體總稱為『本發明之互補型電晶體等』)中， 可設為如下形態：第1B層(第1B延伸區域)由2維材料或石墨烯構成， 第2B層(第2B延伸區域)由2維材料或石墨烯構成。並且，該情形時，可設為如下形態：2維材料包含選自由MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 及HfTe2 所成之群之1種2維材料。此處，作為2維材料之厚度，可例示0.65 nm至6.5 nm，較佳為0.65 nm至2.6 nm，但不限於該等值。 包含以上說明之各種較佳形態之本發明之互補型電晶體等中，基體包含半導體基板，第1絕緣區域及第2絕緣區域可構成為包含設於半導體基板之元件分離區域。或者，基體可構成為包含2維材料層。基體構成為包含2維材料層之情形時，只要將基體設置於支持材料(例如，絕緣膜形成於表面之矽半導體基板等基板)上即可。 或者，包含以上說明之各種較佳形態之本發明之互補型電晶體等中，基板包含矽(Si)或鍺(Ge)，第1B層(第1B延伸區域)由MoS2 、WTe2 或鍺構成，第2B層(第2B延伸區域)可構成為由HfTe2 構成。或者，可構成為基體包含MoS2 ，第1B層(第1B延伸區域)由WTe2 構成，第2B層(第2B延伸區域)由ZrS2 、HfS2 或HfSe2 構成。 或者，本發明之第1態樣之互補型電晶體、本發明之第2態樣之互補型電晶體、構成本發明之第1態樣之半導體裝置之本發明之第1態樣之互補型電晶體或構成本發明之第2態樣之半導體裝置之本發明之第2態樣之互補型電晶體(本發明之互補型電晶體等)中， 可構成為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)與構成第2表面區域之基體之部分(第2A延伸區域)由不同材料構成， 第1B層及第1B延伸層(第1B延伸區域)與第2B層及第2B延伸層(第2B延伸區域)由相同材料構成。 並且，該情形時， 可設為如下形態：構成第1表面區域之基體之部分(構成第1A延伸區域之材料)之價電子帶之值[EC (N)]，與構成第1B層及第1B層延伸層之材料(構成第1B延伸區域之材料)之傳導帶之值[EV (2D)]之差為1 eV以下， 構成第2表面區域之基體之部分(構成第2A延伸區域之材料)之傳導帶之值[EV (P)]，與構成第2B層及第2B層延伸層之材料(構成第2B延伸區域之材料)之價電子帶之值[EC (2D)]之差為1 eV以下， 即，較佳滿足如下： EV (P)－EC (2D)≦1(eV) EV (2D)－EC (N)≦1(eV)。 但並非限定於此。 再者，該等情形中， 構成第1表面區域之基體之部分(第1A延伸區域)由矽半導體基板構成， 構成第2表面區域之基體之部分(2A延伸區域)由形成於矽半導體基板之半導體層構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層、或者又，第1B延伸區域及第2B延伸區域可設為由相同之2維材料構成之形態，該情形時，具體而言，例如半導體層包含鍺層，第1B層及第1B延伸層、以及第2B層及第2B延伸層(第1B延伸區域及第2B延伸區域)可設為包含MoTe2 之形態。 或者又，該等情形中， 構成第1表面區域之基體之部分(第1A延伸區域)由形成於矽半導體基板之半導體層構成， 構成第2表面區域之基體之部分(第2A延伸區域)由矽半導體基板構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層、或者又，第1B延伸區域及第2B延伸區域可設為由相同之2維材料構成之形態，該情形時，具體而言，例如半導體層包含銦砷層，第1B層及第1B延伸層、以及第2B層及第2B延伸層(第1B延伸區域及第2B延伸區域)可設為包含MoS2 之形態。 或者又，該等情形中， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)由形成於半導體基板之第1半導體層構成， 構成第2表面區域之基體之部分(第2A延伸區域)由形成於半導體基板之第2半導體層構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層，或者又，第1B延伸區域及第2B延伸區域可設為由相同之2維材料構成之形態，該情形時，具體而言，例如第1半導體層包含銦砷層，第2半導體層包含鍺層，第1B層及第1B延伸層以及第2B層及第2B延伸層(第1B延伸區域及第2B延伸區域)包含MoS2 ，或者又， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)由矽半導體基板構成， 構成第2表面區域之基體之部分(第2A延伸區域)由形成於矽半導體基板之鍺層構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層，或者又，第1B延伸區域及第2B延伸區域由MoTe2 構成，或者又， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)由形成於矽半導體基板之銦砷層構成， 構成第2表面區域之基體之部分(第2A延伸區域)由矽半導體基板構成， 第1B層及第1B延伸層、以及第2B及第2B延伸層，或者又，第1B延伸區域及第2B延伸區域由MoS2 構成。 另，作為構成形成於矽半導體基板之半導體層之材料，除此以外，可列舉SiGe、SiC，又，廣泛地可列舉III－V族化合物半導體、II－VI族化合物半導體。作為矽半導體基板之半導體層之形成方法，可列舉如下方法：磊晶成長法、濃縮法(形成用以於矽半導體基板之應形成半導體層之區域上形成半導體層之半導體材料層，藉由進行熱處理(退火處理)，而於矽半導體基板形成半導體層之方法)。為了取得矽基板之結晶晶格常數與半導體層之結晶晶格常數之整合性，亦可於形成於矽半導體基板之半導體層與矽半導體基板之間，設置例如包含InP、InAlAs、InGaAs、GaAs、GaSb之緩衝層。但構成緩衝層之材料並非限定於此。又，亦可取代矽半導體基板，而使用鍺半導體基板，亦可使用於SOI(Silicon On Insulator：絕緣體上覆矽)基板等之氧化膜上形成半導體層(不僅包含矽層，亦包含鍺層或III－V族化合物半導體層)之基板。 此處，作為III－V族化合物半導體，可例示GaN系化合物半導體(包含AlGaN混晶或InAlGaN混晶、InGaN混晶)、InN系化合物半導體、AlN系化合物半導體、InAlGaP系化合物半導體、InAlGaAs系化合物半導體、InGaAs系化合物半導體、InGaAsP系化合物半導體、GaP系化合物半導體、InP系化合物半導體，具體而言，可舉出例如AlAs、AlAsP、AlAsSb、AlGaAs、AlGaAsP、AlGaAsSb、InAlGaAs、InAlGaP、AlGaN、AlGaP、InAlAs、InAlAsP、InAlGaAs、InAlP、InAlSb、AlN、InAlP、AlSb、GaAs、GaAsP、GaAsSb、InGaAs、InGaAsP、InGaN、InGaP、GaN、GaP、GaSb、InAs、InN、InP。又，作為II－VI族化合物半導體，可例示ZnSe、ZnS、ZnSSe、ZnTe、ZnMgSSe、(Zn, Mg)—(S, Se)、(Zn, Cd)—(S, Se, Te)、(Zn, Mg, Cd)Se。 或者又，本發明之第1態樣之互補型電晶體、本發明之第2態樣之互補型電晶體、構成本發明之第1態樣之半導體裝置之本發明之第1態樣之互補型電晶體或構成本發明之第2態樣之半導體裝置之本發明之第2態樣之互補型電晶體(本發明之互補型電晶體等)中， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)與構成第2表面區域之基體之部分(第2A延伸區域)由不同材料構成， 第1B層及第1B延伸層、與第2B層及第2B延伸層，或者又，第1B延伸區域與第2B延伸區域由不同材料構成，該情形時， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)由矽半導體基板構成， 構成第2表面區域之基體之部分(第2A延伸區域)由形成於矽半導體基板之鍺層構成， 第1B層及第1B延伸層(第1B延伸區域)由MoTe2 構成， 第2B層及第2B延伸層(第2B延伸區域)由MoS2 構成，或者又， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)由形成於矽半導體基板之銦砷層構成， 構成第2表面區域之基體之部分由矽半導體基板構成， 第1B層及第1B延伸層(第1B延伸區域)由MoTe2 構成， 第2B層及第2B延伸層(第2B延伸區域)由MoS2 構成，或者又， 可設為如下形態：構成第1表面區域之基體之部分(第1A延伸區域)由形成於矽半導體基板之銦砷層構成， 構成第2表面區域之基體之部分(第2A延伸區域)由形成於矽半導體基板之鍺層構成， 第1B層及第1B延伸層(第1B延伸區域)由MoTe2 構成， 第2B層及第2B延伸層(第2B延伸區域)由MoS2 構成。 或者又，本發明之互補型電晶體等之上述各種較佳形態中， 基體之傳導帶下端之能量值EC-sub 與第1B層(第1B延伸區域)之傳導帶下端之能量值EC-1B 之差之絕對值為可以第1電晶體之驅動電壓驅動之能量差量以下， 基體之價電子帶上端之能量值EV-sub 與第1B層(第1B延伸區域)之價電子帶上端之能量值EV-1B 之差之絕對值為可以第1電晶體之驅動電壓驅動之能量差量以下， 基體之傳導帶下端之能量值EC-sub 與第2B層(第2B延伸區域)之傳導帶下端之能量值EC-2B 之差之絕對值為可以第2電晶體之驅動電壓驅動之能量差量以下， 基體之價電子帶上端之能量值EV-sub 與第2B層(第2B延伸區域)之價電子帶上端之能量值EV-2B 之差之絕對值為可以第2電晶體之驅動電壓驅動之能量差量以下。此處，所謂「第1電晶體之驅動電壓」，係第1控制電極與第1A層(第1A延伸區域)之間之電位差，所謂「第2電晶體之驅動電壓」，係第2控制電極與第2A層(第2A延伸區域)之間之電位差。 構成基體之材料 EV (eV) EC (eV) 矽 5.17 4.05 鍺 4.66 4.00 MoS2 5.86 4.27 2維材料 MoS2 5.86 4.27 MoSe2 5.23 3.90 MoTe2 4.76 3.83 WS2 5.50 3.96 WSe2 4.87 3.54 WTe2 4.44 3.69 ZrS2 6.79 5.71 ZrSe2 6.15 5.86 ZrTe2 5.69 4.97 HfS2 6.83 5.59 HfSe2 6.17 5.72 HfTe2 5.53 4.91 構成半導體層之材料 鍺 4.66 4.00 InAs 5.35 4.99 並且，較佳為：如圖35A所示，第1電晶體斷開時，滿足 EC-1A ＞EC-1B ＞EV-1B ＞EV-1B ， 如圖35C所示，第2電晶體斷開時，滿足 EC-2B ＞EC-2A ＞EV-2B ＞EV-2A ， 如圖35B所示，第1電晶體接通時，滿足 EC-1A ＞EV-1A ＞EC-1B ＞EV-1B ， 如圖35D所示，第2電晶體接通時，滿足 EC-2B ＞EV-2B ＞EC-2A ＞EV-2A 。 再者，包含以上說明之較佳形態、構成之本發明之第1態樣之互補型電晶體、構成本發明之第1態樣之半導體裝置之互補型電晶體中，由動作之穩定性之觀點而言， 可構成為於第1A層與第1B層之間形成第1層間絕緣膜(第1邊界區域)， 於第2A層與第2B層之間形成第2層間絕緣膜(第2邊界區域)。但設置第1層間絕緣膜、第2層間絕緣膜並非必須。有如下情形：只要基於對後述之第1控制電極、第2控制電壓施加電壓之狀態，可達成第1活性區域之能帶之狀態變化、第2活性區域之能帶之狀態變化，即無需設置第1層間絕緣膜、第2層間絕緣膜。亦有該等層間絕緣膜由自然氧化膜構成之情形。又，亦可有經由較弱之凡得瓦力之積層之形態。具體而言，作為構成第1層間絕緣膜、第2層間絕緣膜之材料，可例示SiO2 (包含自然氧化膜)、SiN、六方晶氮化硼(hBN)、Al2 O3 ，作為第1層間絕緣膜、第2層間絕緣膜之形成方法，可例示低溫氧化法、電漿CVD(Chemical Vapor Deposition：化學氣相沉積)法、ALD(Atomic Layer Deposition：原子層沉積)法。作為第1層間絕緣膜、第2層間絕緣膜之厚度，可例示1 nm至3 nm。 又，包含以上說明之較佳形態、構成之本發明之第2態樣之互補型電晶體、構成本發明之第2態樣之半導體裝置之互補型電晶體中，可構成為於第1A延伸區域與第1B延伸區域之間形成第1邊界區域(相當於第1活性區域)，於第2A延伸區域與第2B延伸區域之間形成第2邊界區域(相當於第2活性區域)。但設置該第1邊界區域或第2邊界區域並非必須，亦可設為如下形態：第1A延伸區域之端面與第1B延伸區域之端面接觸，接觸部構成第1活性區域，亦可設為如下形態：第2A延伸區域之端面與第2B延伸區域之端面接觸，接觸部構成第2活性區域。 本發明之互補型電晶體等中，可設為如下形態： 第1A電極連接於第1A延伸層(第1A延伸區域)， 第1B電極連接於第1B延伸層(第1B延伸區域)， 第2A電極連接於第2A延伸層(第2A延伸區域)， 第2B電極連接於第2B延伸層(第2B延伸區域)。 並且，可設為如下形態： 對第2電極施加高於第1A電極之電壓， 對第1控制電極及第2控制電極施加第2電壓V2 時，第1電晶體成導通狀態，第2電晶體成不導通狀態， 對第1控制電極及第2控制電壓施加低於第2電壓V2 之第1電壓V1 (＜V2 )時，第1電晶體成不導通狀態，第2電晶體成導通狀態。具體而言，可設為如下形態：例如，對第2A電極施加第2電壓V2 (例如Vdd 伏＞0)，對第1A電極施加第1電壓V1 (例如0伏)。 本發明之互補型電晶體等中，第1電晶體相當於n通道型FET，第2電晶體相當於p通道型FET。又，第1A延伸層、第1A延伸區域、第2A延伸層、第2A延伸區域相當於FET之汲極部，第1B延伸層、第1B延伸區域、第2B延伸層、第2B延伸區域相當於FET之源極部，第1控制電極、第2控制電極相當於FET之閘極部。 本發明之第1態樣之互補型電晶體中，第1活性區域與第1控制電極重疊，但第1活性區域之正投影像可包含於第1控制電極之正投影像中，亦可與第1控制電極之正投影像一致，亦可超出第1控制電極之正投影像。同樣地，於重複區域中，第2活性區域與第2控制電極重疊，但第2活性區域之正投影像可包含於第2控制電極之正投影像中，亦可與第2控制電極之正投影像一致，亦可超出第2控制電極之正投影像。另，由更均一地加入藉由第1控制電極、第2控制電極生成之電場之觀點而言，較佳第1活性區域及第2活性區域之正投影像包含於第1控制電極、第2控制電極之正投影像中。 本發明之第2態樣之互補型電晶體中，第1活性區域(第1邊界區域)與第1控制電極重疊，但第1活性區域(第1邊界區域)之正投影像可包含於第1控制電極之正投影像中，亦可與第1控制電極之正投影像一致，亦可超出第1控制電極之正投影像。同樣地，於重複區域中，第2活性區域(第2邊界區域)與第2控制電極重疊，但第2活性區域(第2邊界區域)之正投影像可包含於第2控制電極之正投影像中，亦可與第2控制電極之正投影像一致，亦可超出第2控制電極之正投影像。另，由更均一地加入藉由第1控制電極、第2控制電極生成之電場之觀點而言，較佳第1活性區域及第2活性區域之正投影像包含於第1控制電極、第2控制電極之正投影像中。 作為構成本發明之互補型電晶體等之第1B層(第1B延伸區域)、第2B層(第2B延伸區域)之材料。或者又，作為構成2維材料層之材料，如上述，可列舉2維材料，廣泛地可列舉過渡金屬硫化物(TMDC：Transition Metal DiChalcogenide)系材料。TMDC例如以MX2 表示，作為過渡金屬「M」，可列舉Ti、Zr、Hf、V、Nb、Ta、Mo、W、Tc、Re，作為硫化物元素「X」，可列舉O、S、Se、Te。或者又，亦可列舉過渡金屬的Cu與硫化物元素的S之化合物即CuS，亦可設為Ga、In、Ge、Sn、Pb等非過渡金屬與硫化物元素之化合物(例如GaS、GaSe、GaTe、In2 Se3 、InSnS2 、SnSe2 、GeSe、SnS2 、PbO)。或者又，亦可列舉黑磷(Black Phosphorus)。 亦可使構成第1B層(第1B延伸區域)與第2B層(第2B延伸區域)之材料相同，使對第1B層(第1B延伸區域)之摻雜材料與對第2B層(第2B延伸區域)之摻雜材料不同，作為摻雜，可列舉離子注入法或化學摻雜法。例如，作為用以形成第1B層(第1B延伸區域)之摻雜材料，可列舉NMNH(nicotinamide mononucleotide-H：烟鹼醯胺單核苷酸-H)、NADH(nicotinamide adenine dinucleotide-H：烟鹼醯胺腺嘌呤二核苷酸-H)、NADPH(nicotinamide adenine dinucleotide phosphate-H：磷酸烟鹼醯胺腺嘌呤二核苷酸-H)、PEI(polyethylenimine：聚伸乙基亞胺)、鉀或鋰等鹼金屬。又，作為用以形成第2B層(第2B延伸區域)之摻雜材料，可列舉NO2 BF4 、NOBF4 、NO2 SbF6 等離子性液體；HCl、H2 PO4 、CH3 COOH、H2 SO4 、HNO3 等酸類化合物；二氯二氰基醌、過單硫酸氫鉀(Oxone)、二肉豆蔻醯基磷脂肌醇、三氟甲烷磺醯胺等有機化合物；HPtCl4 、AuCl3 、HAuCl4 、三氟甲磺酸銀、AgNO3 、H2 PdCl6 、Pd(OAc)2 、Cu(CN)2 等。 作為第1B層(第1B延伸區域)、第2B層(第2B延伸區域)、2維材料層之形成方法，除了化學氣相沉積法(CVD法)、物理氣相沉積法(PVD法)以外，可例示以下方法。即， [a]將過渡金屬硫化物系材料之前驅物於絕緣區域上形成薄膜狀後，進行加熱處理之方法。 [b]將包含過渡金屬氧化物之薄膜形成於絕緣區域上後，使過渡金屬氧化物中含有過渡金屬與硫化物元素之材料中之硫化物反應之方法。 所謂石墨烯(graphene)，係指1原子厚度之sp2 鍵結碳原子之片狀物質，具有由碳原子及其鍵結而製作之如蜂巢般之六角形晶格構造。為了於石墨烯膜中摻雜n型或p型雜質，例如只要進行化學摻雜即可。為了進行化學摻雜，具體而言，只要於石墨烯膜上形成摻雜劑層即可。摻雜劑層可作為電子接受型(p型)之摻雜劑層，或者又，可作為電子給予型(n型)之摻雜劑層。作為構成電子接受型(p型)之摻雜劑層之材料，可列舉AuCl3 、HAuCl4 、PtCl4 等氯化物；HNO3 、H2 SO4 、HCl、硝基甲烷等酸；硼或鋁之III族元素；氧等之拉電子性分子，作為構成電子給予型(n型)之摻雜劑層之材料，除了氮或磷之V族元素以外，可列舉吡啶系化合物、氮化物、鹼金屬類、具有烷基之芳香族化合物等之電子給予性分子。 石墨烯例如可按以下說明之製造方法形成。即，於基底材上成膜包含石墨烯化觸媒之膜。並且，對含有石墨烯化觸媒之膜供給氣相碳供給源，同時將氣相碳供給源進行熱處理，生成石墨烯。其後，藉由將石墨烯以特定之冷卻速度冷卻，而可將薄膜狀石墨烯形成於含有石墨烯化觸媒之膜上。作為石墨烯化觸媒，除了SiC等碳化合物以外，可列舉選自Ni、Co、Fe、Pt、Au、Al、Cr、Cu、Mg、Mn、Mo、Rh、Si、Ta、Ti、W、U、V及Zr之至少1種金屬。又，作為氣相碳供給源，可列舉選自例如一氧化碳、甲烷、乙烷、乙烯、乙醇、乙炔、丙烷、丁烷、丁二烯、戊烷、戊烯、環戊二烯、己烷、環己烷、苯及甲苯之至少1種碳源。並且，藉由將如上形成之薄膜狀石墨烯與含有石墨烯化觸媒之膜分離，而可獲得石墨烯。 作為構成第1控制電極、第2控制電極之材料，可例示多晶矽或多晶矽化物、金屬矽化物、金屬氮化物(例如TiN)、鋁(Al)或金(Au)等金屬、石墨烯或ITO等，作為第1控制電極、第2控制電極之形成方法，可例示包含真空蒸鍍法或濺鍍法之各種物理氣相成長法(PVD法)，或各種化學氣相成長法(CVD法)。又，作為構成第1A電極、第1B電極、第2A電極、第2B電極之材料，可例示摻雜有雜質之多晶矽；鋁；包含鎢、Ti、Pt、Pd、Cu、TiW、TiNW、WSi2 、MoSi2 等高熔點金屬或金屬矽化物之導電材料。作為該等電極之形成方法，可例示各種PVD法、CVD法。 作為構成第1絕緣層、第2絕緣層之材料，除了氧化矽(SiO2 )等SiOx 系材料、SiOF系材料或SiN系材料、SiON系材料以外，可列舉介電常數k(＝ε／ε0 )約為4.0以上之所謂高介電常數材料。作為高介電常數材料，可列舉氧化鉿(HfO2 )、氧化鋯(ZrO2 )、氧化鋁(Al2 O3 )、氧化鋁 鉿(HfAlO2 )、氧化矽 鉿(HfSiO)、氧化鉭(Ta2 O5 )、氧化釔(Y2 O3 )、氧化鑭(La2 O)之金屬氧化物材料，或金屬氮化物材料。或者又，亦可例示包含HfSiO、HfSiON、ZrSiO、AlSiO、LaSiO之金屬矽酸鹽之絕緣材料。第1絕緣層、第2絕緣層可由1種材料形成，亦可由複數種材料形成。又，第1絕緣層、第2絕緣層可為單層構成，亦可為複數層構成。將第1絕緣層及第2絕緣層設為相同構成時，由製程之簡化觀點而言係較佳。作為第1絕緣層、第2絕緣層之形成方法，可例示包含ALD(Atomic Layer Deposition：原子層沈積)法、有機金屬化學氣相成長法(MOCVD法)之各種CVD法、包含真空蒸鍍法或濺鍍法之各種PVD法。第1絕緣層及第2絕緣層之形成方法為相同方法，並同時形成時，由製程簡化之觀點而言係較佳。作為第1絕緣層、第2絕緣層之厚度，可例示1 nm至10 nm。 構成本發明之第1態樣～第2態樣之半導體裝置之場效電晶體可設為與先前之場效電晶體相同。 藉由本發明之互補型電晶體，可構成反相器電路、NAND電路、AND電路、NOR電路、OR電路、XOR電路、NOT電路之邏輯電路，亦可構成SRAM電路。 [實施例1] 實施例1係關於本發明之第1態樣之互補型電晶體及本發明之第1態樣之半導體裝置。藉由實施例1之互補型電晶體構成反相器電路。將實施例1之互補型電晶體之模式性的局部剖面圖顯示於圖1，將實施例1之互補型電晶體之動作狀態模式性地顯示於圖2A、圖2B、圖3A、圖3B、圖4A、圖4B，將由實施例1之互補型電晶體構成之反相器電路之等價電路圖顯示於圖5，將實施例1之互補型電晶體之活性區域與控制電極之位置關係之概念圖顯示於圖6A、圖6B及圖6C。另，於圖2A顯示第1電晶體為不導通狀態(斷開狀態)之狀態，於圖2B顯示第2電晶體為導通狀態(接通狀態)之狀態，於圖3A顯示第1電晶體自不導通狀態(斷開狀態)成為導通狀態(接通狀態)之狀態，於圖3B顯示第2電晶體自導通狀態(接通狀態)成為不導通狀態(斷開狀態)之狀態，於圖4A顯示第1電晶體處於導通狀態(接通狀態)之狀態，於圖4B顯示第2電晶體處於不導通狀態(斷開狀態)之狀態。又，於圖5中，便於說明而使用場效電晶體之記號，顯示反相器電路之等價電路圖。 實施例1之互補型電晶體10包含 第1電晶體TR1 ，其具備： 第1控制電極30； 第1活性區域32，其位於第1控制電極30之下方，由第1A層33與第1B層35積層而成； 第1絕緣層31，其包含設於第1控制電極30與第1活性區域32之間之厚度為1 nm之氧化鉿(HfO2 )； 第1A延伸層34，其自第1活性區域32之一端延伸，由第1A層33構成；及 第1B延伸層36，其自第1活性區域32之另一端延伸，由第1B層35構成；以及 第2電晶體TR2 ，其具備： 第2控制電極40； 第2活性區域42，其位於第2控制電極40之下方，由第2A層43與第2B層45積層而成； 第2絕緣層41，其包含設於第2控制電極40與第2活性區域42之間之1 nm之氧化鉿(HfO2 )； 第2A延伸層44，其自第2活性區域42之一端延伸，由第2A層43構成；及 第2B延伸層46，其自第2活性區域42之另一端延伸，由第2B層45構成。但，膜厚為例示，並非限定於該等值。 並且，設置於基體之具有第1導電型(具體而言，於實施例1中為n型)之第1表面區域201 相當於第1A層33及第1A延伸層34， 第1B層35具有作為與第1導電型不同之第2導電型之特性(即第2導電型，具體而言，顯示作為p型之行為，或者又，具有電子接受性)， 第1B延伸層36設置於設於基體之第1絕緣區域211 之上， 設置於基體之具有第2導電型(具體而言，於實施例1中為p型)之第2表面區域202 相當於第2A層43及第2A延伸層44， 第2B層45具有作為第1導電型之特性(即第1導電型，具體而言，顯示作為n型之行為，或者又，具有電子給予性)， 第2B延伸層46設置於設於基體之第2絕緣區域212 之上。 又，實施例1之半導體裝置(半導體器件、半導體元件)具備基體係包含矽半導體基板之實施例1之互補型電晶體、及形成於矽半導體基板之場效電晶體。場效電晶體具有眾所周知之構成、構造。例如，包含複數個場效電晶體之場效電晶體群包圍包含複數個互補型電晶體之互補型電晶體群，場效電晶體群構成周邊電路。或者又，將互補型電晶體作為前段，將連接於互補型電晶體之場效電晶體作為後段，例如，將捕捉期望之物理量或化學量之感測器連接於互補型電晶體，感測器捕捉期望之物理量或化學量時，互補型電晶體可採用如下構成：對後段之場效電晶體送出信號，來自感測器之信號以場效電晶體予以放大。於後述之實施例2～實施例6中亦相同。 此處，第1B層35及第1B延伸層36由2維材料或石墨烯構成，第2B層45及第2B延伸層46亦由2維材料或石墨烯構成。具體而言，2維材料包含選自由MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 及HfTe2 所成之群之1種2維材料。基體包含半導體基板或矽(Si)，具體而言，係包含矽半導體基板20，第1B層35及第1B延伸層36由WTe2 (厚度例如為WTe2 1原子層量)構成，第2B層45及第2B延伸層46由HfTe2 (厚度例如為HfTe2 1原子層量)構成。又，第1絕緣區域211 及第2絕緣區域212 由設於矽半導體基板20之包含SiO2 之元件分離區域21構成。另，亦可藉由對於應形成第1絕緣區域211 及第2絕緣區域212 之部分例如進行離子注入，而形成第1絕緣區域211 及第2絕緣區域212 。 第1電晶體TR1 進而具備連接於第1A延伸層34之第1A電極38、及連接於第1B延伸層36之第1B電極39，第2電晶體TR2 進而具備連接於第2A延伸層44之第2A電極48、及連接於第2B延伸層46之第2B電極49。第1控制電極30及第2控制電極40包含例如TiN。 再者，於實施例1或後述之實施例2～實施例6中， 基體(矽半導體基板20)之傳導帶下端之能量值EC-sub 與第1B層35(第1B延伸區域135)之傳導帶下端之能量值EC-1B 之差之絕對值，為可以第1電晶體TR1 之驅動電壓驅動之能量差量以下(具體而言，例如若為1.0伏，則為1 eV以下)， 基體20之價電子帶上端之能量值EV-sub 與第1B層35(第1B延伸區域135)之價電子帶上端之能量值EV-1B 之差之絕對值，為可以第1電晶體TR1 之驅動電壓驅動之能量差量以下， 基體20之傳導帶下端之能量值EC-sub 與第2B層45(第2B延伸區域145)之傳導帶下端之能量值EC-2B 之差之絕對值，為可以第2電晶體TR2 之驅動電壓驅動之能量差量以下(具體而言，例如若為1.0伏，則為1 eV以下)， 基體20之價電子帶上端之能量值EV-sub 與第2B層45(第2B延伸區域145)之價電子帶上端之能量值EV-2B 之差之絕對值，為可以第2電晶體TR2 之驅動電壓驅動之能量差量以下。 又，於第1A層33與第1B層35之間形成有第1層間絕緣膜(第1邊界區域)37，於第2A層43與第2B層45之間形成有第2層間絕緣膜(第2邊界區域)47。第1層間絕緣膜(第1邊界區域)37、第2層間絕緣膜(第2邊界區域)47包含厚度為1 nm之HfO2 。 此處，於實施例1或後述之實施例2～實施例6之互補型電晶體中， 對第2A電極48、148施加高於第1A電極38、138之電壓， 對第1控制電極30、130及第2控制電極40、140施加第2電壓V2 (=Vdd 伏)時，第1電晶體TR1 成導通狀態，第2電晶體TR2 成不導通狀態， 對第1控制電極30、130及第2控制電極40、140施加低於第2電壓V2 (=Vdd 伏)之第1電壓V1 (=0伏＜Vdd )時，第1電晶體TR1 成不導通狀態，第2電晶體TR2 成導通狀態。於圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖17A、圖17B、圖18A、圖18B、圖19A、圖19B中，將施加於第1控制電極30、130、第2控制電極40、140之電壓以VCE 表示。 即，於實施例1或後述之實施例2～實施例6之互補型電晶體中，低於第2電壓V2 之第1電壓V1 (=0伏)施加於第1控制電極30、130時，對構成第1電晶體之第1A層33(第1A延伸區域133)施加例如第1電壓V1 ，第1電晶體TR1 中位於第1A層33(第1A延伸區域133)與第1B層35(第1B延伸區域135)之間之第1邊界區域37、137之價電子帶上端之能量值及傳導帶下端之能量值之各者不會產生變化(參照圖35A)。其結果，無電子自第1A層33(第1A延伸區域133)向第1B層35(第1B延伸區域135)之移動，第1電晶體TR1 成不導通狀態。另一方面，第2電晶體TR2 中位於第2A層43(第2A延伸區域143)與第2B層45(第2B延伸區域145)之間之第2邊界區域47、147之價電子帶上端之能量值及傳導帶下端之能量值之各者，接近第2B層45(第2B延伸區域145)之價電子帶上端之能量值EV-2B 及傳導帶下端之能量值EC-2B 之各者(參照圖35D)。其結果，電子藉由穿隧效應而自第2B層45(第2B延伸區域145)向第2A層43(第2A延伸區域143)移動，故第2電晶體TR2 成導通狀態，第2A層43與第2B層45之電位理想上變為相等，第2B電極49、149之電位變為第2電位V2 。 另一方面，高於第1電壓V1 之第2電壓V2 施加於第1控制電極30、130時，對構成第1電晶體TR1 之第1A層33(第1A延伸區域133)施加例如第1電壓V1 ，第1電晶體TR1 中位於第1A層33(第1A延伸區域133)與第1B層35(第1B延伸區域135)之間之第1邊界區域37、137之價電子帶上端之能量值及傳導帶下端之能量值之各者，接近於第1B層35(第1B延伸區域135)之價電子帶上端之能量值EV-1B 及傳導帶下端之能量值EC-1B 之各者(參照圖35B)。其結果，電子藉由穿隧效應而自第1A層33(第1A延伸區域133)向第1B層35(第1B延伸區域135)移動，故第1電晶體TR1 成導通狀態，第1A層33(第1A延伸區域133)與第1B層35(第1B延伸區域135)之電位理想上變為相等，第1B電極39、139之電位變為第1電位V1 。另一方面，於第2電晶體TR2 中，對第2A層43(第2A延伸區域143)施加例如第2電壓V2 ，對第2控制電極40施加第2電壓V2 ，故第2電晶體TR2 中位於第2A層43(第2A延伸區域143)與第2B層45(第2B延伸區域145)之間之第2邊界區域47、147之價電子帶上端之能量值及傳導帶下端之能量值之各者不會產生變化(參照圖35C)。其結果，無電子自第2B層45(第2B延伸區域145)向第2A層43(第2A延伸區域143)之移動，第2電晶體TR2 成不導通狀態。 於重複區域中，第1活性區域32與第1控制電極30重疊，但第1活性區域32之正投影像可包含於第1控制電極30之正投影像中(參照圖6A)，亦可與第1控制電極30之正投影像一致(參照圖6B)，亦可超出第1控制電極30之正投影像(參照圖6C)。同樣地，於重複區域中，第2活性區域42與第2控制電極40重疊，但第2活性區域42之正投影像可包含於第2控制電極40之正投影像中(參照圖6A)，亦可與第2控制電極40之正投影像一致(參照圖6B)，亦可超出第2控制電極40之正投影像(參照圖6C)。另，由更均一地加入藉由第1控制電極30、第2控制電極40產生之電場之觀點而言，較佳第1活性區域32及第2活性區域42之正投影像包含於第1控制電極30、第2控制電極40之正投影像中。 以下，參照圖7A、圖7B及圖7C，說明實施例1之互補型電晶體之例如第1電晶體之製造方法之概略。 [步驟-100] 即，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21。並且，於由元件分離區域21包圍之矽半導體基板20之區域表面，基於離子注入法，形成具有第1導電型(具體而言係n型)之第1表面區域201 (第1A層33及第1A延伸層34)(參照圖7A)。 [步驟-110] 接著，於矽半導體基板20之表面(或者，矽半導體基板20之表面及元件分離區域21之上)形成第1層間絕緣膜37。並且，於第1層間絕緣膜37及第1絕緣區域(元件分離區域)211 之上，基於CVD法形成WTe2 後，圖案化成期望之形狀，藉此可獲得第1B層35及第1B延伸層36(參照圖7B)。 [步驟-120] 接著，於整面形成第1絕緣層31。並且，於第1絕緣層31上形成第1控制電極30(參照圖7C)。其後，於整面形成包含SiO2 之層間絕緣層22，於位於第1A延伸層34上方之層間絕緣層22形成開口部，藉由以導電材料埋填開口部，而可遍及層間絕緣層22之頂面形成第1A電極38。另一方面，於位於第1B延伸層36上方之層間絕緣層22形成開口部，藉由以導電材料埋填開口部，而可遍及層間絕緣層22之頂面形成第1B電極39。 第2電晶體TR2 亦可實質上以相同方法形成。並且，如此而可獲得圖1所示之互補型電晶體。 於實施例1之互補型電晶體中，由於第1A層33、第1A延伸層34、第2A層43及第2A延伸層44係形成於基體20之表面區域，故構成互補型電晶體之活性區域等之材料種類最多為3種(具體而言，例如為矽、WTe2 及HfTe2 )即可，2維材料(2D材料)為2種即可，可謀求互補型電晶體之活性區域等之構成材料之種類削減，可謀求製造製程之簡化。 [實施例2] 實施例2係實施例1之變化。於實施例2之互補型電晶體中，製造期間之實施例2之互補型電晶體之模式性的局部剖面圖係如圖10所示， 構成第1表面區域201 之基體之部分(具體而言，係第1A層53及第1延伸層54)，與構成第2表面區域202 之基體之部分(具體而言，係第2A層63及第2A延伸層64)由不同材料構成， 第1B層35及第1B延伸層36，與第2B層45及第2B延伸層46由相同材料構成(亦參照圖1)。即，實施例2之互補型電晶體僅由1種2維材料(2D材料)、1種半導體層及1種半導體基板構成，可謀求互補型電晶體之活性區域等之構成材料(尤其係2維材料)之種類之進而削減，可謀求製造製程之進而簡化。 並且，構成第1表面區域201 之基體之部分53、54之價電子帶之值[Ec (N)]，與構成第1B層35及第1B延伸層36之材料之傳導帶之值[Ev (2D)]之差為1 eV以下， 構成第2表面區域202 之基體之部分63、64之傳導帶之值[Ev (P)]，與構成第2B層45及第2B延伸層46之材料之價電子帶之值[Ec (2D)]之差為1 eV以下。即，滿足 Ev (P)-Ec (2D)≦1(eV) Ev (2D)-Ec (N)≦1(eV)。 具體而言，於實施例2之互補型電晶體中， 構成第1表面區域201 之基體之部分53、54由矽半導體基板20構成， 構成第2表面區域202 之基體之部分63、64由形成於矽半導體基板20之半導體層(具體而言，係鍺層)27A構成， 第1B層35及第1B延伸層、以及第2B層45及第2B延伸層46由相同之2維材料(具體而言，係MoTe2 )構成。 以下，參照圖8A、圖8B、圖9A、圖9B、圖10，說明實施例2之互補型電晶體之製造方法之概略。 [步驟-200A] 即，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21(211 、212 )(參照圖8A)。並且，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第2電晶體TR2 之矽半導體基板20之區域進行蝕刻，形成凹部26A(參照圖8B)。 [步驟-210A] 接著，將期望之區域以遮罩(未圖示)覆蓋，基於磊晶成長法，以半導體層即鍺(Ge)層27A埋填凹部26A(參照圖9A)。另，基於濃縮法形成鍺(Ge)層27A之情形時，無需形成凹部26A。以下之說明中亦相同。 [步驟-220A] 並且，對於應形成第1電晶體TR1 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第1導電型(具體而言係n型)之第1表面區域201 (第1A層53及第1A延伸層54)(參照圖9B)。 又，對於應形成第2電晶體TR2 之鍺層27A之區域實施離子注入。藉此，可於由元件分離區域21包圍之鍺層27A，形成具有第2導電型(具體而言係p型)之第2表面區域202 (第2A層63及第2A延伸層64)(參照圖10)。 [步驟-230A] 其後，以與實施例1中說明之方法相同之方法，但，第1B層35及第1B延伸層36、以及第2B層45及第2B延伸層46由MoTe2 構成，而可獲得第1電晶體TR1 及第2電晶體TR2 。如此而可獲得與圖1所示相同之互補型電晶體。 或者又，於實施例2之第1變化例中，製造期間之實施例2之第1變化例之互補型電晶體之模式性的局部端面圖係如圖13所示， 構成第1表面區域201 之基體之部分73、74由形成於矽半導體基板之半導體層(具體而言，係銦砷(InAs)層)27B構成， 構成第2表面區域202 之基體之部分83、84由矽半導體基板20構成， 第1B層35及第1B延伸層36、以及第2B層45及第2B延伸層46由相同之2維材料(具體而言係MoS2 )構成(亦參照圖1)。 以下，參照圖11A、圖11B、圖12A、圖12B、圖13，說明實施例2之第1變化例之互補型電晶體之製造方法之概略。 [步驟-200B] 即，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21(211 、212 )(參照圖11A)。並且，對由元件分離區域21包圍之矽半導體基板20之區域，即應形成第2電晶體TR2 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之表面區域，形成具有第2導電型(具體而言係p型)之第2表面區域202 (第2A層83及第2A延伸層84)(參照圖11B)。 [步驟-210B] 接著，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第1電晶體TR1 之矽半導體基板20之區域進行蝕刻，形成凹部26B(參照圖12A)。 [步驟-220B] 其後，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，於凹部26B之底部形成包含InP之緩衝層28B(參照圖12B)。並且，進而基於磊晶成長法形成作為半導體層之InAs層27B後，對於應形成第1電晶體TR1 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第1導電型(具體而言係n型)之第1表面區域201 (第1A層73及第1A延伸層74)(參照圖13)。 [步驟-230B] 接著，以與實施例1中說明之方法相同之方法，但第1B層35及第1B延伸層36、以及第2B層45及第2B延伸層46由MoS2 構成，從而可獲得第1電晶體TR1 及第2電晶體TR2 。如此而可獲得與圖1所示相同之互補型電晶體。 或者又，於實施例2之第2變化例中，製造期間之實施例2之第2變化例之互補型電晶體之模式性的局部端面圖係如圖15所示， 構成第1表面區域201 之基體之部分73、74由形成於半導體基板20之第1半導體層(具體而言，係銦砷(InAs)層)27B構成， 構成第2表面區域202 之基體之部分63、64由形成於半導體基板20之第2半導體層(具體而言，係鍺層)27A構成， 第1B層35及第1B延伸層36、以及第2B層45及第2B延伸層46由相同之2維材料(具體而言，係MoS2 )構成(亦參照實施例1)。 以下，參照圖14A、圖14B、圖15，說明實施例2之第2變化例之互補型電晶體之製造方法之概略。 [步驟-200C] 即，與實施例2相同地，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21(211 、212 )。並且，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第2電晶體TR2 之矽半導體基板20之區域進行蝕刻，形成凹部26A(參照圖8A、圖8B)。接著，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，以半導體層即鍺(Ge)層27A埋填凹部26A(參照圖9A)，對鍺層27A實施離子注入。藉此，可於由元件分離區域21包圍之鍺層27A，形成具有第2導電型(具體而言係p型)之第2表面區域202 (第2A層63及第2A延伸層64)(參照圖14A)。 [步驟-210C] 接著，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第1電晶體TR1 之矽半導體基板20之區域進行蝕刻，形成凹部26B。 [步驟-220C] 其後，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，於凹部26B之底部形成包含InP之緩衝層28B(參照圖14B)。並且，進而基於磊晶成長法形成作為半導體層之InAs層27B後，對於應形成第1電晶體TR1 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第1導電型(具體而言係n型)之第1表面區域201 (第1A層73及第1A延伸層74)(參照圖15)。 [步驟-230C] 接著，以與實施例1中說明之方法相同之方法，但第1B層35及第1B延伸層36、以及第2B層45及第2B延伸層46由MoS2 構成，從而可獲得第1電晶體TR1 及第2電晶體TR2 。如此而可獲得與圖1所示相同之互補型電晶體。 [實施例3] 實施例3亦為實施例1之變化。於實施例3之互補型電晶體中， 構成第1表面區域201 之基體之部分53、54，與構成第2表面區域202 之基體之部分63、64由不同材料構成， 第1B層35及第1B延伸層36，與第2B層及第2B延伸層46由不同材料構成。 具體而言，構成第1表面區域201 之基體之部分53、54由矽半導體基板20構成， 構成第2表面區域202 之基體之部分63、64由形成於矽半導體基板20之鍺層27A構成， 第1B層35及第1B延伸層36由MoTe2 構成， 第2B層45及第2B延伸層46由MoS2 構成， 或者又，具體而言，可設為如下形態：構成第1表面區域201 之基體之部分53、54由形成於矽半導體基板20之銦砷層27B構成， 構成第2表面區域202 之基體之部分63、64由矽半導體基板20構成， 第1B層及第1B延伸層(第1B延伸區域)由MoTe2 構成， 第2B層及第2B延伸層(第2B延伸區域)由MoS2 構成。 或者又，具體而言，可設為如下形態：構成第1表面區域201 之基體之部分53、54由形成於矽半導體基板20之銦砷層27B構成， 構成第2表面區域202 之基體之部分63、64由形成於矽半導體基板20之鍺層27A構成， 第1B層及第1B延伸層(第1B延伸區域)由MoTe2 構成， 第2B層及第2B延伸層(第2B延伸區域)由MoS2 構成。 實施例3中構成第1表面區域201 之基體之部分53、54、構成第2表面區域202 之基體之部分63、64之形成方法可設為與實施例2中說明之相同之方法，進而，可以與實施例1中說明之方法相同之方法，獲得第1電晶體TR1 及第2電晶體TR2 。如此可獲得與圖1所示相同之互補型電晶體。 [實施例4] 實施例4係關於本發明之第2態樣之互補型電晶體。亦藉由實施例4之互補型電晶體構成反相器電路。實施例4之互補型電晶體之模式性的局部剖面圖顯示於圖16，實施例4之互補型電晶體之動作狀態模式性地顯示於圖17A、圖17B、圖18A、圖18B、圖19A、圖19B，表示實施例4之互補型電晶體中之活性區域與控制電極之位置關係之概念圖顯示於圖20A、圖20B及圖20C。另，於圖17A顯示第1電晶體處於不導通狀態(斷開狀態)之狀態，於圖17B顯示第2電晶體處於導通狀態(接通狀態)之狀態，於圖18A顯示第1電晶體自不導通狀態(斷開狀態)成為導通狀態(接通狀態)之狀態，於圖18B顯示第2電晶體自導通狀態(接通狀態)成為不導通狀態(斷開狀態)之狀態，於圖19A顯示第1電晶體處於導通狀態(接通狀態)之狀態，於圖19B顯示第2電晶體處於不導通狀態(斷開狀態)之狀態。 實施例4之互補型電晶體110包含： 第1電晶體TR1 ，其具備： 第1控制電極130； 第1活性區域132，其位於第1控制電極130之下方； 第1絕緣層131，其設置於第1控制電極130與第1活性區域132之間； 第1A延伸區域133，其自第1活性區域132之一端延伸；及 第1B延伸區域135，其自第1活性區域132之另一端延伸；以及 第2電晶體TR2 ，其具備： 第2控制電極140； 第2活性區域142，其位於第2控制電極140之下方； 第2絕緣層141，其設置於第2控制電極140與第2活性區域142之間； 第2A延伸區域143，其自第2活性區域142之一端延伸；及 第2B延伸區域145，其自第2活性區域142之另一端延伸。 並且，設置於基體之具有第1導電型(具體而言，於實施例4中係n型)之第1表面區域1201 相當於第1A延伸區域133， 第1B延伸區域135具有作為與第1導電型不同之第2導電型之特性(即，第2導電型，具體而言係顯示作為p型之行為，或者又，具有電子接受性)，設置於設於基體之第1絕緣區域211 之上， 第1活性區域132設置於第1絕緣區域211 之上， 設置於基體之具有第2導電型(具體而言，於實施例4中係p型)之第2表面區域1202 相當於第2A延伸區域143， 第2B延伸區域145具有作為第1導電型之特性(即，具體而言，顯示作為n型之行為，或者又，具有電子給予性)，設置於設於基體之第2絕緣區域212 之上， 第2活性區域142設置於第2絕緣區域212 之上。 又，實施例4之半導體裝置(半導體器件、半導體元件)具備：實施例4之互補型電晶體，其基體包含矽半導體基板；以及場效電晶體，其形成於矽半導體基板。 第1電晶體TR1 進而具備：第1A電極138，其連接於第1A延伸區域133；及第1B電極139，其連接於第1B延伸區域135，第2電晶體TR2 具備：第2A電極148，其連接於第2A延伸區域143；及第2B電極149，其連接於第2B延伸區域145。此處，第1B延伸區域135由2維材料或石墨烯構成，第2B延伸區域145亦由2維材料或石墨烯構成。具體而言，2維材料包含選自由MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 及HfTe2 所成之群之1種2維材料。基體包含半導體基板或矽(Si)，具體而言，包含矽半導體基板20，第1B延伸區域135由WTe2 (厚度例如為WTe2 5原子層量)構成，第2B延伸區域145由HfTe2 (厚度例如為HfTe2 5原子層量)構成。又，第1絕緣區域211 及第2絕緣區域212 由設於矽半導體基板20之包含SiO2 之元件分離區域21構成。第1控制電極130及第2控制電極140、第1絕緣層131及第2絕緣層141、第1A電極138及第2A電極148、第1B電極139及第2B電極149、層間絕緣層22係由與實施例1說明之相同之材料構成。 於實施例4之互補型電晶體中，於第1A延伸區域133與第1B延伸區域135之間形成有第1邊界區域137(相當於第1活性區域132)；於第2A延伸區域143與第2B延伸區域145之間，形成有第2邊界區域147(相當於第2活性區域142)。第1邊界區域137(第1活性區域132)為本質之活性區域，具體而言，由厚度為3 nm之WTe2 構成。又，第2邊界區域147(第2活性區域142)亦為本質之活性區域，具體而言，由厚度為3 nm之HfTe2 構成。另，第1A延伸區域133之端面與第1B延伸區域135之端面亦可相接，第2A延伸區域143之端面與第2B延伸區域145之端面亦可相接。即，亦可設為如下形態：不設置第1邊界區域137或第2邊界區域147，而以第1A延伸區域133之端面與第1B延伸區域135之端面之接觸部構成第1活性區域132，以第2A延伸區域143之端面與第2B延伸區域145之端面之接觸部構成第2活性區域142。 實施例4之互補型電晶體之動作可與實施例1之互補型電晶體之動作相同，因此省略詳細說明。 於實施例4之互補型電晶體中，第1活性區域132(第1邊界區域137)與第1控制電極130重疊，但第1活性區域132(第1邊界區域137)之正投影像可包含於第1控制電極130之正投影像中(參照圖20A)，亦可與第1控制電極130之正投影像一致(參照圖20B)，亦可超出第1控制電極130之正投影像(參照圖20C)。同樣地，於重複區域中，第2活性區域142(第2邊界區域147)與第2控制電極140重疊，但第2活性區域142(第2邊界區域147)之正投影像可包含於第2控制電極140之正投影像中(參照圖20A)，亦可與第2控制電極140之正投影像一致(參照圖20B)，亦可超出第2控制電極140之正投影像(參照圖20C)。另，由更均一地加入藉由第1控制電極130、第2控制電極140生成之電場之觀點而言，較佳第1活性區域132及第2活性區域142之正投影像包含於第1控制電極130、第2控制電極140之正投影像中。 以下，參照圖21A、圖21B及圖21C，說明實施例4之互補型電晶體中之例如第1電晶體之製造方法之概略。 [步驟-400] 即，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21。並且，於由元件分離區域21包圍之矽半導體基板20之區域表面，基於離子注入法，形成具有第1導電型(具體而言係n型)之第1表面區域1201 (第1A延伸區域133)(參照圖21A)。 [步驟-410] 接著，將第1絕緣區域(元件分離區域)211 之頂面稍微去除後，於第1絕緣區域(元件分離區域)211 之上，基於CVD法形成WTe2 ，接著，藉由圖案化成期望之形狀，而獲得成為第1B延伸區域135、第1邊界區域137之區域。其後，基於化學摻雜法，形成第1B延伸區域135(參照圖21B)。另，執行化學摻雜法時，為防止不期望之區域被摻雜，只要形成遮罩層即可。 [步驟-420] 接著，於整面形成第1絕緣層131。並且，於第1絕緣層131上形成第1控制電極130(參照圖21C)。其後，於整面形成層間絕緣層22，於位於第1A延伸區域133上方之層間絕緣層22形成開口部，以導電材料埋填開口部，從而可遍及層間絕緣層22之頂面形成第1A電極138。另一方面，於位於第1B延伸區域135上方之層間絕緣層22形成開口部，以導電材料埋填開口部，從而可遍及層間絕緣層22頂面形成第1B電極139。 第2電晶體TR2 亦可實質上以相同方法形成。並且，如此獲得圖16所示之互補型電晶體。 於實施例4之互補型電晶體中，亦由於第1A延伸區域133、第2A延伸區域143形成於基體之表面區域，故構成互補型電晶體之活性區域等之材料之種類最多為3種即可，2維材料(2D材料)為2種即可，可謀求互補型電晶體之活性區域等之構成材料之種類削減。 [實施例5] 實施例5為實施例4之變化。於實施例5之互補型電晶體中，製造期間之實施例5之互補型電晶體之模式性的局部端面圖係如圖24所示， 第1A延伸區域153與第2A延伸區域163由不同材料構成， 第1B延伸區域135與第2B延伸區域145由相同材料構成。即，實施例5之互補型電晶體僅由1種2維材料(2D材料)、1種半導體層及1種半導體基板構成，可謀求互補型電晶體之活性區域等之構成材料(尤其2維材料)之種類之進一步削減，可謀求製造製程之進一步簡化。 並且，構成第1A延伸區域153之材料之價電子帶之值[Ec (N)]，與構成第1B延伸區域135之材料之傳導帶之值[Ev (2D)]之差為1 eV以下， 構成第2A延伸區域135之材料之傳導帶之值[Ev (P)]，與構成第2B延伸區域145之材料之價電子帶之值[Ec (2D)]之差為1 eV以下。即，滿足 EV (P)-EC (2D)≦1(eV) EV (2D)-EC (N)≦1(eV)。 具體而言， 第1A延伸區域153由矽半導體基板20構成， 第2A延伸區域163由形成於矽半導體基板20之半導體層(具體而言係鍺層)127A構成， 第1B延伸區域135及第2B延伸區域145由相同之2維材料(具體而言係MoTe2 )構成。 以下，參照圖22A、圖22B、圖23A、圖23B、圖24，說明實施例5之互補型電晶體之製造方法之概略。 [步驟-500A] 即，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21 (211 、212 )(參照圖22A)。並且，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第2電晶體TR2 之矽半導體基板20之區域進行蝕刻，形成凹部126A(參照圖22B)。 [步驟-510A] 接著，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，以半導體層即鍺(Ge)層127A埋填凹部126A(參照圖23A)。 [步驟-520A] 並且，對於應形成第1電晶體TR1 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第1導電型(具體而言係n型)之第1表面區域1201 (第1A延伸區域153)(參照圖23B)。 又，對於應形成第2電晶體TR2 之鍺層127A之區域實施離子注入。藉此，可於由元件分離區域21包圍之鍺層127A，形成具有第2導電型(具體而言係p型)之第2表面區域1202 (第2A延伸區域163)(參照圖24)。 [步驟-530A] 其後，以與實施例4中說明之方法相同之方法，但第1B延伸區域135及第2B延伸區域145由MoTe2 構成，從而可獲得第1電晶體TR1 及第2電晶體TR2 。如此可獲得與圖16所示相同之互補型電晶體。 或者又，於實施例5之第1變化例中，製造期間之實施例5之第1變化例之互補型電晶體之模式性的局部端面圖係如圖26B所示， 第1A延伸區域173由形成於矽半導體基板20之半導體層(具體而言係銦砷層)127B構成， 第2A延伸區域183由矽半導體基板20構成， 第1B延伸區域135及第2B延伸區域145由相同之2維材料(具體而言係MoS2 )構成。 以下，參照圖25A、圖25B、圖26A、圖26B，說明實施例5之第1變化例之互補型電晶體之製造方法之概略。 [步驟-500B] 即，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21 (211 、212 )。並且，對由元件分離區域21包圍之矽半導體基板20之區域，即應形成第2電晶體TR2 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第2導電型(具體而言係p型)之第2A延伸區域183(參照圖25A)。 [步驟-510B] 接著，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第1電晶體TR1 之矽半導體基板20之區域進行蝕刻，形成凹部126B(參照圖25B)。 [步驟-520B] 其後，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，於凹部126B之底部形成包含InP之緩衝層128B(參照圖26A)。並且，進而基於磊晶成長法，形成作為半導體層之InAs層127B。接著，對於應形成第1電晶體TR1 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第1導電型(具體而言係n型)之第1A延伸區域173(參照圖26B)。 [步驟-530B] 其後，以與實施例4中說明之方法相同之方法，但第1B延伸區域135及第2B延伸區域145由MoS2 構成，從而可獲得第1電晶體TR1 及第2電晶體TR2 。如此可獲得與圖16所示相同之互補型電晶體。 或者又，於實施例5之第2變化例中，製造期間之實施例5之第2變化例之互補型電晶體之模式性的局部端面圖係如圖28所示， 第1A延伸區域173由形成於半導體基板20之第1半導體層(具體而言係銦砷層)127B構成， 第2A延伸區域163由形成於半導體基板20之第2半導體層(具體而言係鍺層)127A構成， 第1B延伸區域135及第2B延伸區域145由相同之2維材料(具體而言係MoS2 )構成。 以下，參照圖27A、圖27B、圖28，說明實施例2之第2變化例之互補型電晶體之製造方法之概略。 [步驟-500C] 即，與實施例5相同地，基於眾所周知之方法，於矽半導體基板20形成元件分離區域21(211 、212 )。並且，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第2電晶體TR2 之矽半導體基板20之區域進行蝕刻，形成凹部126A(參照圖22A、圖22B)。接著，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，以半導體層即鍺(Ge)層127A埋填凹部126A(參照圖23A)。並且，對於應形成第2電晶體TR2 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之鍺層127A，形成第2A延伸區域163(參照圖27A)。 [步驟-510C] 接著，將由元件分離區域21包圍之矽半導體基板20之區域，即應形成第1電晶體TR1 之矽半導體基板20之區域進行蝕刻，形成凹部126B。 [步驟-520C] 其後，將期望之區域以遮罩層(未圖示)覆蓋，基於磊晶成長法，於凹部126B之底部形成包含InP之緩衝層128B(參照圖27B)。並且，進而基於磊晶成長法，形成作為半導體層之InAs層127B。接著，對於應形成第1電晶體TR1 之矽半導體基板20之區域實施離子注入。藉此，可於由元件分離區域21包圍之矽半導體基板20之區域表面，形成具有第1導電型(具體而言係n型)之第1A延伸區域173(參照圖28)。 [步驟-530C] 接著，以與實施例4中說明之方法相同之方法，但第1B延伸區域135及第2B延伸區域145由MoS2 構成，從而可獲得第1電晶體TR1 及第2電晶體TR2 。如此可獲得與圖16所示相同之互補型電晶體。 或者又，更具體而言，第1A延伸區域173由矽半導體基板20構成， 第2A延伸區域163由形成於矽半導體基板20之鍺層127A構成， 第1B延伸區域135及第2B延伸區域145由MoS2 構成。 或者又，更具體而言，第1A延伸區域173由形成於矽半導體基板20之銦砷層127B構成， 第2A延伸區域163由矽半導體基板20構成， 第1B延伸區域135及第2B延伸區域145由MoS2 構成。 [實施例6] 實施例6亦為實施例4之變化。於實施例6之互補型電晶體中， 第1A延伸區域與第2A延伸區域由不同材料構成， 第1B延伸區域與第2B延伸區域由不同材料構成。 具體而言，第1A延伸區域153由矽半導體基板20構成， 第2A延伸區域163由形成於矽半導體基板20之鍺層127A構成， 第1B延伸區域135由MoTe2 構成， 第2B延伸區域145由MoS2 構成。 或者又，具體而言，第1A延伸區域173由形成於矽半導體基板20之銦砷層127B構成， 第2A延伸區域163由矽半導體基板20構成， 第1B延伸區域135由MoTe2 構成， 第2B延伸區域145係由MoS2 構成。 或者又，具體而言，第1A延伸區域173由形成於矽半導體基板20之銦砷層127B構成， 第2A延伸區域163由形成於矽半導體基板20之鍺層127A構成， 第1B延伸區域135由MoTe2 構成， 第2B延伸區域145由MoS2 構成。 實施例6之第1A延伸區域153、173，第2A延伸區域163、183之形成方法可設為與實施例5說明之相同之方法，進而可以與實施例4說明之方法相同之方法，獲得第1電晶體TR1 及第2電晶體TR2 。如此可獲得與圖16所示相同之互補型電晶體。 [實施例7] 實施例7為實施例1～實施例6之變化，係關於由實施例1～實施例6說明之互補型電晶體構成之邏輯電路。 將基於實施例1～實施例6之互補型電晶體形成之NAND電路之等價電路圖顯示於圖29。NAND電路係由4個電晶體Tr1 、Tr2 、Tr3 、Tr4 構成。此處，第1電晶體Tr1 及第3電晶體Tr3 係由實施例1～實施例6之互補型電晶體之第2電晶體TR2 構成。又，第2電晶體Tr2 及第4電晶體Tr4 係由實施例1～實施例6之互補型電晶體之第1電晶體TR1 構成。 基於實施例1～實施例6之互補型電晶體形成之NOR電路之等價電路圖顯示於圖30。NOR電路亦係由4個電晶體Tr1 、Tr2 、Tr3 、Tr4 構成。此處，第1電晶體Tr1 及第3電晶體Tr3 係由實施例1～實施例6之互補型電晶體之第2電晶體TR2 構成。又，第2電晶體Tr2 及第4電晶體Tr4 係由實施例1～實施例6之互補型電晶體之第1電晶體TR1 構成。 由基於實施例1～實施例6之互補型電晶體形成之8個電晶體構成之SRAM電路之等價電路圖顯示於圖31。SRAM電路係由8個電晶體Tr1 、Tr2 、Tr3 、Tr4 、Tr5 、Tr6 、Tr7 、Tr8 構成。該SRAM電路之電路構成其自身為眾所周知，因而詳細說明予以省略。此處，第1電晶體Tr1 及第4電晶體Tr4 係由實施例1～實施例6之互補型電晶體之第2電晶體TR2 構成。又，剩餘之電晶體Tr2 、Tr3 、Tr5 、Tr6 、Tr7 、Tr8 係由實施例1～實施例6之互補型電晶體之第1電晶體TR1 構成。 以上，基於較佳實施例說明了本發明之互補型電晶體及半導體裝置，但本發明之互補型電晶體、半導體裝置之構成、構造、構成材料、製造方法等並非限定於實施例，而可適當變更。又，實施例中說明之本發明之互補型電晶體之各種應用例亦為例示，當然亦可應用於其他電路例。即，於各種電路中，只要將n通道型FET置換成本發明之互補型電晶體之第1電晶體即可，只要將p通道型FET置換成本發明之互補型電晶體之第2電晶體即可。 於實施例1～實施例6中，由矽半導體基板構成基體，但亦可如圖32、圖33模式性的局部剖面圖所示，由2維材料層(例如MoS2 )構成基體24。該情形時，只要將基體24設置於支持材料(例如，於表面形成有絕緣膜之矽半導體基板等基板)23之上即可。只要於基體24與基體24之間形成例如包含SiO2 之第1絕緣區域251 、第2絕緣區域252 即可。或者又，於由2維材料層構成之基體中，亦可藉由對於應形成第1絕緣區域251 、第2絕緣區域252 之部分，進行例如離子注入，而形成第1絕緣區域251 、第2絕緣區域252 。另，圖32係顯示實施例1之互補型電晶體之變化例，圖33係顯示實施例4之互補型電晶體之變化例。 或者又，亦可將一電晶體設為圖32、圖33所示之構造，將另一電晶體設為實施例2～實施例3、實施例5～實施例6中說明之電晶體之構造。 或者又，亦可取代矽(Si)，而由鍺(Ge)構成基體，由MoS2 、WTe2 或石墨烯構成第1B層35(第1B延伸區域135)，由HfTe2 構成第2B層45(第2B延伸區域145)。 或者又，將模式性的立體圖顯示於圖34A，將沿圖34A之箭頭B-B之模式性的局部剖面圖顯示於圖34B，將沿圖34之箭頭C-C之模式性的局部剖面圖如圖34C所示，作為實施例1之互補型電晶體之變化例，亦可設為具有所謂鰭片形狀之構造。又，作為實施例4之互補型電晶體之變化例，亦可設為具有所謂鰭片形狀之構造。將實施例4之變化例之沿圖34A之箭頭B-B之模式性的局部剖面圖顯示於圖34D。另，該等圖式中，僅圖示構成互補型電晶體之第1電晶體。又，具有鰭片形狀之電晶體係形成於矽半導體基板上，但矽半導體基板之圖示予以省略。圖34A、圖34B及圖34C之構成要素之參照號碼之後2位與實施例1中說明之第1電晶體之構成要素之參照號碼之2位數字相同。又，圖34D之構成要素之參照號碼之後2位與實施例4中說明之第1電晶體之構成要素之參照號碼之2位數字相同。 另，本發明亦可採用如下之構成。 [A01]《互補型電晶體・・・第1態樣》 一種互補型電晶體，其包含： 第1電晶體，其具備： 第1控制電極； 第1活性區域，其位於第1控制電極之下方，由第1A層與第1B層積層而成； 第1絕緣層，其設置於第1控制電極與第1活性區域之間； 第1A延伸層，其自第1活性區域之一端延伸，由第1A層構成；及 第1B延伸層，其自第1活性區域之另一端延伸，由第1B層構成；以及 第2電晶體，其具備： 第2控制電極； 第2活性區域，其位於第2控制電極之下方，由第2A層與第2B層積層而成； 第2絕緣層，其設置於第2控制電極與第2活性區域之間； 第2A延伸層，其自第2活性區域之一端延伸，由第2A層構成；及 第2B延伸層，其自第2活性區域之另一端延伸，由第2B層構成，且 設置於基體之具有第1導電型之第1表面區域相當於第1A層及第1A延伸層， 第1B層具有作為與第1導電型不同之第2導電型之特性， 第1B延伸層設置於設於基體之第1絕緣區域之上， 設置於基體之具有第2導電型之第2表面區域相當於第2A層及第2A延伸層， 第2B層具有作為第1導電型之特性， 第2B延伸層設置於設於基體之第2絕緣區域之上。 [A02]如[A01]之複合型電晶體，其中第1B層由2維材料或石墨烯構成， 第2B層由2維材料或石墨烯構成。 [A03]如[A02]之互補型電晶體，其中2維材料包含選自由MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 及HfTe2 所成之群之1種2維材料。 [A04]如[A01]至[A03]中任一項之互補型電晶體，其中基體包含半導基板， 第1絕緣區域及第2絕緣區域包含元件分離區域，其設置於半導體基板。 [A05]如[A01]至[A03]中任一項之互補型電晶體，其中基體包含2維材料層。 [A06]如[A01]至[A03]中任一項之互補型電晶體，其中基體包含矽或鍺， 第1B層由MoS2 、WTe2 或石墨烯構成， 第2B層由HfTe2 構成。 [A07]如[A01]至[A03]中任一項之互補型電晶體，其中基體包含MoS2 ， 第1B層由WTe2 構成， 第2B層由ZrS2 、HfS2 或HfSe2 構成。 [A08]如[A01]之複合型電晶體，其中構成第1表面區域之基體之部分，與構成第2表面區域之基體之部分由不同材料構成， 第1B層及第1B延伸層，與第2B層及第2B延伸層由相同材料構成。 [A09]如[A08]之複合型電晶體，其中構成第1表面區域之基體部分之價電子帶之值，與構成第1B層及第1B延伸層之材料之傳導帶值之差為1 eV以下， 構成第2表面區域之基體部分之傳導帶之值，與構成第2B層及第2B延伸層之材料之價電子帶值之差為1 eV以下。 [A10]如[A08]或[A09]之複合型電晶體，其中構成第1表面區域之基體之部分由矽半導體基板構成， 構成第2表面區域之基體之部分由形成於矽半導體基板之半導體層構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層由相同之2維材料構成。 [A11]如[A10]之複合型電晶體，其中半導體層包含鍺層，第1B層及第1B延伸層、以及第2B層及第2B延伸層包含MoTe2 。 [A12]如[A08]或[A09]之複合型電晶體，其中構成第1表面區域之基體之部分由形成於矽半導體基板之半導體層構成， 構成第2表面區域之基體之部分由矽半導體基板構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層由相同之2維材料構成。 [A13]如[A12]之複合型電晶體，其中半導體層包含銦砷層，第1B層及第1B延伸層、以及第2B層及第2B延伸層包含MoS2 。 [A14]如[A08]或[A09]之複合型電晶體，其中構成第1表面區域之基體之部分由形成於矽半導體基板之半導體層構成， 構成第2表面區域之基體之部分由形成於半導體基板之第2導體層構成， 第1B層及第1B延伸層、以及第2B層及第2B延伸層由相同之2維材料構成。 [A15]如[A14]之複合型電晶體，其中第1半導體層包含銦砷層，第2半導體層包含鍺層，第1B層及第1B延伸層、以及第2B層及第2B延伸層包含MoS2 。 [A16]如[A01]之複合型電晶體，其中構成第1表面區域之基體之部分，與構成第2表面區域之基體之部分由不同材料構成， 第1B層及第1B延伸層，與第2B層及第2B延伸層由不同材料構成。 [A17]如[A16]之複合型電晶體，其中構成第1表面區域之基體之部分由矽半導體基板構成， 構成第2表面區域之基體之部分由形成於矽半導體基板之鍺層構成， 第1B層及第1B延伸層由MoTe2 構成， 第2B層及第2B延伸層由MoS2 構成。 [A18]如[A16]之複合型電晶體，其中構成第1表面區域之基體之部分由形成於矽半導體基板之銦砷層構成， 構成第2表面區域之基體之部分由矽半導體基板構成， 第1B層及第1B延伸層由MoTe2 構成， 第2B層及第2B延伸層係由MoS2 構成。 [A19]如[A16]之複合型電晶體，其中構成第1表面區域之基體之部分由形成於矽半導體基板之銦砷層構成， 構成第2表面區域之基體之部分由形成於矽半導體基板之鍺層構成， 第1B層及第1B延伸層由MoTe2 構成， 第2B層及第2B延伸層由MoS2 構成。 [A20]如[A01]至[A19]中任一項之互補型電晶體，其中基體之傳導帶下端之能量值與第1B層之傳導帶下端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下， 基體之價電子帶上端之能量值與第1B層之價電子帶上端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下， 基體之傳導帶下端之能量值與第2B層之傳導帶下端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下， 基體之價電子帶上端之能量值與第2B層之價電子帶上端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下。 [A21]如[A01]至[A20]中任一項之互補型電晶體，其中於第1A層與第1B層之間形成第1層間絕緣膜， 於第2A層與第2B層之間形成第2層間絕緣膜。 [A22]如[A01]至[A21]中任一項之互補型電晶體，其中第1電晶體進而具備：第1A電極，其連接於第1A延伸層；及第1B電極，其連接於第1B延伸層， 第2電晶體進而具備：第2A電極，其連接於第2A延伸層；及第2B電極，其連接於第2B延伸層。 [B01] 一種電晶體，其具備： 控制電極； 活性區域，其位於控制電極之下方，由第A層與第B層積層而成； 絕緣層，其設置於控制電極與活性區域之間； 第A延伸層，其自活性區域之一端延伸，由第A層構成；及 第B延伸層，其自活性區域之另一端延伸，由第B層構成，且 設置於基體之具有第1導電型之表面區域相當於第A層及第A延伸層， 第B層具有作為與第1導電型不同之第2導電型之特性， 第B延伸層設置於設於基體之絕緣區域之上。 [C01]《互補型電晶體・・・第2態樣》 一種互補型電晶體，其包含： 第1電晶體，其具備： 第1控制電極； 第1活性區域，其位於第1控制電極之下方； 第1絕緣層，其設置於第1控制電極與第1活性區域之間； 第1A延伸區域，其自第1活性區域之一端延伸；及 第1B延伸區域，其自第1活性區域之另一端延伸；以及 第2電晶體，其具備： 第2控制電極； 第2活性區域，其位於第2控制電極之下方； 第2絕緣層，其設置於第2控制電極與第2活性區域之間； 第2A延伸區域，其自第2活性區域之一端延伸；及 第2B延伸區域，其自第2活性區域之另一端延伸，且 設置於基體之具有第1導電型之第1表面區域相當於第1A延伸區域， 第1B延伸區域具有作為與第1導電型不同之第2導電型之特性，設置於設於基體之第1絕緣區域之上， 第1活性區域設置於第1絕緣區域上， 設置於基體之具有第2導電型之第2表面區域相當於第2A延伸區域， 第2B延伸區域具有作為第1導電型之特性，設置於設於基體之第2絕緣區域之上， 第2活性區域設置於第2絕緣區域上。 [C02]如[C01]之複合型電晶體，其中第1B延伸區域由2維材料或石墨烯構成， 第2B延伸區域由2維材料或石墨烯構成。 [C03]如[C02]之互補型電晶體，其中2維材料包含選自由MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 及HfTe2 所成之群之1種2維材料。 [C04]如[C01]至[C03]中任一項之互補型電晶體，其中基體包含半導體基板， 第1絕緣區域及第2絕緣區域包含元件分離區域，其設置於半導體基板。 [C05]如[C01]至[C03]中任一項之互補型電晶體，其中基體包含2維材料層。 [C06]如[C01]至[C03]中任一項之互補型電晶體，其中基體包含矽或鍺， 第1B延伸區域由MoS2 、WTe2 或石墨烯構成， 第2B延伸區域由HfTe2 構成。 [C07]如[C01]至[C03]中任一項之互補型電晶體，其中基體包含MoS2 ， 第1B延伸區域由WTe2 構成， 第2B延伸區域由ZrS2 、HfS2 或HfSe2 構成。 [C08]如[C01]之複合型電晶體，其中第1A延伸區域與第2A延伸區域由不同材料構成， 第1B延伸區域與第2B延伸區域由相同材料構成。 [C09]如[C08]之複合型電晶體，其中構成第1A延伸區域之材料之價電子帶之值，與構成第1B延伸區域之材料之傳導帶之值之差為1 eV以下， 構成第2A延伸區域之材料之傳導帶之值、與構成第2B延伸區域之材料之價電子帶之值之差為1 eV以下。 [C10]如[C08]或[C09]之複合型電晶體，其中第1A延伸區域由矽半導體基板構成， 第2A延伸區域由形成於矽半導體基板之半導體層構成， 第1B延伸區域與第2B延伸區域由相同之2維材料構成。 [C11]如[C10]之複合型電晶體，其中半導體層包含鍺層，第1B延伸區域及第2B延伸區域包含MoTe2 。 [C12]如[C08]或[C09]之複合型電晶體，其中第1A延伸區域由形成於矽半導體基板之半導體層構成， 第2A延伸區域由矽半導體基板構成， 第1B延伸區域與第2B延伸區域由相同之2維材料構成。 [C13]如[C12]之複合型電晶體，其中半導體層包含銦砷層，第1B延伸區域及第2B延伸區域包含MoS2 。 [C14]如[C08]或[C09]之複合型電晶體，其中第1A延伸區域由形成於半導體基板之第1半導體層構成， 第2A延伸區域由形成於半導體基板之第2半導體層構成， 第1B延伸區域及第2B延伸區域由相同之2維材料構成。 [C15]如[C14]之複合型電晶體，其中第1半導體層包含銦砷層，第2半導體層包含鍺層，第1B延伸區域及第2B延伸區域包含MoS2 。 [C16]如[C01]之複合型電晶體，其中第1A延伸區域與第2A延伸區域由不同材料構成， 第1B延伸區域與第2B延伸區域由不同材料構成。 [C17]如[C16]之複合型電晶體，其中第1A延伸區域由矽半導體基板構成， 第2A延伸區域由形成於矽半導體基板之鍺層構成， 第1B延伸區域由MoTe2 構成， 第2B延伸區域由MoS2 構成。 [C18]如[C16]之複合型電晶體，其中第1A延伸區域由形成於矽半導體基板之銦砷層構成， 第2A延伸區域由矽半導體基板構成， 第1B延伸區域由MoTe2 構成， 第2B延伸區域由MoS2 構成。 [C19]如[C16]之複合型電晶體，其中第1A延伸區域由形成於矽半導體基板之銦砷層構成， 第2A延伸區域由形成於矽半導體基板之鍺層構成， 第1B延伸區域由MoTe2 構成， 第2B延伸區域由MoS2 構成。 [C20]如[C01]至[C19]中任一項之互補型電晶體，其中基體之傳導帶下端之能量值與第1B延伸區域之傳導帶下端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下， 基體之價電子帶上端之能量值與第1B延伸區域之價電子帶上端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下， 基體之傳導帶下端之能量值與第2B延伸區域之傳導帶下端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下， 基體之價電子帶上端之能量值與第2B延伸區域之價電子帶上端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下。 [C21]如[C01]至[C20]中任一項之互補型電晶體，其中第1電晶體進而具備：第1A電極，其連接於第1A延伸區域；及第1B電極，其連接於第1B延伸區域， 第2電晶體進而具備：第2A電極，其連接於第2A延伸區域；及第2B電極，其連接於第2B延伸區域。 [D01] 一種電晶體，其具備： 控制電極； 活性區域，其位於控制電極之下方； 絕緣層，其設置於控制電極與活性區域之間； 第A延伸區域，其自活性區域之一端延伸；及 第B延伸層，其自活性區域之另一端延伸，且 設置於基體之具有第1導電型之表面區域相當於第A延伸區域， 第B延伸區域具有作為與第1導電型不同之第2導電型之特性，設置於設於基體之絕緣區域之上， 活性區域設置於絕緣區域上。 [E01]《半導體裝置・・・第1態樣》 一種半導體裝置，其具備：[A01]至[A22]中任一項之互補型電晶體，其中基體包含矽半導體基板；及 場效電晶體，其形成於矽半導體基板。 [E02]《半導體裝置・・・第2態樣》 一種半導體裝置，其具備：[C01]至[C21]中任一項之互補型電晶體，其中基體包含矽半導體基板；及 場效電晶體，其形成於矽半導體基板。
10、110‧‧‧互補型電晶體20‧‧‧基體(矽半導體基板)201、1201‧‧‧第1表面區域202、1202‧‧‧第2表面區域21‧‧‧元件分離區域211、251‧‧‧第1絕緣區域212、252‧‧‧第2絕緣區域22‧‧‧層間絕緣層23‧‧‧支持材料24‧‧‧基體26A、26B、126A、126B‧‧‧凹部27A、127A‧‧‧半導體層(鍺層)27B、127B‧‧‧半導體層(銦砷層)28B、128B‧‧‧緩衝層30、130‧‧‧第1控制電極31、131‧‧‧第1絕緣層32、132‧‧‧第1活性區域33、53、73‧‧‧第1A層34、54、74‧‧‧第1A延伸層35‧‧‧第1B層36‧‧‧第1B延伸層37‧‧‧第1層間絕緣膜(第1邊界區域)38、138‧‧‧第1A電極39、139‧‧‧第1B電極40、140‧‧‧第2控制電極41、141‧‧‧第2絕緣層42、142‧‧‧第2活性區域43、63、83‧‧‧第2A層44、64、84‧‧‧第2A延伸區域45‧‧‧第2B層46‧‧‧第2B延伸層47‧‧‧第2層間絕緣膜(第2邊界區域)48、148‧‧‧第2A電極49、149‧‧‧第2B電極53、54、73、74‧‧‧構成第1表面區域之基體之部分63、64、83、84‧‧‧構成第2表面區域之基體之部分133、153、173‧‧‧第1A延伸區域135‧‧‧第1B延伸區域137‧‧‧第1邊界區域143、163、183‧‧‧第2A延伸區域145‧‧‧第2B延伸區域147‧‧‧第2邊界區域TR1‧‧‧第1電晶體TR2‧‧‧第2電晶體
圖1係實施例1之互補型電晶體之模式性的局部剖面圖。 圖2A及圖2B係模式性顯示實施例1之互補型電晶體之動作狀態之圖。 圖3A及圖3B係繼圖2A及圖2B後，模式化顯示實施例1之互補型電晶體之動作狀態之圖。 圖4A及圖4B係繼圖3A及圖3B後，模式化顯示實施例1之互補型電晶體之動作狀態之圖。 圖5係藉由實施例1之互補型電晶體構成之反相器電路之等價電路圖。 圖6A、圖6B及圖6C係顯示實施例1之互補型電晶體之活性區域與控制電極之位置關係之概念圖。 圖7A、圖7B及圖7C係用以說明實施例1之互補型電晶體中之第1電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖8A及圖8B係用以說明實施例2之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖9A及圖9B係繼圖8B後，用以說明實施例2之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖10係繼圖9B後，用以說明實施例2之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖11A及圖11B係用以說明實施例2之第1變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖12A及圖12B係繼圖11B後，用以說明實施例2之第1變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖13係繼圖12B後，用以說明實施例2之第1變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖14A及圖14B係用以說明實施例2之第2變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖15係繼圖14B後，用以說明實施例2之第2變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖16係實施例4之互補型電晶體之模式性的局部剖面圖。 圖17A及圖17B係模式性地顯示實施例4之互補型電晶體之動作狀態之圖。 圖18A及圖18B係繼圖17A及圖17B後，模式性地顯示實施例4之互補型電晶體之動作狀態之圖。 圖19A及圖19B係繼圖18A及圖18B後，模式性地顯示實施例4之互補型電晶體之動作狀態之圖。 圖20A、圖20B及圖20C係顯示實施例4之互補型電晶體之活性區域與控制電極之位置關係之概念圖。 圖21A、圖21B及圖21C係用以說明實施例4之互補型電晶體中之第1電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖22A及圖22B係用以說明實施例5之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖23A及圖23B係繼圖22B後，用以說明實施例5之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖24係繼圖23B後，用以說明實施例5之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖25A及圖25B係用以說明實施例5之第1變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖26A及圖26B係繼圖25B後，用以說明實施例5之第1變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖27A及圖27B係用以說明實施例5之第2變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖28係繼圖27B後，用以說明實施例5之第2變化例之互補型電晶體之製造方法之概略之矽半導體基板等之模式性的局部剖面圖。 圖29係基於實施例1～實施例6之互補型電晶體形成之NAND電路之等價電路圖。 圖30係基於實施例1～實施例6之互補型電晶體形成之NOR電路之等價電路圖。 圖31係由基於實施例1～實施例6之互補型電晶體形成之8個電晶體構成之SRAM電路之等價電路圖。 圖32係實施例1之互補型電晶體之變化例之模式性的局部剖面圖。 圖33係實施例4之互補型電晶體之變化例之模式性的局部剖面圖。 圖34A、圖34B及圖34C係實施例1之互補型電晶體之變化例(具有所謂鰭片形狀之構造)之模式性的立體圖及局部剖面圖，圖34D係實施例4之互補型電晶體之變化例(具有所謂鰭片形狀之構造)之模式性的局部剖面圖。 圖35A、圖35B及圖35C及圖35D係模式性地顯示本發明之互補型電晶體成導通狀態/不導通狀態時之各活性區域之能帶變化之圖。
10‧‧‧互補型電晶體
20‧‧‧基體(矽半導體基板)
201‧‧‧第1表面區域
202‧‧‧第2表面區域
21‧‧‧元件分離區域
211‧‧‧第1絕緣區域
212‧‧‧第2絕緣區域
22‧‧‧層間絕緣層
30‧‧‧第1控制電極
31‧‧‧第1絕緣層
32‧‧‧第1活性區域
33‧‧‧第1A層
34‧‧‧第1A延伸層
35‧‧‧第1B層
36‧‧‧第1B延伸層
37‧‧‧第1層間絕緣膜(第1邊界區域)
38‧‧‧第1A電極
39‧‧‧第1B電極
40‧‧‧第2控制電極
41‧‧‧第2絕緣層
42‧‧‧第2活性區域
43‧‧‧第2A層
44‧‧‧第2A延伸區域
45‧‧‧第2B層
46‧‧‧第2B延伸層
47‧‧‧第2層間絕緣膜(第2邊界區域)
48‧‧‧第2A電極
49‧‧‧第2B電極
TR1‧‧‧第1電晶體
TR2‧‧‧第2電晶體

Claims (31)

  1. 一種互補型電晶體，其包含：第1電晶體，其具備：第1控制電極；第1活性區域，其位於第1控制電極之下方，由第1A層與第1B層積層而成；第1絕緣層，其設置於第1控制電極與第1活性區域之間；第1A延伸層，其自第1活性區域之一端延伸，包含第1A層；及第1B延伸層，其自第1活性區域之另一端延伸，包含第1B層；以及第2電晶體，其具備：第2控制電極；第2活性區域，其位於第2控制電極之下方，由第2A層與第2B層積層而成；第2絕緣層，其設置於第2控制電極與第2活性區域之間；第2A延伸層，其自第2活性區域之一端延伸，包含第2A層；及第2B延伸層，其自第2活性區域之另一端延伸，包含第2B層，且設置於基體之具有第1導電型之第1表面區域，相當於第1A層及第1A延伸層，第1B層具有作為與第1導電型不同之第2導電型之特性，第1B延伸層設置於設於基體之第1絕緣區域之上，設置於基體之具有第2導電型之第2表面區域，相當於第2A層及第2A延伸層， 第2B層具有作為第1導電型之特性，第2B延伸層設置於設於基體之第2絕緣區域之上。
  2. 如請求項1之互補型電晶體，其中第1B層包含2維材料或石墨烯，第2B層包含2維材料或石墨烯。
  3. 如請求項2之互補型電晶體，其中2維材料包含選自包含MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、ZrS2、ZrSe2、ZrTe2、HfS2、HfSe2及HfTe2之群之1種2維材料。
  4. 如請求項1之互補型電晶體，其中基體包含半導基板，第1絕緣區域及第2絕緣區域包含設置於半導體基板之元件分離區域。
  5. 如請求項1之互補型電晶體，其中基體包含2維材料層。
  6. 如請求項1之互補型電晶體，其中基體包含矽或鍺，第1B層包含MoS2、WTe2或石墨烯，第2B層包含HfTe2。
  7. 如請求項1之互補型電晶體，其中基體包含MoS2，第1B層包含WTe2，第2B層包含ZrS2、HfS2或HfSe2。
  8. 如請求項1之互補型電晶體，其中構成第1表面區域之基體之部分，與構成第2表面區域之基體之部分係包含不同材料，第1B層與第1B延伸層，及第2B層與第2B延伸層係包含相同材料。
  9. 如請求項8之互補型電晶體，其中構成第1表面區域之基體部分之價電子帶之值，與構成第1B層及第1B延伸層之材料之傳導帶值之差為1eV以下，構成第2表面區域之基體部分之傳導帶之值，與構成第2B層及第2B延伸層之材料之價電子帶值之差為1eV以下。
  10. 如請求項8之互補型電晶體，其中構成第1表面區域之基體之部分係包含矽半導體基板，構成第2表面區域之基體之部分，係包含形成於矽半導體基板之半導體層，第1B層與第1B延伸層、以及第2B層與第2B延伸層係包含相同之2維材料。
  11. 如請求項8之互補型電晶體，其中構成第1表面區域之基體之部分，係包含形成於半導體基板之半導體層，構成第2表面區域之基體之部分係包含矽半導體基板，第1B層與第1B延伸層、以及第2B層與第2B延伸層係包含相同之2維材料。
  12. 如請求項8之互補型電晶體，其中構成第1表面區域之基體之部分，係包含形成於半導體基板之第1半導體層，構成第2表面區域之基體之部分係包含形成於半導體基板之第2半導體層，第1B層與第1B延伸層、以及第2B層與第2B延伸層係包含相同之2維材料。
  13. 如請求項1之互補型電晶體，其中構成第1表面區域之基體之部分，與構成第2表面區域之基體之部分係包含不同材料，第1B層及第1B延伸層，與第2B層及第2B延伸層包含不同材料。
  14. 如請求項1之互補型電晶體，其中基體之傳導帶下端之能量值與第1B層之傳導帶下端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下，基體之價電子帶上端之能量值與第1B層之價電子帶上端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下，基體之傳導帶下端之能量值與第2B層之傳導帶下端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下，基體之價電子帶上端之能量值與第2B層之價電子帶上端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下。
  15. 如請求項1之互補型電晶體，其中於第1A層與第1B層之間形成有第1 層間絕緣膜，於第2A層與第2B層之間形成有第2層間絕緣膜。
  16. 一種互補型電晶體，其包含：第1電晶體，其具備：第1控制電極；第1活性區域，其位於第1控制電極之下方；第1絕緣層，其設置於第1控制電極與第1活性區域之間；第1A延伸區域，其自第1活性區域之一端延伸；及第1B延伸區域，其自第1活性區域之另一端延伸；以及第2電晶體，其具備：第2控制電極；第2活性區域，其位於第2控制電極之下方；第2絕緣層，其設置於第2控制電極與第2活性區域之間；第2A延伸區域，其自第2活性區域之一端延伸；及第2B延伸區域，其自第2活性區域之另一端延伸，且設置於基體之具有第1導電型之第1表面區域，相當於第1A延伸區域，第1B延伸區域具有作為與第1導電型不同之第2導電型之特性，且設置於設於基體之第1絕緣區域之上，第1活性區域設置於第1絕緣區域上，設置於基體之具有第2導電型之第2表面區域，相當於第2A延伸區域， 第2B延伸區域具有作為第1導電型之特性，且設置於設於基體之第2絕緣區域之上，第2活性區域設置於第2絕緣區域上。
  17. 如請求項16之互補型電晶體，其中第1B延伸區域包含2維材料或石墨烯，第2B延伸區域包含2維材料或石墨烯。
  18. 如請求項17之互補型電晶體，其中2維材料包含選自包含MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、ZrS2、ZrSe2、ZrTe2、HfS2、HfSe2及HfTe2之群之1種2維材料。
  19. 如請求項16之互補型電晶體，其中基體包含半導體基板，第1絕緣區域及第2絕緣區域包含設置於半導體基板之元件分離區域。
  20. 如請求項16之互補型電晶體，其中基體包含2維材料層。
  21. 如請求項16之互補型電晶體，其中基體包含矽或鍺，第1B延伸區域包含MoS2、WTe2或石墨烯，第2B延伸區域包含HfTe2。
  22. 如請求項16之互補型電晶體，其中基體包含MoS2， 第1B延伸區域包含WTe2，第2B延伸區域包含ZrS2、HfS2或HfSe2。
  23. 如請求項16之互補型電晶體，其中第1A延伸區域與第2A延伸區域包含不同材料，第1B延伸區域與第2B延伸區域包含相同材料。
  24. 如請求項23之互補型電晶體，其中構成第1A延伸區域之材料之價電子帶之值，與構成第1B延伸區域之材料之傳導帶之值之差為1eV以下，構成第2A延伸區域之材料之傳導帶之值、與構成第2B延伸區域之材料之價電子帶之值之差為1eV以下。
  25. 如請求項23之互補型電晶體，其中第1A延伸區域包含矽半導體基板，第2A延伸區域包含形成於矽半導體基板之半導體層，第1B延伸區域與第2B延伸區域包含相同之2維材料。
  26. 如請求項23之互補型電晶體，其中第1A延伸區域包含形成於矽半導體基板之半導體層，第2A延伸區域包含矽半導體基板，第1B延伸區域與第2B延伸區域包含相同之2維材料。
  27. 如請求項23之互補型電晶體，其中第1A延伸區域包含形成於半導體 基板之第1半導體層，第2A延伸區域包含形成於半導體基板之第2半導體層，第1B延伸區域及第2B延伸區域包含相同之2維材料。
  28. 如請求項16之互補型電晶體，其中第1A延伸區域與第2A延伸區域包含不同材料，第1B延伸區域與第2B延伸區域包含不同材料。
  29. 如請求項16之互補型電晶體，其中基體之傳導帶下端之能量值與第1B延伸區域之傳導帶下端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下，基體之價電子帶上端之能量值與第1B延伸區域之價電子帶上端之能量值之差之絕對值，為可以第1電晶體之驅動電壓驅動之能量差量以下，基體之傳導帶下端之能量值與第2B延伸區域之傳導帶下端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下，基體之價電子帶上端之能量值與第2B延伸區域之價電子帶上端之能量值之差之絕對值，為可以第2電晶體之驅動電壓驅動之能量差量以下。
  30. 一種半導體裝置，其包含：如請求項1至請求項15中任一項之互補型電晶體，其中基體包含矽半導體基板；及場效電晶體，其形成於矽半導體基板。
  31. 一種半導體裝置，其包含：如請求項16至請求項29中任一項之互補 型電晶體，其中基體包含矽半導體基板；及場效電晶體，其形成於矽半導體基板。
TW106122164A 2016-07-20 2017-07-03 互補型電晶體及半導體裝置 TWI742102B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP??2016-142699 2016-07-20
JP2016142699 2016-07-20
JP2017118682 2017-06-16
JP??2017-118682 2017-06-16

Publications (2)

Publication Number Publication Date
TW201806084A TW201806084A (zh) 2018-02-16
TWI742102B true TWI742102B (zh) 2021-10-11

Family

ID=60993183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122164A TWI742102B (zh) 2016-07-20 2017-07-03 互補型電晶體及半導體裝置

Country Status (5)

Country Link
US (4) US10720432B2 (zh)
JP (1) JP6947178B2 (zh)
KR (1) KR102352906B1 (zh)
TW (1) TWI742102B (zh)
WO (1) WO2018016265A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016265A1 (ja) 2016-07-20 2018-01-25 ソニー株式会社 相補型トランジスタ及び半導体装置
CN107994078B (zh) * 2017-12-14 2020-08-11 北京华碳科技有限责任公司 具有源极控制电极的场效应晶体管、制造方法和电子器件
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
KR102418302B1 (ko) * 2021-01-14 2022-07-06 성균관대학교산학협력단 다중 영미분 전달전도 특성을 갖는 반도체 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
US20140158989A1 (en) * 2012-12-11 2014-06-12 Samsung Electronics Co., Ltd. Electronic device including graphene
US20140299944A1 (en) * 2013-04-05 2014-10-09 Samsung Electronics Co., Ltd. Graphene devices and methods of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620908A (en) * 1994-09-19 1997-04-15 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device comprising BiCMOS transistor
KR100521274B1 (ko) * 2003-06-10 2005-10-12 삼성에스디아이 주식회사 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
JP6253034B2 (ja) * 2013-09-04 2017-12-27 国立研究開発法人産業技術総合研究所 半導体素子及びその製造方法、並びに半導体集積回路
KR102144999B1 (ko) 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
WO2018016265A1 (ja) 2016-07-20 2018-01-25 ソニー株式会社 相補型トランジスタ及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
US20140158989A1 (en) * 2012-12-11 2014-06-12 Samsung Electronics Co., Ltd. Electronic device including graphene
US20140299944A1 (en) * 2013-04-05 2014-10-09 Samsung Electronics Co., Ltd. Graphene devices and methods of fabricating the same

Also Published As

Publication number Publication date
US20240113120A1 (en) 2024-04-04
US20190157272A1 (en) 2019-05-23
US10720432B2 (en) 2020-07-21
TW201806084A (zh) 2018-02-16
US11004851B2 (en) 2021-05-11
KR102352906B1 (ko) 2022-01-19
US11887984B2 (en) 2024-01-30
JP6947178B2 (ja) 2021-10-13
US20200303376A1 (en) 2020-09-24
JPWO2018016265A1 (ja) 2019-05-16
WO2018016265A1 (ja) 2018-01-25
US20210225841A1 (en) 2021-07-22
KR20190028382A (ko) 2019-03-18

Similar Documents

Publication Publication Date Title
US11004851B2 (en) Complementary transistor and semiconductor device
US7936040B2 (en) Schottky barrier quantum well resonant tunneling transistor
KR101156620B1 (ko) 그라핀 채널층을 가지는 전계 효과 트랜지스터
KR101790605B1 (ko) Iii-v 반도체 재료 층을 갖는 반도체 디바이스
KR101302848B1 (ko) 양자 우물 디바이스의 병렬 전도를 개선하기 위한 장치 및 방법
US10872973B2 (en) Semiconductor structures with two-dimensional materials
US20140306184A1 (en) Two-dimensional material containing electronic components
Bentley et al. Electron Mobility in Surface-and Buried-Channel Flatband $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ MOSFETs With ALD $\hbox {Al} _ {2}\hbox {O} _ {3} $ Gate Dielectric
KR102261983B1 (ko) 복합형 트랜지스터
TW201306235A (zh) 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
CN100459150C (zh) 弹道半导体元件
US11081550B2 (en) Tunnel field-effect transistor having a stacked structure including a first active region and a second active region
JP2010093051A (ja) 電界効果型半導体装置
Liu et al. Vertical heterojunction Ge0. 92Sn0. 08/Ge gate-all-around nanowire pMOSFETs with NiGeSn contact
JP7164204B2 (ja) トンネル電界効果トランジスタおよび電子デバイス
CN110957365A (zh) 半导体结构和半导体电路
US20220238721A1 (en) Semiconductor device including two-dimensional material
Hueting et al. Electrostatic Doping and Devices
Liu et al. Vertical heterojunction Ge0. 92Sn0. 08/Ge gate-all-around nanowire pMOSFETs
Gupta Towards electrostatic doping approaches in ultra-thin body semiconductor materials and devices
Kuo et al. Novel transport mechanism of SiGe dot MOS tunneling diodes
Chang et al. Multiple V T in III-V FETs
Knoll et al. Unipolar gate-all-around nanowire array p-type tunnelling FETs with 75mV/dec@ VDD= 1.1 V
JPS63268275A (ja) シヨツトキ−障壁幅制御トランジスタ