TWI728249B - 利用聚合物結構去活化製程的選擇性沉積製程 - Google Patents

利用聚合物結構去活化製程的選擇性沉積製程 Download PDF

Info

Publication number
TWI728249B
TWI728249B TW107119432A TW107119432A TWI728249B TW I728249 B TWI728249 B TW I728249B TW 107119432 A TW107119432 A TW 107119432A TW 107119432 A TW107119432 A TW 107119432A TW I728249 B TWI728249 B TW I728249B
Authority
TW
Taiwan
Prior art keywords
substrate
polymer
polymer brush
materials
selectively
Prior art date
Application number
TW107119432A
Other languages
English (en)
Other versions
TW201905229A (zh
Inventor
盼盼 歐陽
魯多維 葛迪
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201905229A publication Critical patent/TW201905229A/zh
Application granted granted Critical
Publication of TWI728249B publication Critical patent/TWI728249B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B05D1/322—Removable films used as masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供用於半導體應用之使用選擇性沉積製程來沉積形成在具有不同材料之基板的不同位置上之期望的材料之方法。於一個實施態樣中，於基板上形成具有期望的材料之結構的方法包括以下步驟：配置有機材料在基板的表面上；執行熱處理製程，以選擇性的在基板的第一區域上自有機材料形成聚合物刷材料；以及在未被聚合物刷材料覆蓋之基板的第二區域上選擇性地形成材料層。

Description

利用聚合物結構去活化製程的選擇性沉積製程
實施態樣大致上關於在半導體基板之某些位置上選擇性地形成期望的材料之方法。更具體地，實施態樣關於藉由利用聚合物刷結構之選擇性沉積製程在基板之不同位置以不同材料在基板上選擇性地形成期望的材料之方法。
可靠地製造亞半微米(sub-half micron)及更小的特徵為半導體裝置之次世代非常大型積體電路(VLSI)及超大型積體電路(ULSI)的關鍵技術挑戰之一。然而，隨著電路技術的限制被推進，VLSI及ULSI技術之縮減的尺寸對於處理能力有了額外的需求。於基板上之閘極結構的可靠形成對於VLSI及ULSI成功以及對於增加電路密度及個別基板與晶粒品質之持續努力至關重要。
隨著用以形成半導體裝置之結構的幾何形狀限制推抵技術限制，對於以期望的材料準確形成用於具有小臨界尺寸及高深寬比之結構以及具有不同材料之結構的製造之需求變得越來越難以滿足。可執行習知之用於選擇性沉積之方法，以在由與基板材料不同之材料構成之基板上之較平坦表面上的僅某些位置局部地形成材料層。然而，隨著結構的幾何形狀限制持續推進，選擇性沉積製程可能無法有效地侷限及形成於基板上指定的小尺度，造成非期望的材料形成於基板之非期望的位置上。因此，材料將全域地形成於此基板的整個表面上而無選擇性，因而使得選擇性材料沉積難以達成。
因此，需要適用於先進世代半導體晶片或其他半導體裝置之用於選擇性沉積製程之改進的方法。
提供用於半導體應用之使用聚合物刷結構以不同材料來沉積形成在基板的不同位置上之期望的材料之方法。於一個實施態樣中，在基板上形成具有期望的材料之結構的方法包括以下步驟：配置有機材料於基板之表面上；執行熱處理製程，以選擇性的在基板的第一區域上自有機材料形成聚合物刷材料；以及在未被聚合物刷材料覆蓋之基板的第二區域上選擇性地形成材料層。
於另一個實施態樣中，用於半導體應用之在基板上形成具有期望的材料之結構的方法包括以下步驟：選擇性地配置引發劑於基板之第一區域上；蒸汽聚合引發劑，以在基板的第一區域上形成聚合物刷結構；以及在未被聚合物刷結構覆蓋之基板的第二區域上選擇性地形成材料層。
於又一個實施態樣中，用於半導體應用之在基板上形成具有期望的材料之結構的方法包括以下步驟：在基板上全域地旋轉塗佈聚合物材料；選擇性地熱處理配置在基板的第一區域上之聚合物材料，以在基板的第一區域上形成經處理的聚合物材料；移除在基板的第二區域上未被熱處理製程處理之聚合物材料；以及在未被經處理的聚合物材料覆蓋之基板的第二區域上選擇性地形成材料層。
提供用於在基板上形成之結構上之不同位置選擇性沉積不同材料之方法。結構可包括後段結構、前段結構、互連結構、鈍化結構、鰭結構、閘極結構、接觸結構，或半導體裝置中任何合適的結構。於一個實例中，可利用選擇性沉積製程來在不同表面上形成不同材料，例如，藉由利用選擇性地形成在基板之某些位置上之聚合物刷結構而在基板上形成之結構的不同部分。亦可利用不同類型的聚合物刷結構在基板上形成具有不同材料性質之聚合物刷結構。可選擇性地形成並侷限聚合物刷結構於基板之第一預定區域中。接下來，可執行選擇性沉積製程，以在未被聚合物刷結構覆蓋之基板的第二預定區域上選擇性地形成靶材料層。經選擇以在基板上形成聚合物刷結構的材料致能後續的選擇性沉積製程，以允許靶材料層選擇性地形成在未被聚合物刷結構覆蓋之第二預定區域上，而不是在聚合物刷結構上。
第1圖為原子層沈積(ALD)處理腔室100之一個實施態樣之概略橫截面圖。ALD處理腔室100包括適用於例如ALD或化學氣相沈積(CVD)之循環沉積的氣體輸送設備130。如本文中使用的術語ALD及CVD意指順序的引入反應物以沉積薄層於基板結構之上。可重複順序的引入反應物以沉積複數個薄層以形成共形層至期望的厚度。腔室100亦可適用於其他沉積技術連同微影製程。
腔室100包含具有底部132之腔室主體129。穿過腔室主體129形成之狹縫閥隧道133提供機器人(未圖示)進接以自腔室100輸送以及回收基板101，例如200 mm、300 mm或450 mm之半導體基板或玻璃基板。
基板支承192配置於腔室100中並於處理期間支撐基板101。基板支承192安置至昇降部114以升高及降低基板支承192及配置於其上之基板338。舉升板116連接至舉升板致動器118，舉升板致動器118控制舉升板116之上升。可升高及降低舉升板116以升高及降低可動地配置穿過基板支承192之銷120。利用銷120以升高及降低基板支承192之表面之上的基板101。基板支承192可包括用於在處理期間將基板101固定至基板支承192之表面的真空夾具、靜電夾具或夾緊環。
可加熱基板支承192以加熱配置於其上的基板101。舉例而言，可使用例如電阻式加熱器之埋入式加熱元件來加熱基板支承192，或可使用例如配置在基板支承192之上的加熱燈之輻射熱來加熱基板支承192。可配置淨化環122在基板支承192上以界定淨化通道124，淨化通道124提供淨化氣體至基板101之周邊部分以預防其上的沉積。
氣體輸送設備130配置於腔室主體129的上部以提供例如製程氣體和/或淨化氣體之氣體至腔室100。泵送系統178與泵送通道179連通以自腔室100排空任何期望的氣體以及幫助維持腔室100之泵送區域166內之期望的壓力或期望的壓力範圍。
於一個實施態樣中，氣體輸送設備130包含腔室蓋132。腔室蓋132包括自腔室蓋132之中央部分延伸之擴張通道137以及自擴張通道137延伸至腔室蓋132之周邊部分的底表面160。底表面160經尺寸化及塑形以實質上覆蓋配置在基板支承192上之基板101。腔室蓋132可具有扼流器162於鄰接基板101的周圍之腔室蓋132之周邊部分。帽部分172包括一部分擴張通道137以及氣體入口136A、136B。擴張通道137具有氣體入口136A、136B以自兩個類似的閥142A、142B提供氣體流。來自閥142A、142B的氣體流可一起和/或分別提供。
於一個組態中，閥142A及閥142B耦合至分別的反應物氣源，但是耦合至相同的淨化氣源。舉例而言，閥142A耦合至反應物氣源138以及閥142B耦合至反應物氣源139，閥142A、142B兩者耦合至淨化氣源140。各閥142A、142B包括具有閥座組件144A、144B之輸送線143A、143B以及包括具有閥座組件146A、146B之淨化線145A、145B。輸送線143A、143B與反應物氣源138、139連通以及與擴張通道190之氣體入口137A、137B連通。輸送線143A、143B之閥座組件144A、144B控制自反應物氣源138、139至擴張通道190之反應物氣體流。淨化線145A、145B與淨化氣源140連通以及在輸送線143A、143B之閥座組件144A、144B下游與輸送線143A、143B相交。淨化線145A、145B之閥座組件146A、146B控制自淨化氣源140至輸送線143A、143B之淨化氣體流。若使用載氣自反應物氣源638、639來輸送反應物氣體，則可使用相同的氣體作為載氣及淨化氣體(即，可使用氬氣作為載氣及淨化氣體兩者)。
各閥142A、142B可為零無效容積閥，以於當閥之閥座組件144A、144B關閉時，致能來自輸送線143A、143B之反應物氣體的沖洗。舉例而言，可鄰接輸送線143A、143B之閥座組件144A、144B而設置淨化線145A、145B。當閥座組件144A、144B關閉時，淨化線145A、145B可提供淨化氣體以沖洗輸送線143A、143B。於所示的實施態樣中，設置淨化線145A、145B稍微與輸送線143A、143B之閥座組件144A、144B分隔，使得當閥座組件144A、144B開啟時淨化氣體不會直接地輸送至閥座組件144A、144B中。如本文所使用之零無效容積閥係定義為具有可忽略的無效容積(即，非必定為零無效容積)的閥。各閥142A、142B可適以提供來自來源138、139的反應物氣體以及来自來源140的淨化氣體之組合的氣體流和/或分別的氣體流。可藉由打開及關閉淨化線145A之閥座組件146A的隔板來提供淨化氣體之脈衝。可藉由打開及關閉輸送線143A之閥座組件144A來提供來自反應物氣源138之反應物氣體的脈衝。
控制單元180可耦合至腔室100以控制處理條件。控制單元180包含中央處理單元(CPU) 182、支承電路184，以及含有相關控制軟體183的記憶體186。控制單元180可為任何形式之通用電腦處理器之一者，通用電腦處理器可用於工業設定中以供控制各樣腔室及子處理器。CPU 182可使用任何合適的記憶體186，諸如本地或遠端之隨機存取記憶體、唯讀記憶體、軟式磁碟驅動機、光碟驅動機、硬式磁碟機，或任何其他形式之數位儲存器。各樣支承電路可耦合至CPU 182以供支持腔室100。控制單元180可耦合至定位鄰接個別腔室部件之另一控制器，諸如閥142A、142B之可編程的邏輯控制器648A、648B。控制單元180與腔室100之各樣其他部件之間的雙向連通由統稱為信號匯流排188之眾多信號電纜處理，一些信號匯流排188說明於第1圖中。除了來自氣源138、139、140之製程氣體及淨化氣體的控制以及自閥142A、142B之可編程邏輯控制器148A、148B之控制，控制單元180可組態成負責用於基板處理之其他活動的自動控制，其他活動尤其例如基板運輸、溫度控制、腔室排空，其中一些於本文的他處描述。
第2圖為適用於執行電漿沉積製程(如，電漿增強CVD或金屬有機CVD)之電漿處理腔室200的橫截面圖，電漿沉積製程可用於供半導體裝置製造之半導體互連結構。處理腔室200可為得自加州聖塔克拉拉市應用材料公司之合適地調適的CENTURA® 、PRODUCER® SE或PRODUCER® GT或PRODUCER® XP處理系統。所設想的是，其他處理系統，包括由其他製造商所製造者，可獲益於本文所述之實施態樣。
處理腔室200包括腔室主體251。腔室主體251包括界定內部體積226之蓋225、側壁201及底壁222。
於腔室主體251之內部體積126中提供基板支承基座250。基座250可由鋁、陶瓷、氮化鋁，以及其他合適的材料製成。於一個實施態樣中，基座250由諸如氮化鋁之陶瓷材料製成，陶瓷材料為適用諸如電漿製程環境之高溫環境中的材料，而不會造成對基座250之熱損壞。使用抬升機構(未圖示)，基座250可在腔室主體251內沿垂直方向移動。
基座250可包括適於控制支撐在基座250上之基板101之溫度的埋入式加熱器元件270。於一個實施態樣中，藉由自電源供應器206施加電流至加熱器元件270，可電阻式加熱基座250。於一個實施態樣中，加熱器元件270可由包覆於鎳-鐵-鉻合金(如，INCOLOY® )護套管中的鎳-鉻線形成。由電源供應器206供應的電流受到控制器210調控，以控制由加熱器元件270產生的熱，因此於膜沉積其間於任何合適的溫度範圍將基板101及基座250維持於實質上恆定的溫度。於另一個實施態樣中，可依需要將基座維持於室溫。於又一個實施態樣中，依需要基座250亦可包括冷卻機(未圖示)以依需要將基座250冷卻於低於室溫的範圍。可調整供應的電流以選擇性地控制基座250之溫度介於約20攝氏度至約700攝氏度之間。
諸如熱電偶之溫度感測器272可埋入基板支承基座250中，以依習知方式監控基座250之溫度。由控制器210使用量測的溫度，以控制供應至加熱器元件270的溫度，以維持基板於期望的溫度。
基座250大致上包括複數個舉升銷(未圖示)配置穿過其中，舉升銷經組態以自基座250抬升基板101以及促進基板101與機器人(未圖示)依習知方式之交換。
基座250包含用於保持基座250上之基板101的至少一個電極292。電極292由卡緊電源208驅動以發展靜電力，靜電力固持基板101至基座表面，如同習知熟悉的。替代性地，基板101可藉由夾合、真空或重力而保持至基座250。
於一個實施態樣中，基座250係組態為具有電極292埋入其中且耦合至至少一個RF偏壓電源（第2圖中顯示為兩個RF偏壓電源284、286）之陰極。儘管第2圖中描繪的實例顯示兩個RF偏壓電源284、286，要注意的是RF偏壓電源的數目可為依需要之任何數目。RF偏壓電源284、286耦合於配置於基座250中之電極292與諸如處理腔室200的氣體分配板242或蓋225之另一電極之間。RF偏壓電源284、286激發及維持由配置在處理腔室200之處理區域中之氣體所形成的電漿放電。
於第2圖中描繪的實施態樣中，雙RF偏壓電源284、286通過匹配電路204耦合至配置在基座250中之電極292。由RF偏壓電源284、286產生的信號透過信號饋入通過匹配電路204而輸送至基座250以離子化電漿處理腔室200中提供的氣體混合物，藉此提供執行沉積或其他電漿增進製程所必須的離子能量。RF偏壓電源284、286大致上能夠產生具有自約50 kHz至約200 MHz之頻率以及介於約0瓦與約5000瓦之間的電力之RF信號。
要注意的是，於本文描繪的一個實例中，僅當於依需要在處理腔室200中執行清洗製程時開啟電漿。
真空泵202耦合至形成於腔室主體251之底部222中之埠。真空泵202係用以維持腔室主體251中之期望的氣體壓力。真空泵202亦自腔室主體251排空後處理氣體以及製程的副產物。
處理腔室200包括耦合穿過處理腔室200之蓋225的一個或更多個氣體輸送通路244。氣體輸送通路244及真空泵202設置於處理腔室200的相對端以誘發內部體積226內的界面流動以最小化微粒污染物。
氣體輸送通路244通過遠端電漿源(RPS) 248耦合至氣體面板293以提供氣體混合物至內部體積226之中。於一個實施態樣中，通過氣體輸送通路244供應之氣體混合物可進一步輸送通過配置在氣體輸送通路244下方之氣體分配板242。於一個實例中，具有複數個孔243之氣體分配板242耦合至基座250之上之腔室主體251的蓋225。氣體分配板242之孔243係用以自氣體面板293導入製程氣體至腔室主體251之中。孔243可具有不同尺寸、數目、分佈、形狀、設計及直徑以促進針對不同製程需求之各樣製程氣體的流動。由製程氣體混合物形成的電漿激勵氣體分配板242以增進製程氣體之熱分解，造成基板101之表面291上之材料的沉積。
氣體分配板242以及基板支承基座250可形成內部體積226中一對間隔開的電極。一個或更多個RF源247通過匹配網路245提供偏壓電位至氣體分配板242以促進氣體分配板242與基座250之間之電漿的產生。替代性地，RF源247及匹配網路245可耦合至氣體分配板242、基板支承基座250，或耦合至氣體分配板242以及基板支承基座250兩者，或耦合至配置在腔室主體251外部之天線(未圖示)。於一個實施態樣中，RF源247可以約30 kHz至約13.6 MHz的頻率提供介於約10瓦與約3000瓦之間。替代性地，RF源247可為提供微波電力至氣體分配板242之微波發生器，其有助於內部體積226中之電漿的產生。
於一個實施態樣中，遠端電漿源(RPS) 248可替代性地耦合至氣體輸送通路244以有助於自由氣體面板293供應至內部體積226中的氣體形成電漿。遠端電漿源248提供由氣體面板293提供之氣體混合物所形成的電漿至處理腔室200。
控制器210包括中央處理單元(CPU) 212、記憶體216，以及用以控制製程順序及調節自氣體面板293的氣體流之支承電路214。CPU 212可為任何形式之可用於工業設定中之通用電腦處理器。軟體常式可儲存於記憶體216中，記憶體例如為隨機存取記憶體、唯讀記憶體、軟式磁碟機，或硬式磁碟機，或其他形式之數位儲存器。支承電路214慣常地耦合至CPU 212且可包括快取記憶體、時脈電路、輸入/輸出系統、電源供應器等等。控制器210與處理腔室200之各樣部件之間的雙向連通經由統稱為信號匯流排218之眾多信號電纜處理，其中的一些信號匯流排218說明於第2圖中。
第3圖描繪可實行本案描述之方法之半導體處理系統300的平面圖。可調適以獲益於本揭示的一個處理系統為可購自加州聖塔克拉拉市應用材料公司之300 mm或450 mm PRODUCER® 處理系統。處理系統300大致上包括：前平臺302，於前平臺302，包括於晶圓傳送盒(FOUP) 314中之基板卡匣318受到支撐以及基板載入至以及卸載自裝載腔室309；容納基板處理器313之移送腔室311；以及安裝在移送腔室311上之一系列串接處理腔室306。
各串接處理腔室306包括兩個用於處理基板之製程區域。兩個製程區域共享共同的氣體供應、共同的壓力控制，以及共同的製程氣體排放/泵送系統。系統的模組化設計致能從一個組態快速轉變至任何其他組態。可改變腔室的佈置及組合以供執行特定製程步驟的目的。根據以下描述之本揭示的態樣，任一串接處理腔室306可包括蓋，串接處理腔室包括一個或更多個以上參照第1圖和/或第2圖中描繪之處理腔室100、200而描述之腔室組態。要注意的是，處理系統300可依需要經組態以執行沉積製程、蝕刻製程、固化製程，或加熱/退火製程。於一個實施態樣中，設計於第1及2圖中顯示為單一腔室之處理腔室100、200可併入半導體處理系統300之中。
於一個實作中，處理系統300可與一個或更多個串接處理腔室適配，串接處理腔室具有已知能適應各樣其他已知製程之支撐腔室硬體，其他已知製程為例如化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、旋轉塗佈、蝕刻、固化，或加熱/退火等等。舉例而言，系統300可與第2圖中之處理腔室200之一者組態作為用於沉積例如含金屬膜或聚合物刷結構之電漿沉積腔室，或是與第1圖中描繪的處理腔室100之一者組態作為用於形成在基板上形成之含金屬介電層、金屬層或絕緣材料之原子層沉積處理腔室。此組態可增進研究及發展製造使用，以及，若期望，實質上排除剛蝕刻的膜暴露至大氣。
包括中央處理單元(CPU) 344、記憶體342，以及支承電路346之控制器340耦合至半導體處理系統300之各樣部件，以促進本揭示之製程的控制。記憶體342可為任何電腦可讀取媒體，例如半導體處理系統300或CPU 344之本地或遠端的隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟性磁碟機、硬式磁碟機，或任何其他形式之數位儲存器。支承電路446耦合至CPU 344，用於依習知方式支持CPU。這些電路包括快取記憶體、電源供應器、時脈電路、輸入/輸出電路以及子系統等等。當由CPU 344執行時，儲存於記憶體342中之軟體常式或一系列程式指令執行串接處理腔室306。
第4圖為可執行以在形成於基板上之結構的不同位置上形成不同材料之選擇性沉積製程400之一個實例的流程圖。結構可為形成在半導體基板上之任何合適的結構，例如具有導電及非導電區域的互連結構、鰭結構、閘極結構、接觸結構、前段結構、後段結構或用於半導體應用中之任何其他合適的結構。第5A-5F圖為對應製程400各階段之一部分基板101之概略橫截面圖。製程400可用於形成於基板上之後段互連結構的導電及非導電區域兩者，以形成在後段互連結構之不同位置上所形成之期望的材料。替代性地，製程400可有益地用於在具有超過一種材料之基板的不同位置上選擇性地形成不同材料。
如第5A圖中所示的，藉由提供例如於第1-2圖中描繪之基板101的基板，製程400起始於操作402。於一個實施態樣中，基板101可具有形成於基板101上之互連結構502。於一個實例中，互連結構502可用於後段結構中以用於形成半導體裝置。於第5A圖描繪的實例中，互連結構502可包括形成於絕緣材料506中之金屬材料504。要注意的是，結構502可為任何結構，包括利用來形成半導體裝置之前段結構或閘極結構。
於一個實例中，基板101可包括選自由下列組成之群組之材料：結晶矽(如，矽＜100＞或矽＜111＞)、氧化矽、應變矽、矽鍺、摻雜的或未摻雜的多晶矽、摻雜的或未摻雜的矽晶圓及圖案化的或未圖案化的絕緣體上矽晶圓(SOI)、摻雜碳的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石。基板101可具有各種尺寸，例如200 mm、300 mm、450 mm或其他直徑，且為矩形或方形平板。除非另行註明，本文描述的實施態樣以及實例在具有200 mm直徑、300 mm直徑之基板，或450 mm直徑基板上進行。於其中利用SOI結構於基板101之實施態樣中，基板101可包括配置於矽結晶基板上的埋入式介電層。於本文描繪的實施態樣中，基板101可為結晶矽基板。此外，基板101不受限於任何特別尺寸或形狀。基板101可為尤其具有200 mm直徑、300 mm直徑或其他直徑，例如450 mm，之圓形基板。基板101亦可為任何多邊形、方形、矩形、曲面或其他非環形工件，例如用於平板顯示器之製造中之多邊形玻璃基板。
雖然於第5A圖中描繪的實例顯示互連結構502形成於基板101上，要注意的是，依需要可能存在進一步結構形成於互連結構502與基板101之間。於一個實例中，例如閘極結構和/或接觸結構之前段結構可形成於互連結構502與基板101之間，以致能半導體裝置的功能。
於一個實例中，包括於互連結構502中之絕緣材料506可為介電材料，例如氧化矽材料、含矽材料、摻雜的矽材料、低k材料，諸如含碳材料。合適的含碳材料包括非晶碳、SiC、SiOC、摻雜的碳材料或任何合適的材料。低k絕緣介電材料之合適的實例包括含SiO材料、含SiN材料、含SiOC材料、含SiC材料、基於碳的材料，或其他合適的材料。
依需要可藉由電漿增進的化學氣相沈積(CVD)、流動式化學氣相沈積(CVD)、高密度電漿(HDP)化學氣相沈積(CVD)製程、原子層沈積(ALD)、循環層沉積(CLD)、物理氣相沈積(PVD)，或類似方法來形成絕緣材料。
形成於絕緣材料506中之金屬材料504經暴露預備好以接收另一材料形成於其上。類似地，絕緣材料506亦經暴露以當於需要時接收用於流程整合之第二類型材料。用於金屬材料504之材料之合適的實例尤其包括鎢(W)、鉭(Ta)、鈦(Ti)、銅(Cu)、釕(Ru)、鎳(Ni)、鈷(Co)、鉻(Cr)、鐵(Fe)、錳(Mn)、鋁(Al)、鉿(Hf)、釩(V)、鉬(Mo)、鈀(Pd)、金(Au)、銀(Au)、鉑(Pt)、彼等的合金，及彼等的組合。
於操作404，執行聚合物刷結構沉積製程以在基板101上形成聚合物結構。於本文描述兩個選擇，子操作404a及404b，用於在基板101之某些位置上選擇性地形成聚合物刷結構的不同方法。
首先參照子操作404a，執行第一子操作製程404a(1)以在基板101上形成聚合物刷材料508。聚合物刷材料508可為旋轉塗佈至基板101上之有機材料。可以全域地沒有選擇性的將聚合物刷材料508旋轉塗佈至基板101上。於一個實施態樣中，適合用於形成聚合物刷材料508之有機材料包括含烴材料。於一個實例中，聚合物刷材料508為具有或不具有苯環之含OH (羥基)封端烴的材料、具有或不具有苯環之含矽基(silyl)官能化烴的材料、含多OH基團或多矽基基團烴的材料或類似的材料。含OH封端烴的材料或矽基官能化聚合物之合適的實例包括聚苯乙烯、聚丙烯酸(PAAC)、聚二甲基矽氧烷(PDMS)、聚甲基丙烯酸甲酯(PMMA)、聚(N-異丙基丙烯醯胺)等等。
於一個實例中，聚合物刷材料508具有[X-(CH2 )n -OH]頭部基，其中X為任何合適的化合物，其形成於例如Ag、Au、Cu或Al之金屬、金屬氧化物或金屬介電質表面上，或形成於例如SiO2 、Al2 O3 、TiO、TaO、Si或其他氧化物之介電質表面上之[X-(CH2 )n -Si-Hm )]、[X-(CH2 -n-SiCl3 )]、[X-(CH2 )n -OH]、[X-(CH2 )n -Si-OH]或[X-(CH2 -n-SiCl3 )頭部基。
於一個實施態樣中，聚合物刷材料508可塗佈至基板101上具有介於約2 nm與約100 nm之間的厚度，例如介於約3 nm與約10 nm之間，例如約5 nm的厚度。於一些例子中，可調整聚合物刷材料508的厚度成具有相對較高厚度以作為阻擋層來增進後續執行之選擇性沉積製程的效能，使得期望的材料可形成於基板上之侷限的及期望的位置，而不是全域地橫越基板表面。
於一個實例中，可旋轉塗佈聚合物刷材料508至基板表面上。於另一個實施態樣中，亦可依需要使用注射、噴霧沉積系統、噴霧沉積系統、如第2圖中描繪的化學氣相沉積系統(包括噴霧CVD或電漿CVD)、氣溶膠沉積(AD)製程、空氣噴射、自溶液之奈米粒子噴霧、噴墨、液面彎曲式塗佈、浸塗、電鍍、噴霧塗佈、電噴霧、網版印刷，或其他合適的技術來將聚合物刷材料508塗佈至基板上。
咸信來自含烴材料之OH (羥基)或矽基封端的基團可作為可接合至基板之接合尖端以致能沉積製程。此製程亦可稱為「嫁接」製程以幫助提供接合機構以致能選擇性沉積製程。
於第二子操作製程404a(2)，執行熱製程以在聚合物刷材料508的特定區域選擇性地熱處理聚合物刷材料508。熱製程可為具有例如低於600攝氏度之相當低熱處理溫度之退火、烘烤或固化製程。聚合物刷材料508的某些區域經選擇性地固化和/或熱處理以形成經處理的聚合物結構510，如第5C2圖中所示的。於一個實例中，選擇經熱處理的區域為金屬材料504之頂表面507，而留下在絕緣材料506之頂表面505上之聚合物刷材料508維持未改變(如，未經熱處理的)。熱處理製程增進自聚合物刷材料508至基板之接合以致形成經處理之聚合物結構510結合至表面，如第5C2圖中所示的。因為聚合物刷材料508經選擇性地熱處理，啟動來自聚合物刷材料508之官能基團與表面之間的化學反應，形成經處理的聚合物結構510。熱處理製程處理聚合物刷材料508以活化至表面之選擇性共價鍵結，以致在金屬材料504之頂表面507上形成經處理的聚合物結構510。
於一個實施態樣中，於第二子操作製程404a(2)執行之熱處理製程可於熱板、烤箱、加熱的腔室或可選擇性地提供充分的熱至聚合物刷材料508之某些區域（例如金屬材料504之頂表面507上）之合適的工具上實行。
於一個實施態樣中，可控制熱處理溫度介於約100攝氏度與700攝氏度之間，例如介於約400攝氏度與600攝氏度之間。可控制熱處理間為介於約1秒與約1小時之間，例如約少於5分鐘。
咸信在熱處理製程期間，來自聚合物刷材料508之封端的羥基(OH)或矽基基團可被活化以與來自基板表面之氧或氫來源反應以致能成功的化合物接合製程。因此，聚合物刷可利用良好的介面控制而接合及黏著至基板表面。
咸信當接合至基板表面時，來自經處理的聚合物結構510之羥基或矽基基團可有效地改變表面濕潤效能，因此有效地提供具有不同濕潤能力的表面以致能經處理的聚合物結構510至基板表面之接合。咸信當與基板表面反應時，來自聚合物刷材料508之烴鏈及某些官能基團的長度和/或數目可提供於某個期望的範圍之濕潤角。於一個實例中，具有較長烴鏈之羥基封端的聚合物刷材料508具有疏水性表面性質。當配置在矽表面上時，具有相對高烴鏈之聚合物刷材料508具有大於60度之濕潤角。於第6圖中描繪的實例中，羥基封端的聚合物刷材料對基板表面具有高濕潤角Ɵ (如，疏水性表面)。疏水性表面性質造成羥基封端的聚合物刷材料累積及聚集在基板表面上，而不是吸收或大幅蔓延至基板的其他區域。藉由這樣做，剛形成於基板101上之經處理的聚合物結構510可被侷限及特別地配置在基板上之某個期望的位置上。舉例而言，來自經處理的聚合物結構510之疏水性表面性質可幫助經處理的聚合物結構510被侷限及形成在金屬材料504的表面507上，而不形成在絕緣材料的表面505上，如第5C2 圖中所示的，因此提供選擇性沉積以選擇性地僅在基板之期望的位置上形成聚合物刷材料508。於一個實例中，來自聚合物刷材料508之烴鏈的數目可大於10。
於第三子操作製程404a(3)，在聚合物刷材料508已經熱處理之後，在金屬材料504之頂表面507上選擇性地形成經處理的聚合物結構510，接著執行移除製程。於第三子操作製程404a(3)之移除製程選擇性地移除殘留在絕緣材料506之頂表面505上之未經熱處理的聚合物刷材料508，如第5D圖中所示的。移除製程可為利用液體溶液之濕式製程或是利用電漿之乾式製程。
於一個實例中，移除製程為藉由以聚合物刷移除溶液浸沒或浸漬基板101或浸沒或浸漬基板101於聚合物刷移除溶液中而執行之濕式製程。於另一個實例中，利用諸如蒸汽或電漿製程之乾式製程以與聚合物刷材料508之表面514反應而不進行熱處理製程。藉由以濕槽中之聚合物刷移除溶液浸泡、浸沒或浸漬基板或浸泡、浸沒或浸漬基板於濕槽中之聚合物刷移除溶液中來執行濕式製程。聚合物刷移除溶液可為具有預定範圍中之pH值之醇、鹼性、中性或酸性溶液。聚合物刷移除溶液的選擇基於殘留在基板101上之聚合物刷材料508的材料類型。於另一個特別的實例中，移除製程可為藉由放置基板於處理腔室中並且使用電漿處理基板之表面而執行之乾式製程。由移除氣體混合物來形成電漿。於一個實例中，移除氣體混合物包括至少一種含鹵素氣體、含氧氣體。含鹵素氣體之合適的實例包括HBr、CF4 、CHF3 、HCl、Cl2 、CH2 F2 、C2 F6 、C2 F8 、C4 F6 、SF6 、NF3 、O2 、CO2 、CO等等。
於子操作404b之另一個選擇中，執行第一子操作製程404b(1)以在基板101上之金屬材料504之頂表面507上選擇性地形成引發劑530，如第5B1圖中所示的。引發劑530為具有亦可選擇性地形成在基板101之某些位置上(亦稱為「嫁接-自」製程)之材料性質的有機材料，以活化基板101上之期望的位置。舉例而言，引發劑530可為配置在金屬材料504之頂表面507上之有機單體以致能後續執行之表面誘導聚合(SIP)製程，表面誘導聚合製程可幫助於基板101上選擇性地在其上期望的位置上形成靶材料。
於一個實例中，引發劑530具有[X-(CH2 )n -OH]頭部基，其中X為任何合適的化合物，其形成於例如Ag、Au、Cu或Al之金屬、金屬氧化物或金屬介電質表面上，或形成於例如SiO2 、Al2 O3 、TiO、TaO、Si或其他氧化物之介電質表面上之[X-(CH2 -n-SiCl3 )]或[X-(CH2 -n-Si-O-Cl3 )頭部基。
於第二子操作製程404b(2)，執行蒸汽相聚合製程。蒸汽相聚合製程將引發劑530自單體轉換成聚合物刷結構532，如第5C1 圖中所示的。因引發劑530選擇性地形成在金屬材料504之表面507上，執行的蒸汽相聚合製程與基板101上之引發劑530反應而不與來自基板101之絕緣材料506反應，因此在金屬材料504之表面507上選擇性地形成聚合物刷結構532。
於一個實施態樣中，蒸汽相聚合製程為利用或不利用電漿執行之蒸汽製程。於低於250攝氏度，諸如低於150攝氏度，例如約120攝氏度之溫度執行蒸汽相聚合製程。蒸汽相聚合製程活化引發劑530以誘導引發劑530之聚合，於基板101上形成聚合的聚合物刷結構532。
於一個實例中，可於例如第2圖中描繪的處理腔室之化學氣相沉積腔室中執行蒸汽相聚合製程。亦可於任何氣密封閉之定製的外殼或容器中執行蒸汽相聚合製程。於製程期間，藉由將基板101暴露至諸如苯乙烯、丙烯酸、N-異丙基丙烯醯胺，或類似者之單體至基板表面來執行蒸汽相聚合製程。蒸汽相聚合製程幫助引發劑530形成聯結的化合物聚合物刷結構532，提供具有相當高嫁接密度之聚合物刷結構532，高嫁接密度提供不同於其他區域(如，絕緣材料506之頂表面505)之表面性質。因此，藉由提供具有與其他區域(如，絕緣材料506之頂表面505)之表面性質不同之期望的表面性質之聚合物刷結構532，接下來致能選擇性沉積製程以在預定的位置上選擇性地形成靶材料。
如以上論述的，引發劑530或聚合物刷結構532之選擇的表面性質可幫助在基板之某些區域上選擇性地形成引發劑530和/或聚合物刷結構532。因此，接續執行的選擇性沉積製程將能夠將靶材料選擇性地形成在基板之某些區域上或是排除於基板之某些區域上。類似地，當配置於矽表面上時，引發劑530和/或聚合物刷結構532可具有大於60度之表面濕潤角。引發劑530和/或聚合物刷結構532可具有至少大於3之氫碳鏈。
於操作406，在於金屬材料504上形成經處理的聚合物結構510及聚合物刷結構532，如第5D及5C1圖中分別所示的及絕緣材料506之頂表面505經暴露之後，接著執行選擇性地沉積製程以形成材料層516，如第5E2及5E1圖中分別所示的。執行的選擇性沉積製程經執行以顯著地形成對來自絕緣材料506之材料，而不是對形成在金屬材料504上之經處理的聚合物結構510和/或聚合物刷結構532，具有相容膜品質及特徵之材料層516。因此，材料層516選擇性地形成在絕緣材料506上，而不是在經處理的聚合物結構510和/或聚合物刷結構532上或是橫越基板101全域地形成，包括絕緣材料506之表面505。
於其中材料層516經選擇以形成在絕緣材料506上的實施態樣中，材料層516為介電材料。用於材料層516之介電材料之合適的實例包括金屬介電材料或絕緣介電材料，例如AlN、WSiO2 、WSi、SiO2 、SiON、SiN、SiOC、SiC、Al2 O3 、AlON、非晶碳、含碳材料或低k介電材料、TiN、TaN、TiON、TaON、含鉿氧化物(HfOx )、氧化鋯(ZrOx )、氧化鈦(TiOx )、氧化鉭(TaOx )、氧化鈮(NbOx )、氧化鐵(FeOx )、氧化釔(YOx )、氧化鋁(AlOx )等等。
於一個實例中，選擇性沉積製程可為ALD製程、CVD製程，或任何合適的沉積製程。於本文描繪的一個實例中，選擇性沉積製程為利用第1圖中描繪之處理腔室100之原子層沉積製程，或是利用第2圖中描繪的處理腔室200之CVD製程。
於其中選擇性沉積製程為ALD製程的實例中，原子層沈積(ALD)製程為具有自終止/限制生長之化學氣相沈積製程(CVD)。ALD製程產生僅數埃或是於單層級中的厚度。藉由將化學反應分佈成循環重複之兩個分別的半反應來控制ALD製程。藉由ALD製程形成之材料層516的厚度取決於反應循環的數目。
第一反應提供吸附於基板上之分子層的第一原子層以及第二反應提供吸附於第一原子層上之分子層的第二原子層。因為ALD製程對基板條件非常敏感，由於膜材料性質差異，形成在絕緣材料506上之材料層516可能無法黏著或形成在經處理的聚合物結構510和/或聚合物刷結構532上。因此，藉由利用來自基板之不同位置之材料性質的差異，可致能選擇性ALD沉積製程，選擇性ALD沉積製程允許來自ALD沉積製程之前驅物成核及生長在由絕緣材料506提供之成核位置上，而對來自經處理的聚合物結構510和/或聚合物刷結構532之表面為不活潑的。
儘管於第5A-5F圖中描繪的實例顯示經處理的聚合物結構510和/或聚合物刷結構532形成在金屬材料504之表面507上，要注意的是，經處理的聚合物結構510和/或聚合物刷結構532之材料可經選擇以形成在絕緣材料506之表面505上，允許材料層516依需要而選擇性地形成在金屬材料504上，反之亦然。於第5E2 及5E1 圖的實例中，因為選擇材料層516以形成在絕緣材料506之表面505上，接著選擇材料層516之材料為易於吸附及接合至由基板101之絕緣材料506提供的絕緣材料。因此，選擇性ALD沉積製程僅生長絕緣材料506在單單指定的位置上，而不會形成在來自金屬材料504之導電材料上。
於ALD沉積製程期間，供應第一反應物氣體混合物之脈衝至例如第1圖中描繪的處理腔室100之處理腔室中，以形成第一單層材料層516。咸信第一單層是藉由允許來自第一單層之原子被穩固地黏著至來自絕緣材料506的原子上之化學反應而吸附至絕緣材料506上(或相反地於金屬材料504上)。因為來自金屬材料504之導電材料可具有與來自絕緣材料506之非導電材料不同之化學性質，來自金屬材料504之分子可能無法成功地黏附來自材料層516之第一單層的原子，因此僅允許來自第一單層之原子被黏附至絕緣材料506的原子上。通過這種方式，後續形成的第二單層僅選擇性地沉積在第一單層上，因此致能ALD製程之選擇性沉積。
於其中材料層516形成在絕緣材料506上的實例中，材料層516為SiO2 、SiN、SiON、SiOC、SiC、含Si材料、非晶碳、含鉿氧化物(HfOx )、氧化鋯(ZrOx )、氧化鈦(TiOx )、氧化鉭(TaOx )、氧化鈮(NbOx )、氧化鐵(FeOx )、氧化釔(YOx )、氧化鋁(AlOx )等等。於其中材料層516形成在金屬材料504上的另一個實例中，材料層516可為含金屬材料，例如Ni、Ru、TaN、TiN、Pt、Ir、Cu、Al、W、彼等的合金或依需要之任何合適的材料。
於操作408，於在基板101上形成材料層516之後，可接著自基板101移除經處理的聚合物結構510和/或聚合物刷結構532，如第5F圖中所示的，留下在材料層516之表面505上之材料層516。於一個實例中，藉由利用含氧氣體和/或含氫氣體以自基板101移除經處理的聚合物結構510和/或聚合物刷結構532之任何蝕刻、灰化或剝除製程可移除經處理的聚合物結構510和/或聚合物刷結構532。含氧氣體和/或含氫氣體可有效地形成氧化劑(O· )、還原劑(H· )，以及羥基基團(OH)。咸信氧氧化劑可與來自經處理的聚合物結構510和/或聚合物刷結構532之碳元素反應以形成可自腔室排出的揮發性化合物(如，CO2 )。要注意的是，可在例如第2圖中描繪的處理腔室200之電漿處理腔室，或任何其他合適的處理腔室中移除聚合物刷結構532。
因此，提供選擇性沉積製程以藉由利用選擇性地形成在基板上之聚合物刷結構，在例如形成於基板上之結構的不同部分之不同表面上形成不同材料。方法利用聚合物刷結構以致能選擇性ALD製程，以於結構之不同表面上具有不同材料的基板之結構的某些位置上形成靶層。因此，可獲得具有期望的不同類型材料形成於結構中之不同位置上之結構。
儘管前述關於本揭示的實施態樣，可設想本揭示之其他及進一步實施態樣而不悖離本揭示的基本範疇，並且本揭示之範疇由跟隨的申請專利範圍決定。
100‧‧‧處理腔室101‧‧‧基板114‧‧‧昇降部116‧‧‧舉升板118‧‧‧舉升板致動器120‧‧‧銷122‧‧‧淨化環124‧‧‧淨化通道126‧‧‧內部體積129‧‧‧腔室主體130‧‧‧氣體輸送設備132‧‧‧腔室蓋133‧‧‧狹縫閥隧道136A‧‧‧氣體入口136B‧‧‧氣體入口137A‧‧‧氣體入口137B‧‧‧氣體入口137‧‧‧擴張通道138‧‧‧氣源139‧‧‧氣源140‧‧‧氣源142A‧‧‧閥142B‧‧‧閥143A‧‧‧輸送線143B‧‧‧輸送線144A‧‧‧閥座組件144B‧‧‧閥座組件145A‧‧‧淨化線145B‧‧‧淨化線146A‧‧‧閥座組件146B‧‧‧閥座組件148A‧‧‧可編程邏輯控制器148B‧‧‧可編程邏輯控制器160‧‧‧底表面162‧‧‧扼流器166‧‧‧泵送區域172‧‧‧帽部分178‧‧‧泵送系統179‧‧‧泵送通道180‧‧‧控制單元182‧‧‧中央處理單元183‧‧‧相關控制軟體184‧‧‧支承電路186‧‧‧記憶體188‧‧‧信號匯流排190‧‧‧擴張通道192‧‧‧基板支承200‧‧‧處理腔室201‧‧‧側壁202‧‧‧真空泵204‧‧‧匹配電路206‧‧‧電源供應器208‧‧‧卡緊電源210‧‧‧控制器212‧‧‧中央處理單元214‧‧‧支承電路216‧‧‧記憶體218‧‧‧信號匯流排222‧‧‧底壁225‧‧‧蓋226‧‧‧內部體積242‧‧‧氣體分配板243‧‧‧孔244‧‧‧氣體輸送通路245‧‧‧匹配網路247‧‧‧RF源248‧‧‧遠端電漿源250‧‧‧基座251‧‧‧腔室主體270‧‧‧埋入式加熱器元件272‧‧‧溫度感測器284‧‧‧RF偏壓電源286‧‧‧RF偏壓電源291‧‧‧表面292‧‧‧電極293‧‧‧氣體面板300‧‧‧處理系統302‧‧‧前平臺306‧‧‧串接處理腔室309‧‧‧裝載腔室311‧‧‧腔室313‧‧‧基板處理器314‧‧‧晶圓傳送盒318‧‧‧基板卡匣338‧‧‧基板340‧‧‧控制器342‧‧‧記憶體344‧‧‧中央處理單元346‧‧‧支承電路400‧‧‧製程402‧‧‧操作404‧‧‧操作404a‧‧‧子操作404a(1)‧‧‧第一子操作製程404a(2)‧‧‧第二子操作製程404a(3)‧‧‧第三子操作製程404b‧‧‧子操作404b(1)‧‧‧第一子操作製程404b(2)‧‧‧第二子操作製程406‧‧‧操作408‧‧‧操作446‧‧‧支承電路502‧‧‧互連結構504‧‧‧金屬材料505‧‧‧表面506‧‧‧絕緣材料507‧‧‧表面508‧‧‧聚合物刷材料510‧‧‧經處理的聚合物結構514‧‧‧表面516‧‧‧材料層530‧‧‧引發劑532‧‧‧聚合物刷結構638‧‧‧反應物氣源639‧‧‧反應物氣源648A‧‧‧可編程的邏輯控制器648B‧‧‧可編程的邏輯控制器
為可仔細理解本案以上記載之特徵，參照實施態樣可提供簡述如上之本揭示的更特定描述，一些實施態樣係說明於隨附圖式中。然而，要注意的是，隨附圖式僅說明本揭示的典型實施態樣並且因此不被視為限制本揭示的範疇，因為本揭示可承認其他等效實施態樣。
第1圖描繪可用以執行原子層沈積(ALD)製程之設備；
第2圖描繪根據本案的一個實施態樣之用以在基板上形成聚合物刷結構之設備；
第3圖描繪包括第1及2圖之設備的群集處理系統之概略圖；
第4圖描繪用於在基板上之某些位置上選擇性地形成材料之方法的實例之流程圖；
第5A-5F圖描繪根據第4圖中描繪之製程的製造製程期前，用於在基板的某些位置上選擇性地形成材料之順序的一個實施態樣；
第6圖描繪根據本案的一個實施態樣之具有與液體s接觸之特定濕潤角之基板表面之橫截面圖。
為促進理解，盡可能使用相同的元件符號來指示對圖式為共通之相同的元件。所設想的是，一個實施態樣的元件及特徵可有利地併入其他實施態樣而無須進一步詳述。
然而，要注意的是，隨附圖式僅說明本揭示之示範性實施態樣並因此不被視為限制本揭示的範圍，因為本揭示可承認其他等效實施態樣。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
400‧‧‧製程
402‧‧‧操作
404‧‧‧操作
404a‧‧‧子操作
404a(1)‧‧‧第一子操作製程
404a(2)‧‧‧第二子操作製程
404a(3)‧‧‧第三子操作製程
404b‧‧‧子操作
404b(1)‧‧‧第一子操作製程
404b(2)‧‧‧第二子操作製程
406‧‧‧操作
408‧‧‧操作

Claims (19)

  1. 一種於一基板上形成一具有期望的材料之結構的方法，該方法包含以下步驟：配置有機材料在一基板之一表面上；執行一熱處理製程，該熱處理製程具有介於約400攝氏度與約600攝氏度之間之一製程溫度，以選擇性的在該基板的一第一區域上從該等有機材料形成聚合物刷材料；以及在未被該等聚合物刷材料覆蓋之該基板的一第二區域上選擇性地形成一材料層。
  2. 如請求項1所述之方法，其中該等有機材料為有機單體或有機聚合物。
  3. 如請求項1所述之方法，其中該等聚合物刷材料包含具有或不具有苯環之含有OH(羥基)封端烴的材料或含有矽基(silyl)官能化烴的材料。
  4. 如請求項1所述之方法，其中該聚合物刷選自由以下所組成的群組：聚苯乙烯、聚丙烯酸(PAAC)、聚二甲基矽氧烷(PDMS)、聚甲基丙烯酸甲酯(PMMA)以及聚(N-異丙基丙烯醯胺)。
  5. 一種於一基板上形成一具有期望的材料之結構的方法，該方法包含以下步驟：配置有機材料在一基板之一表面上； 執行一熱處理製程，以選擇性的在該基板的一第一區域上從該等有機材料形成聚合物刷材料，其中該熱處理製程為一製程溫度小於250攝氏度之一蒸汽聚合製程；以及在未被該等聚合物刷材料覆蓋之該基板的一第二區域上選擇性地形成一材料層。
  6. 如請求項1所述之方法，其中該熱處理製程選擇性地提供熱能至配置於該基板之該第一區域上之該有機材料。
  7. 如請求項6所述之方法，其中該有機材料經活化以在該基板之該第一區域上選擇性地形成該等聚合物刷材料，留下該基板之該第二區域上的該有機材料未改變。
  8. 如請求項1所述之方法，其中當配置於一含矽表面上時，該有機材料具有一疏水性表面性質。
  9. 如請求項8所述之方法，其中當配置於一含矽表面上時，該有機材料具有大於60度之一濕潤角。
  10. 如請求項1所述之方法，其中當該基板之該第二區域為一含金屬材料時，該材料層為一含金屬材料。
  11. 如請求項1所述之方法，其中當該基板之該第二區域為一介電材料時，該材料層為一介電材 料。
  12. 如請求項5所述之方法，其中該蒸汽聚合製程將來自該有機材料的單體聚集成聚合物化合物。
  13. 如請求項1所述之方法，其中藉由一原子層沉積製程選擇性地形成該材料層。
  14. 如請求項1所述之方法，其中聚合物刷材料具有大於10之烴鏈。
  15. 一種用於半導體應用之在一基板上形成一具有期望的材料之結構的方法，該方法包含以下步驟：選擇性地配置一引發劑在一基板之一第一區域上；蒸汽聚合該引發劑以在該基板之該第一區域上形成聚合物刷結構；以及在未被該等聚合物刷結構覆蓋之該基板的一第二區域上選擇性地形成一材料層。
  16. 如請求項15所述之方法，其中當該基板之該第二區域為一金屬材料時，該材料層為一金屬材料。
  17. 如請求項15所述之方法，其中藉由在小於250攝氏度之一基板溫度執行的一熱製程來蒸汽聚合該引發劑。
  18. 一種用於半導體應用之在一基板上形成一 具有期望的材料之結構的方法，該方法包含以下步驟：於一基板上全域地旋轉塗佈一聚合物材料；於介於約400攝氏度與約600攝氏度之間之一製程溫度，選擇性地熱處理配置在該基板之一第一區域上的該聚合物材料，以在該基板之該第一區域上形成一經處理的聚合物材料；移除未由該熱處理製程處理之配置在該基板之一第二區域上的該聚合物材料；以及在未被該經處理的聚合物材料覆蓋之該基板的該第二區域上選擇性地形成一材料層。
  19. 如請求項18所述之方法，其中該聚合物材料包含具有或不具有苯環之含有OH(羥基)封端烴的材料或含有矽基官能化烴的材料。
TW107119432A 2017-06-15 2018-06-06 利用聚合物結構去活化製程的選擇性沉積製程 TWI728249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/624,648 2017-06-15
US15/624,648 US10157740B1 (en) 2017-06-15 2017-06-15 Selective deposition process utilizing polymer structure deactivation process

Publications (2)

Publication Number Publication Date
TW201905229A TW201905229A (zh) 2019-02-01
TWI728249B true TWI728249B (zh) 2021-05-21

Family

ID=64604891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119432A TWI728249B (zh) 2017-06-15 2018-06-06 利用聚合物結構去活化製程的選擇性沉積製程

Country Status (6)

Country Link
US (1) US10157740B1 (zh)
JP (1) JP6882536B2 (zh)
KR (1) KR102316187B1 (zh)
CN (1) CN110663098B (zh)
TW (1) TWI728249B (zh)
WO (1) WO2018231359A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202005432RA (en) * 2017-12-17 2020-07-29 Applied Materials Inc Silicide films through selective deposition
US20200131628A1 (en) * 2018-10-24 2020-04-30 Entegris, Inc. Method for forming molybdenum films on a substrate
US11738366B2 (en) 2019-01-25 2023-08-29 The Regents Of The University Of California Method of coating an object
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
US11307496B2 (en) 2019-11-19 2022-04-19 International Business Machines Corporation Metal brush layer for EUV patterning
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102406174B1 (ko) * 2020-09-08 2022-06-08 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413587B1 (en) * 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
KR20120045328A (ko) * 2010-10-29 2012-05-09 숭실대학교산학협력단 고분자 브러쉬를 이용한 고성능 및 안정한 용액공정용 트랜지스터 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527409B1 (ko) * 2003-04-21 2005-11-09 한국과학기술원 백나노미터 이하의 고정밀 나노 미세패턴 및 자성 금속 점정렬 형성방법
JP2005191511A (ja) * 2003-12-02 2005-07-14 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US7514764B2 (en) * 2005-03-23 2009-04-07 Wisconsin Alumni Research Foundation Materials and methods for creating imaging layers
EP1754731A1 (en) * 2005-08-16 2007-02-21 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Method of modifying materials surfaces
US8030212B2 (en) * 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
EP2416350A1 (en) 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
US9147574B2 (en) 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
GB2530193B (en) * 2013-06-27 2020-01-01 Intel Corp Non-lithographically patterned directed self assembly alignment promotion layers
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
WO2016003602A1 (en) * 2014-07-03 2016-01-07 Applied Materials, Inc. Method and apparatus for selective deposition
TWI632437B (zh) * 2014-11-07 2018-08-11 羅門哈斯電子材料有限公司 用於形成凸紋影像的方法
US9738765B2 (en) * 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US9646883B2 (en) * 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
US9632408B1 (en) * 2016-10-12 2017-04-25 International Business Machines Corporation Graphoepitaxy directed self assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413587B1 (en) * 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
KR20120045328A (ko) * 2010-10-29 2012-05-09 숭실대학교산학협력단 고분자 브러쉬를 이용한 고성능 및 안정한 용액공정용 트랜지스터 제조방법

Also Published As

Publication number Publication date
TW201905229A (zh) 2019-02-01
KR102316187B1 (ko) 2021-10-25
JP6882536B2 (ja) 2021-06-02
WO2018231359A1 (en) 2018-12-20
US10157740B1 (en) 2018-12-18
CN110663098B (zh) 2023-03-03
CN110663098A (zh) 2020-01-07
JP2020524402A (ja) 2020-08-13
US20180366318A1 (en) 2018-12-20
KR20200008020A (ko) 2020-01-22

Similar Documents

Publication Publication Date Title
TWI728249B (zh) 利用聚合物結構去活化製程的選擇性沉積製程
TWI746728B (zh) 半導體處理裝置
US10892161B2 (en) Enhanced selective deposition process
TWI301646B (en) Multi-layer high quality gate dielectric for low-temperature poly-silicon tfts
KR20220079671A (ko) 갭 충전 증착 공정
WO2007020874A1 (ja) 薄膜形成方法および半導体デバイスの製造方法
WO2013032873A1 (en) Double patterning etching process
WO2004050948A1 (ja) プラズマｃｖｄを利用する成膜方法及び装置
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
JP2020002452A (ja) 選択的に膜を形成する方法およびシステム
TW201515103A (zh) 用於穩定界面後蝕刻以盡量減少下一處理步驟前佇列時間問題的方法
TW201839849A (zh) 具有選擇性阻隔層的結構
JP7194116B2 (ja) 酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
JP6601257B2 (ja) 基板処理方法
CN114730697A (zh) 氧自由基辅助的介电膜致密化
KR20210134737A (ko) 성막 방법 및 성막 장치
TW202021046A (zh) 形成具有嵌入式阻障層的穿孔之方法
WO2021060111A1 (ja) 成膜方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
TW201903834A (zh) 自對準觸點與閘極處理流程
TWI686500B (zh) 矽化物奈米線之層疊與核殼形成
US11664215B2 (en) High selectivity atomic later deposition process
US20190148150A1 (en) Methods for forming capping protection for an interconnection structure