JP7194116B2 - 酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ - Google Patents

酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ Download PDF

Info

Publication number
JP7194116B2
JP7194116B2 JP2019554823A JP2019554823A JP7194116B2 JP 7194116 B2 JP7194116 B2 JP 7194116B2 JP 2019554823 A JP2019554823 A JP 2019554823A JP 2019554823 A JP2019554823 A JP 2019554823A JP 7194116 B2 JP7194116 B2 JP 7194116B2
Authority
JP
Japan
Prior art keywords
substrate
amorphous silicon
patterned features
sam
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554823A
Other languages
English (en)
Other versions
JP2020517098A5 (ja
JP2020517098A (ja
Inventor
ルイ チェン，
アブヒジット バス マリック，
イーホン チェン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020517098A publication Critical patent/JP2020517098A/ja
Publication of JP2020517098A5 publication Critical patent/JP2020517098A5/ja
Application granted granted Critical
Publication of JP7194116B2 publication Critical patent/JP7194116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本書に記載の実行形態は、概して集積回路の製造に関し、特にスペーサの形成に関する。
関連技術の説明
集積回路は、単一チップ上の数百万ものトランジスタ、コンデンサ、及び抵抗器を含みうる複雑なデバイスへと進化を遂げてきた。チップ設計の進化では、より高速な回路及びより高い回路密度を取り込むことが繰り返されている。より高い回路密度を伴うより高速な回路に対する需要により、かかる集積回路の製造に使用される材料についても、相応の要求が課されている。詳細には、集積回路構成要素の寸法がサブミクロン単位まで小さくなることにより、今では、かかる構成要素から好適な電気的性能を得るために、低抵抗の導電性材料並びに低誘電率の絶縁材料を使用することが必要になっている。しかし、このような低誘電率の絶縁材料は粗さの問題を抱えることが多い。この粗さの問題は、後続堆積される膜の粗さを増大させ、膜同士の接着に影響を与えうる。
したがって、粗さが低減された薄膜を形成する、改良型の方法が必要とされている。
本書に記載の実行形態は、概して集積回路の製造に関し、特にスペーサの形成に関する。一実行形態では、処理チャンバ内で基板上にアモルファスシリコン層を形成する方法が提供される。この方法は、基板の上に、所定の厚さの犠牲誘電体層を堆積させることを含む。方法は、犠牲誘電体層を部分的に除去して基板の上側表面を露出させることによって、基板上に、パターニングされたフィーチャを形成することを更に含む。方法は、パターニングされたフィーチャにプラズマ処理を実施することを更に含む。方法は、パターニングされたフィーチャ上及び基板の露出した上側表面上に、アモルファスシリコン層を堆積させることを更に含む。方法は、アモルファスシリコン層から形成された側壁スペーサの中がパターニングされたフィーチャで満たされているようにするために、異方性エッチングプロセスを使用して、パターニングされたフィーチャの上側表面及び基板の上側表面からアモルファスシリコン層を選択的に除去することを更に含む。
別の実行形態では、処理チャンバ内で基板上にアモルファスシリコン層を形成する方法が提供される。この方法は、基板の上に、所定の厚さの犠牲誘電体層を堆積させることを含む。方法は、犠牲誘電体層を部分的に除去して基板の上側表面を露出させることによって、基板上に、パターニングされたフィーチャを形成することを更に含む。方法は、パターニングされたフィーチャ上に自己集合単層（ＳＡＭ）を形成することを更に含む。方法は、ＳＡＭ上及び基板の露出した上側表面上に、アモルファスシリコン層を堆積させることを更に含む。方法は、アモルファスシリコン層から形成された側壁スペーサの中がパターニングされたフィーチャで満たされているようにするために、異方性エッチングプロセスを使用して、パターニングされたフィーチャの上側表面及び基板の上側表面からアモルファスシリコン層を選択的に除去することを更に含む。
更に別の実行形態では、処理チャンバ内で基板上にアモルファスシリコン層を形成する方法が提供される。この方法は、基板の上に、所定の厚さの犠牲誘電体層を堆積させることを含む。方法は、犠牲誘電体層を部分的に除去して基板の上側表面を露出させることによって、基板上に、パターニングされたフィーチャを形成することを更に含む。方法は、パターニングされたフィーチャにプラズマ処理を実施することを更に含む。方法は、プラズマ処理済みのパターニングされたフィーチャ上に自己集合単層（ＳＡＭ）を形成することを更に含む。方法は、ＳＡＭ上及び基板の露出した上側表面上に、アモルファスシリコン層を堆積させることを更に含む。方法は、アモルファスシリコン層から形成された側壁スペーサの中がパターニングされたフィーチャで満たされているようにするために、異方性エッチングプロセスを使用して、パターニングされたフィーチャの上側表面及び基板の上側表面からアモルファスシリコン層を選択的に除去することを更に含む。
上述した本開示の特徴が詳しく理解されうるように、上記で簡潔に要約したものよりも具体的な実行形態の説明が、実行形態を参照することによって得られる。一部の実行形態は、付随する図面に示されている。しかし、本開示は他の等しく有効な実行形態も許容しうるため、付随する図面は、この開示の典型的な実行形態のみを示しており、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
本書に記載の実行形態を実践するために使用されうる装置の概略図を示す。 本書の記載の通りにプラズマ処理を用いてスペーサを形成するための方法の、一実行形態を示すプロセスフロー図である。 図２のプロセスフロー図により形成される構造物の概略側面図である。 本書に記載の実行形態による、スペーサを形成するための方法の別の実行形態を示すプロセスフロー図である。 図４のプロセスフロー図により形成される構造物の概略側面図である。 本書に記載の実行形態による、スペーサを形成するための方法の別の実行形態を示すプロセスフロー図である。
理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに同一の参照番号を使用した。１つの実行形態の要素及び特徴は、更なる記述がなくとも、他の実行形態に有益に組み込まれうると想定される。
以下の記述は、膜及び基板上にスペーサ膜を堆積させるための技法について説明するものである。本開示の様々な実行形態についての徹底的な理解を提供するために、以下の説明及び図１から図６に、特定の詳細事項を明記している。その他の、堆積プロセス及びエッチングプロセスに関連することが多い周知の構造及びシステムについて説明する詳細事項は、様々な実行形態についての説明が不必要に曖昧になることを避けるために、以下の開示には明記されない。
図に示している詳細事項、寸法、角度、及びその他の特徴の多くは、具体的な実行形態を単に例示するものに過ぎない。したがって、他の実行形態が、本開示の主旨及び範囲から逸脱することなく、図に示していない詳細事項、構成要素、寸法、角度、及び特徴を有することも可能である。加えて、本開示の更なる実行形態は、後述する詳細事項のうちのいくつかがなくとも実践されうる。
本書に記載の実行形態は、任意の好適な薄膜堆積システムを使用して実行されうる熱ＣＶＤプロセス及び／又はプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスに関連して、後述される。好適なシステムの例は、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、ＤＸＺ(R)処理チャンバを使用可能なＣＥＮＴＵＲＡ(R)システム、ＰＲＥＣＩＳＩＯＮ ５０００(R)システム、ＰＲＯＤＵＣＥＲ(R)システム、ＰＲＯＤＵＣＥＲ(R)ＧＴＴＭシステム、ＰＲＯＤＵＣＥＲ(R)ＸＰ ＰｒｅｃｉｓｉｏｎＴＭシステム、及びＰＲＯＤＵＣＥＲ(R)ＳＥＴＭシステムを含む。熱ＣＶＤプロセス及びＰＥＣＶＤプロセスを実施することが可能なその他のツールも、本書に記載の実行形態から受益するよう適合しうる。加えて、本書に記載の熱ＣＶＤプロセス及び／又はＰＥＣＶＤプロセスを可能にするいかなるシステムも、有利に使用されうる。本書に記載の装置の説明は例示的なものであり、本書に記載の実行形態の範囲を制限するものと理解すべきでも、解釈すべきでもない。
酸化物積層体上へのアモルファスシリコン膜の堆積中に、アモルファスシリコン膜とその下の酸化物膜との間に、粗さの問題及び接着の問題が観察された。本書に記載の実行形態の一部により、アモルファスシリコンの堆積に先立って下層の酸化物膜を処理する方法であって、酸化物上のアモルファスシリコン膜の粗さを低減すると共に、アモルファスシリコンと酸化物積層体との間の接着／核形成を向上させる方法が、提供された。本開示の一部の実行形態では、粗さを低減するために、アモルファスシリコン膜の堆積の直前に、下層の酸化物膜が、プラズマ処理及び／又は自己集合単層（ＳＡＭ）処理に暴露された。理論によって制約されるわけではないが、プラズマ処理プロセスは、酸化ケイ素表面上に存在する未結合手を変化させて、粗さを低減し、かつ接着を向上させると、考えられている。
「自己集合単層（ＳＡＭ）」とは、概括的には、ある表面に（例えば化学結合によって）付着している複数の分子であって、この表面に対して（互いに対しても）好適な配向をとっている分子の層のことである。ＳＡＭは、典型的には、両親媒性分子の組織化された層を含む。この層内では、分子の一端（「頭部基（ｈｅａｄ ｇｒｏｕｐ）」）が、基板に対する固有の可逆的親和性を示す。頭部基の選択はＳＡＭの適用に依拠するものであり、ＳＡＭ化合物の種類は利用される基板に基づく。概括的には、頭部基はアルキル鎖に接続される。アルキル鎖においては、尾部すなわち「末端」が官能化されて、例えば、濡れ性及び界面物性が変化しうる。自己集合単層は、完全に表面を覆うのでこの表面の物性を変化させることが、十分な時間をかけて証明されている。ＳＡＭを形成する分子は、別の材料の上である材料に（例えば誘電体とシリコンに）選択的に付着する。ＳＡＭの密度が十分であれば、後続の堆積の阻害に成功することが可能であり、ＳＡＭでコーティングされていない材料上への選択的堆積が可能になる。
図１は、本書に記載の実行形態による酸化処理及び後続のアモルファスシリコン層堆積を実施するために使用されうる、基板処理システム１３２の概略図を示している。好適なシステムの例は、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、ＤｘＺＴＭ処理チャンバを使用しうるＣＥＮＴＵＲＡ(R)システム、ＰＲＥＣＩＳＩＯＮ ５０００(R)システム、ＰＲＯＤＵＣＥＲＴＭシステム、ＰＲＯＤＵＣＥＲ ＧＴＴＭ処理チャンバ、及びＰＲＯＤＵＣＥＲ ＳＥＴＭ処理チャンバを含む。その他の処理システム（他の製造業者から入手可能なものを含む、）も、本書に記載の実行形態を実践するよう適合しうると想定される。
基板処理システム１３２は、ガスパネル１３０及びコントローラ１１０に連結された、プロセスチャンバ１００を含む。プロセスチャンバ１００は、概括的には、内部空間１２６を画定する、上部壁１２４、側壁部１０１、及び底部壁１２２を含む。基板を支持するための支持ペデスタル１５０が、プロセスチャンバ１００の内部空間１２６の中に設けられる。支持ペデスタル１５０は、ステム１６０によって支持されており、典型的には、アルミニウム、セラミック、及びその他の好適な材料から製造されうる。支持ペデスタル１５０は、変位機構（図示せず）を使用して、プロセスチャンバ１００の内部で垂直方向に動かされうる。
支持ペデスタル１５０は、支持ペデスタル１５０の表面１９２上に支持された基板１９０の温度を制御するのに適した、埋め込み式加熱素子１７０を含みうる。支持ペデスタル１５０は、電力供給源１０６から埋め込み式加熱素子１７０に電流を印加することによって、抵抗加熱されうる。埋め込み式加熱素子１７０は、ニッケル－鉄－クロム合金（例えばＩＮＣＯＬＯＹ(R)）のシースチューブ内に封入されたニッケル－クロムワイヤで作製されうる。電力供給源１０６から供給された電流は、埋め込み式加熱素子１７０により生成される熱を制御するために、コントローラ１１０によって調節される。これにより、基板１９０及び支持ペデスタル１５０は、膜堆積中に、実質的に一定の温度に維持される。供給される電流は、支持ペデスタル１５０の温度を摂氏約１００度～摂氏約７００度の間で選択的に制御するよう調節されうる。
支持ペデスタル１５０の温度を従来的な様態でモニタするために、温度センサ１７２（熱電対など）が支持ペデスタル１５０に埋め込まれることもある。測定された温度は、埋め込み式加熱素子１７０に供給される電力を制御して、基板を望ましい温度に維持するために、コントローラ１１０によって使用される。
真空ポンプ１０２が、チャンバ１００の底部に形成されたポートに連結される。真空ポンプ１０２は、プロセスチャンバ１００内の望ましいガス圧を維持するために使用される。真空ポンプ１０２は更に、後処理ガス及びプロセスの副生成物をプロセスチャンバ１００から排気する。
基板処理システム１３２は、プロセスチャンバ１００と真空ポンプ１０２との間に位置付けられた、チャンバ圧力を制御するための更なる装置、（例えば、スロットルバルブ及び隔離バルブといったバルブ）を、更に含みうる。
複数の開孔１２８を有するシャワーヘッド１２０が、支持ペデスタル１５０の上方の、プロセスチャンバ１００の上部に配置される。シャワーヘッド１２０の開孔１２８は、プロセスガスをプロセスチャンバ１００に導入するために利用される。開孔１２８は、種々の処理要件のための様々なプロセスガスの流れを促進するために、種々のサイズ、数、分布、形状、設計、及び直径を有しうる。シャワーヘッド１２０は、処理中に様々なガスを処理空間１２６に供給することを可能にする、ガスパネル１３０に接続される。シャワーヘッド１２０から出るプロセス混合ガスからプラズマが形成されて、プロセスガスの熱分解が強化され、その結果、基板１９０の表面１９１上に材料が堆積される。
シャワーヘッド１２０と支持ペデスタル１５０とは、処理空間１２６内で一対の離間した電極を形成しうる。シャワーヘッド１２０と支持ペデスタル１５０との間でのプラズマの生成を促進するために、一又は複数のＲＦ電源１４０が、バイアス電位を、整合ネットワーク１３８を通じてシャワーヘッド１２０に提供する。あるいは、ＲＦ電源１４０及び整合ネットワーク１３８は、シャワーヘッド１２０若しくは支持ペデスタル１５０に連結されうるか、シャワーヘッド１２０と支持ペデスタル１５０の両方に連結されうるか、又は、プロセスチャンバ１００の外部に配置されたアンテナ（図示せず）に連結されうる。一実行形態では、ＲＦ電源１４０は、約５０ｋＨｚ～約１３．６ＭＨｚの周波数で、約１００ワット～約３０００ワットを提供しうる。別の実行形態では、ＲＦ電源１４０は、約５０ｋＨｚ～約１３．６ＭＨｚの周波数で、約５００ワット～約１８００ワットを提供しうる。
コントローラ１１０は、プロセスシーケンスを制御し、ガスパネル１３０からのガス流を調節するために利用される、中央処理装置（ＣＰＵ）１１２、メモリ１１６、及びサポート回路１１４を含む。ＣＰＵ１１２は、産業用設定で使用されうる汎用コンピュータプロセッサの任意の形態のものでありうる。ソフトウェアルーチンは、メモリ１１６（ランダムアクセスメモリ、読み出し専用メモリ、フロッピー、若しくはハードディスクドライブなど）、又はその他の形態のデジタル記憶装置に記憶されうる。サポート回路１１４は、従来的にはＣＰＵ１１２に連結され、キャッシュ、クロック回路、入出力システム、電力供給源などを含みうる。コントローラ１１０と、基板処理システム１３２の様々な構成要素との間の双方向通信は、信号バス１１８と総称される多数の信号ケーブル（その一部を図１に示している）を経由して処理される。
一実行形態では、基板１９０の表面１９１は実質的に平面である。あるいは、基板１９０は、パターニングされた構造物を有してよく、表面にトレンチ、孔、又はビアが形成されている。基板１９０は、実質的に平らな表面であって、その表面上又は内部に望ましい高さ／深さの構造物が形成されている、表面を有することもある。基板１９０は、単一体として図示されているが、半導体デバイス（金属接点、トレンチ隔離部、ゲート、ビット線、又は他の任意の相互接続フィーチャなど）の形成に使用される一又は複数の材料を含有しうると、理解される。基板１９０は、半導体デバイスを製造するために利用される、一又は複数の金属層、一又は複数の誘電体材料、半導体材料、及びこれらの組み合わせを含みうる。例えば、基板１９０は、用途に応じて、酸化物材料、窒化物材料、ポリシリコン材料などを含みうる。
メモリ応用が求められる一実行形態では、基板１９０は、シリコン基板材料と、酸化物材料と、窒化物材料とを含みうる（間にポリシリコンが挟持されることも、されないこともある）。別の実行形態では、基板１９０は、基板の表面上に堆積された、複数の交互になった酸化物材料と窒化物材料（すなわち、酸化物－窒化物－酸化物（ＯＮＯ））を含みうる（図示せず）。様々な実行形態において、基板１９０は、複数の交互になった酸化物材料と窒化物材料、一又は複数の酸化物若しくは窒化物の材料、ポリシリコン若しくはアモルファスシリコンの材料、アモルファスカーボンと交互になった酸化物、ポリシリコンと交互になった酸化物、ドープされたシリコンと交互になったドープされていないシリコン、ドープされたポリシリコンと交互になったドープされていないポリシリコン、又は、ドープされたアモルファスシリコンと交互になったドープされていないアモルファスシリコンを、含みうる。基板は、任意の基板又は材料面であって、その表面上に膜処理が実施される、基板又は材料面でありうる。例えば、基板１９０は、結晶シリコン、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、ストレインドシリコン、シリコンゲルマニウム、タングステン、窒化チタン、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンのウエハ及びパターニングされた又はパターニングされていないウエハ、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア、低誘電率（ｌｏｗ ｋ）誘電体、並びにこれらの組み合わせといった、材料でありうる。
図２は、本書に記載の通りにプラズマ処理を用いてスペーサを形成するための方法２００の、一実行形態を示すプロセスフロー図である。図３Ａから３Ｅは、図２のプロセスにより形成される構造物の概略側面図である。この形成プロセスは、プラズマを用いて又はプラズマを用いずに、行われうる。堆積は、熱ＣＶＤプロセス又はＰＥＣＶＤプロセスを通じて行われうる。例示のために、自己整合二重パターニングプロセスが選定されると想定される。本開示の構想は、他のプロセス、例えば、様々な半導体プロセス（例えばＮＡＮＤフラッシュ応用、ＤＲＡＭ応用、又はＣＭＯＳ応用など）において必要に応じて、ライン幅及び間隔が変動可能な保護スペーサの使用又は保護犠牲層の使用を伴いうる、シングルパターニング方式又はデュアルパターニング方式（例えばビア／孔狭小化プロセス、自己整合三重パターニング（ＳＡＴＰ）プロセス、又は自己整合四重パターニング（ＳＡＱＰ）プロセスなど）にも、等しく適用可能である。
方法２００は、工程２１０において、基板３００上に犠牲構造物層３２０を形成することによって始まる。この基板は、基板１９０と同様のものでありうる。犠牲構造物層３２０は、シリコンベースの材料（酸化ケイ素、窒化ケイ素、又はポリシリコンなど）でありうる。あるいは、犠牲構造物層３２０は、炭素ベースの材料（アモルファスカーボンなど）でありうる。炭素ベースの犠牲構造物層が求められる場合、犠牲構造物層３２０は、アモルファスカーボンと水素との組み合わせ（水素化アモルファスカーボン膜）でありうる。例示的なアモルファスカーボン膜の１つは、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、剥離可能なアドバンスドパターニングフィルムＴＭ（ＡＰＦ）材料でありうる。犠牲構造物層３２０に使用される材料の選定は、その上に形成される共形保護層に対してのエッチング／灰化速度に応じて変わりうると、想定される。図示していないが、炭素ベースの犠牲構造物層が使用される、ある種の実行形態では、リソグラフィパターニングプロセスにおける光の反射を制御するために、一又は複数の反射防止コーティング層が、炭素ベースの犠牲構造物層の上に堆積されうる。好適な反射防止コーティング層は、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、又はこれらの組み合わせを含みうる。例示的な反射防止コーティング層の１つは、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、ＤＡＲＣＴＭ材料でありうる。
基板３００は、図示しているように、実質的に平らな表面３２３を有しうる。あるいは、基板３００は、パターニングされた構造物を有してよく、表面にトレンチ、孔、又はビアが形成されている。基板３００は、単一体として図示されているが、半導体デバイス（金属接点、トレンチ隔離部、ゲート、ビット線、又は他の任意の相互接続フィーチャなど）の形成に使用される一又は複数の材料を含有しうる。一実行形態では、基板３００は、半導体デバイスを製造するために利用される、一又は複数の金属層、一又は複数の誘電体材料、半導体材料、及びこれらの組み合わせを含みうる。例えば、基板３００は、用途に応じて、酸化物材料、窒化物材料、ポリシリコン材料などを含みうる。メモリ応用が求められる場合、基板３００は、シリコン基板材料と、酸化物材料と、窒化物材料とを含みうる（間にポリシリコンが挟持されることも、されないこともある）。
工程２２０において、図３Ａに示しているように、レジスト層３３０（フォトレジスト材料など）が、犠牲構造物層３２０上に堆積される。
工程２３０において、図３Ｂに示しているように、犠牲構造物層３２０から形成された、パターニングされたフィーチャ３２１が、標準的なフォトリソグラフィとエッチングの技法を使用して、基板３００上に作製される。パターニングされたフィーチャは、任意の好適な材料（例えば、二酸化ケイ素、酸窒化ケイ素といった酸化物、又は、窒化ケイ素などの窒化物）から形成されうる。パターニングされたフィーチャは、時にプレースホルダ、マンドレル、又はコアと称され、使用されるフォトレジスト材料に基づいて、特定のライン幅及び／又は間隔を有する。パターニングされたフィーチャ３２１の幅は、レジスト層３３０にトリミングプロセスを行うことによって調整されうる。パターンが犠牲構造物層３２０に転写された後に、残留しているフォトレジスト材料及び（使用されたのであれば）ハードマスク材料があれば、それらは、好適なフォトレジスト剥離プロセスを使用して除去される。
工程２４０において、犠牲構造物層３２０にプラズマ処理が実施されうる。理論によって制約されるわけではないが、プラズマ処理プロセスは犠牲構造物層３２０の表面粗さを低減すると、考えられている。一実行形態では、プラズマ処理は、犠牲構造物層が形成されたのと同じチャンバ内で実施される。一実行形態では、プラズマ処理は、アモルファスシリコン層が形成されるのと同じチャンバ内で実施される。あるいは、プラズマ処理は、別のプラズマプロセスチャンバ内で実施されうる。
本開示の一実行形態によると、プラズマ処理は、表面上に犠牲構造物層が形成されている基板をプラズマプロセスチャンバ（例えば図１のプラズマチャンバ）の中に位置付けること、このプラズマプロセスチャンバに処理ガスを流すこと、及び、プラズマプロセスチャンバ内でプラズマストライクを行うことによって、実施されうる。一実行形態では、処理ガスは、アルゴン（Ａｒ）、水素（Ｈ２）、アンモニア（ＮＨ３）、窒素（Ｎ２）、亜酸化窒素（Ｎ２Ｏ）、又はこれらの組み合わせでありうる。一実行形態では、プラズマは、容量結合プラズマ（ＣＣＰ）又は誘導結合プラズマ（ＩＣＰ）である。
プラズマ処理中に、プロセスチャンバは、摂氏約１００度～摂氏約５００度の温度に維持されうる。処理ガスは、約２０ｓｃｃｍ～約２０，０００ｓｃｃｍの流量で、プロセスチャンバに流されうる。チャンバ圧力は、約０．０１Ｔｏｒｒ～約５０Ｔｏｒｒ（例えば約０．１Ｔｏｒｒ～２０Ｔｏｒｒ）でありうる。プロセスチャンバ内でプラズマを生成するために、プロセスチャンバ内の処理ガスにＲＦ電力が印加される。一実行形態では、約５０ｋＨｚ～約１３．６ＭＨｚの周波数で、約５０ワット～約３，０００ワット（例えば、約１００ワット～約３，０００ワット、又は約５０ワット～約２，０００ワット）のＲＦ電力が提供されうる。一部の実行形態では、周波数は約２ＭＨｚであるか、１３．５６ＭＨｚであるか、又は、２ＭＨｚと１３．５６ＭＨｚとを含む混合周波数である。一部の実行形態では、プラズマ処理プロセス中に基板がバイアスされる。基板に印加されるバイアスは、０ワット～１，０００ワットでありうる。プラズマ処理は、約５秒～約６００秒（例えば約１０秒～約３００秒）の持続時間にわたって実施されうる。
工程２５０において、図３Ｃに示しているように、アモルファスシリコン層３４０が、パターニングされたフィーチャ３２１上及び基板３００の露出した表面上に、共形に又は実質的に共形に堆積される。アモルファスシリコン層３４０は、本書に記載の実行形態により形成される。アモルファスシリコン層３４０の厚さは、約５Å～約２００Åでありうる。
一部の実行形態では、シリコン前駆体の分圧を最大にしつつ、基板温度を最低にすることによって、共形アモルファスシリコン（ａ－Ｓｉ）堆積が実現されうる。好適なシリコン前駆体は、ポリシラン（ＳｉｘＨｙ）を含むがそれに限定されるわけではない。例えば、ポリシランは、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、イソテトラシラン、ネオペンタシラン（Ｓｉ５Ｈ１２）、シクロペンタシラン（Ｓｉ５Ｈ１０）、ヘキサシラン（Ｃ６Ｈ１４）、シクロヘキサシラン（Ｓｉ６Ｈ１２）若しくは一般にｘ＝２以上であるＳｉｘＨｙ、又はこれらの組み合わせを含む。例えば、中程度の処理温度と高い蒸気圧とを有するジシランが、単独で、又は他の化学種と組み合わされて、シリコン前駆体として使用されうる。
一部の実行形態では、シリコン前駆体は、実質的にジシランのみを含む。本書で使用される場合、「実質的にジシランのみ（ｓｕｂｓｔａｎｔｉａｌｌｙ ｏｎｌｙ ｄｉｓｉｌａｎｅ）」という表現は、活性種の少なくとも９５％がジシランであることを意味する。この分量において、他のガス（キャリアガス及び不活性ガスなど）も含まれうる。
堆積された膜は、膜から発生しうるか又はアウトガスしうるアウトガス可能な化学種（水素など）を含む。不活性ガス抜き環境により、ガス状種が発生する機会がもたらされ、完成膜の起泡が最小化される。不活性ガス抜き環境は、膜のアウトガス可能な化学種の除去を可能にするか又は促進する、任意の条件を含みうる。例えば、ガス抜き環境は、実質的に不活性ガスで構成されうる。このように使用される場合、「実質的に～で構成される（ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」とは、堆積された膜のアウトガスに干渉するガス状種がないことを意味する。他の反応種が膜のガス抜きを妨げることなく存在することもあるが、それでも、実質的に不活性ガスで構成される。一部の実行形態では、不活性ガス抜き環境は、堆積された膜において化学反応が実質的に発生しない環境である。例えば、堆積された膜と反応しうる化学種が、実質的に存在しないことがある。一部の実行形態では、ガス抜き環境で、アウトガス可能な化学種のガス抜きを引き起こすために、ＵＶ光、プラズマ、又はマイクロ波の放射が使用されることはない。
一又は複数の実行形態では、アモルファスシリコン膜は、化学気相堆積プロセスによって堆積される。化学気相堆積（ＣＶＤ）プロセスは原子層堆積（ＡＬＤ）とは異なる（ただし、類似の処理チャンバが使用されうる）。ＡＬＤプロセスは、二元（又はより高次の）反応を使用して材料の単一層が堆積される、自己制限プロセスである。このプロセスは、基板表面上の使用可能な全ての活性部位が反応し終えるまで継続する。ＣＶＤプロセスは自己制限型ではなく、膜は、所定のいかなる厚さまでも成長しうる。
好適な不活性ガスは、アルゴン、ヘリウム、窒素、及び／又はこれらの混合物のうちの一又は複数を含むが、それらに限定されるわけではない。一部の実行形態では、不活性ガス抜き環境は、酸素を実質的に含まない。このように使用される場合、「酸素を実質的に含まない（ｓｕｂｓｔａｎｔｉａｌｌｙ ｎｏ ｏｘｙｇｅｎ）」とは、不活性ガス抜き環境が、基板表面に隣接する周囲条件において、（原子ベースで）約１％未満の酸素原子しか有さないことを意味する。
一又は複数の実行形態では、アウトガス可能な化学種は水素を含む。このように使用される場合、水素を含むアウトガス可能な化学種とは、水素、ＳｉＨ２、ＳｉＨ３、ＳｉＨ４、及び／又はその他の低次シランのうちの一又は複数を含みうる。
処理チャンバ又は処理チャンバの一領域の中の圧力は、前駆体曝露とガス抜き環境のために個別に制御されうる。一部の実行形態では、シリコン前駆体とガス抜き環境のそれぞれへの曝露は、約５０ ｍＴｏｒｒ～約２００Ｔｏｒｒの範囲内の圧力において行われる。一部の実行形態では、約５００ｍＴｏｒｒ以上、又は約１Ｔｏｒｒ以上、又は約５Ｔｏｒｒ以上、又は約１０Ｔｏｒｒ以上、又は約２０Ｔｏｒｒ以上、又は約３０Ｔｏｒｒ以上の圧力において、シリコン前駆体が基板を曝露する。
基板表面が前駆体又はガス抜き環境に曝露される温度は、例えば、形成されるデバイスと前駆体との熱収支に応じて変更されうる。一部の実行形態では、前駆体とガス抜き環境のそれぞれへの曝露は、摂氏約３５０度～摂氏約７００度の範囲内の温度において行われる。一又は複数の実行形態では、摂氏約３７５度～摂氏約６００度の範囲内、又は摂氏約４００度～摂氏約５５０度の範囲内の温度において、ハロゲン化シリコン前駆体が基板を曝露する。
一部の実行形態では、ジシランベースの共形ａ－Ｓｉプロセスでは、摂氏約４５０度を下回る基板温度で堆積が行われ、ジシラン分圧は約２０Ｔｏｒｒ以上にされる。例示的な一実行形態では、基板は、約２０Ｔｏｒｒ以上の圧力、摂氏約４００度～摂氏約５５０度の範囲内の温度において、シリコン前駆体に曝露される。
アモルファスシリコン層３４０がパターニングされたフィーチャ３２１上に共形に堆積された後、工程２６０において、基板３００の上側表面のエリア３１１を露出させ、かつ、パターニングされたフィーチャ３２１の上側表面を露出させるために、アモルファスシリコン層３４０が異方性エッチング（垂直エッチング）される。その結果、（犠牲構造物層３２０から形成された）パターニングされたフィーチャ３２１は、図３Ｄに示しているように、アモルファスシリコンベースの非犠牲側壁スペーサ３４１によって保護されることになる。
工程２７０において、（犠牲構造物層３２０から形成された）パターニングされたフィーチャ３２１が、従来型のプラズマエッチングプロセス又は他の好適な湿式剥離プロセスを使用して除去され、図３Ｅに示しているように、アモルファスシリコンベースの非犠牲側壁スペーサ３４１が残る。プラズマエッチングプロセスは、基板の上方のプラズマにフッ素ベースのエッチング化学作用を導入することによって行われうる。材料品質及びカバレッジが向上したことにより、アモルファスシリコンベースの非犠牲側壁スペーサ３４１は損傷を受けない。アモルファスシリコンベースの非犠牲側壁スペーサ３４１は、フッ素ベースの反応性エッチング化学作用又は湿式剥離ベースの化学作用に対して、非常に良好な選択性を有するからである。パターニングされたフィーチャ３２１が除去されると、残っているアモルファスシリコンベースの非犠牲側壁スペーサ３４１は、下にある層、積層体、又は構造物をエッチングするためのハードマスクとして使用されうる。特に、このパターニングプロセスによるアモルファスシリコンベースの非犠牲側壁スペーサ３４１の密度は、パターニングされたフィーチャ３２１の密度の二倍になり、アモルファスシリコンベースの非犠牲側壁スペーサ３４１のピッチはパターニングされたフィーチャ３２１のピッチの半分になる。アモルファスシリコンベースの非犠牲側壁スペーサ３４１は、下にある材料層をパターニングするためのハードマスクとして使用されうる。
図４は、本書に記載の実行形態による、スペーサを形成するための方法４００の別の実行形態を示すプロセスフロー図である。図５Ａ－５Ｆは、図４のプロセスフロー図により形成される構造物の概略側面図である。この形成プロセスは、プラズマを用いて又はプラズマを用いずに、行われうる。堆積は、熱ＣＶＤプロセス又はＰＥＣＶＤプロセスを通じて行われうる。例示のために、自己整合二重パターニングプロセスが選定されると想定される。本開示の構想は、他のプロセス、例えば、様々な半導体プロセス（例えばＮＡＮＤフラッシュ応用、ＤＲＡＭ応用、又はＣＭＯＳ応用など）において必要に応じて、ライン幅及び間隔が変動可能な保護スペーサの使用又は保護犠牲層の使用を伴いうる、シングルパターニング方式又はデュアルパターニング方式（例えばビア／孔狭小化プロセス、自己整合三重パターニング（ＳＡＴＰ）プロセス、又は自己整合四重パターニング（ＳＡＱＰ）プロセスなど）にも、等しく適用可能である。
方法４００は、工程４１０において、基板５００上に犠牲構造物層５２０を形成することによって始まる。この基板は、基板１９０と同様のものでありうる。犠牲構造物層５２０は、シリコンベースの材料（酸化ケイ素、窒化ケイ素、又はポリシリコンなど）でありうる。あるいは、犠牲構造物層５２０は、炭素ベースの材料（アモルファスカーボンなど）でありうる。炭素ベースの犠牲構造物層が求められる場合、犠牲構造物層５２０は、アモルファスカーボンと水素との組み合わせ（水素化アモルファスカーボン膜）でありうる。例示的なアモルファスカーボン膜の１つは、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、剥離可能なアドバンスドパターニングフィルムＴＭ（ＡＰＦ）材料でありうる。犠牲構造物層５２０に使用される材料の選定は、その上に形成される共形保護層に対してのエッチング／灰化速度に応じて変わりうると、想定される。図示していないが、炭素ベースの犠牲構造物層が使用される、ある種の実行形態では、リソグラフィパターニングプロセスにおける光の反射を制御するために、一又は複数の反射防止コーティング層が、炭素ベースの犠牲構造物層の上に堆積されうる。好適な反射防止コーティング層は、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、又はこれらの組み合わせを含みうる。例示的な反射防止コーティング層の１つは、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、ＤＡＲＣＴＭ材料でありうる。
基板５００は、図示しているように、実質的に平らな表面５２３を有しうる。あるいは、基板５００は、パターニングされた構造物を有してよく、表面にトレンチ、孔、又はビアが形成されている。基板５００は、単一体として図示されているが、半導体デバイス（金属接点、トレンチ隔離部、ゲート、ビット線、又は他の任意の相互接続フィーチャなど）の形成に使用される一又は複数の材料を含有しうる。一実行形態では、基板５００は、半導体デバイスを製造するために利用される、一又は複数の金属層、一又は複数の誘電体材料、半導体材料、及びこれらの組み合わせを含みうる。例えば、基板５００は、用途に応じて、酸化物材料、窒化物材料、ポリシリコン材料などを含みうる。メモリ応用が求められる場合、基板５００は、シリコン基板材料と、酸化物材料と、窒化物材料とを含みうる（間にポリシリコンが挟持されることも、されないこともある）。
工程４２０において、図５Ａに示しているように、レジスト層５３０（フォトレジスト材料など）が、犠牲構造物層５２０上に堆積される。
工程４３０において、図５Ｂに示しているように、犠牲構造物層５２０から形成された、パターニングされたフィーチャ５２１が、標準的なフォトリソグラフィとエッチングの技法を使用して、基板５００上に作製される。パターニングされたフィーチャは、任意の好適な材料（例えば、二酸化ケイ素、酸窒化ケイ素といった酸化物、又は、窒化ケイ素などの窒化物）から形成されうる。パターニングされたフィーチャは、時にプレースホルダ、マンドレル、又はコアと称され、使用されるフォトレジスト材料に基づいて、特定のライン幅及び／又は間隔を有する。パターニングされたフィーチャ５２１の幅は、レジスト層５３０にトリミングプロセスを行うことによって調整されうる。パターンが犠牲構造物層５２０に転写された後に、残留しているフォトレジスト材料及び（使用されたのであれば）ハードマスク材料があれば、それらは、好適なフォトレジスト剥離プロセスを使用して除去される。
工程４４０において、パターニングされたフィーチャ５２１上にＳＡＭ５３５を形成するために、基板５００がＳＡＭ前駆体に曝露される。理論によって制約されるわけではないが、ＳＡＭ５３５はアモルファスシリコン層とパターニングされたフィーチャ５２１との接着を向上させると、考えられている。ＳＡＭ５３５は、アモルファスシリコン層とパターニングされたフィーチャ５２１とを固着させるのに役立つと、考えられている。使用される材料及び使用されるＳＡＭ前駆体に応じて、ＳＡＭ前駆体は、溶液ベースの前駆体又はガス状前駆体でありうる。ＳＡＭ前駆体は、ＳＡＭ分子か、ＳＡＭ分子を形成する前駆体か、又はその両方を含みうる。吸着されたＳＡＭ分子がＳＡＭ５３５を形成する。
ＳＡＭ５３５はＳＡＭ分子の組織化された層を含み、この層は両親媒性であってよく、層内では、分子の一端（頭部基）が、パターニングされたフィーチャ５２１を形成する酸化ケイ素材料に対する固有の可逆的親和性を示す。頭部基は典型的にはアルキル鎖に接続され、アルキル鎖においては、末端「Ｒ」が官能化されうる。ＳＡＭ５３５は、パターニングされたフィーチャ５２１への頭部基の化学吸着と、それに続く、疎水性尾部基の二次元組織化によって形成される。ＳＡＭ分子を含有する希釈溶液に基板５００を浸漬することによって、溶液からのＳＡＭ吸着が生じうる。一実行形態では、ＳＡＭ５３５は、スピンコーティングを通じて、溶液から堆積される。ＳＡＭ吸着は、基板５００をガス状前駆体に暴露することによる気相堆積からも生じうる。ＳＡＭ５３５の厚さは、ＳＡＭ分子のアルキル鎖の炭素鎖長を調整することによって、調整されうる。概括的に、ＳＡＭ５３５は、ＳＡＭ分子との化学反応能力を有する表面上にのみ形成されうる。
図５Ｃに示している実行形態では、ＳＡＭ５３５を形成するために利用されるＳＡＭ前駆体は、パターニングされたフィーチャ５２１（例えば酸化ケイ素材料）の露出した表面、及び後続堆積されるアモルファスシリコン層の当接表面とだけ、化学反応するよう選択される。そのようにすることで、ＳＡＭ５３５は、主として、パターニングされたフィーチャ５２１の露出した表面上に形成されうる。
利用されうるＳＡＭの例は、本書に記載の材料であって、かかる材料の組み合わせ、混合物、及びグラフトを含む材料に加えて、半導体製造プロセスにおいて後続堆積される材料の堆積を阻害するのに適した特性を有する、その他のＳＡＭ材料も含む。一実行形態では、ＳＡＭ材料は、メチルカルボン酸、エチルカルボン酸、プロピルカルボン酸、ブチルカルボン酸、ペンチルカルボン酸、ヘキシルカルボン酸、ヘプチルカルボン酸、オクチルカルボン酸、ノニルカルボン酸、デシルカルボン酸、ウンデシルカルボン酸、ドデシルカルボン酸、トリデシルカルボン酸、テトラデシルカルボン酸、ペンタデシルカルボン酸、ヘキサデシルカルボン酸、ヘプタデシルカルボン酸、オクタデシルカルボン酸、及びノナデシルカルボン酸といった、カルボン酸材料でありうる。
別の実行形態では、ＳＡＭ材料は、メチルホスホン酸、エチルホスホン酸、プロピルホスホン酸、ブチルホスホン酸、ペンチルホスホン酸、ヘキシルホスホン酸、ヘプチルホスホン酸、オクチルホスホン酸、ノニルホスホン酸、デシルホスホン酸、ウンデシルホスホン酸、ドデシルホスホン酸、トリデシルホスホン酸、テトラデシルホスホン酸、ペンタデシルホスホン酸、ヘキサデシルホスホン酸、ヘプタデシルホスホン酸、オクタデシルホスホン酸、及びノナデシルホスホン酸といった、ホスホン酸材料でありうる。
別の実行形態では、ＳＡＭ材料は、メタンチオール、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、ノナンチオール、デカンチオール、ウンデカンチオール、ドデカンチオール、トリデカンチオール、テトラデカンチオール、ペンタデカンチオール、ヘキサデカンチオール、ヘプタデカンチオール、オクタデカンチオール、及びノナデカンチオールといった、チオール材料でありうる。
別の実行形態では、ＳＡＭ材料は、トリス（ジメチルアミノ）メチルシラン、トリス（ジメチルアミノ）エチルシラン、トリス（ジメチルアミノ）プロピルシラン、トリス（ジメチルアミノ）ブチルシラン、トリス（ジメチルアミノ）ペンチルシラン、トリス（ジメチルアミノ）ヘキシルシラン、トリス（ジメチルアミノ）ヘプチルシラン、トリス（ジメチルアミノ）オクチルシラン、トリス（ジメチルアミノ）ノニルシラン、トリス（ジメチルアミノ）デシルシラン、トリス（ジメチルアミノ）ウンデシルシラン、トリス（ジメチルアミノ）ドデシルシラン、トリス（ジメチルアミノ）トリデシルシラン、トリス（ジメチルアミノ）テトラデシルシラン、トリス（ジメチルアミノ）ペンタデシルシラン、トリス（ジメチルアミノ）ヘキサデシルシラン、トリス（ジメチルアミノ）ヘプタデシルシラン、トリス（ジメチルアミノ）オクタデシルシラン、及びトリス（ジメチルアミノ）ノナデシルシラン（ｔｒｉｓ（ｄｉｍｅｔｈｙｌａｍｉｎｏ）ｎｏｎａｄｅｃｙｌｓｉｌａｎｅ）といった、シリルアミン材料でありうる。
別の実行形態では、ＳＡＭ前駆体は、メチルトリクロロシラン、エチルトリクロロシラン、プロピルトリクロロシラン、ブチルトリクロロシラン、ペンチルトリクロロシラン、ヘキシルトリクロロシラン、ヘプチルトリクロロシラン、オクチルトリクロロシラン、ノニルトリクロロシラン、デシルトリクロロシラン、ウンデシルトリクロロシラン、ドデシルトリクロロシラン、トリデシルトリクロロシラン、テトラデシルトリクロロシラン、ペンタデシルトリクロロシラン、ヘキサデシルトリクロロシラン、ヘプタデシルトリクロロシラン、オクタデシルトリクロロシラン、及びノナデシルトリクロロシランといった、クロロシラン材料でありうる。
別の実行形態では、ＳＡＭ材料は、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリメトキシシラン、プロピルトリエトキシシラン、ブチルトリメトキシシラン、ブチルトリエトキシシラン、ペンチルトリメトキシシラン、ペンチルトリエトキシシラン、ヘキシルトリメトキシシラン、ヘキシルトリエトキシシラン、ヘプチルトリメトキシシラン、ヘプチルトリエトキシシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、ノニルトリメトキシシラン、ノニルトリエトキシシラン、デシルトリメトキシシラン、デシルトリエトキシシラン、ウンデシルトリメトキシシラン、ウンデシルトリエトキシシラン、ドデシルトリメトキシシラン、ドデシルトリエトキシシラン、トリデシルトリメトキシシラン、トリデシルトリエトキシシラン、テトラデシルトリメトキシシラン、テトラデシルトリエトキシシラン、ペンタデシルトリメトキシシラン、ペンタデシルトリエトキシシラン、ヘキサデシルトリメトキシシラン、ヘキサデシルトリエトキシシラン、ヘプタデシルトリメトキシシラン、ヘプタデシルトリエトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、ノナデシルトリメトキシシラン、及びノナデシルトリエトキシシランといった、オキシラン材料でありうる。
別の実行形態では、ＳＡＭ材料は、他にもあるが中でも、（１，１，２，２－ペルフルオロデシル）トリクロロシラン、トリクロロ（１，１，２，２－ペルフルオロオクチル）シラン、（トリデカ－フルオロ－１，１，２，２－テトラヒドロオクチル）トリクロロシラン、（トリデカフルオロ－１，１，２，２－テトラヒドロ－オクチル）トリエトキシシラン、（トリデカフルオロ－１，１，２，２－テトラヒドロオクチル）メチルジクロロシラン、（トリデカフルオロ－１，１，２，２－テトラヒドロオクチル）ジメチルクロロシラン、（ヘプタデカフルオロ－１，１，２，２－テトラヒドロデシル）トリクロロシランといった、フッ素化Ｒ基を有しうる。前述した材料の組み合わせ及び混合物も、この開示の範囲内に含まれると想定される。
ＳＡＭ分子を含有する希釈溶液に基板５００を浸漬することによって、溶液からのＳＡＭ吸着が生じうる。一実行形態では、ＳＡＭ５３５は、スピンコーティングを通じて、溶液から堆積される。ＳＡＭ吸着は、基板５００をガス状前駆体に暴露することによる気相堆積からも生じうる。ＳＡＭ５３５の厚さは、ＳＡＭ分子のアルキル鎖の炭素鎖長を調整することによって、調整されうる。概括的に、ＳＡＭ５３５は、ＳＡＭ分子との化学反応能力を有する表面上に形成されうる。
一実行形態では、ＳＡＭ吸着は気相堆積プロセスでありうる。この実行形態では、ＳＡＭ分子は、摂氏約２５度～摂氏約３００度（例えば摂氏約１２５度～摂氏約２００度）の温度に維持されているアンプルの中で、気化されうる。基板５００は、摂氏約２５度～摂氏約４００度（例としては摂氏約５０度～摂氏約２００度、例えば摂氏約１００度～摂氏約１７５度）の温度に維持されうる。基板処理環境（例えば処理チャンバの処理空間）の圧力は、約１ｍＴ～約１５２０Ｔ（例えば約５Ｔ～約６００Ｔ）の圧力に維持されうる。気相ＳＡＭ分子の供給を促進するためにキャリアガスが利用されてよく、このキャリアガスは、処理チャンバの容積に応じて、約２５ｓｃｃｍ～約３０００ｓｃｃｍ（例えば約５０ｓｃｃｍ～約１０００ｓｃｃｍ）の流量で供給されうる。好適なキャリアガスは、基板表面へのＳＡＭ分子の供給を促進するＳＡＭ吸着条件のもとでは概して不活性なガス（例えば希ガスなど）を含む。ＳＡＭ分子は、工程４４０において、約１秒～約４８時間（例えば約１分～約１２０分）の時間量にわたり、基板５００を暴露しうる。
工程４５０において、図５Ｄに示しているように、アモルファスシリコン層５４０が、パターニングされたフィーチャ５２１上及び基板５００の露出した表面上に、共形に又は実質的に共形に堆積される。アモルファスシリコン層５４０は、本書に記載の実行形態により形成される。アモルファスシリコン層５４０の厚さは、約５Å～約２００Åでありうる。
一部の実行形態では、シリコン前駆体の分圧を最大にしつつ、基板温度を最低にすることによって、共形アモルファスシリコン（ａ－Ｓｉ）堆積が実現されうる。好適なシリコン前駆体は、ポリシラン（ＳｉｘＨｙ）を含むがそれだけに限定されるわけではない。例えば、ポリシランは、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、イソテトラシラン、ネオペンタシラン（Ｓｉ５Ｈ１２）、シクロペンタシラン（Ｓｉ５Ｈ１０）、ヘキサシラン（Ｃ６Ｈ１４）、シクロヘキサシラン（Ｓｉ６Ｈ１２）若しくは一般にｘ＝２以上であるＳｉｘＨｙ、又はこれらの組み合わせを含む。例えば、中程度の処理温度と高い蒸気圧とを有するジシランが、単独で、又は他の化学種と組み合わされて、シリコン前駆体として使用されうる。
一部の実行形態では、シリコン前駆体は、実質的にジシランのみを含む。本書で使用される場合、「実質的にジシランのみ（ｓｕｂｓｔａｎｔｉａｌｌｙ ｏｎｌｙ ｄｉｓｉｌａｎｅ）」という表現は、活性種の少なくとも９５％がジシランであることを意味する。この分量において、他のガス（キャリアガス及び不活性ガスなど）も含まれうる。
堆積された膜は、膜から発生しうるか又はアウトガスしうるアウトガス可能な化学種（水素など）を含む。不活性ガス抜き環境により、ガス状種が発生する機会がもたらされ、完成膜の起泡が最少化される。不活性ガス抜き環境は、膜のアウトガス可能な化学種の除去を可能にするか又は促進する、任意の条件を含みうる。例えば、ガス抜き環境は、実質的に不活性ガスで構成されうる。このように使用される場合、「実質的に～で構成される（ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」とは、堆積された膜のアウトガスに干渉するガス状種がないことを意味する。他の反応種が膜のガス抜きを妨げることなく存在することもあるが、それでも、実質的に不活性ガスで構成される。一部の実行形態では、不活性ガス抜き環境は、堆積された膜において化学反応が実質的に発生しない環境である。例えば、堆積された膜と反応しうる化学種が、実質的に存在しないことがある。一部の実行形態では、ガス抜き環境で、アウトガス可能な化学種のガス抜きを引き起こすために、ＵＶ光、プラズマ、又はマイクロ波の放射が使用されることはない。
一又は複数の実行形態では、アモルファスシリコン膜は、化学気相堆積プロセスによって堆積される。化学気相堆積（ＣＶＤ）プロセスは原子層堆積（ＡＬＤ）とは異なる（ただし、類似の処理チャンバが使用されうる）。ＡＬＤプロセスは、二元（又はより高次の）反応を使用して材料の単一層が堆積される、自己制限プロセスである。このプロセスは、基板表面上の使用可能な全ての活性部位が反応し終えるまで継続する。ＣＶＤプロセスは自己制限型ではなく、膜は、所定のいかなる厚さまでも成長しうる。
好適な不活性ガスは、アルゴン、ヘリウム、窒素、及び／又はこれらの混合物のうちの一又は複数を含むが、それらに限定されるわけではない。一部の実行形態では、不活性ガス抜き環境は、酸素を実質的に含まない。このように使用される場合、「酸素を実質的に含まない（ｓｕｂｓｔａｎｔｉａｌｌｙ ｎｏ ｏｘｙｇｅｎ）」とは、不活性ガス抜き環境が、基板表面に隣接する周囲条件において、（原子ベースで）約１％未満の酸素原子しか有さないことを意味する。
一又は複数の実行形態では、アウトガス可能な化学種は水素を含む。このように使用される場合、水素を含むアウトガス可能な化学種とは、水素、ＳｉＨ２、ＳｉＨ３、ＳｉＨ４、及び／又はその他の低次シランのうちの一又は複数を含みうる。
処理チャンバ又は処理チャンバの一領域の中の圧力は、前駆体曝露とガス抜き環境のために個別に制御されうる。一部の実行形態では、シリコン前駆体とガス抜き環境のそれぞれへの曝露は、約５０ ｍＴｏｒｒ～約２００Ｔｏｒｒの範囲内の圧力において行われる。一部の実行形態では、約５００ｍＴｏｒｒ以上、又は約１Ｔｏｒｒ以上、又は約５Ｔｏｒｒ以上、又は約１０Ｔｏｒｒ以上、又は約２０Ｔｏｒｒ以上、又は約３０Ｔｏｒｒ以上の圧力において、シリコン前駆体が基板を曝露する。
基板表面が前駆体又はガス抜き環境に曝露される温度は、例えば、形成されるデバイスと前駆体との熱収支に応じて変更されうる。一部の実行形態では、前駆体とガス抜き環境のそれぞれへの曝露は、摂氏約３５０度～摂氏約７００度の範囲内の温度において行われる。一又は複数の実行形態では、摂氏約３７５度～摂氏約６００度の範囲内、又は摂氏約４００度～摂氏約５５０度の範囲内の温度において、ハロゲン化シリコン前駆体が基板を曝露する。
一部の実行形態では、ジシランベースの共形ａ－Ｓｉプロセスでは、摂氏約４５０度を下回る基板温度で堆積が行われ、ジシラン分圧は約２０Ｔｏｒｒ以上にされる。例示的な一実行形態では、基板は、約２０Ｔｏｒｒ以上の圧力、摂氏約４００度～摂氏約５５０度の範囲内の温度において、シリコン前駆体に曝露される。
アモルファスシリコン層５４０がパターニングされたフィーチャ５２１上に共形に堆積された後、工程４６０において、基板５００の上側表面のエリア５１１を露出させ、かつ、パターニングされたフィーチャ５２１の上側表面を露出させるために、アモルファスシリコン層５４０が異方性エッチング（垂直エッチング）される。その結果、（犠牲構造物層５２０から形成された）パターニングされたフィーチャ５２１は、図５Ｅに示しているように、アモルファスシリコンベースの非犠牲側壁スペーサ５４１によって保護されることになる。
工程４７０において、（犠牲構造物層５２０から形成された）パターニングされたフィーチャ５２１が、従来型のプラズマエッチングプロセス又は他の好適な湿式剥離プロセスを使用して除去され、図５Ｆに示しているように、アモルファスシリコンベースの非犠牲側壁スペーサ５４１が残る。プラズマエッチングプロセスは、基板の上方のプラズマにフッ素ベースのエッチング化学作用を導入することによって行われうる。材料品質及びカバレッジが向上したことにより、アモルファスシリコンベースの非犠牲側壁スペーサ５４１は損傷を受けない。アモルファスシリコンベースの非犠牲側壁スペーサ５４１は、フッ素ベースの反応性エッチング化学作用又は湿式剥離ベースの化学作用に対して、非常に良好な選択性を有するからである。パターニングされたフィーチャ５２１が除去されると、残っているアモルファスシリコンベースの非犠牲側壁スペーサ５４１は、下にある層、積層体、又は構造物をエッチングするためのハードマスクとして使用されうる。特に、このパターニングプロセスによるアモルファスシリコンベースの非犠牲側壁スペーサ５４１の密度は、フォトリソグラフィでパターニングされたフィーチャ５２１の密度の二倍になり、アモルファスシリコンベースの非犠牲側壁スペーサ５４１のピッチはパターニングされたフィーチャ５２１のピッチの半分になる。アモルファスシリコンベースの非犠牲側壁スペーサ５４１は、下にある材料層をパターニングするためのハードマスクとして使用されうる。
図６は、本書に記載の実行形態による、スペーサを形成するための方法６００の別の実行形態を示すプロセスフロー図である。方法６００は、方法２００及び方法４００に類似しているが、方法２００のプラズマ処理プロセスと方法４００のＳＡＭ形成の両方を取り込んでいる点については、その限りではない。工程６１０において、工程２１０及び工程４１０と同様に、基板上に犠牲構造物層が形成される。工程６２０において、工程２２０及び工程４２０と同様に、犠牲構造物層上にレジスト層が形成される。工程６３０において、工程２３０及び工程４３０と同様に、犠牲構造物層からパターニングされたフィーチャが形成される。工程６４０において、工程２４０と同様に、パターニングされたフィーチャはプラズマで処理される。工程６５０において、工程４４０と同様に、パターニングされたフィーチャ上にＳＡＭが形成される。工程６６０において、工程２５０及び工程４５０と同様に、パターニングされたフィーチャ上及び基板の露出した表面上に、アモルファスシリコン層が形成される。工程６７０において、工程２６０及び工程４６０と同様に、アモルファスシリコン層が、指向性エッチングプロセスを使用してエッチングされる。アモルファスシリコンの非犠牲側壁スペーサを提供するために、工程６８０において、アモルファスシリコンの側壁スペーサの中にあるパターニングされたフィーチャが除去される。
要約すると、本開示の一部の実行形態により、アモルファスシリコンのスペーサを形成するための改良型の方法が提供される。本書に記載の改良型の方法の一部によって、共形性が高くなり、パターン負荷が低減し、かつ、ＢＥＯＬ適合の処理温度がもたらされる。本書に記載の改良型の方法の一部によって、更に、下層の酸化物膜の粗さが低減し、後続堆積されるアモルファスシリコン膜との接着が向上する。一部の実行形態では、下層の酸化物膜はプラズマ処理に曝露される。これにより、後続堆積されるアモルファスシリコン膜の粗さが低減するだけでなく、下層の酸化物膜とアモルファスシリコン膜との間の接着が向上する。一部の実行形態では、下にある酸化物層の上に、後続堆積されるアモルファスシリコン層との接着を向上させるために、ＳＡＭが形成される。
本開示の要素、又はそれらの例示的な態様若しくは実行形態（複数可）を紹介する場合の、「１つの（ａ、ａｎ）」及び「前記（ｔｈｅ、ｓａｉｄ）」という冠詞は、要素のうちの一又は複数が存在していることを意味するためのものである。
「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、及び「有する（ｈａｖｉｎｇ）」という語は、包括的であることが意図されており、列挙された要素以外にも追加の要素がありうることを意味する。
以上の記述は本開示の実行形態を対象としているが、本開示の基本的な範囲から逸脱しなければ、本開示の他の実行形態及び更なる実行形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決まる。

Claims (15)

  1. 処理チャンバ内で基板上にアモルファスシリコン層を形成する方法であって、
    基板の上に、所定の厚さの犠牲誘電体層を堆積させることと、
    前記犠牲誘電体層を部分的に除去して前記基板の上側表面を露出させることによって、前記基板上に、パターニングされたフィーチャを形成することと、
    前記パターニングされたフィーチャ上に自己集合単層（ＳＡＭ）を形成することと、
    前記ＳＡＭ上及び前記基板の露出した前記上側表面上に、アモルファスシリコン層を堆積させることと、
    前記アモルファスシリコン層から形成された側壁スペーサの中が前記パターニングされたフィーチャで満たされているようにするために、異方性エッチングプロセスを使用して、前記パターニングされたフィーチャの上側表面及び前記基板の前記上側表面から前記アモルファスシリコン層を選択的に除去することとを含む、
    方法。
  2. 前記パターニングされたフィーチャ上に前記ＳＡＭを形成する前に、前記パターニングされたフィーチャにプラズマ処理を実施することを更に含み、前記プラズマ処理を実施することが、
    前記処理チャンバ内へと処理ガスを流すことと、
    前記処理チャンバ内でプラズマを生成して、前記基板の前記パターニングされたフィーチャを処理することとを含む、請求項１に記載の方法。
  3. 前記処理ガスがアルゴンを含む、請求項２に記載の方法。
  4. 前記処理ガスが、アルゴン、水素、窒素、亜酸化窒素、アンモニア、及びこれらの組み合わせ、のうちの１つを含む、請求項２に記載の方法。
  5. 前記パターニングされたフィーチャにプラズマ処理を実施することと、前記パターニングされたフィーチャ上及び前記基板の前記露出した上側表面上に前記アモルファスシリコン層を堆積させることが、同じ処理チャンバ内で実施される、請求項１に記載の方法。
  6. 前記犠牲誘電体層が酸化ケイ素を含む、請求項１に記載の方法。
  7. 前記パターニングされたフィーチャ上及び前記基板の前記露出した上側表面上に前記アモルファスシリコン層を堆積させることが、前記パターニングされたフィーチャをシリコン前駆体に曝露して、水素を含むアウトガス可能な化学種を有するアモルファスシリコン膜を形成することを含む、請求項１に記載の方法。
  8. 前記アモルファスシリコン膜から前記アウトガス可能な化学種を除去してガス抜き済みのアモルファスシリコン膜を形成するために、前記アモルファスシリコン膜を不活性ガス抜き環境に曝露することを更に含む、請求項７に記載の方法。
  9. 前記シリコン前駆体が、ジシラン、トリシラン、テトラシラン、イソテトラシラン、ネオペンタシラン、シクロペンタシラン、ヘキサシラン、シクロヘキサシラン、及びこれらの組み合わせ、のうちの一又は複数を含む、請求項８に記載の方法。
  10. 前記シリコン前駆体がジシランである、請求項９に記載の方法。
  11. 前記不活性ガス抜き環境が実質的に不活性ガスで構成されている、請求項８に記載の方法。
  12. 前記不活性ガスが、アルゴン、ヘリウム、及び窒素のうちの一又は複数を含む、請求項１１に記載の方法。
  13. 前記シリコン前駆体と前記不活性ガス抜き環境のそれぞれへの曝露が、約５０ｍＴｏｒｒ～約２００Ｔｏｒｒの範囲内の圧力において行われる、請求項１２に記載の方法。
  14. 前記シリコン前駆体と前記不活性ガス抜き環境のそれぞれへの曝露が、摂氏約３５０度～摂氏約７００度の範囲内の温度において行われる、請求項１３に記載の方法。
  15. 前記シリコン前駆体と前記不活性ガス抜き環境へのそれぞれの曝露により、前記ガス抜き済みのアモルファスシリコン膜が、約５Å～約２０Åの範囲内の厚さを有するように成長する、請求項１４に記載の方法。
JP2019554823A 2017-04-07 2018-03-21 酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ Active JP7194116B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762482872P 2017-04-07 2017-04-07
US62/482,872 2017-04-07
PCT/US2018/023474 WO2018187034A1 (en) 2017-04-07 2018-03-21 Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide

Publications (3)

Publication Number Publication Date
JP2020517098A JP2020517098A (ja) 2020-06-11
JP2020517098A5 JP2020517098A5 (ja) 2021-05-06
JP7194116B2 true JP7194116B2 (ja) 2022-12-21

Family

ID=63711859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554823A Active JP7194116B2 (ja) 2017-04-07 2018-03-21 酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ

Country Status (5)

Country Link
US (1) US10276379B2 (ja)
JP (1) JP7194116B2 (ja)
KR (1) KR102492223B1 (ja)
CN (1) CN110419093B (ja)
WO (1) WO2018187034A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242631B2 (ja) * 2017-07-24 2023-03-20 アプライド マテリアルズ インコーポレイテッド 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
KR102578827B1 (ko) * 2018-04-24 2023-09-15 삼성전자주식회사 유연한 유무기 보호막 및 그 제조방법
US11915973B2 (en) * 2019-12-10 2024-02-27 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
US20210327891A1 (en) * 2020-04-16 2021-10-21 Applied Materials, Inc. Stack for 3d-nand memory cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031058A (ja) 1998-07-16 2000-01-28 Ulvac Corp アモルファスシリコン薄膜製造方法
JP5160394B2 (ja) 2008-12-16 2013-03-13 株式会社テイエルブイ フロート式ドレントラップ
JP2016047777A (ja) 2014-08-27 2016-04-07 国立大学法人大阪大学 グラフェン薄膜の製造方法、並びにグラフェン薄膜を備えた電子素子およびセンサ
JP2017034233A (ja) 2015-06-08 2017-02-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィールドガイドによる埋設式露光、及び露光後ベークプロセス

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3181357B2 (ja) 1991-08-19 2001-07-03 株式会社東芝 半導体薄膜の形成方法および半導体装置の製造方法
JPH05160394A (ja) * 1991-10-11 1993-06-25 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
US5273920A (en) * 1992-09-02 1993-12-28 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface
JPH07252657A (ja) * 1994-03-16 1995-10-03 Mitsubishi Heavy Ind Ltd 成膜方法
US5800878A (en) 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
CN100345249C (zh) * 2005-04-20 2007-10-24 中山大学 一种制作硅纳米线二极管结构场发射器件的方法
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7662718B2 (en) 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7485572B2 (en) 2006-09-25 2009-02-03 International Business Machines Corporation Method for improved formation of cobalt silicide contacts in semiconductor devices
US7622386B2 (en) 2006-12-06 2009-11-24 International Business Machines Corporation Method for improved formation of nickel silicide contacts in semiconductor devices
JP2008192724A (ja) * 2007-02-02 2008-08-21 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
US20080254619A1 (en) 2007-04-14 2008-10-16 Tsang-Jung Lin Method of fabricating a semiconductor device
KR20090013286A (ko) 2007-08-01 2009-02-05 삼성전자주식회사 반도체 소자 제조설비
US7709396B2 (en) 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
US8525139B2 (en) 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US8178443B2 (en) 2009-12-04 2012-05-15 Novellus Systems, Inc. Hardmask materials
KR20110064661A (ko) 2009-12-08 2011-06-15 삼성전자주식회사 반도체소자의 제조방법
US20110244142A1 (en) 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
TW201216331A (en) 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
US20120202315A1 (en) 2011-02-03 2012-08-09 Applied Materials, Inc. In-situ hydrogen plasma treatment of amorphous silicon intrinsic layers
CN102205942B (zh) * 2011-05-13 2015-11-04 上海集成电路研发中心有限公司 Mems牺牲层结构制造方法
US20130189845A1 (en) * 2012-01-19 2013-07-25 Applied Materials, Inc. Conformal amorphous carbon for spacer and spacer protection applications
US20130196078A1 (en) 2012-01-31 2013-08-01 Joseph Yudovsky Multi-Chamber Substrate Processing System
EP2674996A1 (en) * 2012-06-15 2013-12-18 Imec VZW Method for growing nanostructures in recessed structures
KR102296150B1 (ko) 2012-09-07 2021-08-30 어플라이드 머티어리얼스, 인코포레이티드 멀티-챔버 진공 시스템 확인 내에서의 다공성 유전체, 폴리머-코팅된 기판들 및 에폭시의 통합 프로세싱
GB201218697D0 (en) 2012-10-18 2012-11-28 Spts Technologies Ltd A method of depositing an amorphous silicon film
TW201441408A (zh) 2013-03-15 2014-11-01 Applied Materials Inc 包含氮化矽之膜的電漿輔助原子層沉積
US9171754B2 (en) 2013-05-24 2015-10-27 Globalfoundries Inc. Method including an etching of a portion of an interlayer dielectric in a semiconductor structure, a degas process and a preclean process
CN103700576B (zh) * 2013-12-17 2016-03-02 西安文理学院 一种自组装形成尺寸可控的硅纳米晶薄膜的制备方法
US9412656B2 (en) 2014-02-14 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse tone self-aligned contact
US9997373B2 (en) * 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9865459B2 (en) 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
US9484202B1 (en) * 2015-06-03 2016-11-01 Applied Materials, Inc. Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
US10418243B2 (en) 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
TWI715645B (zh) 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031058A (ja) 1998-07-16 2000-01-28 Ulvac Corp アモルファスシリコン薄膜製造方法
JP5160394B2 (ja) 2008-12-16 2013-03-13 株式会社テイエルブイ フロート式ドレントラップ
JP2016047777A (ja) 2014-08-27 2016-04-07 国立大学法人大阪大学 グラフェン薄膜の製造方法、並びにグラフェン薄膜を備えた電子素子およびセンサ
JP2017034233A (ja) 2015-06-08 2017-02-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィールドガイドによる埋設式露光、及び露光後ベークプロセス

Also Published As

Publication number Publication date
JP2020517098A (ja) 2020-06-11
KR102492223B1 (ko) 2023-01-25
CN110419093A (zh) 2019-11-05
US20180294157A1 (en) 2018-10-11
CN110419093B (zh) 2023-12-01
KR20190128668A (ko) 2019-11-18
WO2018187034A1 (en) 2018-10-11
US10276379B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
JP7043539B2 (ja) 断続的な空気－水暴露による自己組織化単分子膜のブロッキングの改良
JP7194116B2 (ja) 酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ
TWI794133B (zh) 形成氮碳氧化矽薄膜的方法
JP7242631B2 (ja) 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
KR20180073483A (ko) 기판 상의 구조물 형성 방법
CN111684566A (zh) 用于氮化硅薄膜的处理方法
TWI786217B (zh) 增強選擇性沉積製程
TW201943880A (zh) 在基板上形成層以應用於選擇性沉積製程之基板處理方法
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
CN113195786A (zh) 用于间隙填充的远程氢等离子体暴露以及掺杂或未掺杂硅碳化物沉积
TWI827709B (zh) 用於沉積摻雜磷之氮化矽膜的方法
TWI834919B (zh) 氧化矽之拓撲選擇性膜形成之方法
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221209

R150 Certificate of patent or registration of utility model

Ref document number: 7194116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150