TWI728002B - 改良晶粒的尺寸及效能之技術 - Google Patents

改良晶粒的尺寸及效能之技術 Download PDF

Info

Publication number
TWI728002B
TWI728002B TW105138084A TW105138084A TWI728002B TW I728002 B TWI728002 B TW I728002B TW 105138084 A TW105138084 A TW 105138084A TW 105138084 A TW105138084 A TW 105138084A TW I728002 B TWI728002 B TW I728002B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
die
resistor
embedded
organic matrix
Prior art date
Application number
TW105138084A
Other languages
English (en)
Other versions
TW201735275A (zh
Inventor
馬修 J. 馬努沙羅
強納森 洛森費爾德
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201735275A publication Critical patent/TW201735275A/zh
Application granted granted Critical
Publication of TWI728002B publication Critical patent/TWI728002B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

本發明揭示一種積體電路封裝。該積體電路封裝包括：一第一積體電路晶粒；一第二積體電路晶粒；一有機基體，其中該第一積體電路晶粒及該第二積體電路晶粒均連接至該有機基體；嵌入該有機基體內之一多晶粒互連橋(EMIB)；以及與該第一積體電路晶粒中之一電路相關聯之一終端電阻器，其中該終端電阻器位於嵌入該有機基體內的該多晶粒互連橋內。

Description

改良晶粒的尺寸及效能之技術 發明領域
本文中所描述之實施例大體上係關於嵌入式多晶粒互連橋。
發明背景
諸如積體電路(IC)封裝之微電子裝置包括電晶體及諸如電容器之其他電氣組件。在一些實例實施例中，給定封裝包括需要互連之多個不同IC晶粒。實際上，新的晶片技術在晶粒中之每一者之間需要儘可能多的互連件。
然而，基於可製造的矽晶片或晶粒之大小，當前技術在可互連之晶片或晶粒之數目上受限制。然而，需要以不受可製造的矽晶片之大小限制的方式來識別互連多個晶粒之方式。
依據本發明之一實施例，係特地提出一種積體電路封裝，包含：一第一積體電路晶粒；一第二積體電路晶粒；一有機基體，其中該第一積體電路晶粒及該第二積體電路晶粒均連接至該有機基體；一嵌入該有機基體內 之互連橋；以及一與該第一積體電路晶粒中之一電路相關聯之一終端電阻器，其中該終端電阻器位於嵌入該有機基體內的該互連橋內。
100、200:多晶粒積體電路封裝
102:矽
104、106、202、204、206、208、210、212、214、216、502、504、603、604:晶粒
114:球狀柵格陣列
116、312、614:通訊線
118:矽穿孔
120、306:基體
220-1、220-2、220-3、220-4、220-5、220-6、220-7、220-8、220-9、220-10、302、402、500、602:嵌 入式多晶粒互連橋(EMIB)
304:實體及電氣連接件
310:電力供應線
404、506:電容器
406:通訊通道
408:連接點
606、608:輸入/輸出緩衝器
610、612:終端電阻器
800:電子裝置
802:系統匯流排
810:電子總成
812:處理器
814:通訊電路
816:顯示裝置
818:揚聲器
820:外部記憶體
822:主記憶體
824:硬碟機
826:抽取式媒體
830:鍵盤及/或控制器
圖1A展示使用矽技術之多晶粒IC封裝之實例實施例的表示。
圖1B展示一些實例實施例中之多晶粒IC封裝之截面的表示。
圖2展示使用矽技術之多晶粒IC封裝之實例實施例的表示。
圖3展示一些實例實施例中具有嵌入式多晶粒互連橋(EMIB)之多晶粒IC封裝之截面的表示。
圖4展示一些實例實施例中之嵌入式多晶粒互連橋(EMIB)之截面的表示。
圖5展示一些實例實施例中之嵌入式多晶粒互連橋(EMIB)之方塊圖的表示。
圖6展示一些實例實施例中之嵌入式多晶粒互連橋(EMIB)之方塊圖的表示。
圖7展示根據一些實例實施例之將額外組件包括於EMIB中之方法的流程圖。
圖8為根據一些實施例之電子系統的方塊圖。
較佳實施例之詳細說明
以下描述及圖式充分說明具體實施例，以使得熟習此項技術者能夠實踐本發明。其他實施例可併有結構、邏輯、電氣、程序及其他改變。一些實施例之部分及特徵可包括於其他實施例之部分及特徵中，或取代其他實施例之部分及特徵。申請專利範圍中所闡述之實施例涵蓋彼等技術方案之所有可用等效者。
在一些實例實施例中，以不受可製造的矽之尺寸限制之方式連接多個晶粒可為有益的。一個此方法為嵌入式多晶粒互連橋(EMIB)。
EMIB為在基體製造時嵌入至基體中之矽組件。每一EMIB包括允許藉由附接至基體而均連接至EMIB之兩個不同晶片/晶粒之間的快速通訊之連接件。
在一些實例實施例中，給定晶粒包括允許自晶粒之高速輸入及輸出之電路。在一些實例實施例中，輸入-輸出電路包括使用用於終端之金屬電阻器的緩衝器。在傳統晶片/晶粒中，金屬電阻器終於佔據晶片上分配至輸入/輸出緩衝器之空間的至多50百分比。
在一實例實施例中，金屬電阻器可併入至EMIB中。藉由在EMIB製造時將金屬電阻器包括於EMIB中，輸入/輸出緩衝器功能不受影響，但矽晶片上所需之空間大大減小，以使得額外電路可被加入或晶粒之總大小可減小。
在一些實例實施例中，製造EMIB以包括金屬電阻器比將金屬電阻器包括於晶片上便宜。同時，矽晶 片上之額外空間經釋放以用於額外電路及/或能力。
在一些實例實施例中，一或多個電容器包括於EMIB上。在一些實例實施例中，該等電容器為金屬絕緣體電容器且在EMIB中儘可能接近晶粒而置放。該等電容器減小晶粒中之阻抗，且允許在沒有由金屬-絕緣體-金屬(MIM)電容器提供之額外阻抗的情況下困難或不可能的額外積體電路設計。
圖1A展示使用矽技術之多晶粒IC封裝100之實例實施例的表示。在此實例實施例中，存在兩個晶粒104及106。每一晶粒104、106連接至較大塊之矽102。在一些實例實施例中，每一晶粒104及106為處理器晶粒。在其他實例實施例中，晶粒104、106可為其他IC電路(例如，記憶體)。在另外其他實例實施例中，矽102上之每一晶粒104、106為不同類型，以使得封裝係異質的。
在一些實例實施例中，作為矽製造程序之部分，將晶粒(104及106)附接至矽102。以此方式，矽102層之總大小限制可包括於多晶粒封裝中之總晶粒之數目。
圖1B展示一些實例實施例中之多晶粒IC封裝100之截面的表示。在此實例中，兩個晶粒(106及104)連接至矽102層。
在一些實例實施例中，晶粒104、106之間的連接件與矽102之間的通訊係藉由一或多個矽穿孔(TSV)118處置，矽穿孔為穿過矽102形成且充滿諸如銅或焊料之導電材料的孔。在一些實例實施例中，此等TSV在製造上 昂貴。
在一些實例實施例中，晶粒104、106經由矽層102中之一系列互連通訊線(例如，線116)彼此通訊。
在一些實例實施例中，整個矽層110經由一系列連接件而連接至基體120。舉例而言，在此情況下，矽層102經由球狀柵格陣列114連接至基體120。在一些實例實施例中，球狀柵格陣列114連接至基體120中輸送電力至矽102之一系列導電線。
圖2展示使用矽技術之多晶粒IC封裝200之實例實施例的表示。在此實例實施例中，存在多個晶粒(202至216)。不要求每一晶粒202至216大小相同。另外，不要求晶粒202至216本身如過去多晶粒封裝中所要求地包括於同一製造矽層中。
實情為，多晶粒封裝200中之每一晶粒202至216可經由一或多個嵌入式多晶粒互連橋(EMIB)220-1至220-10而連接至至少一個其他晶粒202至216，嵌入式多晶粒互連橋實現兩個晶粒之間的通訊。EMIB 220-1至220-10係嵌入基體中。在需要實現不同晶粒之間的通訊時，一或多個晶粒202至216接著連接(實體地且電氣地)至EMIB 220-1至220-10。
以此方式，基於可製造的矽晶圓之大小，多晶粒之大小及複雜度不受限制。此外，每一晶粒可在能力或用途(例如，記憶體、處理器等)上可以不同。
圖3展示一些實例實施例中具有嵌入式多晶 粒互連橋(EMIB)之多晶粒IC封裝之截面的表示。在此實例中，兩個晶粒(106及104)經由嵌入基體306層中之嵌入式多晶粒互連橋(EMIB)302連接。
在一些實例實施例中，EMIB 302由矽組成且包括一或多個通訊線312。
在一些實例實施例中，每一晶粒104、106係用一或多個實體及電氣連接器304連接至EMIB 302及基體306兩者。舉例而言，焊料可用以形成晶粒(104至106)及EMIB 302及基體306之間的實體連接件。
基體306包括連接至一或多個晶粒104、106且提供所需電力之一或多個電力供應線310。在一些實例實施例中，電力供應線310由導電材料(諸如銅)組成且在基體製造製程期間鋪設至基體306中。
在一些實例實施例中，EMIB 302由矽及鋪設於其內之導電通訊線312組成。在一些實例實施例中，用於創建EMIB 302之程序比創建IC晶粒更加簡單及便宜，此係因為EMIB 302之複雜度比處理器或記憶體組件之複雜度小得多。
圖4展示一些實例實施例中之嵌入式多晶粒互連橋(EMIB)402之截面的表示。在此實例中，EMIB 402包括穿過該橋之一系列通訊通道406。
在一些實例實施例中，通道406係用導電材料創建且在EMIB 402之製造期間被置放於EMIB 402之矽中。
在一些實例實施例中，通訊通道406允許資訊經由EMIB 402自一個晶粒傳遞至另一晶粒。在其他實例實施例中，通道406亦可將所需電力提供至附接至EMIB 402之一或多個晶粒。
在一些實例實施例中，一或多個晶粒經由連接點(例如，408)連接至EMIB 402。一或多個晶粒亦經由與EMIB 402或有機基體本身之連接件來接收電力。電力係自電源供應至一或多個晶粒。然而，為了避免信號中之雜訊，將一或多個去耦電容器包括於裝置中，以減小阻抗及減小電力信號中之雜訊的量。
隨著晶片及裝置逐漸變得更小，對此等去耦電容器之需要增加(因為電路對電路內之電氣雜訊愈來愈敏感)。電容器減小雜訊之效力與電容器與需要減小雜訊之電路之間的距離相關聯。
在一些實例實施例中，EMIB經製造以包括電容器404。在EMIB 402中包括電容器404以與連接至EMIB 402之晶粒組件的極小實體距離提供電容。
在一些實例實施例中，電容器404為金屬中金屬層EMIB且不包括任何其他主動裝置(例如，無主動裝置層)。
在EMIB包括金屬-絕緣體金屬(MIM)電容器404之情況下，電容器在減小阻抗(且因此雜訊)方面比電容器係置放於EMIB外的情況下更有效。
圖5展示一些實例實施例中之嵌入式多晶粒 互連橋(EMIB)500之方塊圖的表示。在此實例中，EMIB 500連接至第一晶粒502及第二晶粒504。
在此實例中，EMIB 500亦包括電容器506。如上所述，電容器506用以減小用於第一晶粒502及第二晶粒504之電源供應器中的阻抗且因此電氣雜訊。藉由將電容器506(例如，MIM電容器)併入至EMIB 500中，電容器506能夠更加接近晶粒502、504之實際電路，且因此能夠更充分地減小雜訊。
圖6展示一些實例實施例中之嵌入式多晶粒互連橋(EMIB)602之方塊圖的表示。在此實例中，EMIB 602包括均連接至EMIB 602之兩個晶粒603、604。在此實例中，晶粒603、604分別各自包括輸入/輸出緩衝器606、608，輸入/輸出緩衝器606、608幫助兩個晶粒602及604(及任何其他組件)之間的通訊。
每一輸入/輸出緩衝器606、608包括金屬終端電阻器610及612。在過去，金屬終端電阻器位於晶粒之矽上(例如，積體電路包括金屬電阻器)。然而，晶粒上所使用的積體電路之大小比金屬電阻器之大小減小地更快。因而，金屬電阻器佔據了逐漸較大百分比的晶粒上之空間。
在此實例中，金屬終端電阻器610、612係置放於EMIB 602上。以此方式，終端電阻器610及612非大部分地置放於其各別晶粒(603或604)上。實情為，終端電阻器(610及612)係在製造程序期間整合至EMIB 602中。因為EMIB製造程序明顯不如製造密集型積體電路昂貴， 所以在EMIB 602上定位終端電阻器(610及612)降低製造晶粒603、604之成本。
類似地，第一晶粒603及第二晶粒604均具有更多空間以用於添加額外電路，此為積體電路添加額外能力。
在此實例中，EMIB 602亦包括終端電阻器610(與第一晶粒603相關聯)與終端電阻器612(與第二晶粒604相關聯)之間的通訊線614。儘管展示為單線614，但連接兩個終端電阻器610及612之通訊路徑可包括超過一個的通道或線。第一晶粒603及第二晶粒604因而可彼此直接談話。
圖7展示根據一些實例實施例之將額外組件包括於EMIB中之方法的流程圖。
在一些實例實施例中，創建(702)一多晶粒互連橋，該多晶粒互連橋包括用於輸入/輸出緩衝器之終端電阻器。該多晶粒互連橋係使用矽創建且包括用於連接兩個或更多個異質晶粒之一或多個通訊通道。
接著將該多晶粒互連橋嵌入(704)於一有機基體中。在一些實例實施例中，創建有機基體之程序亦包括同時創建嵌入式互連橋，作為創建基體之部分。
接著將兩個或更多個晶粒連接(706)至有機基體，其中至少一個晶粒連接至EMIB，以使得晶粒中之輸入/輸出緩衝器連接至嵌入式多晶粒互連橋中之終端電阻器。
包括如本發明中所描述的使用半導體晶片總成及焊料之電子裝置之實例，以展示所描述實例實施例之較高層級裝置應用之實例。圖8為根據至少一個實例實施例之併有至少一種焊料之電子裝置800及/或方法的方塊圖。電子裝置800僅為實例實施例可於其中使用之電子系統的一個實例。電子裝置800之實例包括(但不限於)個人電腦、平板電腦、行動電話、遊戲裝置、MP3或其他數位音樂播放器等。在此實例中，電子裝置800包含資料處理系統，該資料處理系統包括用以耦接系統之各種組件的系統匯流排802。系統匯流排802提供電子裝置800之各種組件之間的通訊鏈路，且可實施為單一匯流排、實施為匯流排之組合或以任何其他合適方式來實施。
電子總成810耦接至系統匯流排802。電子總成810可包括任何電路或電路之組合。在一個實施例中，電子總成810包括可為任何類型之處理器812。如本文中所使用，「處理器」意謂任何類型之計算電路，諸如(但不限於)微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、圖形處理器、數位信號處理器(DSP)、多核處理器或任何其他類型之處理器或處理電路。
可包括於電子總成810中的其他類型之電路為定製電路、特殊應用積體電路(ASIC)或類似者，諸如，用於在如行動電話、個人數位助理、攜帶型電腦、雙向無線電及類似電子系統之無線裝置中使用的一或多個電路 (諸如，通訊電路814)。IC可執行任何其他類型之功能。
電子裝置800亦可包括外部記憶體820，其又可包括適合於特定應用之一或多個記憶體元件，諸如呈隨機存取記憶體(RAM)形式的主記憶體822、一或多個硬碟機824及/或處置抽取式媒體826之一或多個碟機(諸如，光碟(CD)、快閃記憶卡、數位視訊碟(DVD)及類似者)。
電子裝置800亦可包括顯示裝置816、一或多個揚聲器818及鍵盤及/或控制器830，鍵盤及/或控制器830可包括滑鼠、軌跡球、觸控螢幕、語音辨識裝置，或准許系統使用者將資訊輸入至電子裝置800內及自該電子裝置接收資訊的任何其他裝置。
將在以下詳細描述中部分地闡述本發明模具、模具系統及相關方法之此等及其他實例及特徵。此綜述意欲提供本發明主題的非限制性實例--其並不意欲提供獨佔式或竭盡式解釋。包括以下詳細描述以提供關於本發明模具、模具系統及方法之其他資訊。
為了更好地說明本文中所揭示之方法及設備，此處提供實施例之非限制性清單：實例1包括一種積體電路封裝，其包含：一第一積體電路晶粒；一第二積體電路晶粒；一有機基體，其中該第一積體電路晶粒及該第二積體電路晶粒均連接至該有機基體；嵌入該有機基體內之一多晶粒互連橋(EMIB)；以及與該第一積體電路晶粒中之一電路相關聯之一終端電阻器，其中該終端電阻器位於嵌入該有機基體內 的該多晶粒互連橋內。
實例2包括實例1之積體電路封裝，其中該第一積體電路晶粒中之該電路為一輸入輸出緩衝器。
實例3包括實例1至2中任一者之積體電路封裝，其中該第一積體電路晶粒連接至嵌入該有機基體內的該多晶粒互連橋。
實例4包括實例1至3中任一者之積體電路封裝，其中該終端電阻器為一金屬電阻器。
實例5包括實例4之積體電路封裝，其中該終端電阻器包括銅、鎳及鈦。
實例6包括一種積體電路封裝，其包含：一第一積體電路晶粒；一第二積體電路晶粒；一有機基體，其中該第一積體電路晶粒及該第二積體電路晶粒均連接至該有機基體；嵌入該有機基體內之一多晶粒互連橋(EMIB)；以及一電容器，其位於嵌入該有機基體內的該多晶粒互連橋內。
實例7包括實例6之積體電路封裝，其中該第一積體電路晶粒連接至嵌入該有機基體內的該多晶粒互連橋，且該電容器實體上足夠接近該第一積體電路晶粒以減小該第一積體電路晶粒中之阻抗。
實例8包括實例6至7中任一者之積體電路封裝，其中該電容器為一金屬絕緣體金屬電容器。
實例9包括實例6至8中任一者之積體電路封裝，其中該電容器包括一高介電層。
實例10包括實例6至9中任一者之積體電路封裝，其中該電容器為一去耦電容器。
實例11包括實例6至10中任一者之積體電路封裝，其中該電容器與該第一晶粒中之一輸入輸出電路的電力輸送相關聯。
實例12包括一種方法，其包含：創建一多晶粒互連橋；將該多晶粒互連橋(EMIB)嵌入有機基體內；將與一第一積體電路晶粒中之一電路相關聯之一終端電阻器添加至該嵌入式多晶粒互連橋；以及將一第一晶粒及一第二晶粒連接至該有機基體；以及至少將該第一晶粒連接至該嵌入式多晶粒互連橋(EMIB)，以使得源自該第一晶粒之一電路連接至位於嵌入該有機基體內的該多晶粒互連橋內之該終端電阻器。
實例13包括實例12之方法，其中該第一積體電路晶粒中之該電路為一輸入輸出緩衝器。
實例14包括實例12至13中任一者之方法，其中該終端電阻器為一金屬電阻器。
實例15包括實例14之方法，其中該終端電阻器包括銅、鎳及鈦。
實例16包括實例12至15中任一者之方法，其中該第一積體電路晶粒中之該電路為一輸入輸出緩衝器。
實例17包括實例12至16中任一者之方法，其進一步包含將一電容器添加至該嵌入式多晶粒互連橋。
實例18包括實例12至17中任一者之方法，其 中該電容器為一金屬絕緣體金屬電容器。
實例19包括實例12至18中任一者之方法，其中該電容器包括一高介電層。
實例20包括實例12至119中任一者之方法，其中該電容器為一去耦電容器。
術語使用
貫穿本說明書，複數個執行個體可實施描述為單一執行個體之組件、操作或結構。儘管將一或多個方法之個別操作說明且描述為單獨操作，但可並行地執行個別操作中之一或多者，且並不要求以所說明之次序執行操作。實例組態中呈現為單獨組件之結構及功能性可實施為組合式結構或組件。類似地，呈現為單一組件之結構及功能性可實施為單獨組件。此等及其他變化、修改、添加及改良屬於本文中之標的物的範疇。
儘管已經參考具體實例實施例描述了對發明性標的物之綜述，但在不脫離本發明之實施例的更廣範疇之情況下，可對此等實施例作出各種修改及改變。發明性標的物之此等實施例在本文中可個別地或共同地由「本發明」一詞提及，此僅為方便起見且不欲將本申請案之範疇自願地限於任何單一揭示內容或發明性概念(在實際上揭示超過一個概念之情況下)。
對本文中所說明之實施例進行足夠詳細的描述以使熟習此項技術者能夠實踐所揭示之教示。可以使用其他實施例並且從本文中導出其他實施例，以使得可以 在不脫離本發明之範疇的情況下作出結構及邏輯的替代及改變。因此，此詳細描述並非以限制性意義獲得，且各種實施例之範疇僅由所附申請專利範圍以及此等技術方案授權的等效物之完整範圍界定。
如本文中所使用，「或」一詞可在包括性或排他性意義上解釋。此外，針對本文中描述為單一執行個體之資源、操作或結構可提供複數個執行個體。另外，各種資源、操作、模組、引擎及資料儲存器之間的邊界係略微任意的，且在特定例示性組態之上下文中說明特定操作。功能性之其他分配經設想且可屬於本發明之各種實施例的範疇。一般而言，實例組態中呈現為單獨資源之結構及功能性可實施為組合式結構或資源。類似地，呈現為單一資源之結構及功能性可實施為單獨資源。此等及其他變化、修改、添加及改良屬於如由所附申請專利範圍表示的本發明之實施例的範疇。因此，應在例示性意義上而非限制性意義上看待說明書及圖式。
出於解釋之目的，已參照具體實例實施例描述了前述描述。然而，上文之例示性論述並不意欲為詳盡的，或將可能實例實施例限於所揭示之精確形式。鑒於上述教示，許多修改及變化為可能的。選擇並描述該等實例實施例以便最佳地解釋所涉及之原理及其實際應用，藉此使得熟習此項技術者能夠按適合的涵蓋之特定用途最佳利用各種實例實施例以及各種修改。
亦應理解，儘管「第一」、「第二」等詞可 在本文中用以描述各種元件，但此等元件不應受此等術語限制。此等術語僅用以區分一個元件與另一元件。舉例而言，在不脫離本發明實例實施例之範疇的情況下，第一接點可被稱為第二接點，且類似地，第二接點可被稱為第一接點。第一接點及第二接點均為接點接觸，但其並非同一接點。
本文中對實例實施例之描述中所使用的術語僅出於描述特定實例實施例之目的，且不欲為限制性的。如對實例實施例及所附實例之描述中所使用，單數形式「一」及「該」亦意欲包括複數形式，除非上下文另有清晰指示。亦將理解，如本文中所使用之「及/或」一詞指代且涵蓋相關聯之所列項目中之一或多者的任何及所有可能組合。應進一步理解，「包含」一詞在用於本說明書中時規定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一個或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
如本文中所使用，「若」一詞可視上下文而解釋為意謂「當……時」或「在……後」或「回應於判定」或「回應於偵測到」。類似地，片語「若判定」或「若偵測到[所陳述條件或事件]」可視上下文而解釋為意謂「在判定後」或「回應於判定」或「在偵測到[所陳述條件或事件]後」或「回應於偵測到[所陳述條件或事件]」。
100:多晶粒積體電路封裝
102:矽
104、106:晶粒
114:球狀柵格陣列
116:互連通訊線
118:矽穿孔
120:基體

Claims (15)

  1. 一種積體電路封裝，包含：一第一積體電路晶粒；一第二積體電路晶粒；一有機基體，其中該第一積體電路晶粒及該第二積體電路晶粒均連接至該有機基體；一嵌入該有機基體內之互連橋；一與該第一積體電路晶粒中之一第一輸入輸出緩衝器電路相關聯之第一終端電阻器，其中該第一終端電阻器位於嵌入該有機基體內的該互連橋內；及一與該第二積體電路晶粒中之一第二輸入輸出緩衝器電路相關聯之第二終端電阻器，其中該第二終端電阻器位於該互連橋內；以及一位於該互連橋內之通訊路徑，該通訊路徑直接耦接該第一終端電阻器與該第二終端電阻器。
  2. 如請求項1之積體電路封裝，其中該第一積體電路晶粒連接至嵌入該有機基體內的該互連橋，且其中該第二積體電路晶粒連接至嵌入該有機基體內的該互連橋。
  3. 如請求項1之積體電路封裝，其中該第一終端電阻器為一第一金屬電阻器，且該第二終端電阻器為一第二金屬電阻器。
  4. 如請求項3之積體電路封裝，其中該第一終端電阻器及該第二終端電阻器之各者包括銅、鎳及鈦。
  5. 一種積體電路封裝，包含：一第一積體電路晶粒；一第二積體電路晶粒；一有機基體，其中該第一積體電路晶粒及該第二積體電路晶粒均連接至該有機基體；一嵌入該有機基體內之互連橋，該互連橋包含位在複數個通道上方之複數個連接點；以及一去耦金屬絕緣體金屬電容器，其位於嵌入該有機基體內的該互連橋內，該去耦金屬絕緣體金屬電容器垂直地位於該等複數個連接點與該等複數個通道之間。
  6. 如請求項5之積體電路封裝，其中該第一積體電路晶粒連接至嵌入該有機基體內的該互連橋，且該去耦金屬絕緣體金屬電容器實體上足夠接近該第一積體電路晶粒以減小該第一積體電路晶粒中之阻抗。
  7. 如請求項5之積體電路封裝，其中該去耦金屬絕緣體金屬電容器包括一高介電層。
  8. 如請求項5之積體電路封裝，其中該去耦金屬絕緣體金屬電容器與該第一晶粒中之一輸入輸出電路的電力輸送相關聯。
  9. 一種用於互連之方法，包含：創建一互連橋；將該互連橋嵌入有機基體內；將與一第一積體電路晶粒中之一第一輸入輸出緩衝器電路相關聯之一第一終端電阻器加至該嵌入式互連橋 內；將一第一晶粒及一第二晶粒連接至該有機基體；將與一第二積體電路晶粒中之一第二輸入輸出緩衝器電路相關聯之一第二終端電阻器加至該嵌入式互連橋內；以及將一通訊路徑設置於該嵌入式互連橋內以直接耦接該第一終端電阻器與該第二終端電阻器。
  10. 如請求項9之方法，其中該第一終端電阻器為一第一金屬電阻器，且該第二終端電阻器為一第二金屬電阻器。
  11. 如請求項10之方法，其中該第一終端電阻器及該第二終端電阻器之各者包括銅、鎳及鈦。
  12. 如請求項9之方法，進一步包含：將一電容器加至該嵌入式互連橋內。
  13. 如請求項9之方法，其中該電容器為一金屬絕緣體金屬電容器。
  14. 如請求項9之方法，其中該電容器包括一高介電層。
  15. 如請求項9之方法，其中該電容器為一去耦電容器。
TW105138084A 2015-12-23 2016-11-21 改良晶粒的尺寸及效能之技術 TWI728002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/000300 WO2017111790A1 (en) 2015-12-23 2015-12-23 Improving size and efficiency of dies
WOPCT/US15/00300 2015-12-23

Publications (2)

Publication Number Publication Date
TW201735275A TW201735275A (zh) 2017-10-01
TWI728002B true TWI728002B (zh) 2021-05-21

Family

ID=59090941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138084A TWI728002B (zh) 2015-12-23 2016-11-21 改良晶粒的尺寸及效能之技術

Country Status (3)

Country Link
US (5) US10886228B2 (zh)
TW (1) TWI728002B (zh)
WO (1) WO2017111790A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US10886228B2 (en) 2015-12-23 2021-01-05 Intel Corporation Improving size and efficiency of dies
KR20200015743A (ko) 2017-06-20 2020-02-12 선라이즈 메모리 코포레이션 3차원 nor 메모리 어레이 아키텍처 및 그의 제조 방법
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
TWI662676B (zh) 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
US11393758B2 (en) * 2018-09-12 2022-07-19 Intel Corporation Power delivery for embedded interconnect bridge devices and methods
CN110896066B (zh) * 2018-09-13 2022-08-30 欣兴电子股份有限公司 具有内埋基板的线路载板及其制作方法与芯片封装结构
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
US11798894B2 (en) * 2018-10-22 2023-10-24 Intel Corporation Devices and methods for signal integrity protection technique
US11282855B2 (en) 2018-12-07 2022-03-22 Sunrise Memory Corporation Methods for forming multi-layer vertical NOR-type memory string arrays
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
CN113383415A (zh) 2019-01-30 2021-09-10 日升存储公司 使用晶片键合的具有嵌入式高带宽、高容量存储器的设备
CN113424319A (zh) 2019-02-11 2021-09-21 日升存储公司 垂直薄膜晶体管以及作为用于三维存储器阵列的位线连接器的应用
US11043986B2 (en) * 2019-04-15 2021-06-22 Intel Corporation Reduction of cross-capacitance and crosstalk between three-dimensionally packed interconnect wires
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
US20220278084A1 (en) * 2019-09-25 2022-09-01 Intel Corporation Molded interconnects in bridges for integrated-circuit packages
US11133259B2 (en) 2019-12-12 2021-09-28 International Business Machines Corporation Multi-chip package structure having high density chip interconnect bridge with embedded power distribution network
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
WO2021159028A1 (en) 2020-02-07 2021-08-12 Sunrise Memory Corporation High capacity memory circuit with low effective latency
TWI783369B (zh) 2020-02-07 2022-11-11 美商森恩萊斯記憶體公司 準揮發性系統級記憶體
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11561911B2 (en) 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
WO2021173209A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
US11705496B2 (en) 2020-04-08 2023-07-18 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional NOR memory string array
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
WO2022173700A1 (en) 2021-02-10 2022-08-18 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US20230035627A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Split die integrated circuit (ic) packages employing die-to-die (d2d) connections in die-substrate standoff cavity, and related fabrication methods
US20230051863A1 (en) * 2021-08-10 2023-02-16 Micron Technology, Inc. Memory device for wafer-on-wafer formed memory and logic

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
TW200509524A (en) * 2003-07-28 2005-03-01 Sony Corp Signal transmitting system, and signal transmitting line
TW201324731A (zh) * 2011-10-03 2013-06-16 Invensas Corp 用於無引線接合至封裝基板之總成之短線最小化
TW201323316A (zh) * 2011-08-30 2013-06-16 Qualcomm Mems Technologies Inc 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201328962A (zh) * 2011-08-30 2013-07-16 Qualcomm Mems Technologies Inc 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201333710A (zh) * 2011-12-22 2013-08-16 Intel Corp 利用封裝體上的輸入／輸出介面之於封裝體中的封裝晶片至晶粒的互連技術
TW201338124A (zh) * 2011-12-22 2013-09-16 Intel Corp 針對封裝上輸入／輸出架構之分散式靜電放電保護
US20140174807A1 (en) * 2012-12-20 2014-06-26 Mihir K. Roy High density organic bridge device and method
TW201439559A (zh) * 2013-03-07 2014-10-16 Xilinx Inc 具有犧牲凸塊之封裝完整度監視器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8164199B2 (en) 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US8164917B2 (en) * 2009-12-23 2012-04-24 Oracle America, Inc. Base plate for use in a multi-chip module
JP5543567B2 (ja) * 2012-10-22 2014-07-09 誠 雫石 半導体素子の製造方法
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US10615133B2 (en) * 2013-09-27 2020-04-07 Intel Corporation Die package with superposer substrate for passive components
US9508636B2 (en) * 2013-10-16 2016-11-29 Intel Corporation Integrated circuit package substrate
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
JP2015170725A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 複合基板
KR102262907B1 (ko) * 2014-05-30 2021-06-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
JP2016152301A (ja) * 2015-02-17 2016-08-22 ローム株式会社 チップ抵抗器およびその製造方法
US10886228B2 (en) 2015-12-23 2021-01-05 Intel Corporation Improving size and efficiency of dies

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
TW200509524A (en) * 2003-07-28 2005-03-01 Sony Corp Signal transmitting system, and signal transmitting line
TW201323316A (zh) * 2011-08-30 2013-06-16 Qualcomm Mems Technologies Inc 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201328962A (zh) * 2011-08-30 2013-07-16 Qualcomm Mems Technologies Inc 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201324731A (zh) * 2011-10-03 2013-06-16 Invensas Corp 用於無引線接合至封裝基板之總成之短線最小化
TW201330187A (zh) * 2011-10-03 2013-07-16 Invensas Corp 用於無引線接合至封裝基板之總成之短線最小化
TW201333710A (zh) * 2011-12-22 2013-08-16 Intel Corp 利用封裝體上的輸入／輸出介面之於封裝體中的封裝晶片至晶粒的互連技術
TW201338124A (zh) * 2011-12-22 2013-09-16 Intel Corp 針對封裝上輸入／輸出架構之分散式靜電放電保護
US20140174807A1 (en) * 2012-12-20 2014-06-26 Mihir K. Roy High density organic bridge device and method
TW201439559A (zh) * 2013-03-07 2014-10-16 Xilinx Inc 具有犧牲凸塊之封裝完整度監視器

Also Published As

Publication number Publication date
TW201735275A (zh) 2017-10-01
US11961804B2 (en) 2024-04-16
US20230307373A1 (en) 2023-09-28
US20210043572A1 (en) 2021-02-11
US20220115326A1 (en) 2022-04-14
US20230343714A1 (en) 2023-10-26
US11715695B2 (en) 2023-08-01
US10886228B2 (en) 2021-01-05
US20180331042A1 (en) 2018-11-15
WO2017111790A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
TWI728002B (zh) 改良晶粒的尺寸及效能之技術
TWI502717B (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
TWI785544B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
CN108074912B (zh) 包括互连器的半导体封装
US9324688B2 (en) Embedded packages having a connection joint group
TW201023326A (en) Signal delivery in stacked device
US10916524B2 (en) Stacked dice systems
TW201023327A (en) Stacked device identification assignment
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
WO2014018772A1 (en) Device identification assignment and total device number detection
US11322445B2 (en) EMIB copper layer for signal and power routing
US20190237398A1 (en) Semiconductor packages
US11699681B2 (en) Multi-chip module having a stacked logic chip and memory stack
US10720393B2 (en) Molded substrate package in fan-out wafer level package
US11955395B2 (en) Fan out package with integrated peripheral devices and methods
US11322475B2 (en) Stack semiconductor packages having wire-bonding connection structure
US20230317562A1 (en) Dual-sided terminal device with split signal and power routing
US20230369232A1 (en) Molded interconnect memory on package
US10497669B2 (en) Hybrid die stacking