TWI722509B - 測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法 - Google Patents

測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法 Download PDF

Info

Publication number
TWI722509B
TWI722509B TW108126667A TW108126667A TWI722509B TW I722509 B TWI722509 B TW I722509B TW 108126667 A TW108126667 A TW 108126667A TW 108126667 A TW108126667 A TW 108126667A TW I722509 B TWI722509 B TW I722509B
Authority
TW
Taiwan
Prior art keywords
gate
gates
wafer
test structure
active area
Prior art date
Application number
TW108126667A
Other languages
English (en)
Other versions
TW202021089A (zh
Inventor
許仕興
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202021089A publication Critical patent/TW202021089A/zh
Application granted granted Critical
Publication of TWI722509B publication Critical patent/TWI722509B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供在一晶圓上的一種測試結構。該測試結構包括複數個隔離區域、一主動區域、複數個閘極、一第一金屬元件以及一第二金屬元件。該主動區域位在各隔離區域之間。各閘極則分別位在隔離區域與主動區域其中之一上。第一金屬元件電性地耦接到其中一閘極，而第二金屬元件電性地耦接到主動區域。

Description

測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法
本申請案主張2018/11/20申請之美國臨時申請案第62/769,855號及2019/03/25申請之美國正式申請案第16/363,831號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種測試結構、一種半導體裝置以及一種用於在該半導體裝置中獲取製造資訊的方法。特別是關於一種測試鍵、具有一測試鍵的一半導體裝置，以及一種在晶圓允收測試(wafer acceptance test，WAT)期間用以獲取與一特殊製造流程點相關聯的不同物理特性與效能的方法。
半導體裝置係已使用在不同的電子應用，且藉由依序在一基底上沉積絕緣或介電層、導電層以及金屬德半導體層所製造，並使用微影(lithography)技術圖案化不同的材料層，以在其上形成電路零件以及元件。
晶圓級測試(wafer-level testing)在半導體製造中扮演一基本的角色，並用來確定製程的成功以及提升製程的良率。在測試期間，在經歷後製程操作(post-processing operations)之前，不良的晶粒(dies)係被識別出來並被拋棄，藉此以降低不良晶粒的製造成本。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種在一晶圓上的測試結構。該測試結構包括複數個隔離區域、一主動區域、複數個閘極、一第一金屬元件以及一第二金屬元件。該主動區域係位在該等隔離區域之間。該等閘極係分別位在該等隔離區域其中之一及該主動區域上。該第一金屬元件係電性地耦接到該等閘極其中之一。該第二金屬元件係電性地耦接到該主動區域。
在本揭露之一些實施例中，還包括複數個閘極間隙子，該等閘極間隙子係位在該等閘極的側壁上。
在本揭露之一些實施例中，還包括一摻雜區域，該摻雜區域位在該主動區域內。
在本揭露之一些實施例中，該第一金屬元件係位在該等閘極的延伸部位上。
在本揭露之一些實施例中，該測試結構還包括複數個閘極介電質，該等閘極介電質係分別位在各該閘極與該晶圓之間。
在本揭露之另一實施例中提供一種半導體裝置。該半導體 裝置包括一晶圓以及一測試結構。該晶圓具有複數個元件區域以及至少一切割線，該至少一切割線係分割該等元件區域。該測試結構位在該切割線中，該測試結構包括複數個隔離區域、複數個閘極以及複數個閘極介電質。該等隔離區域位在該晶圓內，以界定出呈蜿蜒形狀架構的一主動區域。該等閘極位在該主動區域鄰近該等隔離區域處的邊界處。該等閘極介電質，位在該等閘極與該晶圓之間。
在本揭露之一些實施例中，該測試結構還包括複數個閘極間隙子，該等閘極間隙子係位在該等閘極的側壁上。
在本揭露之一些實施例中，該半導體結構還包括一摻雜區域，該摻雜區域係位在該主動區域中。
在本揭露之一些實施例中，該半導體結構還包括至少一半導體元件，該至少一半導體元件係位在該等元件區域的其中之一中，其中該測試結構具有與該半導體元件的一結構相關的至少一物理特性。
在本揭露之一些實施例中，該測試結構還包括複數個第一金屬元件以及複數個第二金屬元件。該等第一金屬元件係電性地耦接到該等閘極；以及該等第二金屬元件，係電性地耦接到該主動區域。
在本揭露之一些實施例中，該等第二金屬元件係位在該主動區域未設置有該等閘極處的兩端處。
在本揭露之一些實施例中，該等第一金屬元件係位在該等閘極的延伸部分上。
在本揭露之一些實施例中，該等延伸部分係位在該等隔離區域上。
在本揭露之一些實施例中，該等延伸部分係位在該測試結 構由其上所視的兩端處。
在本揭露之另一實施例中提供一種用於在一半導體裝置中獲取製造資訊的方法。該方法包括：在一晶圓的一切割線上形成複數個隔離區域，以界定出呈蜿蜒形狀架構的一主動區域；在該晶圓上形成複數個閘極與閘極介電質，其中各該閘極係重疊在該主動區域的一些部份上，且該等閘極介電質係位在該等閘極與該晶圓之間；量測該等閘極的一第一阻抗；以及依據該第一阻抗以測定是否等閘極具有一橋接缺點(bridge defect)。
在本揭露之一些實施例中，該方法還包括：在該等閘極的側壁上形成複數個閘極間隙子；以及在該主動區域形成一摻雜區域。
在本揭露之一些實施例中，該方法還包括：量測該主動區域的一第二阻抗(second resistance)；量測在該等閘極其中之一與該主動區域之間的一電容(capacitance)；以及依據該第二阻抗與該電容測定是否該主動區域具有一圓角缺點(rounded-corner defect)。
在本揭露之一些實施例中，該方法還包括：依據該第二阻抗以測定當該主動區域具有一直角(right-angled corner)時，埋在該主動區域中的植入(implant)數量。
在本揭露之一些實施例中，該方法還包括：形成電性地耦接到該等閘極其中之一的複數個第一金屬元件；以及形成電性地耦接到該主動區域數個第二屬元件；其中該第一阻抗係透過該等第一金屬元件所量測，該第二阻抗係透過該等第二金屬元件所量測，該電容係透過該等第一金屬元件其中之一以及該等第二金屬元件其中之一所量測。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下 文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:半導體裝置
100:半導體晶圓
102:前表面
120:切割線
200:半導體元件
300:測試結構
310:隔離區域
320:主動區域
330:閘極結構
332:閘極
333:側壁
334:閘極間隙子
336:閘極介電質
337:側壁
350:延伸部分
351:側壁
352:第一金屬元件
360:第二金屬元件
400:製造方法
420:墊絕緣層
424:遮罩層
426:隙縫
427:上表面
430:圖案化光阻
432:開口
434:光化輻射
436:圖案化光罩
440:溝槽
450:溝槽填料
454:頂表面
460:全面性閘極介電層
470:全面性閘極層
480:介電層
490:摻雜區域
500:製造方法
S402:步驟
S404:步驟
S406:步驟
S408:步驟
S410:步驟
S412:步驟
S414:步驟
S415:步驟
S416:步驟
S418:步驟
S420:步驟
S422:步驟
S424:步驟
S426:步驟
S501:步驟
S502:步驟
S504:步驟
S506:步驟
S508:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為依據本揭露一些實施例的一種半導體裝置之頂視示意圖。
圖2為依據本揭露一些實施例的一種測試結構之頂視示意圖。
圖3A為表示沿圖2中A-A線段的剖視示意圖。
圖3B為表示沿圖2中B-B線段的剖視示意圖。
圖4為依據本揭露一些實施例的一種測試結構的製造方法之流程示意圖。
圖5到圖15為依據本揭露一些實施例中在形成一測試結構中的中間階段之剖視示意圖。
圖16為依據本揭露一些實施例中在形成一測試結構中的一中間階段之頂視示意圖。
圖17為表示沿圖16中C-C線段的剖視示意圖。
圖18為依據本揭露一些實施例中在形成該測試結構中的一中間階段之剖視示意圖。
圖19為依據本揭露一些實施例的一種用於在半導體元件中獲取製造資訊的方法之流程示意圖。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進部性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
圖1為依據本揭露一些實施例的一種半導體裝置10之頂視示意圖。半導體裝置10包括一半導體晶圓100、複數個半導體元件200以及一測試結構300。在一些實施例中，半導體元件200與測試結構300係位在半導體晶圓100的一前表面102上。在一些實施例中，半導體元件200係為金屬氧化半導體(metal-oxide-semiconductor，MOS)電晶體。在一些實施例中，半導體元件200係位在複數個元件區域110中，而元件區域110係被界定在半導體晶圓100上。在一些實施例中，元件區域110係由一或多個切割線120所分割。在一些實施例中，切割線120的形成係為了在最後組裝與包裝階段期間，將半導體晶圓100切割成小方塊。在一些實施例中，測試結構300係位在其中一切割線120上，其係允許測試結構300置放在半導體晶圓100中，而沒有為了半導體元件200的設計而佔用空間。在一些實施例中，切割線120係用於鋸切、雷射或其他裁切系統(cutting system)，以將半導體晶圓100單顆化或裁切成個別的半導體元件200，而沒有裁切或損壞半導體元件200。在一些實施例中，當執行一切割操作(dicing operation)時，係浪費切割線120的晶圓區域，且破壞測試結構300。
在一些實施例中，測試結構300係被製造用來獲取與至少一特殊製造流程點(particular fabricating process node)相關聯的不同物理特性與效能。在一些實施例中，測試結構300係形成來當作用於製造半導體元件200之結構的製程一部分。在一些實施例中，測試結構300係選來複製在半導體元件200中結構的特定特徵，例如一閘極結構以及一主動區域(或隔離區域)。在一些實施例中，測試結構300的形成係使用與用來形成半導體元件200相同的製程，係允許製程的測試與確認，而沒有汙染或影響半導體元件200的生產。在一些實施例中，使用形成測試結構300與半導體元件200相同的製程，係導致測試結構300具有與半導體元件200相類似的物理特性，因此在製造期間，測試結構300係可被用來測試半導體元件200的特性。在一些實施例中，將測試結構300置放在生產的晶圓上，以取代使用犧牲形晶圓(sacrificial wafer)來測試，係降低晶圓對晶圓間的變異(wafer-to-wafer variation)，而晶圓對晶圓間的變異係無法使用專用測試晶圓(dedicated test wafer)觀察到的。
圖2為依據本揭露一些實施例的一種測試結構300之頂視示意圖。圖3A為表示沿圖2中A-A線段的剖視示意圖。請參考圖2及圖3A，在一些實施例中，當在平面圖中，測試結構300係包括複數個隔離區域310，係形成在半導體晶圓100中，以界定並電性地隔離呈一蜿蜒形狀架構(serpentine-shaped configuration)的一主動區域320。在一些實施例中，測試結構300還包括複數個閘極結構330，係位在主動區域320鄰近隔離區域310的邊界處上。在一些實施例中，閘極結構330係為一蜿蜒形狀架構(serpentine-shaped configuration)。在一些實施例中，主動區域320的總長度，以及主動區域320從頭至尾的長度之轉折數量，係選來有效地 指出在半導體元件200中的弱點(weak points)。在一些實施例中，主動區域320的一長度係大於閘極結構330的長度，以致於至少一金屬元件(將於後敘述)係可設置在主動區域320上。
在一些實施例中，閘極結構330係包括一閘極332以及一閘極間隙子334，而閘極間隙子334係位在閘極332的側壁333上。在一些實施例中，閘極332係包含多晶矽(polycrystalline silicon，polysilicon)、金屬、矽化物(silicide)，或其組合。在一些實施例中，閘極間隙子334係包含氧化物(oxide)、氮化物(nitride)，或氮氧化物(oxynitride)。在一些實施例中，閘極結構330還包括一閘極介電質(gate dielectric)336，係位在半導體晶圓100與閘極332之間，而閘極間隙子334係還位在閘極介電質336的側壁337上。在一些實施例中，閘極介電質336係包含氧化物、氮化物、氮氧化物，或其類似物。
在一些實施例中，測試結構300還包括複數個第一金屬元件352以及複數個第二金屬元件360，第一金屬元件352係電性地耦接到閘極332，第二金屬元件360係電性地耦接到主動區域320。在一些實施例中，第一金屬元件352係位在閘極332的延伸部分(extending portions)350上。在一些實施例中，延伸部分350係位在從其上方所視的測試結構300之兩端，其中所述兩端係界定在一x-y座標系統中，例如沿著y方向的下部與上部。請參考圖3B，在一些實施例中，延伸部分350係位在隔離區域310上。在一些實施例中，閘極間隙子334並未位在延伸部分350的側壁351上。在一些實施例中，閘極介電質336係還位在延伸部分350與半導體晶圓100的隔離區域310之間。請再參考圖2，在一些實施例中，第二金屬元件360係位在主動區域320沒有設置閘極332處的兩端處。在一些實施例 中，第二金屬元件360係使用與用來形成第一金屬元件352的相同製程。
在一些實施例中，一測試設備(圖未示)係可藉由量測在閘極332與第一金屬元件352之間的一第一阻抗，並比較已量測的第一阻抗與一預定阻抗，來測定是否發生一橋接缺點(bridge defect)，而所述的預定阻抗係從並未相互連接的閘極332所量測。詳而言之，當閘極332相互連接時，即發生橋接缺點，因此從相互連接的閘極332所量測的第一阻抗，係小於所述預定阻抗。在一些實施例中，因為使用來用於形成閘極332的全面性閘極層(blanket gate electrode layer)並未進行良好的蝕刻，因此發生橋接缺點。
在一些實施例中，所述測試設備係可藉由從第二金屬元件360量測主動區域320的一第二阻抗，並比較已量測的第二阻抗與一目前阻抗，來測定是否發生圓角缺點(rounded-corner defect)，而所述目前阻抗係從具有直角(right-angled corner)的主動區域320所量測。特別地是，具有圓角缺點之主動區域320的一面積(area)，係小於具有橋接缺點之主動區域320的面積，由於主動區域320的阻抗為R=ρL/A，因此具有圓角缺點之主動區域320的第二阻抗，係大於所述目前阻抗，其中ρ為主動區域320之材料的電阻係數(resistivity)，L為主動區域320的長度，而A為主動區域320的面積。
在一些實施例中，由於當在埋在其中的植入數量增加時，主動區域320的阻抗會減少，因此主動區域320的阻抗係還可用來監測埋在主動區域320中的植入數量。
在一些實施例中，藉由將閘極332與主動區域320的一部分重疊，以形成一電容器(capacitor)，因此所述測試設備係可量測電容器的 電容(值)，以測定由圓角缺點所產生之主動區域320的阻抗變異，或者是由埋在主動區域320中之植入數量所產生的主動區域320的阻抗變異。更特別地是，由於電容(值)為C=εA/d，其中ε為閘極介電質336的電容率(permittivity)，A為閘極332與主動區域320重疊的面積，而d為閘極332與主動區域320之間的距離，因此當在閘極332與主動區域320之間重疊的一面積變小時，電容器的電容(值)會減少。據此，因為在閘極332與主動區域320之間重疊的面積變小，所以電容(值)係僅在圓角缺點發生時改變。換言之，當由測試設備所量測到的電容(值)等於一預定電容(值)，且主動區域320具有一直角時，第二阻抗的變異係由埋在主動區域320中的植入數量所產生。
圖4為依據本揭露一些實施例的一種測試結構300的製造方法400之流程示意圖。圖5到圖17為依據本揭露一些實施例的測試結構300的製造方法中於不同階段所建構之結構示意圖。表示在圖5到圖17中的各階段係亦圖例出在圖4中的製造流程。圖5到圖17係參考在圖4中之製程步驟進行討論。
請參考圖5，在一些實施例中，依據圖4中的一步驟S402，一墊絕緣層(pad insulating layer)420以及一遮罩層(mask layer)424係依序形成在一半導體晶圓100上。在一些實施例中，墊絕緣層420係位在半導體晶圓100的一前表面102與遮罩層424之間。在一些實施例中，墊絕緣層420的功能係如同一緩衝層(buffer layer)，用於減緩半導體晶圓100與遮罩層424之間的壓力。在一些實施例中，墊絕緣層420係包含氧化物。在一些實施例中，墊絕緣層420係使用一化學氣相沉積(chemical vapor deposition，CVD)製程或一熱氧化(thermal oxidation)製程所形成。在一 些實施例中，遮罩層424係由低壓化學氣相沉積(CVD)製程所形成。
再者，依據在圖4中的一步驟S404，係在遮罩層424上提供一圖案化光阻430。在一些實施例中，圖案化光阻430係經由包含下列步驟所提供：(1)在遮罩層424上塗佈一未圖案化光阻層；以及(2)執行一微影操作(photolithography operation)，以界定出需要形成開口(openings)432的圖案化光阻430。在一些實施例中，係經由將未圖案化光阻層(unpatterned photoresist layer)透過一圖案化光罩436而暴露在光化輻射(actinic radiation)434，並在未圖案化光阻層的已暴露或未暴露任一處繼續生長，以使開口432形成在未圖案化光阻層中。
請參考圖6，在一些實施例中，依據圖4中的一步驟S406，係執行一蝕刻製程，以移除墊絕緣層420與遮罩層424的一些部分。在一些實施例中，係使用圖案化光阻430當作一遮罩，將墊絕緣層420與遮罩層424不需要的部分蝕刻掉。在一些實施例中，墊絕緣層420與遮罩層424係經由圖案化光阻430進行非等向性地乾蝕刻，以形成隙縫(apertures)426。在一些實施例中，墊絕緣層420與遮罩層424係使用圖案化光阻430當作一遮罩，經由例如一反應離子蝕刻(reactive ion etching，RIE)製程來進行蝕刻。在一些實施例中，然後再徑由例如一濕蝕刻製程將圖案化光阻430進行移除。
請參考圖7，在一些實施例中，依據圖4中的一步驟S408，複數個溝槽(trenches)440係被蝕刻在半導體晶圓100中。在一些實施例中，半導體晶圓100係經由隙縫426(如圖6所示)進行乾蝕刻，以形成在半導體晶圓100中的溝槽440。在一些實施例中，係使用在遮罩層424(以及墊絕緣層420)中的圖案當作一硬遮罩(hardmask)，經由例如一反應離子蝕 刻(RIE)製程以對半導體晶圓100進行蝕刻。在一些實施例中，當用於圖案化溝槽440的縫隙426(或餘留的遮罩層424)偏離所設計的圖案時，係發生圓角缺點。
請參考圖8，在一些實施例中，依據圖4中的一步驟S410，一溝槽填料(trench filler)450係沉積在遮罩層424上，並填滿溝槽440。在一些實施例中，溝槽填料450係包含氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、摻氟矽玻璃(fluoride-doped silicate glass，FSG)、一低K值介電材料，及/或其組合。在一些實施例中，溝槽填料450的沉積係使用例如一低壓化學氣相沉積(CVD)製程或一高密度電漿製程(high-density plasma process)。在一些實施例中，溝槽填料450係使用來提供用於淺槽隔離(shallow trench isolation)的一絕緣填料(insulating fill)。
請參考圖9，在一些實施例中，依據圖4中的一步驟S412，係執行一平坦化製程(planarizing process)，以移除在遮罩層424的一上表面427上的溝槽填料450。在一些實施例中，一化學機械研磨(chemical mechanical polishing，CMP)製程係使用來提供一平面形貌(planar topography)，以便溝槽填料450的一頂表面454接近於與所述上表面427共面(coplanar)。在一些實施例中，溝槽填料450係利用遮罩層424當作一研磨終止層(polish stop)，而經歷化學機械研磨(CMP)。
請參考圖10，在一些實施例中，依據圖4中的一步驟S414，係移除餘留的遮罩層424。在一些實施例中，一典型的熱磷酸濕蝕刻(typical hot phosphoric acid(H3PO4)wet etch)係被使用來移除餘留的遮罩層424，而沒有蝕刻墊絕緣層420或溝槽填料450。
請參考圖11，在一些實施例中，依據圖4中的一步驟S415，溝槽填料450及餘留的墊絕緣層420係被往下研磨至半導體晶圓100的前表面102，以完成淺溝隔離。在一些實施例中，溝槽填料450及墊絕緣層420係經由化學機械研磨(CMP)製程而被研磨。在一些實施例中，在移除製程之後，係形成隔離區域310以界定並電性地絕緣呈蜿蜒形狀架構的主動區域320。在一些實施例中，隔離區域310係為淺溝隔離區域(shallow trench isolation regions)。
請參考圖12，在一些實施例中，依據圖4中的一步驟S416，一全面性閘極介電層(blanket gate dielectric layer)460以及一全面性閘極層(blanket gate electrode layer)470係沉積在半導體晶圓100上。在一些實施例中，全面性閘極介電層460係位在半導體晶圓100與全面性閘極層470之間。在一些實施例中，全面性閘極介電層460係包含氧化物、氮化物、氮氧化物，但並不以此為限。在一些實施例中，全面性閘極介電層460係經由一化學氣相沉積(CVD)製程、一原子層沉積(atomic layer deposition，ALD)製程、一熱氧化(thermal oxidation)製程，或者類似製程所形成。在一些實施例中，全面性閘極層470係包含多晶矽(polysilicon)、金屬、矽化物，或其組合。在一些實施例中，全面性閘極層470係經由一化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程、一原子層沉積(ALD)製程，或其他適合的製程形成。
請參考圖13，在一些實施例中，依據圖4中的一步驟S418，係形成閘極332及閘極介電質336。在一些實施例中，係執行一圖案化製程以及一蝕刻製程，以移除全面性閘極介電層460與全面性閘極層470的一些部分。據此，係形成閘極介電質336及閘極332。在一些實施例中， 閘極332與閘極介電質336係位在主動區域320與隔離區域310接合的邊界處。在一些實施例中，閘極332係與主動區域320的一部分重疊。在一些實施例中，在其中一閘極332與主動區域320之間的重疊面積，係控制經由如此的重疊所形成的電容器(capacitor)。在一些實施例中，全面性閘極層470的不需要部分係被蝕刻掉，以形成閘極332。在一些實施例中，當全面性閘極層470的不需要部分被不正確地蝕刻掉時，係發生如上所述的橋接缺點。
請參考圖14，在一些實施例中，依據圖4中的一步驟S420，係使用一化學氣相沉積(CVD)製程將一介電層480沉積在前表面102、閘極介電質336以及閘極332上。在一些實施例中，介電層480係包含氧化物、氮化物、氮氧化物，或其組合，但並不以此為限。
請參考圖15，在一些實施例中，依據圖4中的一步驟S422，係對介電層480進行圖案化，以形成閘極間隙子334。在一些實施例中，係使用一非等向性蝕刻製程(anisotropic etching process)，對介電層480進行圖案化，以移除介電層480的水平部分，而此時在閘極332之側壁333上與閘極介電質336的側壁337上之介電層480的垂直部分係留下來，以形成閘極間隙子334。
請參考圖16及圖17，在一些實施例中，依據圖4中的一步驟S424，係形成第一金屬元件352及第二金屬元件360。在一些實施例中，位在閘極332之延伸部分350上的第一金屬元件352與位在主動區域320上的第二金屬元件360的一材料是一致的。在一些實施例中，第一金屬元件352及第二金屬元件360係包含銅(copper)。
請參考圖18，在一些實施例中，依據圖4中的一步驟S426， 係於主動區域320中形成一摻雜區域(doping region)490。據此，係完全地形成測試結構300。在一些實施例中，係執行一植入(implantation)，以形成摻雜區域490。在一些實施例中，埋在主動區域320中的植入數量，係影響主動區域320的阻抗(resistance)。
圖19為依據本揭露一些實施例的一種用於在半導體元件中獲取製造資訊的方法500之流程示意圖。請參考圖19，在一步驟S501中，係製造一測試結構。在一些實施例中，測試結構係經由在圖4中所示的方法400所製造。在一步驟S502中，係量測閘極的一第一阻抗、一主動區域的一第二阻抗，以及在其中一閘極與主動區域之間的電容(值)。在一步驟S504中，係依據第一阻抗以測定是否閘極具有一橋接缺點。在一步驟S506中，係依據第二阻抗與電容(值)以測定是否主動區域具有一圓角缺點。在一步驟S508中，當主動區域具有直角時，係依據第二阻抗以測定埋在主動區域中的植入數量。
綜上所述，因為半導體裝置的架構，在晶圓允收測試(wafer acceptance test)期間，係可檢查埋在主動區域中的植入數量、橋接缺點以及圓角缺點。
本揭露之一實施例提供一種在一晶圓上的測試結構。該測試結構包括複數個隔離區域、一主動區域、複數個閘極、一第一金屬元件以及一第二金屬元件。該主動區域係位在該等隔離區域之間。該等閘極係分別位在該等隔離區域其中之一及該主動區域上。該第一金屬元件係電性地耦接到該等閘極其中之一。該第二金屬元件係電性地耦接到該主動區域。
在本揭露之另一實施例中提供一種半導體裝置。該半導體 裝置包括一晶圓以及一測試結構。該晶圓具有複數個元件區域以及至少一切割線，該至少一切割線係分割該等元件區域。該測試結構位在該切割線中，該測試結構包括複數個隔離區域、複數個閘極以及複數個閘極介電質。該等隔離區域位在該晶圓內，以界定出呈蜿蜒形狀架構的一主動區域。該等閘極位在該主動區域鄰近該等隔離區域處的邊界處。該等閘極介電質，位在該等閘極與該晶圓之間。
在本揭露之另一實施例中提供一種用於在一半導體裝置中獲取製造資訊的方法。該方法包括：在一晶圓的一切割線上形成複數個隔離區域，以界定出呈蜿蜒形狀架構的一主動區域；在該晶圓上形成複數個閘極與閘極介電質，其中各該閘極係重疊在該主動區域的一些部份上，且該等閘極介電質係位在該等閘極與該晶圓之間；量測該等閘極的一第一阻抗；以及依據該第一阻抗以測定是否等閘極具有一橋接缺點。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
300:測試結構
310:隔離區域
320:主動區域
330:閘極結構
332:閘極
334:閘極間隙子
350:延伸部分
352:第一金屬元件
360:第二金屬元件

Claims (20)

  1. 一種在一晶圓上的測試結構，包括：複數個隔離區域；一主動區域，位在該等隔離區域之間，並具有一連續性的蜿蜒形狀架構和二端部；複數個閘極，位在該主動區域與該等隔離區域接合的邊界處上，而形成一蜿蜒形狀架構；一第一金屬元件，電性地耦接到該等閘極其中之一；以及複數個第二金屬元件，位在該主動區域的該二端部，且該等第二金屬元件中之至少兩個電性地耦接到該主動區域。
  2. 如請求項1所述之在晶圓上的測試結構，還包括複數個閘極間隙子，該等閘極間隙子係位在該等閘極的側壁上。
  3. 如請求項1所述之在晶圓上的測試結構，還包括一摻雜區域，該摻雜區域位在該主動區域內。
  4. 如請求項1所述之在晶圓上的測試結構，其中該第一金屬元件係位在該等閘極的延伸部位上。
  5. 如請求項4所述之在晶圓上的測試結構，還包括複數個閘極介電質，該等閘極介電質係分別位在各該閘極與該晶圓之間。
  6. 如請求項1所述之在晶圓上的測試結構，其中該等第二金屬元件係位在該主動區域未設置有該等閘極處之上。
  7. 一種半導體結構，包括：一晶圓，具有複數個元件區域以及至少一切割線，該至少一切割線係分割該等元件區域；一測試結構，位在該切割線中，該測試結構包括：複數個隔離區域，位在該晶圓內，該等隔離區域界定出呈連續性蜿蜒形狀架構的一主動區域；複數個閘極，位在該主動區域與該等隔離區域接合的邊界處上，而形成一蜿蜒形狀架構；以及複數個閘極介電質，位在該等閘極與該晶圓之間。
  8. 如請求項7所述之半導體結構，其中該測試結構還包括複數個閘極間隙子，該等閘極間隙子係位在該等閘極的側壁上。
  9. 如請求項8所述之半導體結構，還包括一摻雜區域，該摻雜區域係位在該主動區域中。
  10. 如請求項7所述之半導體結構，還包括至少一半導體元件，該至少一半導體元件係位在該等元件區域的其中之一中，其中該測試結構具有與該半導體元件的一結構相關的至少一物理特性。
  11. 如請求項7所述之半導體結構，其中該測試結構還包括：複數個第一金屬元件，係電性地耦接到該等閘極；以及複數個第二金屬元件，係電性地耦接到該主動區域。
  12. 如請求項11所述之半導體結構，其中該等第一金屬元件係位在該等閘極的延伸部分上。
  13. 如請求項12所述之半導體結構，其中該等延伸部分係位在該等隔離區域上。
  14. 如請求項12所述之半導體結構，其中該等延伸部分係位在該測試結構由其上所視的兩端處。
  15. 如請求項11所述之半導體結構，其中該等第二金屬元件係位在該主動區域未設置有該等閘極處的兩端處。
  16. 一種用於在一半導體裝置中獲取製造資訊的方法，包括：在一晶圓的一切割線上形成複數個隔離區域，以界定出呈蜿蜒形狀架構的一主動區域；在該晶圓上形成複數個閘極與閘極介電質，其中各該閘極係重疊在該主動區域的一些部份上，且該等閘極介電質係位在該等閘極與該晶圓之間； 量測該等閘極的一第一阻抗；以及依據該第一阻抗以測定是否等閘極具有一橋接缺點。
  17. 如請求項16所述之方法，還包括：在該等閘極的側壁上形成複數個閘極間隙子；以及在該主動區域形成一摻雜區域。
  18. 如請求項17所述之方法，還包括：量測該主動區域的一第二阻抗；量測在該等閘極其中之一與該主動區域之間的一電容；以及依據該第二阻抗與該電容測定是否該主動區域具有一圓角缺點。
  19. 如請求項18所述之方法，還包括：依據該第二阻抗以測定當該主動區域具有一直角時，埋在該主動區域中的植入數量。
  20. 如請求項18所述之方法，還包括：形成電性地耦接到該等閘極其中之一的複數個第一金屬元件；以及形成電性地耦接到該主動區域數個第二屬元件；其中該第一阻抗係透過該等第一金屬元件所量測，該第二阻抗係透過該等第二金屬元件所量測，該電容係透過該等第一金屬元件其中之一以及該等第二金屬元件其中之一所量測。
TW108126667A 2018-11-20 2019-07-26 測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法 TWI722509B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862769855P 2018-11-20 2018-11-20
US62/769,855 2018-11-20
US16/363,831 US11164800B2 (en) 2018-11-20 2019-03-25 Test structure, semiconductor device and method for obtaining fabricating information in semiconductor device
US16/363,831 2019-03-25

Publications (2)

Publication Number Publication Date
TW202021089A TW202021089A (zh) 2020-06-01
TWI722509B true TWI722509B (zh) 2021-03-21

Family

ID=70727128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126667A TWI722509B (zh) 2018-11-20 2019-07-26 測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法

Country Status (3)

Country Link
US (1) US11164800B2 (zh)
CN (1) CN111199952B (zh)
TW (1) TWI722509B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393731B2 (en) * 2020-09-01 2022-07-19 Nanya Technology Corporation Semiconductor structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150669A (en) * 1998-12-18 2000-11-21 Texas Instruments Incorporated Combination test structures for in-situ measurements during fabrication of semiconductor devices
TW200541004A (en) * 2004-06-04 2005-12-16 Nanya Technology Corp Test key for monitoring gate conductor to deep trench misalignment
TW200743167A (en) * 2006-05-04 2007-11-16 Nanya Technology Corp Semiconductor test circuit structure and method of testing semiconductor circuit
US20110221421A1 (en) * 2007-08-08 2011-09-15 Williams Richard K Method Of Sensing Magnitude Of Current Through Semiconductor Power Device
TW201248822A (en) * 2011-05-26 2012-12-01 Nanya Technology Corp Test layout structure
TW201320212A (zh) * 2011-11-01 2013-05-16 United Microelectronics Corp 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
US20150048456A1 (en) * 2011-12-06 2015-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate features of semiconductor die
US9786571B1 (en) * 2017-02-17 2017-10-10 United Microelectronics Corp. Test key

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828102A (en) * 1996-08-27 1998-10-27 National Semiconductor Corporation Multiple finger polysilicon gate structure and method of making
US7157335B1 (en) * 2004-08-13 2007-01-02 Spansion Llc Using thin undoped TEOS with BPTEOS ILD or BPTEOS ILD alone to improve charge loss and contact resistance in multi bit memory devices
KR100594326B1 (ko) * 2005-03-22 2006-06-30 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법
CN101226934A (zh) 2007-01-19 2008-07-23 中芯国际集成电路制造(上海)有限公司 制备dram结构中的测试键结构的方法及相应结构
US8187974B2 (en) 2007-12-19 2012-05-29 Infineon Technologies Ag Methods of manufacturing semiconductor devices and optical proximity correction
CN103094253B (zh) 2011-11-07 2015-08-19 无锡华润上华科技有限公司 一种栅极氧化层测试结构
CN206312895U (zh) 2016-12-09 2017-07-07 中芯国际集成电路制造(北京)有限公司 一种晶圆可接受测试结构
CN107579014A (zh) 2017-08-29 2018-01-12 上海华力微电子有限公司 一种多晶硅上接触孔高阻值缺陷检测方法
JP2019192719A (ja) * 2018-04-20 2019-10-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150669A (en) * 1998-12-18 2000-11-21 Texas Instruments Incorporated Combination test structures for in-situ measurements during fabrication of semiconductor devices
TW200541004A (en) * 2004-06-04 2005-12-16 Nanya Technology Corp Test key for monitoring gate conductor to deep trench misalignment
TW200743167A (en) * 2006-05-04 2007-11-16 Nanya Technology Corp Semiconductor test circuit structure and method of testing semiconductor circuit
US20110221421A1 (en) * 2007-08-08 2011-09-15 Williams Richard K Method Of Sensing Magnitude Of Current Through Semiconductor Power Device
TW201248822A (en) * 2011-05-26 2012-12-01 Nanya Technology Corp Test layout structure
TW201320212A (zh) * 2011-11-01 2013-05-16 United Microelectronics Corp 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
US20150048456A1 (en) * 2011-12-06 2015-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate features of semiconductor die
US9786571B1 (en) * 2017-02-17 2017-10-10 United Microelectronics Corp. Test key

Also Published As

Publication number Publication date
US20200161195A1 (en) 2020-05-21
US11164800B2 (en) 2021-11-02
CN111199952A (zh) 2020-05-26
CN111199952B (zh) 2022-04-12
TW202021089A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
JP4545679B2 (ja) コンタクトホールを有する半導体装置の製造方法
KR101412999B1 (ko) 핀펫 디바이스들
US10446663B2 (en) Semiconductor device
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
US20150206902A1 (en) Semiconductor device and method for forming the same
CN101211849B (zh) 半导体器件电容制备方法
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
TW201739000A (zh) 用於共用基板的電路的隔離結構
US11810812B2 (en) Single diffusion cut for gate structures
TWI506728B (zh) 直通矽貫穿孔光微影校準與定位
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
CN100468679C (zh) 半导体器件及半导体器件的制造方法和评估方法
CN109449098B (zh) 半导体结构、测试系统、测试方法及半导体结构的制造方法
TWI722509B (zh) 測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法
JP4290983B2 (ja) 半導体タイリング構造体及びその製造方法
US20190237560A1 (en) Air gap spacer with controlled air gap height
CN109148416B (zh) 半导体器件结构及其形成方法
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
CN105609464B (zh) 熔丝结构及其形成方法
US10236382B2 (en) Multiple finFET formation with epitaxy separation
KR20080084424A (ko) 반도체 소자의 두께 측정 방법
US8603895B1 (en) Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence
TW201837977A (zh) 半導體元件及其關鍵尺寸的定義方法
TW202347606A (zh) 包含具有不同材料之三部分的溝渠隔離以及包含其之ldmos場效電晶體
KR100732305B1 (ko) 디램 셀 및 그 제조 방법