TWI719505B - 元件基板 - Google Patents

元件基板 Download PDF

Info

Publication number
TWI719505B
TWI719505B TW108120866A TW108120866A TWI719505B TW I719505 B TWI719505 B TW I719505B TW 108120866 A TW108120866 A TW 108120866A TW 108120866 A TW108120866 A TW 108120866A TW I719505 B TWI719505 B TW I719505B
Authority
TW
Taiwan
Prior art keywords
active element
circuit
electrically connected
auxiliary circuit
active
Prior art date
Application number
TW108120866A
Other languages
English (en)
Other versions
TW202101149A (zh
Inventor
黃寶玉
陳冠宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108120866A priority Critical patent/TWI719505B/zh
Priority to CN202010013671.7A priority patent/CN111192524B/zh
Priority to US16/783,179 priority patent/US10886302B1/en
Publication of TW202101149A publication Critical patent/TW202101149A/zh
Application granted granted Critical
Publication of TWI719505B publication Critical patent/TWI719505B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種元件基板，包括基板、第一輸出電路、第一輔助電路以及第一備用電路。基板具有主動區以及位於主動區至少一側的周邊區。切割路徑重疊於主動區以及周邊區。第一輸出電路位於周邊區。第一輔助電路位於周邊區。第一輔助電路重疊於切割路徑。第一備用電路位於周邊區，且電性連接第一輔助電路。第一輔助電路與第一備用電路皆屬於下拉電路或皆屬於上拉電路。第一備用電路與切割路徑之間的最短距離為125微米~300微米。

Description

元件基板
本發明是有關於一種元件基板，且特別是有關於一種具有備用電路的元件基板。
隨著科技的進展，單純提升顯示面板的顯示品質已經很難滿足消費者對新產品的需求。為了增加產品的吸引力，各家廠商致力於研發異形顯示面板。異形顯示面板不同於傳統矩形的顯示面板，異形顯示面板在外觀上的多變性能夠吸引消費者的注意。
目前，通常會切割大型面板來獲得特定形狀之異形顯示面板，藉此節省製造異形顯示面板所需的光罩成本。然而，大型面板內的驅動電路若在切割製程中受損，往往會導致切下來之異形顯示面板不能正常運作，因此，目前亟需一種可以提升切割製程良率的方法。
本發明提供一種元件基板，能提升切割製程的良率。
本發明的至少一實施例提供一種元件基板，包括基板、第一輸出電路、第一輔助電路以及第一備用電路。基板具有主動區以及位於主動區至少一側的周邊區。切割路徑重疊於主動區以及周邊區。第一輸出電路位於周邊區。第一輔助電路位於周邊區。第一輔助電路重疊於切割路徑。第一備用電路位於周邊區，且電性連接第一輔助電路。第一輔助電路與第一備用電路皆屬於下拉電路或皆屬於上拉電路。第一備用電路與切割路徑之間的最短距離為125微米~300微米。
本發明的至少一實施例提供一種元件基板，包括基板、第一驅動單元以及第二驅動單元。基板具有主動區以及位於主動區至少一側的周邊區。第一驅動單元位於基板上，且包括第一輸出電路、第一輔助電路、第一備用電路以及第二輔助電路。第一輔助電路位於周邊區。第一備用電路，電性連接第一輔助電路。第一輔助電路與第一備用電路皆屬於上拉電路或下拉電路，且接收相同的訊號。第二輔助電路位於周邊區，第二驅動單元位於基板上，且包括第二輸出電路、第三輔助電路、第二備用電路以及第四輔助電路。第三輔助電路位於周邊區。第二備用電路電性連接第三輔助電路。第三輔助電路與第二備用電路皆屬於上拉電路或下拉電路。第四輔助電路位於周邊區。
本發明的至少一實施例提供一種元件基板，包括基板、第一驅動單元、第二驅動單元以及第一連接線。基板具有主動區以及位於主動區至少一側的周邊區。第一驅動單元位於基板上，且包括第一輸出電路、第一輔助電路以及第二輔助電路。第一輔助電路位於周邊區。第二輔助電路位於周邊區。第二驅動單元位於基板上，且包括第二輸出電路、一備用電路以及第三輔助電路。第一備用電路位於周邊區。第三輔助電路位於周邊區。第一連接線電性連接第一備用電路至第一輔助電路。第一備用電路與第一輔助電路皆屬於上拉電路或皆屬於下拉電路，且接收相同的訊號。
本發明之目的之一為增加元件基板切割製程的良率。
本發明之目的之一為利用異形切割來獲得尺寸彈性高的元件基板。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件”、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
圖1A是依照本發明的一實施例的一種元件基板的上視示意圖。
請參考圖1A，元件基板10包括基板100、驅動電路200、 多條掃描線SL1～SLx、多條資料線DL1～DLy以及多個畫素結構P。基板100具有主動區110以及位於主動區110至少一側的周邊區120。
驅動電路200位於周邊區120上。驅動電路200包括閘極驅動電路GD以及源極驅動電路SD，其中閘極驅動電路GD例如為閘極整合驅動電路(gate driver-on-array，GOA)，源極驅動電路SD例如為晶片或其他合適的驅動裝置。
多條掃描線SL1～SLx、多條資料線DL1～DLy以及多個畫素結構P位於主動區110上。
掃描線SL1～SLx電性連接閘極驅動電路GD，資料線DL1～DLy電性連接源極驅動電路SD。在本實施例中，多個閘極驅動電路GD分別位於基板100相對兩側，且以雙邊單驅的方式將各級閘極訊號分別提供給掃描線SL1～SLx，但本發明不以此為限，在其他實施例中，可使用單邊單驅或雙邊雙驅的技術將各級閘極訊號分別提供給掃描線SL1～SLx。掃描線SL1～SLx與資料線DL1～DLy彼此相交設置，且掃描線SL1～SLx與資料線DL1～DLy之間夾有絕緣層。換言之，掃描線SL1～SLx的延伸方向與資料線DL1～DLy的延伸方向不平行，較佳的是，掃描線SL1～SLx的延伸方向與資料線DL1～DLy的延伸方向垂直。基於導電性的考量，掃描線SL1～SLx與資料線DL1～DLy一般是使用金屬材料。然，本發明不限於此，根據其他實施例，掃描線SL1～SLx與資料線DL1～DLy也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料)或是金屬材料與其它導材料的堆疊層。
畫素結構P包括主動元件T以及畫素電極PE。主動元件T可以是底部閘極型薄膜電晶體或是頂部閘極型薄膜電晶體，其包括閘極、通道、源極以及汲極。主動元件T與對應的一條掃描線SL1～SLx及對應的一條資料線DL1～DLy電性連接。另外，主動元件T與畫素電極PE電性連接。在本實施例中，主動區110可作為顯示區，位於主動區110之畫素結構P構成的陣列可搭配液晶層(未繪示)、對向基板(未繪示)以及背光模組(未繪示)而用以顯示畫面，但本發明不以此為限，在其他變化例中，主動區110可作為顯示區，位於主動區110之畫素結構P構成的陣列可搭配電激發光元件而用以顯示畫面。
圖1B是圖1A的元件基板10的局部電路示意圖。圖1B繪示了對應於掃描線SLn之閘極驅動電路GD，換句話說，圖1B顯示了與掃描線SLn電性連接之第n級驅動單元GDn，n為1~x之正整數，為方便說明，圖1B省略了部分線路的繪製，閘極驅動電路GD之詳細內容將於後文說明。在本實施例中，閘極驅動電路GD例如為雙邊單驅的架構，第n級驅動單元GDn位於第n-2級驅動單元GDn-2以及第n+2級驅動單元GDn+2之間，舉例來說，第一級驅動單元GD1、第三級驅動單元GD3、第五級驅動單元GD5、...等奇數級驅動單元位於主動區110的左側，第二級驅動單元GD2、第四級驅動單元GD4、第六級驅動單元GD6、...等偶數級驅動單元位於主動區110的右側，但本發明不以此為限。
第n級驅動單元GDn（或稱為第一驅動單元）包括第一輸出電路OP1、第一輔助電路P1以及第一備用電路P1’，其中第一輔助電路P1與第一備用電路P1’皆屬於下拉電路或皆屬於上拉電路，第一備用電路P1’可作為第一輔助電路P1的備用電路，第一備用電路P1’與第一輔助電路P1傳送相同的訊號。第n級驅動單元GDn還包括第二輔助電路K1、第一下傳電路DS1、第一穩壓電路ST1、第二穩壓電路ST2、第一電壓控制電路UP1以及第一反饋元件FB1。換句話說，第一備用電路P1’、第一輸出電路OP1、第一輔助電路P1、第二輔助電路K1、第一下傳電路DS1、第一穩壓電路ST1、第二穩壓電路ST2、第一電壓控制電路UP1以及第一反饋元件FB1位於第n級驅動單元中。
第一輸出電路OP1、第一輔助電路P1、第一備用電路P1’、第二輔助電路K1、第一下傳電路DS1、第一穩壓電路ST1、第二穩壓電路ST2、第一電壓控制電路UP1以及第一反饋元件FB1位於周邊區120。
在本實施例中，第一輔助電路P1與第一備用電路P1’皆屬於下拉電路，且第一電壓控制電路UP1屬於上拉電路。電源線VSS電性連接至第一輔助電路P1、第一備用電路P1’、第二輔助電路K1、第一穩壓電路ST1、第二穩壓電路ST2以及第一反饋元件FB1。
圖1C是圖1A的元件基板的局部電路示意圖，圖1C繪示了第n級驅動單元GDn以及與第n級驅動單元GDn相鄰之第n+2級驅動單元GDn+2的局部電路示意圖。圖1D是圖1A的元件基板的訊號時序圖，其中圖1D顯示了電源線VSS、多條資料線DL1～DLy中的其中一條資料線DLn、訊號線STV1、訊號線STV2、訊號線STV3、訊號線STV4、八條高頻時脈訊號線HC1~HC8、第一低頻時脈訊號線LC1以及第二低頻時脈訊號線LC2的時序圖。雖然圖1D中以寬度W為單位繪示出各訊號線上不同波形的訊號，但本發明中各訊號線的波形並非以圖1D的波形為限。
圖2A是圖1A的局部放大示意圖。圖2B至圖2D分別是圖2A不同區域的局部放大示意圖，圖2A至圖2D繪示了第n級驅動單元GDn的上視示意圖。
請參考圖1C與圖2A至圖2D，第一主動元件T1a、第二主動元件T2a、第三主動元件T3a、第四主動元件T4a、第一主動元件T1b、第二主動元件T2b、第三主動元件T3b、第四主動元件T4b、第五主動元件T5、第六主動元件T6、第七主動元件T7、第八主動元件T8、第九主動元件T9、第十主動元件T10、第十一主動元件T11、第十二主動元件T12、第十三主動元件T13、第十四主動元件T14、第十五主動元件T15、第十六主動元件T16、第十七主動元件T17、第十八主動元件T18以及第一反饋元件FB1各自包括控制端G、第一端X1以及第二端X2。控制端G舉例係屬於第一金屬層M1（圖2A中最下層之膜層），第一端X1以及第二端X2舉例係屬於第二金屬層M2（圖2A中最上層之膜層），第二金屬層M2與第一金屬層M1之間夾有半導體圖案層SM。第一金屬層M1與半導體圖案層SM之間夾有閘極絕緣層（未繪出），部分第二金屬層M2透過開口O而電性連接至第一金屬層M1，開口O至少貫穿閘極絕緣層。在基板100之法線方向上，基板100、第一金屬層M1、閘極絕緣層（未繪出）、半導體圖案層SM、第二金屬層M2係依序排列設置，但本發明不以此為限。
請參考圖1C與圖2A至圖2D中的第n級驅動單元GDn，第一輔助電路P1包括第一主動元件T1a、第二主動元件T2a、第三主動元件T3a以及第四主動元件T4a。
第一主動元件T1a的控制端G與第一主動元件T1a的第二端X2電性連接至第一低頻時脈訊號線LC1。第一主動元件T1a的第一端X1電性連接至第二主動元件T2a的控制端G以及第三主動元件T3a的第二端X2
第二主動元件T2a的第二端X2電性連接至第一低頻時脈訊號線LC1。第二主動元件T2a的第一端X1以及第四主動元件T4a的第二端X2電性連接至P(n)點。
第三主動元件T3a的控制端G以及第四主動元件T4a的控制端G電性連接至Q(n)點。第三主動元件T3a的第一端X1以及第四主動元件T4a的第一端X1電性連接至電源線VSS。
第一備用電路P1’包括第一主動元件T1b、第二主動元件T2b、第三主動元件T3b以及第四主動元件T4b。
第一主動元件T1b的控制端G與第一主動元件T1b的第二端X2電性連接至第一低頻時脈訊號線LC1。第一主動元件T1b的第一端X1電性連接至第二主動元件T2b的控制端G以及第三主動元件T3b的第二端X2。
第二主動元件T2b的第二端X2電性連接至第一低頻時脈訊號線LC1。第二主動元件T2b的第一端X1以及第四主動元件T4b的第二端X2電性連接至P(n)點。
第三主動元件T3b的控制端G以及第四主動元件T4b的控制端G電性連接至Q(n)點。第三主動元件T3b的第一端X1以及第四主動元件T4b的第一端X1電性連接至電源線VSS。
第一輔助電路P1與第一備用電路P1’接收相同的訊號且傳送相同的訊號，舉例來說，在第n級驅動單元GDn中，第一低頻時脈訊號線LC1電性連接第一輔助電路P1以及第一備用電路P1’， 第一低頻時脈訊號線LC1提供第一低頻時脈訊號給第一輔助電路P1以及第一備用電路P1’。在本實施例中，在第n級驅動單元GDn中，第一輔助電路P1與第一備用電路P1’皆用以接收第一低頻時脈訊號線LC1所提供之第一低頻時脈訊號。
第二輔助電路K1包括第五主動元件T5、第六主動元件T6、第七主動元件T7以及第八主動元件T8。
在第n級驅動單元GDn中，第五主動元件T5的控制端G與第五主動元件T5的第二端X2電性連接至第二低頻時脈訊號線LC2。第五主動元件T5的第一端X1電性連接至第六主動元件T6的控制端G以及第七主動元件T7的第二端X2。
在第n級驅動單元GDn中，第六主動元件T6的第二端X2電性連接至第二低頻時脈訊號線LC2。第六主動元件T6的第一端X1以及第八主動元件T8的第二端X2電性連接至K(n)點。
第七主動元件T7的控制端G以及第八主動元件T8的控制端G電性連接至Q(n)點。第七主動元件T7的第一端X1以及第八主動元件T8的第一端X1電性連接至電源線VSS。
第二輔助電路K1與第一輔助電路P1接收反向的訊號，舉例來說，在第n級驅動單元GDn中，第二低頻時脈訊號線LC2電性連接第二輔助電路K1，並提供第二低頻時脈訊號給第二輔助電路K1，第一低頻時脈訊號線LC1電性連接第一輔助電路P1，並提供第一低頻時脈訊號給第一輔助電路P1，其中第一時脈訊號與第二時脈訊號為反向訊號，如圖1D所示。
第一穩壓電路ST1包括第九主動元件T9、第十主動元件T10以及第十一主動元件T11。
第九主動元件T9的控制端G、第十主動元件T10的控制端G以及第十一主動元件T11的控制端G電性連接至P(n)點。第九主動元件T9的第一端X1、第十主動元件T10的第一端X1以及第十一主動元件T11的第一端X1電性連接至電源線VSS。第九主動元件T9的第二端X2電性連接至Q(n)點。
第十主動元件T10的第二端X2電性連接至第一輸出電路OP1之輸出端。第n級閘極驅動電路之第一輸出電路OP1之輸出端適用於輸出第n級閘極訊號G(n)。
第十一主動元件T11的第二端X2電性連接至第一下傳電路DS1之輸出端。第n級閘極驅動電路之第一下傳電路DS1之輸出端適用於輸出第n級下傳訊號F(n)。
第二穩壓電路ST2包括第十二主動元件T12、第十三主動元件T13以及第十四主動元件T14。
第十二主動元件T12的控制端G、第十三主動元件T13的控制端G以及第十四主動元件T14的控制端G電性連接至K(n)點。第十二主動元件T12的第一端X1、第十三主動元件T13的第一端X1以及第十四主動元件T14的第一端X1電性連接至電源線VSS。第十二主動元件T12的第二端X2電性連接至Q(n)點。
第十三主動元件T13的第二端X2電性連接至第一輸出電路OP1之輸出端。
第十四主動元件T14的第二端X2電性連接至第一下傳電路DS1之輸出端。
第一下傳電路DS1包括第十五主動元件T15。第十五主動元件T15的控制端G電性連接至Q(n)點。第十五主動元件T15的第一端X1係作為第一下傳電路DS1之輸出端而輸出第n級下傳訊號F(n)。第十五主動元件T15的第二端X2電性連接至高頻時脈訊號線以接收高頻時脈訊號HC(m)。
第一輸出電路OP1包括第十六主動元件T16。第十六主動元件T16的控制端G電性連接至Q(n)點。第十六主動元件T16的第二端X2電性連接至高頻時脈訊號線以接收高頻時脈訊號HC(m)。第十六主動元件T16的第一端X1係作為第一輸出電路OP1之輸出端而輸出第n級閘極訊號G(n)，藉此驅動對應的掃描線SLn。
第一反饋元件FB1的控制端G電性連接至高頻時脈訊號線以接收高頻時脈訊號HC(m+4)。第一反饋元件FB1的第一端X1電性連接至電源線VSS，且第一反饋元件FB1的第二端X2電性連接至Q(n)點。
在本實施例中，元件基板10包括八條高頻時脈訊號線HC1~HC8（如圖1D所示），其中高頻時脈訊號HC(m)與高頻時脈訊號HC(m+4)分別由八條高頻時脈訊號線HC1~HC8中的其中兩條所提供。在本實施例中，請參考圖1C，第n級驅動單元GDn之第一輸出電路OP1所接收之高頻時脈訊號HC(m)不同於第n+2級驅動單元GDn+2之第二輸出電路OP2所接收之高頻時脈訊號HC(m+2)，第n級驅動單元GDn之第一反饋元件FB1所接收之高頻時脈訊號HC(m+4)不同於第n+2級驅動單元GDn+2之第二反饋元件FB2所接收之高頻時脈訊號線HC(m+6)。
接下來將說明本實施例中第一至第八高頻時脈訊號線HC1~HC8及對應之高頻時脈訊號之關係。高頻時脈訊號HC(1+8i)之訊號係由第一高頻時脈訊號線HC1所提供，i為0及正整數，亦即i=0、1、2、3、…，換句話說，高頻時脈訊號HC(1)、HC(9)、HC(17)、…均由第一高頻時脈訊號線HC1所提供，其訊號波形如圖1D中HC1對應之波形所示。類似地，高頻時脈訊號HC(2+8i)之訊號係由第二高頻時脈訊號線HC2所提供，高頻時脈訊號HC(3+8i)之訊號係由第三高頻時脈訊號線HC3所提供，高頻時脈訊號HC(4+8i)之訊號係由第四高頻時脈訊號線HC4所提供，高頻時脈訊號HC(5+8i)之訊號係由第五高頻時脈訊號線HC5所提供，高頻時脈訊號HC(6+8i)之訊號係由第六高頻時脈訊號線HC6所提供，高頻時脈訊號HC(7+8i)之訊號係由第七高頻時脈訊號線HC7所提供，高頻時脈訊號HC(8+8i)之訊號係由第八高頻時脈訊號線HC8所提供，其訊號波形如圖1D中HC2~CH8分別對應之波形所示，在此不贅述，但本發明不以此為限。在其他變化例中，高頻時脈訊號線之數量可視需求減少或增加，且對應調整各個驅動單元之輸出電路及反饋元件所分別接收的高頻時脈訊號。
舉例來說，請同時參考圖1A、圖1C及圖2D，在本實施例中，當n及m舉例均為9時，第九級驅動單元GD9及其相鄰之第十一級驅動單元GD11係位於主動區110之左側之閘極驅動電路GD中。第九級驅動單元GD9之第一輸出電路OP1的第十六主動元件T16的第二端X2以及第一下傳電路DS1的第十五主動元件T15的第二端X2舉例係電性連接至第一高頻時脈訊號線HC1以接收高頻時脈訊號HC(9)，第九級驅動單元GD9之第一反饋元件FB1的控制端G舉例係電性連接至第五高頻時脈訊號線HC5以接收高頻時脈訊號HC(13)；第十一級驅動單元GD11之第二輸出電路OP2的第十六主動元件T16的第二端X2以及第二下傳電路DS2的第十五主動元件T15的第二端X2舉例係電性連接至第三高頻時脈訊號線HC3以接收高頻時脈訊號HC(11)，第十一級驅動單元GD11之第二反饋元件FB2的控制端G舉例係電性連接至第七高頻時脈訊號線HC7以接收高頻時脈訊號HC(15)。
電壓控制電路UP1包括第十七主動元件T17以及第十八主動元件T18。
在本實施例中，電壓控制電路UP1屬於上拉電路。第十七主動元件T17的控制端G以及第十七主動元件G17的第二端X2電性連接至第n-2級驅動單元GDn-2所提供的下傳訊號F(n-2)。換句話說，第n級驅動單元GDn的第十七主動元件G17的控制端G以及第二端X2電性連接至第n-2級驅動單元GDn-2的第十五開關元件G15的第一端X1。第十七主動元件T17的第一端X1電性連接至Q(n)點。在最前面兩級的驅動單元中，因為不存在更前面兩級的驅動單元，因此，最前面兩級的驅動單元之第十七主動元件G17的控制端G以及第二端X2分別電性連接至其他訊號線，舉例來說，訊號線STV1以及訊號線STV2（圖1D繪出訊號線STV1以及訊號線STV2之訊號時序）分別電性連接至最前面兩級的驅動單元之第十七主動元件G17的控制端G以及第二端X2。
第十八主動元件T18的控制端G以及第十八主動元件T18的第二端X2電性連接至第n+2級驅動單元GDn+2所提供的下傳訊號F(n+2)。換句話說，第n級驅動單元GDn的第十八主動元件T18的第二端X2電性連接至第n+2級驅動單元GDn+2的第十五開關元件G15的第一端X1。第十八主動元件T18的第一端X1電性連接至Q(n)點。在最後面兩級的驅動單元中，因為不存在更後面兩級的驅動單元，因此，最後面兩級的驅動單元之第十八主動元件G18的控制端G以及第二端X2分別電性連接至其他訊號線，舉例來說，訊號線STV3以及訊號線STV4（圖1D繪出訊號線STV3以及訊號線STV4之訊號時序）分別電性連接至最後面兩級的驅動單元之第十八主動元件T18的控制端G以及第二端X2。
請參考圖1C，在本實施例中，元件基板10中的每個驅動單元皆包括備用電路，且每個驅動單元的結構皆類似，舉例來說，第n級驅動單元GDn（或稱為第一驅動單元）包括第一備用電路P1’、第一輸出電路OP1、第一輔助電路P1、第二輔助電路K1、第一下傳電路DS1、第一穩壓電路ST1、第二穩壓電路ST2、第一電壓控制電路UP1以及第一反饋元件FB1，相鄰於第n級驅動單元GDn之第n+2級驅動單元GDn+2（或稱為第二驅動單元）包括第二備用電路P2’、第二輸出電路OP2、第一輔助電路P2、第二輔助電路K2、第二下傳電路DS2、第三穩壓電路ST3、第四穩壓電路ST4、第二電壓控制電路UP2以及第二反饋元件FB2。第n級驅動單元GDn與第n+2級驅動單元GDn+2類似的部分於此不再贅述。
第n+2級驅動單元GDn+2中，第二備用電路P2’電性連接第一輔助電路P2。第一輔助電路P2與第二備用電路P2’皆屬於上拉電路或下拉電路。第一輔助電路P2與第二備用電路P2’接收相同的訊號且傳送相同的訊號，換句話說，第二備用電路P2’係為第一輔助電路P2之備用電路，第一輔助電路P2與第二備用電路P2’具有相同的功能。
在本實施例中，第一低頻時脈訊號線LC1電性連接第一輔助電路P1、第一備用電路P1’與第二輔助電路K2，並提供第一低頻時脈訊號給第一輔助電路P1、第一備用電路P1’與第二輔助電路K2。第二低頻時脈訊號線LC2電性連接第一輔助電路P2、第二備用電路P2’與第二輔助電路K1，並提供第二低頻時脈訊號給第一輔助電路P2、第二備用電路P2’與第二輔助電路K1。電源線VSS電性連接至第一輔助電路P1、第二輔助電路K1、第一輔助電路P2、第二輔助電路K2、第一備用電路P1’以及第二備用電路P2’。
圖3A是依照本發明的一實施例的一種元件基板的上視示意圖。圖3B是圖3A的元件基板的局部電路示意圖。圖4A是圖3A的局部放大示意圖。圖4B是圖4A的局部放大示意圖。
請參考圖3A、圖3B、圖4A與圖4B，沿著切割路徑CT切割元件基板10以形成兩塊新的元件基板，其中一者為元件基板10a，圖3A中切割路徑CT的下側即為元件基板10a。切割路徑CT重疊於主動區110以及周邊區120。由於第一輔助電路P1重疊於切割路徑CT，因此，第一輔助電路P1在切割後損壞，如圖3B之上圖、圖4A及圖4B所示。
在本實施例中，請參考圖4B，第一輔助電路P1的第一主動元件T1a與第一備用電路P1’的第一主動元件T1b的排列方向D1不同於切割路徑CT的延伸方向D2。第一備用電路P1’不重疊於切割路徑CT。第一備用電路P1’與切割路徑CT之間的最短距離D為125微米~300微米。在本實施例中，最短距離D指的為切割路徑CT與第一主動元件T1b、第二主動元件T2b、第三主動元件T3b以及第四主動元件T4b中之最接近一者之間的距離。
請繼續參考圖4B，延伸部EX藉由多個開口O電性連接第一低頻時脈訊號線LC1，多個開口O實質上沿著第一低頻時脈訊號線LC1的延伸方向排列，延伸部EX的延伸方向實質上相同於第一低頻時脈訊號線LC1的延伸方向，第一低頻時脈訊號線LC1可藉由這些開口O以及延伸部EX傳送低頻時脈訊號給第一輔助電路P1的第一主動元件T1a以及第一備用電路P1’的第一主動元件T1b，延伸部EX舉例係屬於第二金屬層M2。當沿著切割路徑CT切割元件基板10後，形成兩塊新的元件基板，其中一者為元件基板10a，這些開口O可被定義為分別位於切割路徑CT相對兩側之第一開口H1以及第二開口H2，第一輔助電路P1之第一主動元件T1a在切割後損壞，故第一輔助電路P1無法運作正常的功能，而第一備用電路P1’舉例係不藉由第一開口H1與第一低頻時脈訊號線LC1電性連接，第一備用電路P1’係藉由延伸部EX以及至少一第二開口H2接收來自第一低頻時脈訊號線LC1的低頻時脈訊號，由於第一備用電路P1’與第一輔助電路P1接收相同的訊號（第一低頻時脈訊號線LC1提供之第一低頻時脈訊號），因此，即使第一輔助電路P1損壞，第一低頻時脈訊號線LC1提供之第一低頻時脈訊號仍可傳遞至第一備用電路P1’，使第n級驅動單元GDn可以運作，藉此提升元件基板10a的切割製程的良率。此外，藉由異形切割可以獲得尺寸彈性高的元件基板10a。
圖5A是依照本發明的一實施例的一種元件基板的上視示意圖。圖5B是圖5A的元件基板的局部電路示意圖。圖6A是圖5A的局部放大示意圖。圖6B至圖6D分別是圖6A不同區域的局部放大示意圖。在此必須說明的是，圖5A、圖5B和圖6A至圖6B的實施例沿用圖1A至圖1D和圖2A至圖2D的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5A之元件基板10b與圖1A之元件基板10的主要差異在於：在元件基板10b中，第一輸出電路OP1、第一輔助電路P1以及第二輔助電路K1位於第n級驅動單元GDn（第一驅動單元）中，第二輸出電路OP2、第一備用電路P1’以及第三輔助電路P2位於第n+2級驅動單元GDn+2（第二驅動單元）中。
請參考圖5A、圖5B和圖6A，第n-2級驅動單元GDn-2、第n級驅動單元GDn以及第n+2級驅動單元GDn+2舉例係位於主動區110左側之周邊區120內且依序排列及電性連接，第n級驅動單元GDn位於第n-2級驅動單元GDn-2和第n+2級驅動單元GDn+2之間，第n級驅動單元GDn相鄰於第n-2級驅動單元GDn-2和第n+2級驅動單元GDn+2。在本實施例中，係以三個依序排列的驅動單元為一組，每組包含一條第一連接線CL1以及一條第二連接線CL2，且兩組之間並不會以第一連接線CL1或第二連接線CL2電性連接，舉例來說，第n-2級、第n級以及第n+2級等三個驅動單元構成第一組，第n+4級、第n+6級以及第n+8級等三個驅動單元構成第二組，依此類推，且第一組和第二組之間並不會以第一連接線CL1或第二連接線CL2電性連接，第一組和第二組(或相鄰兩組)之間不設置其他的驅動單元，但本發明不以此為限。在其他變化例中，各組可包含多於三個驅動單元，且/或相鄰兩組之間可設置至少一個驅動單元不屬於任一組，換句話說，至少一個驅動單元不連接於第一連接線CL1或第二連接線CL2。第一連接線CL1或第二連接線CL2與其他元件的關係和功能將於後文詳述。
請繼續參考圖5B，第n級驅動單元GDn（或稱為第一驅動單元）包括第一輸出電路OP1、第一輔助電路P1、第二輔助電路K1、第一下傳電路DS1、第一穩壓電路ST1、第二穩壓電路ST2、第一電壓控制電路UP1以及第一反饋元件FB1。
第n+2級驅動單元GDn+2（或稱為第二驅動單元）包括第一備用電路P1’(或稱為第n+2級驅動單元GDn+2的第一輔助電路P2)、第二輸出電路OP2、第三輔助電路(或稱為第n+2級驅動單元GDn+2的第二輔助電路K2)、第二下傳電路DS2、第三穩壓電路ST3、第四穩壓電路ST4、第二電壓控制電路UP2以及第二反饋元件FB2。
第n-2級驅動單元GDn-2（或稱為第三驅動單元）包括第二備用電路K1’(或稱為第n-2級驅動單元GDn-2的第二輔助電路K3)、第三輸出電路OP3、第四輔助電路(或稱為第n-2級驅動單元GDn-2的第一輔助電路P3)、第三下傳電路DS3、第五穩壓電路ST5、第六穩壓電路ST6、第三電壓控制電路UP3以及第三反饋元件FB3。
電源線VSS電性連接至第一輔助電路P1、第二輔助電路K1、第三輔助電路(或稱為第n+2級驅動單元GDn+2的第二輔助電路K2)、第四輔助電路(或稱為第n-2級驅動單元GDn-2的第一輔助電路P3)、第一備用電路P1’以及第二備用電路K1’。
在本實施例中，第n級驅動單元GDn（第一驅動單元）的第一輔助電路P1、第n+2級驅動單元GDn+2（第二驅動單元）的第一備用電路P1’以及第n-2級驅動單元GDn-2（第三驅動單元）的第四輔助電路(或稱為第n-2級驅動單元GDn-2的第一輔助電路P3)各自包括第一主動元件T1、第二主動元件T2、第三主動元件T3、第四主動元件T4、第一開關元件A1以及第二開關元件A2。
第一主動元件T1的控制端G與第一主動元件T1的第二端X2電性連接至第一低頻時脈訊號線LC1。第一主動元件T1的第一端X1電性連接至第二主動元件T2的控制端G、第一開關元件A1的第二端X2以及第三主動元件T3的第二端X2。
第二主動元件T2的第二端X2電性連接至第一低頻時脈訊號線LC1。在第n級驅動單元GDn中，第二主動元件T2的第一端X1、第二開關元件A2的第二端X2以及第四主動元件T4的第二端X2電性連接至P(n)點。在第n+2級驅動單元GDn+2中，第二主動元件T2的第一端X1、第二開關元件A2的第二端X2以及第四主動元件T4的第二端X2電性連接至P(n+2)點。在第n-2級驅動單元GDn-2中，第二主動元件T2的第一端X1、第二開關元件A2的第二端X2以及第四主動元件T4的第二端X2電性連接至P(n-2)點。
第一開關元件A1的第一端X1、第二開關元件A2的第一端X1、第三主動元件T3的第一端X1以及第四主動元件T4的第一端X1電性連接至電源線VSS。
在第n級驅動單元GDn（第一驅動單元）的第一輔助電路P1中，第三主動元件T3的控制端G以及第四主動元件T4的控制端G電性連接至Q(n)點，且第一開關元件A1的控制端G以及第二開關元件A2的控制端G電性連接至Q(n+2)點，亦即第n+2級驅動單元GDn+2（第二驅動單元）中的Q(n+2)點。
在第n+2級驅動單元GDn+2（第二驅動單元）的第一備用電路P1’(或稱為第n+2級驅動單元GDn+2的第一輔助電路P2)中，第三主動元件T3的控制端G以及第四主動元件T4的控制端G電性連接至Q(n+2)點，且第一開關元件A1的控制端G以及第二開關元件A2的控制端G電性連接至Q(n)點，亦即第n級驅動單元GD中的Q(n)點。
在第n-2級驅動單元GDn-2（第三驅動單元）的第四輔助電路(或稱為第n-2級驅動單元GDn-2的第一輔助電路P3)中，第三主動元件T3的控制端G以及第四主動元件T4的控制端G電性連接至Q(n-2)點，且第一開關元件A1的控制端G以及第二開關元件A2的控制端G電性連接至Q(n-4)點，亦即第n-4級驅動單元GDn-4中的Q(n-4)點。
請繼續參考圖5B，第一連接線CL1電性連接第一備用電路P1’至第一輔助電路P1，在本實施例中，第一連接線CL1電性連接第n級驅動單元GDn（第一驅動單元）的P(n)點與第n+2級驅動單元GDn+2（第二驅動單元）的P(n+2)點，換句話說，第n級驅動單元GDn（第一驅動單元）的第一輔助電路P1之輸出端電性連接第n+2級驅動單元GDn+2（第二驅動單元）的第一輔助電路P2之輸出端。另一方面，第n級驅動單元GDn（第一驅動單元）的第一輔助電路P1之第一開關元件A1之控制端G、第二開關元件A2之控制端G以及第n+2級驅動單元GDn+2（第二驅動單元）的第一輔助電路P2之第三主動元件T3之控制端G、第四主動元件T4之控制端G均電性連接至Q(n+2)點，第n級驅動單元GDn（第一驅動單元）的第一輔助電路P1之第三主動元件T3之控制端G、第四主動元件T4之控制端G以及第n+2級驅動單元GDn+2（第二驅動單元）的第一輔助電路P2之第一開關元件A1之控制端G、第二開關元件A2之控制端G均電性連接至Q(n)點，故第n級驅動單元GDn（第一驅動單元）的第一輔助電路P1和第n+2級驅動單元GDn+2（第二驅動單元）的第一輔助電路P2可被相同的訊號同時控制。第一備用電路P1’與第一輔助電路P1皆屬於上拉電路或皆屬於下拉電路，且第一備用電路P1’與第一輔助電路P1接收相同的訊號。在本實施例中，第一備用電路P1’與第一輔助電路P1皆屬於下拉電路。第一低頻時脈訊號線LC1電性連接第一輔助電路P1、第四輔助電路(或稱為第n-2級驅動單元GDn-2的第一輔助電路P3)以及第一備用電路P1’，並提供第一低頻時脈訊號給第一輔助電路P1、第四輔助電路(或稱為第n-2級驅動單元GDn-2的第一輔助電路P3)以及第一備用電路P1’。
在本實施例中，第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1、第n+2級驅動單元GDn+2（第二驅動單元）的第三輔助電路(或稱為第n+2級驅動單元GDn+2的第二輔助電路K2)以及第n-2級驅動單元GDn-2（第三驅動單元）的第二備用電路K1’(或稱為第n-2級驅動單元GDn-2的第二輔助電路K3)各自包括第五主動元件T5、第六主動元件T6、第七主動元件T7、第八主動元件T8、第三開關元件A3以及第四開關元件A4。
第五主動元件T5的控制端G與第五主動元件T5的第二端X2電性連接至第二低頻時脈訊號線LC2。第五主動元件T5的第一端X1電性連接至第六主動元件T6的控制端G、第七主動元件T7的第二端X2以及第三開關元件A3的第二端X2。第六主動元件T6的第二端X2電性連接至第二低頻時脈訊號線LC2。
在第n級驅動單元GDn中，第六主動元件T6的第一端X1、第八主動元件T8的第二端X2以及第四開關元件A4的第二端X2電性連接至K(n)點。在第n+2級驅動單元GDn+2中，第六主動元件T6的第一端X1、第八主動元件T8的第二端X2以及第四開關元件A4的第二端X2電性連接至K(n+2)點。在第n-2級驅動單元GDn-2中，第六主動元件T6的第一端X1、第八主動元件T8的第二端X2以及第四開關元件A4的第二端X2電性連接至K(n-2)點。
第七主動元件T7的第一端X1、第八主動元件T8的第一端X1、第三開關元件A3的第一端X1以及第四開關元件A4的第一端X1電性連接至電源線VSS。
在第n級驅動單元GDn的第二輔助電路K1中，第七主動元件T7的控制端G以及第八主動元件T8的控制端G電性連接至Q(n)點，且第三開關元件A3的控制端G以及第四開關元件A4的控制端G電性連接至Q(n-2)點。
在第n+2級驅動單元GDn+2的第三輔助電路(或稱為第n+2級驅動單元GDn+2的第二輔助電路K2)中，第七主動元件T7的控制端G以及第八主動元件T8的控制端G電性連接至Q(n+2)點，且第三開關元件A3的控制端G以及第四開關元件A4的控制端G電性連接至Q(n+4)點，亦即第n+4級驅動單元GDn+4中的Q(n)點。
在第n-2級驅動單元GDn-2的第二備用電路K1’(或稱為第n-2級驅動單元GDn-2的第二輔助電路K3)中，第七主動元件T7的控制端G以及第八主動元件T8的控制端G電性連接至Q(n-2)點，且第三開關元件A3的控制端G以及第四開關元件A4的控制端G電性連接至Q(n)點。
第二連接線CL2電性連接第二備用電路K1’至第二輔助電路K1，在本實施例中，第二連接線CL2電性連接第n級驅動單元GDn（第一驅動單元）的K(n)點與第n-2級驅動單元GDn-2（第三驅動單元）的K(n-2)點，換句話說，第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1之輸出端電性連接第n-2級驅動單元GDn-2（第三驅動單元）的第二輔助電路K3之輸出端。另一方面，第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1之第三開關元件A3之控制端G、第四開關元件A4之控制端G以及第n-2級驅動單元GDn-2（第三驅動單元）的第二輔助電路K3之第七主動元件T7之控制端G、第八主動元件T8之控制端G均電性連接至Q(n-2)點，第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1之第七主動元件T7之控制端G、第八主動元件T8之控制端G以及第n-2級驅動單元GDn-2（第三驅動單元）的第二輔助電路K3之第三開關元件A3之控制端G、第四開關元件A4之控制端G均電性連接至Q(n)點，故第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1和第n-2級驅動單元GDn-2（第三驅動單元）的第二輔助電路K3可被相同的訊號同時控制。第二備用電路K1’與第二輔助電路K1皆屬於上拉電路或皆屬於下拉電路，且第二備用電路K1’與第二輔助電路K1接收相同的訊號且傳送相同的訊號。在本實施例中，第二備用電路K1’與第二輔助電路K1皆屬於下拉電路。第二低頻時脈訊號線LC2電性連接第二輔助電路K1、第三輔助電路(或稱為第n+2級驅動單元GDn+2的第二輔助電路K2)以及第二備用電路K1’，並提供第二低頻時脈訊號給第二輔助電路K1、第三輔助電路(或稱為第n+2級驅動單元GDn+2的第二輔助電路K2)以及第二備用電路K1’。第一低頻時脈訊號與第二低頻時脈訊號為反向訊號。
圖7A是依照本發明的一實施例的一種元件基板的上視示意圖。圖7B是圖7A的元件基板的局部電路示意圖。圖8A是圖7A的局部放大示意圖。圖8B是圖8A的局部放大示意圖。在此必須說明的是，圖7A、圖7B與圖8A、圖8B的實施例沿用圖2A、圖2B與圖3A至圖3C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請同時參考圖7A、圖7B、圖8A與圖8B，沿著切割路徑CT切割元件基板10b以形成兩塊新的元件基板，其中一者為元件基板10c，圖7A中切割路徑CT的下側即為元件基板10c。切割路徑CT重疊於主動區110以及周邊區120。由於第一輔助電路P1重疊於切割路徑CT，因此，第一輔助電路P1在切割後損壞。
在本實施例中，由於第一備用電路P1’與第一輔助電路P1接收相同的訊號（第一低頻時脈訊號線LC1提供之第一低頻時脈訊號），且兩者透過第一連接線CL1電性連接使得第一備用電路P1’之輸出端與第一輔助電路P1之輸出端彼此電性連接，亦即P(n+2)點以及P(n)點彼此電性連接，因此，即使第一輔助電路P1損壞，可藉由第n+2級驅動單元GDn+2之第一備用電路P1’取代第一輔助電路P1，使第n級驅動單元GDn可以運作，藉此提升元件基板10c的切割製程的良率。此外，在異形切割設計下可以獲得尺寸彈性高的元件基板10c，元件基板10c之基板舉例可為矩形或異形，異形為非矩形。
圖9A是依照本發明的一實施例的一種元件基板的上視示意圖。圖9B是圖9A的元件基板的局部電路示意圖。圖10A是圖9A的局部放大示意圖。圖10B是圖10A的局部放大示意圖。在此必須說明的是，圖9A、圖9B與圖9A、圖10B的實施例沿用圖5A、圖5B與圖6A至圖6C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖9A、圖9B與圖9A、圖10B，沿著切割路徑CT切割元件基板10b以形成兩塊新的元件基板，其中一者為元件基板10d，圖9A中切割路徑CT的上側即為元件基板10d。切割路徑CT重疊於主動區110以及周邊區120。由於第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1重疊於切割路徑CT，因此，第n級驅動單元GDn（第一驅動單元）的第二輔助電路K1在切割後損壞，如圖9B所示。
在本實施例中，由於第二備用電路K1’(或稱為第n-2級驅動單元GDn-2的第二輔助電路K3)與第二輔助電路K1接收相同的訊號（第二低頻時脈訊號線LC2提供之第二低頻時脈訊號），且兩者透過第二連接線CL2電性連接使得第二備用電路K1’(或稱為第n-2級驅動單元GDn-2的第二輔助電路K3)之輸出端與第二輔助電路K1之輸出端彼此電性連接，亦即K(n-2)點以及K(n)點彼此電性連接，因此，即使第二輔助電路K1損壞，可藉由第n-2級驅動單元GDn-2的第二備用電路K1’取代第二輔助電路K1，使第n級驅動單元GDn可以運作，藉此提升元件基板10d的切割製程的良率。
圖11是依照本發明的一實施例的一種元件基板的局部電路示意圖。在此必須說明的是，圖11的實施例沿用圖2A、圖2B與圖3A至圖3C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖11，在本實施例中，第n級驅動單元GDn（或稱為第一驅動單元）包括第一輸出電路OP1、第一電壓控制電路UP1以及第一備用電路UP1’，其中第一電壓控制電路UP1與第一備用電路UP1’皆屬於上拉電路。在本實施例中，第一電壓控制電路UP1也可稱為第一輔助電路。
第一電壓控制電路UP1重疊於切割路徑，因此，第一電壓控制電路UP1在切割後損壞。
在本實施例中，由於第一備用電路UP1’不重疊於切割路徑，且第一電壓控制電路UP1以及第一備用電路UP1’接收相同的訊號（第n-2級下傳訊號F(n-2)以及第n+2級下傳訊號F(n+2)）並傳送相同的訊號，第一電壓控制電路UP1之輸出端以及第一備用電路UP1’之輸出端均電性連接至Q(n)點，因此，即使第一電壓控制電路UP1損壞，可藉由第一備用電路UP1’取代第一電壓控制電路UP1，使第n級驅動單元GDn可以運作，藉此提升元件基板的切割製程的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a、10b、10c、10d：元件基板 100：基板 110：主動區 120：周邊區 200：驅動電路 A1~A4：第一開關元件～第四開關元件 CT：切割路徑 D：距離 D1、D2：方向 DL1~DLy：資料線 DS1~DS3：第一下傳電路～第三下傳電路 EX：延伸部 G：控制端 GD：閘極驅動電路 GDn：第n級閘極驅動電路 GDn-2：第n-2級閘極驅動電路 GDn+2：第n+2級閘極驅動電路 HC(m)：第一高頻時脈訊號線 HC(m+4)：第二高頻時脈訊號線 FB1~FB3：第一反饋元件～第三反饋元件 F(n)：第n級下傳訊號 F(n+2)：第n+2級下傳訊號 F(n-2)：第n-2級下傳訊號 K1、K2、K3：第二輔助電路 K1’、P2’： 第二備用電路 K(n)、P(n)、Q(n)：點 LC1：第一低頻時脈訊號線 LC2：第二低頻時脈訊號線 M1：第一金屬層 M2：第二金屬層 O、H1、H2：開口 OP1~ OP3：第一輸出電路～第三輸出電路 P：畫素結構 P1、P2、P3：第一輔助電路 P1’：第一備用電路 PE：畫素電極 SD：源極驅動電路 SL1~SLx：掃描線 SM：半導體圖案層 ST1~ST6：第一穩壓電路～第六穩壓電路 T：主動元件 T1~T18：第一主動元件～第十八主動元件 T1a~T4a、T1b~T4b：第一主動元件～第四主動元件 UP1~UP3：第一電壓控制電路～第三電壓控制電路 UP1’： 第一備用電路 VSS：電源線 X1：第一端 X2：第二端
圖1A是依照本發明的一實施例的一種元件基板的上視示意圖。 圖1B是圖1A的元件基板的局部電路示意圖。 圖1C是圖1A的元件基板的局部電路示意圖。 圖1D是圖1A的元件基板的訊號時序圖。 圖2A是圖1A的局部放大示意圖。 圖2B至圖2D分別是圖2A不同區域的局部放大示意圖。 圖3A是依照本發明的一實施例的一種元件基板的上視示意圖。 圖3B是圖3A的元件基板的局部電路示意圖。 圖4A是圖3A的局部放大示意圖。 圖4B是圖4A的局部放大示意圖。 圖5A是依照本發明的一實施例的一種元件基板的上視示意圖。 圖5B是圖5A的元件基板的局部電路示意圖。 圖6A是圖5A的局部放大示意圖。 圖6B至圖6D分別是圖6A不同區域的局部放大示意圖。 圖7A是依照本發明的一實施例的一種元件基板的上視示意圖。 圖7B是圖7A的元件基板的局部電路示意圖。 圖8A是圖7A的局部放大示意圖。 圖8B是圖8A的局部放大示意圖。 圖9A是依照本發明的一實施例的一種元件基板的上視示意圖。 圖9B是圖9A的元件基板的局部電路示意圖。 圖10A是圖9A的局部放大示意圖。 圖10B是圖10A的局部放大示意圖。 圖11是依照本發明的一實施例的一種元件基板的局部電路示意圖。
G：控制端 GDn：第n級閘極驅動電路 K1：第二輔助電路 K(n)、P(n)、Q(n)：點 LC1：第一低頻時脈訊號線 LC2：第二低頻時脈訊號線 P1：第一輔助電路 P1’：第一備用電路 T5~T8：第五主動元件～第八主動元件 T1a~T4a、T1b~T4b：第一主動元件～第四主動元件 VSS：電源線 X1：第一端 X2：第二端

Claims (12)

  1. 一種元件基板，包括：一基板，具有一主動區以及位於該主動區至少一側的一周邊區，一切割路徑重疊於該主動區以及該周邊區；一第一輸出電路，位於該周邊區；一第一輔助電路，位於該周邊區，其中該第一輔助電路重疊於該切割路徑；一第一備用電路，位於該周邊區，其中該第一輔助電路與該第一備用電路皆屬於下拉電路或皆屬於上拉電路，其中該第一備用電路與該切割路徑之間的最短距離為125微米~300微米；一第二輔助電路，位於該周邊區，其中該第一備用電路、該第一輸出電路、該第一輔助電路以及該第二輔助電路位於一第一驅動單元中；一第一低頻時脈訊號線，電性連接該第一輔助電路以及該第一備用電路，適用於提供一第一低頻時脈訊號給該第一輔助電路以及該第一備用電路中的至少一者；一第二低頻時脈訊號線，適用於提供一第二低頻時脈訊號給該第二輔助電路，其中該第一低頻時脈訊號與該第二低頻時脈訊號為反向訊號；以及一電源線，電性連接至該第一輔助電路、該第一備用電路以及該第二輔助電路；其中該第一驅動單元的該第一備用電路包括： 一第一主動元件；一第二主動元件；一第三主動元件，該第一主動元件的第一端電性連接至該第二主動元件的控制端以及該第三主動元件的第二端；以及一第四主動元件，該第三主動元件的控制端以及該第四主動元件的控制端電性連接至一Q(n)點，該第三主動元件的第一端以及該第四主動元件的第一端電性連接至該電源線，該第二主動元件的第一端以及該第四主動元件的第二端電性連接至一P(n)點；且該第二輔助電路包括：一第五主動元件，該第五主動元件的控制端與該第五主動元件的第二端電性連接至該第二低頻時脈訊號線；一第六主動元件，該第六主動元件的第二端電性連接至該第二低頻時脈訊號線；一第七主動元件，該第五主動元件的第一端電性連接至該第六主動元件的控制端以及該第七主動元件的第二端；以及一第八主動元件，該第七主動元件的控制端以及該第八主動元件的控制端電性連接至該Q(n)點，該第七主動元件的第一端以及該第八主動元件的第一端電性連接至該電源線，該第六主動元件的第一端以及該第八主動元件的第二端電性連接至一K(n)點。
  2. 如申請專利範圍第1項所述的元件基板，其中該第一備用電路的該第一主動元件的控制端與該第一備用電路的該第一主動元件的第二端電性連接至該第一低頻時脈訊號線，其中該第一備用電路的該第二主動元件的第二端電性連接至該第一低頻時脈訊號線，且該第一輔助電路的一第一主動元件與該第一備用電路的該第一主動元件的排列方向不同於該切割路徑的延伸方向，其中多個第一開口位於該切割路徑的一側，多個第二開口位於該切割路徑的另一側，該第一輔助電路不藉由該些第一開口而是藉由一延伸部以及該些第二開口電性連接於該第一低頻時脈訊號線。
  3. 如申請專利範圍第1項所述的元件基板，更包括：一第二輔助電路，位於該周邊區；一第二輸出電路，位於該周邊區；一第三輔助電路，位於該周邊區；一第一低頻時脈訊號線，電性連接該第一備用電路，並適用於提供一第一低頻時脈訊號給該第一備用電路；以及一第二低頻時脈訊號線，電性連接該第二輔助電路以及該第三輔助電路，並適用於提供一第二低頻時脈訊號給該第二輔助電路以及該第三輔助電路，其中該第一低頻時脈訊號與該第二低頻時脈訊號為反向訊號；以及一電源線，電性連接至該第一輔助電路、該第二輔助電路、該第三輔助電路以及該第一備用電路。
  4. 如申請專利範圍第3項所述的元件基板，其中該第一輸出電路、該第一輔助電路以及該第二輔助電路位於一第一驅動單元中，該第二輸出電路、該第一備用電路以及該第三輔助電路位於一第二驅動單元中，其中該第一驅動單元相鄰於該第二驅動單元。
  5. 如申請專利範圍第1項所述的元件基板，其中該第一備用電路不重疊於該切割路徑。
  6. 一種元件基板，包括：一基板，具有一主動區以及位於該主動區至少一側的一周邊區；一第一驅動單元，位於該基板上，且包括：一第一輸出電路，位於該周邊區；一第一輔助電路，位於該周邊區；一第一備用電路，位於該周邊區，其中該第一輔助電路與該第一備用電路皆屬於上拉電路或下拉電路，且該第一輔助電路與該第一備用電路接收相同的訊號；以及一第二輔助電路，位於該周邊區；一第二驅動單元，相鄰於該第一驅動電路且位於該基板上，且包括：一第二輸出電路，位於該周邊區；一第三輔助電路，位於該周邊區；一第二備用電路，位於該周邊區，其中該第三輔助電路 與該第二備用電路皆屬於上拉電路或下拉電路，且該第三輔助電路與該第二備用電路接收相同的訊號；以及一第四輔助電路，位於該周邊區；一第一低頻時脈訊號線，電性連接該第一輔助電路、該第一備用電路與該第四輔助電路，並適用於提供一第一低頻時脈訊號給該第一輔助電路、該第一備用電路與該第四輔助電路；一第二低頻時脈訊號線，電性連接該第三輔助電路、該第二備用電路與該第二輔助電路，並適用於提供一第二低頻時脈訊號給該第三輔助電路、該第二備用電路與該第二輔助電路，其中該第一低頻時脈訊號與該第二低頻時脈訊號為反向訊號；以及一電源線，電性連接至該第一輔助電路、該第二輔助電路、該第三輔助電路、該第四輔助電路、該第一備用電路以及該第二備用電路；其中該第一驅動單元的該第一輔助電路與該第一備用電路各自包括：一第一主動元件，該第一主動元件的控制端與該第一主動元件的第二端電性連接至該第一低頻時脈訊號線；一第二主動元件，該第二主動元件的第二端連接至該第一低頻時脈訊號線；一第三主動元件，該第一主動元件的第一端電性連接至該第二主動元件的控制端以及該第三主動元件的第二端；以及 一第四主動元件，該第三主動元件的控制端以及該第四主動元件的控制端電性連接至一Q(n)點，該第三主動元件的第一端以及該第四主動元件的第一端電性連接至該電源線，該第二主動元件的第一端以及該第四主動元件的第二端電性連接至一P(n)點；且該第二輔助電路包括：一第五主動元件，該第五主動元件的控制端與該第五主動元件的第二端電性連接至該第二低頻時脈訊號線；一第六主動元件，該第六主動元件的第二端電性連接至該第二低頻時脈訊號線；一第七主動元件，該第五主動元件的第一端電性連接至該第六主動元件的控制端以及該第七主動元件的第二端；以及一第八主動元件，該第七主動元件的控制端以及該第八主動元件的控制端電性連接至該Q(n)點，該第七主動元件的第一端以及該第八主動元件的第一端電性連接至該電源線，該第六主動元件的第一端以及該第八主動元件的第二端電性連接至一K(n)點。
  7. 如申請專利範圍第6項所述的元件基板，其中該第一驅動單元更包括：一第一穩壓電路，電性連接於該第一驅動單元之該第一輔助電路與該第一備用電路，該第一穩壓電路包括：一第九主動元件，該第九主動元件的第二端電性連接至 該Q(n)點；一第十主動元件，該第十主動元件的第二端電性連接至該第一輸出電路之一輸出端；以及一第十一主動元件，該第九主動元件的控制端、該第十主動元件的控制端以及該第十一主動元件的控制端電性連接至該P(n)點，該第九主動元件的第一端、該第十主動元件的第一端以及該第十一主動元件的第一端電性連接至該電源線；一第二穩壓電路，包括：一第十二主動元件，該第十二主動元件的第二端電性連接至該Q(n)點；一第十三主動元件，該第十三主動元件的第二端電性連接至該第一輸出電路之該輸出端；以及一第十四主動元件，該第十二主動元件的控制端、該第十三主動元件的控制端以及該第十四主動元件的控制端電性連接至該K(n)點，該第十二主動元件的第一端、該第十三主動元件的第一端以及該第十四主動元件的第一端電性連接至該電源線；一第一下傳電路，包括一第十五主動元件，該第十五主動元件的控制端電性連接至該Q(n)點，該第十五開關元件的第一端適用於輸出第n級下傳訊號F(n)，該第十五主動元件的第二端電性連接至一第一高頻時脈訊號線，該第十一主動元件的第二端與該第十四主動元件的第二端電性連接至該第一下傳電路；其中該第一輸出電路包括一第十六主動元件，該第十六主動 元件的控制端電性連接至該Q(n)點，該第十六開關元件的第一端係作為該第一輸出電路之該輸出端而適用於輸出第n級閘極訊號G(n)，該第十六主動元件的第二端電性連接至該第一高頻時脈訊號線；一第一電壓控制電路，包括：一第十七主動元件，該第十七主動元件的控制端以及該第十七主動元件的第二端適用於接收第n-2級下傳訊號F(n-2)；以及一第十八主動元件，該第十八主動元件的控制端以及該第十八主動元件的第二端適用於接收第n+2級下傳訊號F(n+2)，該第十七主動元件的第一端以及該第十八主動元件的第一端電性連接至該Q(n)點；以及一第一反饋元件，該第一反饋元件的控制端電性連接至一第二高頻時脈訊號線，該第一反饋元件的第一端電性連接至該電源線，且該第一反饋元件的第二端電性連接至該Q(n)點。
  8. 一種元件基板，包括：一基板，具有一主動區以及位於該主動區至少一側的一周邊區；一第一驅動單元，位於該基板上，且包括：一第一輸出電路，位於該周邊區；一第一輔助電路，位於該周邊區；以及一第二輔助電路，位於該周邊區； 一第二驅動單元，相鄰於該第一驅動單元，且包括：一第二輸出電路，位於該周邊區；一第一備用電路，位於該周邊區；以及一第三輔助電路，位於該周邊區；一第一連接線，電性連接該第一備用電路至該第一輔助電路，其中該第一備用電路與該第一輔助電路皆屬於上拉電路或皆屬於下拉電路，且該第一備用電路與該第一輔助電路接收相同的訊號；一第一低頻時脈訊號線，電性連接該第一輔助電路與該第一備用電路，並提供一第一低頻時脈訊號給該第一輔助電路以及該第一備用電路；一第二低頻時脈訊號線，電性連接該第二輔助電路以及該第三輔助電路，並提供一第二低頻時脈訊號給該第二輔助電路以及該第三輔助電路，其中該第一低頻時脈訊號與該第二低頻時脈訊號為反向訊號；以及一電源線，電性連接至該第一輔助電路、該第二輔助電路、該第三輔助電路以及該第一備用電路；其中該第一驅動單元的該第一輔助電路與該第二驅動單元的該第一備用電路各自包括：一第一主動元件，該第一主動元件的控制端與該第一主動元件的第二端電性連接至該第一低頻時脈訊號線； 一第二主動元件，該第二主動元件的第二端電性連接至該第一低頻時脈訊號線；一第三主動元件；一第四主動元件，該第三主動元件的控制端與該第四主動元件的控制端電性連接；一第一開關元件，該第一主動元件的第一端電性連接至該第二主動元件的控制端、該第一開關元件的第二端以及該第三主動元件的第二端；以及一第二開關元件，該第一開關元件的控制端與該第二開關元件的控制端電性連接，該第一開關元件的第一端、該第二開關元件的第一端、該第三主動元件的第一端以及該第四主動元件的第一端電性連接至該電源線，該第二主動元件的第一端、該第二開關元件的第二端以及該第四主動元件的第二端彼此電性連接。
  9. 如申請專利範圍第8項所述的元件基板，其中該第一備用電路與該第一輔助電路皆屬於上拉電路，該第一驅動單元的該第一輔助電路的該第二主動元件的第一端、該第二開關元件的第二端以及該第四主動元件的第二端係藉由該第一連接線電性連接於該第二驅動單元的該第一備用電路的該第二主動元件的第一端、該第二開關元件的第二端以及該第四主動元件的第二端。
  10. 如申請專利範圍第8項所述的元件基板，更包括：一第三驅動單元，位於該基板上，其中該第一驅動單元位於該第三驅動單元與該第二驅動單元之間，且該第三驅動單元包括： 一第三輸出電路；一第二備用電路；以及一第四輔助電路；以及一第二連接線，電性連接該第二備用電路至該第二輔助電路，其中該第二備用電路與該第二輔助電路皆屬於上拉電路或皆屬於下拉電路，且該第二備用電路與該第二輔助電路接收相同的訊號。
  11. 如申請專利範圍第10項所述的元件基板，其中該第一驅動單元的該第二輔助電路以及該第三驅動單元的該第二備用電路各自包括：一第五主動元件，該第五主動元件的控制端與該第五主動元件的第二端電性連接至該第二低頻時脈訊號線；一第六主動元件，該第六主動元件的第二端電性連接至該第二低頻時脈訊號線；一第七主動元件；以及一第八主動元件，該第七主動元件的控制端與該第八主動元件的控制端電性連接；一第三開關元件，該第五主動元件的第一端電性連接至該第六主動元件的控制端、該第三開關元件的第二端以及該第七主動元件的第二端；以及一第四開關元件，該第三開關元件的控制端與該第四開關元件的控制端電性連接，該第三開關元件的第一端、該第四開關元 件的第一端、該第七主動元件的第一端以及該第八主動元件的第一端電性連接至該電源線，該第六主動元件的第一端、該第四開關元件的第二端以及該第八主動元件的第二端彼此電性連接。
  12. 如申請專利範圍第11項所述的元件基板，其中該第一驅動單元的該第二輔助電路以及該第三驅動單元的該第二備用電路皆屬於下拉電路，該第一驅動單元的該第二輔助電路的該第六主動元件的第一端、該第四開關元件的第二端以及該第八主動元件的第二端藉由該第二連接線電性連接於該第三驅動單元的該第二備用電路的該第六主動元件的第一端、該第四開關元件的第二端以及該第八主動元件的第二端。
TW108120866A 2019-06-17 2019-06-17 元件基板 TWI719505B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108120866A TWI719505B (zh) 2019-06-17 2019-06-17 元件基板
CN202010013671.7A CN111192524B (zh) 2019-06-17 2020-01-07 元件基板
US16/783,179 US10886302B1 (en) 2019-06-17 2020-02-06 Device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108120866A TWI719505B (zh) 2019-06-17 2019-06-17 元件基板

Publications (2)

Publication Number Publication Date
TW202101149A TW202101149A (zh) 2021-01-01
TWI719505B true TWI719505B (zh) 2021-02-21

Family

ID=70709880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120866A TWI719505B (zh) 2019-06-17 2019-06-17 元件基板

Country Status (3)

Country Link
US (1) US10886302B1 (zh)
CN (1) CN111192524B (zh)
TW (1) TWI719505B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227123A (en) * 2010-12-30 2012-07-01 Au Optronics Corp Liquid crystal display device and repairing method thereof
WO2014172965A1 (zh) * 2013-04-22 2014-10-30 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及阵列基板
TW201533717A (zh) * 2014-02-20 2015-09-01 Au Optronics Corp 檢測及修復顯示面板之方法
TW201543448A (zh) * 2014-05-08 2015-11-16 Au Optronics Corp 主動元件陣列基板及其修補方法
WO2018107533A1 (zh) * 2016-12-15 2018-06-21 武汉华星光电技术有限公司 一种栅极驱动电路及驱动方法、显示装置
WO2018126656A1 (zh) * 2017-01-03 2018-07-12 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101752834B1 (ko) * 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
TWI414152B (zh) 2010-12-08 2013-11-01 Au Optronics Corp 移位暫存器電路
CN103345093B (zh) * 2013-06-28 2015-12-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造、修复方法和显示装置
CN105047125A (zh) * 2015-09-18 2015-11-11 京东方科技集团股份有限公司 移位寄存器、其修复方法、栅极集成驱动电路及相应装置
CN108230986A (zh) * 2018-02-01 2018-06-29 京东方科技集团股份有限公司 栅极驱动电路、显示装置及其修复方法
CN108766334A (zh) * 2018-05-23 2018-11-06 南京中电熊猫平板显示科技有限公司 一种栅极驱动电路及其修复方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227123A (en) * 2010-12-30 2012-07-01 Au Optronics Corp Liquid crystal display device and repairing method thereof
WO2014172965A1 (zh) * 2013-04-22 2014-10-30 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及阵列基板
TW201533717A (zh) * 2014-02-20 2015-09-01 Au Optronics Corp 檢測及修復顯示面板之方法
TW201543448A (zh) * 2014-05-08 2015-11-16 Au Optronics Corp 主動元件陣列基板及其修補方法
WO2018107533A1 (zh) * 2016-12-15 2018-06-21 武汉华星光电技术有限公司 一种栅极驱动电路及驱动方法、显示装置
WO2018126656A1 (zh) * 2017-01-03 2018-07-12 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置

Also Published As

Publication number Publication date
CN111192524A (zh) 2020-05-22
CN111192524B (zh) 2021-10-08
US20200395387A1 (en) 2020-12-17
US10886302B1 (en) 2021-01-05
TW202101149A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
TWI820999B (zh) 顯示裝置
US10288958B2 (en) Double-sided display devices
TWI582739B (zh) 顯示器面板
US9928797B2 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
KR102315888B1 (ko) 게이트 회로 및 이를 이용한 표시 장치
US10121442B2 (en) Driving methods and driving devices of gate driver on array (GOA) circuit
CN110095889A (zh) 显示面板及其制作方法
US10204586B2 (en) Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
US20180336835A1 (en) Gate driving unit and gate driving circuit
US20180226035A1 (en) Goa gate driving circuit and liquid crystal display
JP5059471B2 (ja) 表示装置
JP2021103602A (ja) 半導体装置
CN105096874A (zh) 一种goa电路、阵列基板和液晶显示器
KR20110124529A (ko) 표시 패널
WO2017177486A1 (zh) 阵列基板及液晶显示面板
CN107300794B (zh) 液晶显示面板驱动电路及液晶显示面板
CN109064960A (zh) Goa电路及包括其的显示面板和显示装置
US11747948B2 (en) Light emitting substrate, display device and fabricating method
TWI719505B (zh) 元件基板
WO2023097778A1 (zh) 显示面板及电子装置
US20210201721A1 (en) Foldable display panel and foldable display device
TWI721473B (zh) 元件基板
WO2019127961A1 (zh) 关断信号产生电路和显示装置
TWI740585B (zh) 畫素陣列基板
WO2019242111A1 (zh) Goa电路及具有该goa电路的液晶显示装置