CN108766334A - 一种栅极驱动电路及其修复方法 - Google Patents

Abstract

本发明公开了一种栅极驱动电路及其修复方法，该栅极驱动电路将现有电路结构内某些具有重要功能或沟道宽度过大的薄膜晶体管替换为两个或两个以上独立的单元，并在版图上预留各个独立单元中栅极、源极和漏极可实现激光切割或连接的空间，当一个或一个以上独立单元出现损伤或损坏时，将损伤或损坏的单元切割孤立，让完好的单元继续工作，实现薄膜晶体管级别的可修复性；在实现可修复的同时，面积较小的薄膜晶体管可以降低工艺流程中出现损伤或损坏的概率；本发明不需要在栅极驱动电路区域内放置额外的候补移位寄存器和修复线；且修复过程一般仅需激光切断和连接操作，修复简单，适合规模化操作。

Description

一种栅极驱动电路及其修复方法

技术领域

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及其修复方法。

背景技术

在薄膜晶体管(TFT,Thin Film Transisitor)显示装置中，栅极驱动电路(GDM,Gate Driver Monolithic)技术具有降低制造成本、减少模组绑定(bonding)时间、可实现窄边框等优点。

但需要同时注意到的是栅极驱动电路是由若干个移位寄存器(shiftregister)组成(一般有几百到几千)，而一个移位寄存器包含若干个薄膜晶体管(一般包含几个到几十个)。所以栅极驱动电路一般是由成千上万个薄膜晶体管构成，如果其中某一颗薄膜晶体管出现损伤或损坏，很可能会造成面板不良，从而影响面板的良率，所以实现栅极驱动电路的可修复性是显示行业从业人员面临的一个课题。

现有的修复方法较少，并且只存在移位寄存器级别的修复，即将含有损伤或损坏薄膜晶体管的移位寄存器切断掉，用其他级的或者候补的移位寄存器代替工作。这种修复办法需要在栅极驱动电路内放置额外的修复线，修复时也较为复杂，不利于工厂生产时规模化的修复，具体可参考专利：CN201510739886和CN201610051710。

此外，栅极驱动电路中一些重要的薄膜晶体管往往沟道宽度过大，一方面在工艺流程中，薄膜晶体管面积过大会导致出现损伤或损坏的概率加大；另外一个方面，如果电路内起到某一作用的只有一颗薄膜晶体管，出现损伤一般也无法实现薄膜晶体管级别的修复。

发明内容

为解决上述技术问题，本发明提供一种栅极驱动电路及其修复方法，将栅极驱动电路内某些具有重要功能或沟道宽度过大的薄膜晶体管替换为两个或两个以上独立的单元，当一个或一个以上独立单元出现损伤或损坏时，将损伤或损坏的单元切割孤立，让完好的单元继续工作，实现薄膜晶体管级别的可修复性。

本发明提供的技术方案如下：

本发明公开了一种栅极驱动电路，包括多个模块，其中至少一个模块包括第一子薄膜晶体管和第二子薄膜晶体管，所述第一子薄膜晶体管的控制端连接所述第二子薄膜晶体管的控制端，所述第一子薄膜晶体管的第一通路端连接所述第二子薄膜晶体管的第一通路端，所述第一子薄膜晶体管的第二通路端连接所述第二子薄膜晶体管的第二通路端。

优选地，本发明的栅极驱动电路还包括第一子电容和第二子电容，所述第一子薄膜晶体管的第一通路端连接所述第一子电容的第一极板，所述第二子薄膜晶体管的第一通路端连接所述第二子电容的第一极板。

本发明公开了一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；

上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；

所述上拉模块包括时钟信号输入端子、第一上拉控制节点端子、栅极扫描信号输出端子、双栅连接端子、第一薄膜晶体管、第二薄膜晶体管、第一电容以及第二电容；所述时钟信号输入端子输入第一时钟信号，所述第一上拉控制节点端子连接上拉控制节点，所述栅极扫描信号输出端子输出第n级栅极扫描信号；

第一薄膜晶体管的控制端和第二薄膜晶体管的控制端均与第一上拉控制节点端子电性连接，第一薄膜晶体管的控制端和第二薄膜晶体管的控制端通过双栅连接端子电性连接，第一薄膜晶体的控制端与第一电容的第一极板电性连接，第二薄膜晶体管的控制端与第二电容的第一极板电性连接；

第一薄膜晶体管的第一通路端和第二薄膜晶体管的第一通路端均与时钟信号输入端子电性连接；

第一薄膜晶体管的第二通路端和第二薄膜晶体管的第二通路端均与栅极扫描信号输出端子电性连接，第一薄膜晶体管的第二通路端与第一电容的第二极板电性连接，第二薄膜晶体管的第二通路端与第二电容的第二极板电性连接。

优选地，所述第一薄膜晶体管的控制端、第二薄膜晶体管的控制端、第一上拉控制节点端子、双栅连接端子、第一电容的第一极板和第二极板的第一极板均由栅极金属层在同一层经刻蚀形成；

所述时钟信号输入端子、第一薄膜晶体管的第一通路端、第一薄膜晶体管的第二通路端、第二薄膜晶体管的第一通路端、第二薄膜晶体管的第二通路端、第一电容的第二极板、第二电容的第二极板以及栅极扫描信号输出端子均由源漏极金属层在同一层经刻蚀形成。

优选地，所述上拉模块设有第一切断点、第二切断点、第三切断点、第四切断点、第五切断点、第六切断点以及第七切断点；

所述第一切断点位于第一薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第二切断点位于第二薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第三切断点位于第一薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第四切断点位于第二薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第五切断点位于第一薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第六切断点位于第二薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第七切断点位于第一薄膜晶体管的控制端和第二薄膜晶体管的控制端之间。

本发明公开了一种栅极驱动电路的修复方法，应用于如上述的栅极驱动电路，包括步骤：

第一步：检测第n级栅极驱动电路的损伤或损坏区域；

第二步：若损伤或损坏区域位于第一薄膜晶体管，则切断第一薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使第一薄膜晶体管的控制端与第二薄膜晶体管的控制端之间断开，切断第一薄膜晶体管的第一通路端和时钟信号输入端子的连接处，并切断第一薄膜晶体管的第二通路端和栅极扫描信号输出端子的连接处；

若损伤或损坏区域位于第二薄膜晶体管，则切断第二薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使第一薄膜晶体管的控制端与第二薄膜晶体管的控制端之间断开，切断第二薄膜晶体管的第一通路端和时钟信号输入端子的连接处，并切断第二薄膜晶体管的第二通路端和栅极扫描信号输出端子的连接处。

本发明还公开了一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；

上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；

其特征在于：所述上拉控制模块包括上拉控制信号输入端子、第二上拉控制节点端子、第一金属线连接端子、第二金属线连接端子、第三薄膜晶体管和第四薄膜晶体管，所述上拉控制信号输入端子输入第n级上拉控制信号，所述第二上拉控制节点端子与所述上拉控制节点电性连接；

第三薄膜晶体管的控制端和第四薄膜晶体管的控制端均与上拉控制信号输入端子电性连接；

第三薄膜晶体管的第一通路端通过第一接触孔与第三薄膜晶体管的控制端电性连接，第四薄膜晶体管的第一通路端通过第二接触孔与第四薄膜晶体管的控制端电性连接；

第三薄膜晶体管的第二通路端通过第三接触孔与第一金属连接线端子电性连接，且与第二上拉控制节点端子电性连接；第四薄膜晶体管的第二通路端通过第四接触孔与第二金属连接线端子电性连接，且与第二上拉控制节点端子电性连接。

优选地，所述第三薄膜晶体管的控制端、第四薄膜晶体管的控制端、上拉控制信号输入端子、第一金属线连接端子和第二金属线连接端子均由栅极金属层在同一层经刻蚀形成；

第二上拉控制节点端子、第三薄膜晶体管的第一通路端、第三薄膜晶体管的第二通路端、第四薄膜晶体管的第一通路端和第四薄膜晶体管的第二通路端均由源漏极金属层在同一层经刻蚀形成。

优选地，所述上拉控制模块设有第八切断点、第九切断点、第十切断点、第十一切断点以及第十二切断点；

所述第八切断点位于第三薄膜晶体管的控制端和上拉控制信号输入端子之间；所述第九切断点位于第四薄膜晶体管的控制端和上拉控制信号输入端子之间；所述第十切断点位于第三薄膜晶体管的第二通路端和第一金属线连接端子之间；所述第十一切断点位于第四薄膜晶体管的第二通路端和第二金属线连接端子之间；所述第十二切断点位于第三薄膜晶体管的第二通路端和第二上拉控制节点端子之间；所述第十三切断点位于第四薄膜晶体管的第二通路端和第二上拉控制节点端子之间。

本发明还公开了一种栅极驱动电路的修复方法，应用于上述的栅极驱动电路，包括步骤：

第一步：检测第n级栅极驱动电路的损伤或损坏区域；

第二步：若损伤或损坏区域位于第三薄膜晶体管，则切断第三薄膜晶体管的控制端和上拉控制信号输入端子的连接处，切断第三薄膜晶体管的第二通路端和第一金属线连接端子的连接处，并切断第三薄膜晶体管的第二通路端和第二上拉控制节点端子的连接处；

若损伤或损坏区域位于第四薄膜晶体管，则进行切断第四薄膜晶体管的控制端和上拉控制信号输入端子的连接处，切断第四薄膜晶体管的第二通路端和第二金属线连接端子的连接处，并切断第四薄膜晶体管的第二通路端和第二上拉控制节点端子的连接处。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、将栅极驱动电路内某些具有重要功能或沟道宽度过大的薄膜晶体管分隔为两个或两个以上独立的单元，当一个或一个以上独立单元出现损伤或损坏时，将损伤或损坏的单元切割孤立，让完好的单元继续工作，实现薄膜晶体管级别的可修复性；

2、为各个独立单元中薄膜晶体管的栅极、源极和漏极在版图上预留可实现激光切割或连接的空间；

3、单颗薄膜晶体管替换为一个或一个以上独立单元后，单个单元面积减少，出现损伤或损坏的概率也大大降低；

4、不需要在栅极驱动电路区域内放置额外的候补移位寄存器和修复线；

5、修复过程一般仅需激光切断和连接操作，修复简单，适合规模化操作。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为现有栅极驱动电路的移位寄存器电路框架示意图；

图2为本发明实施例一的移位寄存器的电路示意图；

图3为图2所示移位寄存器的版图示意图；

图4为本发明实施例二的移位寄存器的电路示意图；

图5为图4所示移位寄存器的版图示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。

栅极驱动电路包括N(N>2，且N为整数)级移位寄存器，如图1所示，第n(1≤n≤N，且n为整数)级移位寄存器包括上拉控制模块21、上拉模块22、下拉模块23和下拉维持模块24，第n(1≤n≤N，且n为整数)级移位寄存器还可能包括图未示的其他电路模块。上拉控制模块21、上拉模块22、下拉模块23和下拉维持模块24各包含一个或多个薄膜晶体管。

其中上拉控制模块21、上拉模块22、下拉模块23和下拉维持模块24相连接于上拉控制节点netAn，下拉模块22和下拉维持模块24输入恒压低电平VSS，上拉模块22和下拉维持模块24相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号Gn。

每个薄膜晶体管均包括控制端、第一通路端和第二通路端，在以下的实施例中，控制端为栅极，其中一个通路端为源极、另一个通路端为漏极。当源极和漏极通过半导体层导通时，薄膜晶体管处于开启状态。

现有技术中栅极驱动电路中一些重要的薄膜晶体管往往沟道宽度过大，一方面在工艺流程中，薄膜晶体管面积过大会导致出现损伤或损坏的概率加大；另外一个方面，如果只有一颗薄膜晶体管，出现损伤一般也无法实现薄膜晶体管级别的修复。

本发明将栅极驱动电路内某些具有重要功能或沟道宽度过大的薄膜晶体管替换为两个或两个以上独立的单元，并在版图上预留各个独立单元中栅极、源极和漏极可实现激光切割或连接的空间，当一个或一个以上独立单元出现损伤或损坏时，将损伤或损坏的单元切割孤立，让完好的单元继续工作，实现薄膜晶体管级别的可修复性；面积较小的薄膜晶体管可以降低工艺流程中出现损伤或损坏的概率；本发明不需要在栅极驱动电路区域内放置额外的候补移位寄存器和修复线；且修复过程一般仅需激光切断操作，修复简单，适合规模化操作。

较具体地，将现有结构中一个面积较大的原薄膜晶体管替换为第一子薄膜晶体管和第二子薄膜晶体管，第一子薄膜晶体管的控制端连接第二子薄膜晶体管的控制端，并与原薄膜晶体管的控制端连接一致的端子；第一子薄膜晶体管的第一通路端连接第二子薄膜晶体管的第一通路端，并与原薄膜晶体管的第一通路端连接一致的端子；第一子薄膜晶体管的第二通路端连接第二子薄膜晶体管的第二通路端，并与原薄膜晶体管的第二通路端连接一致的端子。特别地，当原薄膜晶体管的第一通路端连接一电容时，可以将现有结构中的原电容替换为连接第一子薄膜晶体管的第一子电容和连接第二薄膜晶体管的第二子电容，第一子薄膜晶体管的第一通路端连接第一子电容的第一极板，第二子薄膜晶体管的第一通路端连接第二子电容的第一极板。

下面以具体实施例详细介绍本发明。

实施例一：

如图2所示，将上拉模块22中的第一原薄膜晶体管M10(如图1)替换为第一薄膜晶体管M10A和第二薄膜晶体管M10B，并在版图上预留了第一薄膜晶体管M10A和第二薄膜晶体管M10B可实现栅极、源极和漏极激光切割的空间。

第一薄膜晶体管M10A和第二薄膜晶体管M10B对比第一原薄膜晶体管M10面积和沟道宽度更小。

具体地，上拉模块22包括时钟信号输入端子31、第一上拉控制节点端子32、栅极扫描信号输出端子33、双栅连接端子34、第一薄膜晶体管M10A、第二薄膜晶体管M10B、第一电容Cb1以及第二电容Cb2；时钟信号输入端子31输入第一时钟信号CKm，第一上拉控制节点端子32连接上拉控制节点netAn，栅极扫描信号输出端子33输出第n级栅极扫描信号Gn。

第一薄膜晶体管M10A包括第一薄膜晶体管的控制端G1、设在第一薄膜晶体管的控制端G1上的第一薄膜晶体管的半导体层SE1、设在第一薄膜晶体管的半导体层SE1上且与第一薄膜晶体管的半导体层SE1电性连接的第一薄膜晶体管的第一通路端S1和第一薄膜晶体管的第二通路端D1。第二薄膜晶体管M10B包括第二薄膜晶体管的控制端G2、设在第二薄膜晶体管的控制端G2上的第二薄膜晶体管的半导体层SE2、设在第二薄膜晶体管的半导体层SE2上且与第二薄膜晶体管的半导体层SE2电性连接的第二薄膜晶体管的第一通路端S2和第二薄膜晶体管的第二通路端D2。

其中，第一薄膜晶体管的控制端G1、第二薄膜晶体管的控制端G2、第一上拉控制节点端子32、双栅连接端子34、第一电容Cb1的第一极板和第二极板Cb2的第一极板均由栅极金属层在同一层经刻蚀形成。其中，时钟信号输入端子31、第一薄膜晶体管的第一通路端S1、第一薄膜晶体管的第二通路端D1、第二薄膜晶体管的第一通路端S2、第二薄膜晶体管的第二通路端D2、第一电容Cb1的第二极板、第二电容Cb2的第二极板以及栅极扫描信号输出端子33均由源漏极金属层在同一层经刻蚀形成。

如图3所示，第一薄膜晶体管的控制端G1和第二薄膜晶体管的控制端G2均与第二上拉控制节点端子32电性连接，且第一薄膜晶体管的控制端G1和第二薄膜晶体管的控制端G2通过双栅连接端子34电性连接，第一薄膜晶体的控制端G1与第一电容Cb1的第一极板电性连接，第二薄膜晶体管的控制端G2与第二电容Cb2的第一极板电性连接。

第一薄膜晶体管的第一通路端S1和第二薄膜晶体管的第一通路端S1均与时钟信号输入端子31电性连接。

第一薄膜晶体管的第二通路端D1和第二薄膜晶体管的第二通路端D2均与栅极扫描信号输出端子33电性连接，第一薄膜晶体管的第二通路端D1与第一电容Cb1的第二极板电性连接，第二薄膜晶体管的第二通路端D2与第二电容Cb2的第二极板电性连接。

如图3，上拉模块22设有第一切断点01、第二切断点02、第三切断点03、第四切断点04、第五切断点05、第六切断点06以及第七切断点07。

其中，第一切断点01位于第一薄膜晶体管的控制端G1和第二上拉控制节点端子32之间，第二切断点02位于第二薄膜晶体管的控制端G2和第二上拉控制节点端子32之间，第三切断点03位于第一薄膜晶体管的第一通路端S1和时钟信号输入端子31之间；第四切断点04位于第二薄膜晶体管的第一通路端S2和时钟信号输入端子31之间；第五切断点05位于第一薄膜晶体管的第二通路端D1和栅极扫描信号输出端子33之间；第六切断点位于第二薄膜晶体管的第二通路端D2和栅极扫描信号输出端子33之间；第七切断点位于第一薄膜晶体管的控制端G1和第二薄膜晶体管的控制端G1之间。

应用于本实施例的栅极驱动电路的修复方法包括以下步骤：

第一步：检测第n级栅极驱动电路的损伤或损坏区域；

第二步：若损伤或损坏区域位于第一薄膜晶体管M10A，则切断第一薄膜晶体管的控制端G1和第一上拉控制节点端子32的连接处(即对切断点01进行激光切断)，切断双栅连接端子34使第一薄膜晶体管的控制端G1与第二薄膜晶体管的控制端G2之间断开(即对切断点07进行激光切断)，切断第一薄膜晶体管的第一通路端G1和时钟信号输入端子31的连接处(即对切断点03进行激光切断)，并切断第一薄膜晶体管的第二通路端D1和栅极扫描信号输出端子33的连接处(即对切断点05进行激光切断)；修复完成后，完整的第二薄膜晶体管M10B继续工作，显示面板正常显示；

若损伤或损坏区域位于第二薄膜晶体管M10B，则切断第二薄膜晶体管的控制端G1和第一上拉控制节点端子32的连接处(即对切断点02进行激光切断)，切断双栅连接端子34使第一薄膜晶体管的控制端G1与第二薄膜晶体管的控制端G2之间断开(即对切断点07进行激光切断)，切断第一薄膜晶体管的第一通路端S1和时钟信号输入端子32的连接处(即对切断点04进行激光切断)，并切断第一薄膜晶体管的第二通路端D1和栅极扫描信号输出端子33的连接处(即对切断点06进行激光切断)；修复完成后，完整的第一薄膜晶体管M10A继续工作，显示面板正常显示。

实施例二：

如图4所示，将上拉控制模块21中的第二原薄膜晶体管M1(如图1)替换为第三薄膜晶体管M1A和第四薄膜晶体管M1B，并在版图上预留了第三薄膜晶体管M1A和第四薄膜晶体管M1B可实现栅极、源极和漏极激光切割的空间。

第一薄膜晶体管M1A和第二薄膜晶体管M1B对比第二原薄膜晶体管M1面积和沟道宽度更小。

具体地，如图5所示，上拉控制模块21包括上拉控制信号输入端子41、第二上拉控制节点端子42、第一金属线连接端子43、第二金属线连接端子44、第三薄膜晶体管M1A和第四薄膜晶体管M1B，上拉控制信号输入端子41输入第n级上拉控制信号，第二上拉控制节点端子42与上拉控制节点netAn电性连接。

第n级上拉控制信号优选地为前级栅极扫描信号，特别地为第n-1级栅极扫描信号Gn-1或第n-2级栅极扫描信号Gn-2。

第三薄膜晶体管M1A包括第三薄膜晶体管的控制端G3、设在第三薄膜晶体管的控制端G3上的第三薄膜晶体管的半导体层SE3、设在第三薄膜晶体管的半导体层SE3上且与第三薄膜晶体管的半导体层SE3电性连接的第三薄膜晶体管的第一通路端S3和第三薄膜晶体管的第二通路端D3。第四薄膜晶体管M1B包括第四薄膜晶体管的控制端G4、设在第四薄膜晶体管的控制端G4上的第四薄膜晶体管的半导体层SE4、设在第四薄膜晶体管的半导体层SE4上且与第四薄膜晶体管的半导体层SE4电性连接的第四薄膜晶体管的第一通路端S4和第四薄膜晶体管的第二通路端D4。

其中，第三薄膜晶体管的控制端G3、第四薄膜晶体管的控制端G4、上拉控制信号输入端子41、第一金属线连接端子43和第二金属线连接端子44均由栅极金属层在同一层经刻蚀形成。其中，第二上拉控制节点端子42、第三薄膜晶体管的第一通路端S3、第三薄膜晶体管的第二通路端D3、第四薄膜晶体管的第一通路端S4和第四薄膜晶体管的第二通路端D4均由源漏极金属层在同一层经刻蚀形成。

如图5所示，第三薄膜晶体管的控制端G3和第四薄膜晶体管的控制端G4均与上拉控制信号输入端子41电性连接；

第三薄膜晶体管的第一通路端S3通过第一接触孔K1与第三薄膜晶体管的控制端G3电性连接，第四薄膜晶体管的第一通路端S4通过第二接触孔K3与第四薄膜晶体管的控制端G4电性连接；

第三薄膜晶体管的第二通路端D3通过第三接触孔K3与第一金属连接线端子43电性连接，且与第二上拉控制节点端子42电性连接；第四薄膜晶体管的第二通路端D4通过第四接触孔K4与第二金属连接线端子44电性连接，且与第二上拉控制节点端子42电性连接。

如图5，上拉控制模块21设有第八切断点08、第九切断点09、第十切断点10、第十一切断点11、第十二切断点12以及第十三切断点13。

其中，第八切断点08位于第三薄膜晶体管的控制端G3和上拉控制信号输入端子41之间；第九切断点09位于第四薄膜晶体管的控制端G4和上拉控制信号输入端子41之间；第十切断点10位于第三薄膜晶体管的第二通路端D3和第一金属线连接端子43之间；第十一切断点11位于第四薄膜晶体管的第二通路端D4和第二金属线连接端子44之间；第十二切断点12位于第三薄膜晶体管的第二通路端D3和第二上拉控制节点端子42之间；第十三切断点13位于第四薄膜晶体管的第二通路端D4和第二上拉控制节点端子42之间。

应用于本实施例的栅极驱动电路的修复方法包括以下步骤：

第一步：检测第n级栅极驱动电路的损伤或损坏区域；

第二步：若损伤或损坏区域位于第三薄膜晶体管M1A，则切断第三薄膜晶体管的控制端G3和上拉控制信号输入端子41的连接处(即对切断点08进行激光切断)，切断第三薄膜晶体管的第二通路端D3和第一金属线连接端子43的连接处(即对切断点10进行激光切断)，并切断第三薄膜晶体管的第二通路端D3和第二上拉控制节点端子42的连接处(即对切断点12进行激光切断)；修复完成后，完整的第四薄膜晶体管M1B继续工作，显示面板正常显示；

若损伤或损坏区域位于第四薄膜晶体管M4A，则进行切断第四薄膜晶体管的控制端G4和上拉控制信号输入端子41的连接处(即对切断点09进行激光切断)，切断第四薄膜晶体管的第二通路端D4和第二金属线连接端子43的连接处(即对切断点11进行激光切断)，并切断第四薄膜晶体管的第二通路端D4和第二上拉控制节点端子42的连接处(即对切断点13进行激光切断)；修复完成后，完整的第三薄膜晶体管M1A继续工作，显示面板正常显示。

需要说明的是，本发明所公开的栅极驱动电路及其修复方法不局限与实施例一中对上拉模块22进行的改进和实施例二中对上拉控制模块21进行的改进，还包括对其他模块及其他栅极驱动电路内的薄膜晶体管所进行的类似改进及其相应的修复方法。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出多个改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种栅极驱动电路，包括多个模块，其特征在于：

至少一个模块包括第一子薄膜晶体管和第二子薄膜晶体管，

所述第一子薄膜晶体管的控制端连接所述第二子薄膜晶体管的控制端，所述第一子薄膜晶体管的第一通路端连接所述第二子薄膜晶体管的第一通路端，所述第一子薄膜晶体管的第二通路端连接所述第二子薄膜晶体管的第二通路端。

2.根据权利要求1所述的栅极驱动电路，其特征在于：

还包括第一子电容和第二子电容，所述第一子薄膜晶体管的第一通路端连接所述第一子电容的第一极板，所述第二子薄膜晶体管的第一通路端连接所述第二子电容的第一极板。

3.一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；

上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；

其特征在于：所述上拉模块包括时钟信号输入端子、第一上拉控制节点端子、栅极扫描信号输出端子、双栅连接端子、第一薄膜晶体管、第二薄膜晶体管、第一电容以及第二电容；所述时钟信号输入端子输入第一时钟信号，所述第一上拉控制节点端子连接上拉控制节点，所述栅极扫描信号输出端子输出第n级栅极扫描信号；

第一薄膜晶体管的控制端和第二薄膜晶体管的控制端均与第一上拉控制节点端子电性连接，第一薄膜晶体管的控制端和第二薄膜晶体管的控制端通过双栅连接端子电性连接，第一薄膜晶体的控制端与第一电容的第一极板电性连接，第二薄膜晶体管的控制端与第二电容的第一极板电性连接；

第一薄膜晶体管的第一通路端和第二薄膜晶体管的第一通路端均与时钟信号输入端子电性连接；

第一薄膜晶体管的第二通路端和第二薄膜晶体管的第二通路端均与栅极扫描信号输出端子电性连接，第一薄膜晶体管的第二通路端与第一电容的第二极板电性连接，第二薄膜晶体管的第二通路端与第二电容的第二极板电性连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于：

所述第一薄膜晶体管的控制端、第二薄膜晶体管的控制端、第一上拉控制节点端子、双栅连接端子、第一电容的第一极板和第二极板的第一极板均由栅极金属层在同一层经刻蚀形成；

所述时钟信号输入端子、第一薄膜晶体管的第一通路端、第一薄膜晶体管的第二通路端、第二薄膜晶体管的第一通路端、第二薄膜晶体管的第二通路端、第一电容的第二极板、第二电容的第二极板以及栅极扫描信号输出端子均由源漏极金属层在同一层经刻蚀形成。

5.根据权利要求3所述的栅极驱动电路，其特征在于：

所述上拉模块设有第一切断点、第二切断点、第三切断点、第四切断点、第五切断点、第六切断点以及第七切断点；

所述第一切断点位于第一薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第二切断点位于第二薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第三切断点位于第一薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第四切断点位于第二薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第五切断点位于第一薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第六切断点位于第二薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第七切断点位于第一薄膜晶体管的控制端和第二薄膜晶体管的控制端之间。

6.一种栅极驱动电路的修复方法，应用于如权利要求3所述的栅极驱动电路，其特征在于，包括步骤：

第一步：检测第n级栅极驱动电路的损伤或损坏区域；

第二步：若损伤或损坏区域位于第一薄膜晶体管，则切断第一薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使第一薄膜晶体管的控制端与第二薄膜晶体管的控制端之间断开，切断第一薄膜晶体管的第一通路端和时钟信号输入端子的连接处，并切断第一薄膜晶体管的第二通路端和栅极扫描信号输出端子的连接处；

若损伤或损坏区域位于第二薄膜晶体管，则切断第二薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使第一薄膜晶体管的控制端与第二薄膜晶体管的控制端之间断开，切断第二薄膜晶体管的第一通路端和时钟信号输入端子的连接处，并切断第二薄膜晶体管的第二通路端和栅极扫描信号输出端子的连接处。

7.一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；

上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；

其特征在于：所述上拉控制模块包括上拉控制信号输入端子、第二上拉控制节点端子、第一金属线连接端子、第二金属线连接端子、第三薄膜晶体管和第四薄膜晶体管，所述上拉控制信号输入端子输入第n级上拉控制信号，所述第二上拉控制节点端子与所述上拉控制节点电性连接；

第三薄膜晶体管的控制端和第四薄膜晶体管的控制端均与上拉控制信号输入端子电性连接；

第三薄膜晶体管的第一通路端通过第一接触孔与第三薄膜晶体管的控制端电性连接，第四薄膜晶体管的第一通路端通过第二接触孔与第四薄膜晶体管的控制端电性连接；

第三薄膜晶体管的第二通路端通过第三接触孔与第一金属连接线端子电性连接，且与第二上拉控制节点端子电性连接；第四薄膜晶体管的第二通路端通过第四接触孔与第二金属连接线端子电性连接，且与第二上拉控制节点端子电性连接。

8.根据权利要求7所述的栅极驱动电路，其特征在于：

所述第三薄膜晶体管的控制端、第四薄膜晶体管的控制端、上拉控制信号输入端子、第一金属线连接端子和第二金属线连接端子均由栅极金属层在同一层经刻蚀形成；

第二上拉控制节点端子、第三薄膜晶体管的第一通路端、第三薄膜晶体管的第二通路端、第四薄膜晶体管的第一通路端和第四薄膜晶体管的第二通路端均由源漏极金属层在同一层经刻蚀形成。

9.根据权利要求7所述的栅极驱动电路，其特征在于：

所述上拉控制模块设有第八切断点、第九切断点、第十切断点、第十一切断点以及第十二切断点；

所述第八切断点位于第三薄膜晶体管的控制端和上拉控制信号输入端子之间；所述第九切断点位于第四薄膜晶体管的控制端和上拉控制信号输入端子之间；所述第十切断点位于第三薄膜晶体管的第二通路端和第一金属线连接端子之间；所述第十一切断点位于第四薄膜晶体管的第二通路端和第二金属线连接端子之间；所述第十二切断点位于第三薄膜晶体管的第二通路端和第二上拉控制节点端子之间；所述第十三切断点位于第四薄膜晶体管的第二通路端和第二上拉控制节点端子之间。

10.一种栅极驱动电路的修复方法，应用于如权利要求7所述的栅极驱动电路，其特征在于，包括步骤：

第一步：检测第n级栅极驱动电路的损伤或损坏区域；

第二步：若损伤或损坏区域位于第三薄膜晶体管，则切断第三薄膜晶体管的控制端和上拉控制信号输入端子的连接处，切断第三薄膜晶体管的第二通路端和第一金属线连接端子的连接处，并切断第三薄膜晶体管的第二通路端和第二上拉控制节点端子的连接处；

若损伤或损坏区域位于第四薄膜晶体管，则进行切断第四薄膜晶体管的控制端和上拉控制信号输入端子的连接处，切断第四薄膜晶体管的第二通路端和第二金属线连接端子的连接处，并切断第四薄膜晶体管的第二通路端和第二上拉控制节点端子的连接处。