CN104992649A - 一种用于测试显示面板的电路及液晶显示面板 - Google Patents
一种用于测试显示面板的电路及液晶显示面板 Download PDFInfo
- Publication number
- CN104992649A CN104992649A CN201510401020.4A CN201510401020A CN104992649A CN 104992649 A CN104992649 A CN 104992649A CN 201510401020 A CN201510401020 A CN 201510401020A CN 104992649 A CN104992649 A CN 104992649A
- Authority
- CN
- China
- Prior art keywords
- voltage
- display panel
- signal line
- type
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种用于测试显示面板的电路及液晶显示面板,该电路包括:金属绕线,其用于将测试信号引入驱动信号线,其中,在金属绕线与驱动信号线之间设置一传输门,用以在对显示面板进行测试时,将测试信号传输至驱动信号线,以及在显示面板正常工作时,断开金属绕线与驱动信号线的连接。本发明一定程度上可以产生ESD防护效果,同时可以有效的降低驱动信号对应的RC负载效应。
Description
技术领域
本发明涉及液晶显示技术领域,具体地说,涉及一种用于测试显示面板的电路及液晶显示面板。
背景技术
中小尺寸显示面板在良率的爬坡初期,在设计上都会预留Array(阵列)测试。Array测试的方法就是在显示面板的Source end(源端)侧摆放一排测试焊盘Pd,然后将面板正常显示时所需要的测试信号从焊盘Pd处通过外接的方式给到面板内。
外接的测试信号在导通的瞬间就会有ESD(静电释放)产生的可能,因此,在设计时都会在Array测试的焊盘Pd旁边用金属进行绕线。这样做的目的就是为了增加测试信号线的电阻值,可一定程度上降低ESD发生的几率。
但是,在显示面板正常显示时,Array测试的金属绕线存在RC Loading(RC负载),会造成显示驱动信号的RC负载过大,从而影响显示面板的正常显示。
发明内容
为解决以上问题,本发明提供了一种用于测试显示面板的电路及液晶显示面板,一定程度上产生ESD防护效果,还可以有效地降低驱动信号对应的RC负载问题。
根据本发明的一个方面,提供了一种用于测试显示面板的电路,包括:
金属绕线,其用于将测试信号引入驱动信号线,
其中,在所述金属绕线与所述驱动信号线之间设置一传输门,用以在对显示面板进行测试时,将所述测试信号传输至所述驱动信号线,以及在显示面板正常工作时,断开所述金属绕线与所述驱动信号线的连接。
根据本发明的一个实施例,所述传输门由一N型晶体管或一P型晶体管构成。
根据本发明的一个实施例,在对显示面板进行测试及在显示面板正常工作时,向所述传输门中的晶体管提供不同的开启电压,其中:
在对显示面板进行测试时,当采用所述N型晶体管时,向所述N型晶体管提供第一电压,当采用所述P型晶体管时,向所述P型晶体管提供第二电压,以使所述测试信号通过所述传输门到达所述驱动信号线;
在显示面板正常工作时,当采用所述N型晶体管时,向所述N型晶体管提供所述第二电压,当采用所述P型晶体管时,向所述P型晶体管提供所述第一电压,以断开所述金属绕线与所述驱动信号线的连接。
根据本发明的一个实施例,所述传输门由一对N型晶体管和P型晶体管并联构成。
根据本发明的一个实施例,在对显示面板进行测试及在显示面板正常工作时,向所述传输门中的一对晶体管提供不同的开启电压,其中:
在对显示面板进行测试时,向所述N型晶体管提供第一电压,向所述P型晶体管提供第二电压,以使所述测试信号通过所述传输门到达所述驱动信号线;
在显示面板正常工作时,向所述N型晶体管提供第二电压,向所述P型晶体管提供第一电压,以断开所述金属绕线与所述驱动信号线的连接。
根据本发明的一个实施例,所述第一电压和所述第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定,所述第一电压大于所述驱动电压范围中的驱动电压最大值,所述第二电压小于所述驱动电压范围中的驱动电压最小值。
根据本发明的一个实施例,所述第一电压与所述驱动电压最大值的差值等于所述N型晶体管的开启电压,所述第二电压与所述驱动电压最小值的差值等于所述P型晶体管的开启电压。
根据本发明的一个实施例,所述第一电压和所述第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定,所述第一电压等于所述驱动电压范围中的驱动电压最大值,所述第二电压等于所述驱动电压范围中的驱动电压最小值。
根据本发明的一个实施例,所述传输门由一对N型TFT薄膜晶体管和P型TFT薄膜晶体管并联构成或由一对N型MOSFET管和P型MOSFET管并联构成。
根据本发明的另一个方面,还提供了一种采用以上任一项所述电路的液晶显示面板。
本发明的有益效果:
本发明通过在金属绕线和驱动信号线之间设置一传输门,来对金属绕线和驱动信号线之间的连接进行控制,一定程度上可以产生ESD防护效果,同时可以有效的降低驱动信号对应的RC负载效应。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要的附图做简单的介绍:
图1是现有技术中Array测试时的GOA走线示意图;
图2是现有技术中Array测试时为改善ESD而设计的金属绕线结构示意图;
图3是根据本发明的一个实施例的用于Array测试的电路连接示意图;
图4是进行Array测试时图3中电路的AT-EN对应时序示意图;
图5是不进行Array测试时图3中电路的AT-EN对应时序示意图;以及
图6是根据本发明的另一个实施例的用于Array测试的电路连接示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
如图1所示为现有技术中对显示面板进行Array测试时,将显示面板正常显示时所需要的测试信号从焊盘Pd处通过外接的方式引入到显示面板内的走线示意图。此处以将测试信号引入显示面板中的GOA(Gate Drive On Array,栅极驱动器阵列)走线为例进行说明。
在该显示面板的顶部源端侧摆放一排测试焊盘Pd,如图1中的阵列测试焊盘组。然后将测试信号(即面板正常显示时所需要的信号)通过测试焊盘Pd引入显示面板内。每个焊盘Pd在显示面板中都有对应连通的驱动信号线,并向对应连通的驱动信号线提供测试信号。
由于GOA方式的门电路驱动能力有限,因此,该显示面板采用双边门电路驱动,即在显示面板两侧均设置有GOA走线(即左GOA走线和右GOA走线,左GOA走线和右GOA走线在显示面板正常工作时提供驱动信号的IC模块处汇合),以改善栅极线延迟问题。
如图1所示,当通过Pd将测试信号引入GOA走线时,测试信号导通的瞬间就会有ESD产生的可能。由ESD导致的瞬间大电流流过ITO电极,使ITO电极中的氧原子逸失,留下铟锡而变成不透明。由ESD导致的瞬间大电压在绝缘层留下缺陷,导致电极间产生漏电。ESD甚至在较小的情况下,也会对TFT元件产生破坏。
因此,在设计时,一般都会在Array测试的焊盘Pd旁边用金属进行绕线。如图2所示为Array测试时为改善ESD而设计的金属绕线。该金属绕线的一端焊接到焊盘Pd上,另一端与驱动信号线连接,以将测试信号从焊盘Pd引入到驱动信号线上。该金属绕线可以增加引入测试信号的信号线的电阻值,一定程度上降低ESD发生的几率。
但是,在IC Bonding(IC封装)完成显示面板正常显示时,用于Array测试的金属绕线存在RC负载,对GOA电路来讲,会造成GOA驱动信号的RC负载过大。尤其对CKV(控制扫描行依次开采的时钟信号)这种频率很高的AC(交流)信号而言,严重影响信号上升沿和下降沿的时间。当分辨率增加时,这种影响更为明显。
因此,本发明提供了一种新的用于测试显示面板的电路,可以一定程度上产生ESD防护效果,同时有效地降低驱动信号对应的RC负载问题。为有利于理解本发明,此处以显示面板为例进行说明。但是,本发明中所述测试电路的应用范围,不限于显示面板。
如图3所示为根据本发明的一个实施例的用于Array测试的电路的连接示意图,以下参考图3来对本发明进行详细说明。
该用于测试显示面板的电路包括金属绕线,其用于将测试信号引入驱动信号线。驱动信号线包括引入CKV信号、UD(垂直显示模式控制)信号、STV(扫描驱动输出起始控制)信号的驱动信号线,还包括其他与面板显示有关的驱动信号线。该金属绕线用于增加引入测试信号的线路的电阻值,一定程度上降低ESD的发生几率。
在该金属绕线与驱动信号线之间设置一传输门,用以在对显示面板进行测试时,将测试信号传输至驱动信号线,以及在显示面板正常工作时,断开金属绕线与驱动信号线的连接。这样,在显示面板正常工作时,传输门断开由金属绕线引入的ESD,还可以避免驱动信号到达金属绕线,有效地降低由于金属绕线导致的RC负载问题。
如图3所示,显示面板上对应每条驱动信号线都设置有一个传输门,每个传输门的输入端与引入测试信号的金属绕线连接。如图3中的传输门的输入端通过金属绕线引入In1信号、In2信号和In3控制信号,通过输出端将对应的Out1信号、Out2信号和Out3控制信号输出给驱动信号线。
如图3所示,在本发明的一个实施例中,该传输门由一对N型晶体管和P型晶体管并联构成。N型晶体管在施加正偏电压时打开,P型晶体管在施加负偏电压时打开。当输入的测试信号的电压幅值处于施加到N型晶体管开关的打开电压和P型晶体管开关的打开电压之间时,测试信号可以通过由一对N型晶体管和P型晶体管并联构成的传输门。N型晶体管在施加负偏电压时关闭,P型晶体管在施加正偏电压时关闭,此时,传输门关闭,断开金属绕线与驱动信号线之间的连接。
在本发明的一个实施例中,在对显示面板进行测试及在显示面板正常工作时,向所述传输门中的一对晶体管提供不同的开启电压,其中:在对显示面板进行测试时,向N型晶体管提供第一电压,向P型晶体管提供第二电压,以使测试信号通过传输门到达驱动信号线;在显示面板正常工作时,向N型晶体管提供第二电压,向P型晶体管提供第一电压,以断开金属绕线与驱动信号线的连接。其中,第一电压大于零,第二电压小于零。
其中,在对显示面板进行测试时,输入的测试信号的电压幅值在第一电压和第二电压之间时,N型晶体管和P型晶体管至少有一个打开,经金属绕线引入的测试信号经过传输门到达驱动信号线。在显示面板正常工作时,第二电压用于将N型晶体管关闭,第一电压用于将P型晶体管关闭,从而使得由N型晶体管和P型晶体管构成的传输门关闭,驱动信号线上的驱动信号不能通过传输门到达金属绕线。
要实现控制N型晶体管和P型晶体管的打开和关闭,需对以上的第一电压和第二电压进行限制。在本发明的一个实施例中,第一电压和第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定。以MOSFET为例进行说明,MOSFET的栅极和源/漏极在具有一定偏压的情况下才能打开,施加在源极或漏极端的测试信号才能通过该MOSFET。而施加在源极或漏极上的测试信号为面板正常显示时所需的驱动信号。这些驱动信号在一定的范围内变化。为使得MOSFET产生所需的开启偏压,施加在MOSFET栅极的电压需根据确定信号的电压范围确定。
通常,为简化电路设计,在对显示面板进行设计时,向多个传输门中的N型晶体管同时提供开启电压,向多个传输门中的P型晶体管同时提供开启电压,即将所有N型晶体管的栅极并联在一起,将所有P型晶体管的栅极并联在一起,如图3所示。如保证晶体管的栅极和源/漏极在具有一定偏压,则第一电压和第二电压需根据显示面板正常工作时向全部的驱动信号线上的驱动电压范围确定。
在本发明的一个实施例中,第一电压等于驱动电压范围中的驱动电压最大值,第二电压等于驱动电压范围中的驱动电压最小值。以图3为例进行说明,在这种情况下,第一电压对应高电位VGH,第二电压对应低电位VGL。当通过金属绕线引入的测试信号在高电位VGH和低电位VGL之间且传输门打开时,测试信号均能通过该传输门到达驱动信号线。
由于场效应管的栅极和源/漏极在具有一定偏压的情况下才能打开,此处将N型晶体管的偏置电压为Vd,P型晶体管的偏置电压为-Vd。当输入的测试信号在VGH和VGH-Vd之间时,N型晶体管关闭,但是,P型晶体管打开。同理,当输入的测试信号在VGL和VGL+Vd之间时,P型晶体管关闭,但是,N型晶体管打开。当输入的测试信号在VGH-Vd和VGL+Vd之间时,N型晶体管和P型晶体管均打开。因此,当测试信号的电压范围在VGH和VGL之间时,测试信号均可以通过传输门到达驱动信号线。
在显示面板正常工作时,向N型晶体管的栅极提供低电位VGL,向P型晶体管的栅极提供高电位VGH,N型晶体管和P型晶体管均关闭。这样就使得传输门关闭,断开了金属绕线和驱动信号线之间的连接。
在本发明的一个实施例中,第一电压大于驱动电压范围中的驱动电压最大值,第二电压小于驱动电压范围中的驱动电压最小值。具体的,当第一电压大于驱动电压范围中的驱动电压最大值时,可使得当测试信号在VGH和VGH-Vd之间时,N型晶体管打开。第二电压小于驱动电压范围中的驱动电压最小值,可使得当测试信号在VGL和VGL+Vd之间时,P型晶体管打开。这样,就可能实现测试信号在VGH和VGL之间时,N型晶体管和P型晶体管同时打开,从而有利于测试信号的引入。
优选地,在本发明的一个实施例中,第一电压与驱动电压最大值的差值等于N型晶体管的开启电压,第二电压与驱动电压最小值的差值等于P型晶体管的开启电压。这样,就可以完全实现引入测试信号时,N型晶体管和P型晶体管同时打开;不引入测试信号时,N型晶体管和P型晶体管同时关闭。避免施加过高的第一电压和过低的第二电压造成资源浪费及对晶体管产生损坏。
以下对该电路的工作方法进行说明。该电路包括以下两种工作状态:测试工作状态和非测试工作状态(即阵列基板正常工作状态)。
在测试电路处于测试工作状态时,通过金属绕线将测试信号引入传输门,向传输门施加开启电压,将传输门打开,测试信号通过传输门到达驱动信号线。此时,AT_EN_N给高电位VGH,AT_EN_P给低电位VGL,保证任一时刻至少有一个晶体管导通,其对应的时序见图4。
在本发明的一个实施例中,考虑到场效应管开启电压,N场效应管的开启电压设置为高电位VGH+Vd,P场效应管的开启电压设置为低电位VGL-Vd,这样,测试信号无论输入VGH和VGL之间的任意值时,一对场效应管均同时打开。
当IC Bonding后,面板正常显示时:将AT_EN_N连接到VGL上,所有的N晶体管全部关闭;AT_EN_P连接到VGH上,所有的P晶体管全部关闭。这样,Array测试的所有走线信号相于全部被断开,不会增加正常显示时信号的RCLoading。同时,这一部分信号也不再会将外界的ESD信号导入到面板内部,一定程度上也降低了发生ESD的几率,其对应的时序见图5。
通过在金属绕线和驱动信号线之间设置传输门,所有的测试信号不再是直接和驱动信号线相连接。然而当该电路单元按图4所示时序导通时所有测试信号的功能又不会丧失,驱动信号线连通的电路可以正常工作。这样,一定程度上降低了ESD直接传到驱动信号线上的几率。
如图6所示,在本发明的另一个实施例中,该传输门由一N型晶体管或一P型晶体管构成。N型晶体管在施加正偏电压时打开,P型晶体管在施加负偏电压时打开。当施加到N型晶体管或P型晶体管开关端的电压与测试信号的电压的差值大于对应的开启电压时,传输门打开,测试信号可以通过该传输门到达驱动信号线。当施加到N型晶体管或P型晶体管开关端的电压与测试信号的电压的差值小于对应的开启电压时,传输门关闭,断开金属绕线与驱动信号线之间的连接。
在本发明的一个实施例中,在对显示面板进行测试及在显示面板正常工作时,向传输门中的晶体管提供不同的开启电压,其中:在对显示面板进行测试时,当采用N型晶体管时,向该N型晶体管提供第一电压,当采用P型晶体管时,向该P型晶体管提供第二电压;在显示面板正常工作时,当采用N型晶体管时,向N型晶体管提供第二电压,当采用P型晶体管时,向P型晶体管提供第一电压。其中,第一电压和第二的设置方式与以上由一对N型晶体管和P型晶体管并联构成的传输门中第一电压和第二电压的设置方式相同,均由显示面板正常工作时全部驱动信号线上的驱动电压范围确定。其中,第一电压大于零,第二电压小于零。
在对显示面板进行测试时,当采用N型晶体管时,施加到N型晶体管上的第一电压大于驱动电压范围中的驱动电压最大值VGH时,使得该N型晶体管开启时,测试信号通过该N型晶体管到达驱动信号线。当采用P型晶体管时,施加到P型晶体管第二电压小于驱动电压范围中的驱动电压最小值VGL时,使得该P型晶体管开启时,测试信号通过该P型晶体管到达驱动信号线。
在显示面板正常工作时,当采用N型晶体管时,施加到N型晶体管上的第二电压小于驱动电压范围中的驱动电压最小值,N型晶体管处于反向偏压状态,N型晶体管断开金属绕线与驱动信号线的连接,减少由金属绕线引起的RC负载效应。同理,当采用P型晶体管时,施加到P型晶体管上的第一电压大于驱动电压范围中的驱动电压最大值,P型晶体管处于正向偏压状态,P型晶体管断开金属绕线与驱动信号线的连接,也能减少由金属绕线引起的RC负载效应。
优选地,无论采用N型晶体管还是采用P型晶体管时,使得第一电压与驱动电压最大值的差值等于N型晶体管的开启电压,第二电压与驱动电压最小值的差值等于P型晶体管的开启电压。这样,有利于减少电路的参数设计,还有利于晶体管可靠地截止。
在本发明的一个实施例中,该传输门由一对N型TFT薄膜晶体管和P型TFT薄膜晶体管并联构成,如图3和图4中的NTFT和PTFT。在本发明的另一个实施例中,该传输门由一对N型MOSFET和P型MOSFET并联构成。当然,当该传输门采用一个晶体管时,可以选择薄膜晶体管或MOSFET管。TFT薄膜晶体管或MOSFET管均可用作开关门电路。在液晶显示面板上,尤其是将该测试电路集成设置在阵列基板上时,优选TFT薄膜场效应管。当该测试电路不设置在阵列基板上,或应用在其他类型的电路中,可以采用MOSFET管。
根据本发明的另一方面,还提供了一种采用以上电路的液晶显示面板。该液晶显示面板包括以上所述的用于测试显示面板的电路。这样的液晶显示面板一定程度上可以产生ESD防护效果,同时可以有效的降低驱动信号对应的RC负载效应。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种用于测试显示面板的电路,包括:
金属绕线,其用于将测试信号引入驱动信号线,
其中,在所述金属绕线与所述驱动信号线之间设置一传输门,用以在对显示面板进行测试时,将所述测试信号传输至所述驱动信号线,以及在显示面板正常工作时,断开所述金属绕线与所述驱动信号线的连接。
2.根据权利要求1所述的电路,其特征在于,所述传输门由一N型晶体管或一P型晶体管构成。
3.根据权利要求2所述的电路,其特征在于,在对显示面板进行测试及在显示面板正常工作时,向所述传输门中的晶体管提供不同的开启电压,其中:
在对显示面板进行测试时,当采用所述N型晶体管时,向所述N型晶体管提供第一电压,当采用所述P型晶体管时,向所述P型晶体管提供第二电压,以使所述测试信号通过所述传输门到达所述驱动信号线;
在显示面板正常工作时,当采用所述N型晶体管时,向所述N型晶体管提供所述第二电压,当采用所述P型晶体管时,向所述P型晶体管提供所述第一电压,以断开所述金属绕线与所述驱动信号线的连接。
4.根据权利要求1所述的电路,其特征在于,所述传输门由一对N型晶体管和P型晶体管并联构成。
5.根据权利要求4所述的电路,其特征在于,在对显示面板进行测试及在显示面板正常工作时,向所述传输门中的一对晶体管提供不同的开启电压,其中:
在对显示面板进行测试时,向所述N型晶体管提供第一电压,向所述P型晶体管提供第二电压,以使所述测试信号通过所述传输门到达所述驱动信号线;
在显示面板正常工作时,向所述N型晶体管提供第二电压,向所述P型晶体管提供第一电压,以断开所述金属绕线与所述驱动信号线的连接。
6.根据权利要求3或5所述的电路,其特征在于,所述第一电压和所述第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定,所述第一电压大于所述驱动电压范围中的驱动电压最大值,所述第二电压小于所述驱动电压范围中的驱动电压最小值。
7.根据权利要求6所述的电路,其特征在于,所述第一电压与所述驱动电压最大值的差值等于所述N型晶体管的开启电压,所述第二电压与所述驱动电压最小值的差值等于所述P型晶体管的开启电压。
8.根据权利要求5所述的电路,其特征在于,所述第一电压和所述第二电压由显示面板正常工作时全部驱动信号线上的驱动电压范围确定,所述第一电压等于所述驱动电压范围中的驱动电压最大值,所述第二电压等于所述驱动电压范围中的驱动电压最小值。
9.根据权利要求1所述的电路,其特征在于,所述传输门由一对N型TFT薄膜晶体管和P型TFT薄膜晶体管并联构成或由一对N型MOSFET管和P型MOSFET管并联构成。
10.一种采用以上权利要求1-9中任一项所述电路的液晶显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510401020.4A CN104992649A (zh) | 2015-07-09 | 2015-07-09 | 一种用于测试显示面板的电路及液晶显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510401020.4A CN104992649A (zh) | 2015-07-09 | 2015-07-09 | 一种用于测试显示面板的电路及液晶显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104992649A true CN104992649A (zh) | 2015-10-21 |
Family
ID=54304454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510401020.4A Pending CN104992649A (zh) | 2015-07-09 | 2015-07-09 | 一种用于测试显示面板的电路及液晶显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104992649A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105976785A (zh) * | 2016-07-21 | 2016-09-28 | 武汉华星光电技术有限公司 | Goa电路及液晶显示面板 |
CN106782241A (zh) * | 2016-12-29 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种用于阵列基板的测试电路及制作方法 |
CN110911422A (zh) * | 2019-11-29 | 2020-03-24 | 武汉华星光电技术有限公司 | 显示面板以及显示装置 |
CN111477640A (zh) * | 2020-05-08 | 2020-07-31 | 武汉华星光电技术有限公司 | 窄边框显示面板 |
CN114999417A (zh) * | 2022-06-17 | 2022-09-02 | 京东方科技集团股份有限公司 | 一种显示面板测试组、母板及显示面板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1452146A (zh) * | 2002-04-16 | 2003-10-29 | 精工爱普生株式会社 | 图像信号提供电路以及电光面板 |
CN1949326A (zh) * | 2005-10-12 | 2007-04-18 | 三星电子株式会社 | 显示装置和显示装置的测试方法 |
CN101002245A (zh) * | 2004-08-10 | 2007-07-18 | 精工爱普生株式会社 | 电光装置基板及其检测方法以及电光装置和电子设备 |
CN101336039A (zh) * | 2007-06-28 | 2008-12-31 | 联华电子股份有限公司 | 静电放电防护设计方法及其相关电路 |
CN101359024A (zh) * | 2008-09-23 | 2009-02-04 | 友达光电(苏州)有限公司 | 电子装置显示面板的测试电路 |
CN103106880A (zh) * | 2011-11-10 | 2013-05-15 | 三星电子株式会社 | 具有增强的预防静电放电的显示驱动装置和显示系统 |
CN203491255U (zh) * | 2013-06-07 | 2014-03-19 | 灿芯半导体(上海)有限公司 | 一种降噪及静电释放保护电路 |
-
2015
- 2015-07-09 CN CN201510401020.4A patent/CN104992649A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1452146A (zh) * | 2002-04-16 | 2003-10-29 | 精工爱普生株式会社 | 图像信号提供电路以及电光面板 |
CN101002245A (zh) * | 2004-08-10 | 2007-07-18 | 精工爱普生株式会社 | 电光装置基板及其检测方法以及电光装置和电子设备 |
CN1949326A (zh) * | 2005-10-12 | 2007-04-18 | 三星电子株式会社 | 显示装置和显示装置的测试方法 |
CN101336039A (zh) * | 2007-06-28 | 2008-12-31 | 联华电子股份有限公司 | 静电放电防护设计方法及其相关电路 |
CN101359024A (zh) * | 2008-09-23 | 2009-02-04 | 友达光电(苏州)有限公司 | 电子装置显示面板的测试电路 |
CN103106880A (zh) * | 2011-11-10 | 2013-05-15 | 三星电子株式会社 | 具有增强的预防静电放电的显示驱动装置和显示系统 |
CN203491255U (zh) * | 2013-06-07 | 2014-03-19 | 灿芯半导体(上海)有限公司 | 一种降噪及静电释放保护电路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105976785A (zh) * | 2016-07-21 | 2016-09-28 | 武汉华星光电技术有限公司 | Goa电路及液晶显示面板 |
CN105976785B (zh) * | 2016-07-21 | 2018-12-28 | 武汉华星光电技术有限公司 | Goa电路及液晶显示面板 |
US10446094B2 (en) | 2016-07-21 | 2019-10-15 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Gate driver on array circuit and LCD panel having GOA protecting circuit |
CN106782241A (zh) * | 2016-12-29 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种用于阵列基板的测试电路及制作方法 |
CN110911422A (zh) * | 2019-11-29 | 2020-03-24 | 武汉华星光电技术有限公司 | 显示面板以及显示装置 |
CN111477640A (zh) * | 2020-05-08 | 2020-07-31 | 武汉华星光电技术有限公司 | 窄边框显示面板 |
CN114999417A (zh) * | 2022-06-17 | 2022-09-02 | 京东方科技集团股份有限公司 | 一种显示面板测试组、母板及显示面板 |
CN114999417B (zh) * | 2022-06-17 | 2024-07-05 | 京东方科技集团股份有限公司 | 一种显示面板测试组、母板及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237062B (zh) | 栅极驱动电路和具有栅极驱动电路的显示设备 | |
CN100582880C (zh) | 液晶显示器及其驱动电路 | |
CN104992649A (zh) | 一种用于测试显示面板的电路及液晶显示面板 | |
US8174477B2 (en) | Gate driver and repairing method thereof | |
CN104157260B (zh) | 基于igzo制程的栅极驱动电路 | |
CN105810136B (zh) | 阵列基板测试电路、显示面板及平面显示装置 | |
CN103000151B (zh) | 一种栅极驱动装置及显示设备 | |
CN106157858A (zh) | 液晶显示面板的栅极驱动电路的测试电路及其工作方法 | |
CN105469763A (zh) | 栅极驱动单元、栅极驱动电路及显示装置 | |
CN103208262A (zh) | 栅极驱动电路以及具有栅极驱动电路的显示装置 | |
CN104008738B (zh) | 显示面板与栅极驱动器 | |
CN106548759B (zh) | 一种goa电路及液晶显示器 | |
CN104517577A (zh) | 液晶显示装置及其栅极驱动器 | |
CN102608817B (zh) | 液晶显示装置 | |
CN109979370A (zh) | Goa电路及显示面板 | |
CN101493615A (zh) | 薄膜晶体管液晶显示器的驱动装置 | |
CN106409253A (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
CN103412427A (zh) | 一种液晶显示面板 | |
CN106486048A (zh) | 控制电路及显示装置 | |
CN104637430A (zh) | 栅极驱动电路及显示装置 | |
CN117456866A (zh) | 栅极驱动电路和显示面板 | |
CN104485081A (zh) | 触控显示面板、阵列基板及其扫描线驱动方法 | |
CN206370275U (zh) | 时钟控制电路、栅极驱动电路及显示装置 | |
CN106297616B (zh) | 阵列检测电路、驱动方法、显示驱动器、显示基板和装置 | |
CN101902038B (zh) | 静电保护装置、静电保护系统和可视性检验测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151021 |