CN106486048A - 控制电路及显示装置 - Google Patents

Abstract

本发明公开了一种控制电路及显示装置，属于显示技术领域。该控制电路包括：至少一个下拉模块；每个下拉模块分别与第一栅线、第二栅线和电源信号端连接，用于在该第二栅线上传输的信号处于第一电位时，向该第一栅线输出处于第二电位的电源信号；其中，该第一栅线和该第二栅线为显示装置中相邻的两条栅线，且该第一栅线和该第二栅线沿栅极驱动电路对各行像素单元的扫描方向排列。本发明提供的控制电路可以在栅极驱动电路驱动第二栅线所连接的像素单元时，对第一栅线进行复位，将与第一栅线连接的像素单元中的TFT及时关闭。从而可以避免数据电压错误写入至与该第一栅线连接的像素单元中，有效降低了显示画面出现异常的概率。

Description

控制电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种控制电路及显示装置。

背景技术

显示装置一般包括多条数据线和多条栅线，该多条数据线与该多条栅线交叉围成多个阵列排布的像素单元，其中每个像素单元包括一个薄膜晶体管(英文：Thin-filmtransistor；简称：TFT)和像素电极，该TFT能够在栅线的驱动下，将数据线的数据电压写入该像素电极。

相关技术中，每一行栅线与多个像素单元连接，其中，每个像素单元中的TFT的栅极与栅线连接，源极与数据线连接，漏极与像素电极连接。当栅极驱动电路向第n行栅线输出驱动信号时，可以同时向第n-1行栅线输出复位信号，以将该第n行像素单元中的TFT开启，并将该第n-1行像素单元中的TFT关闭，以保证将数据线的数据电压正确写入至该第n行像素单元的像素电极中。

但是，由于栅线本身存在一定负载，该栅线负载会导致栅线上传输的信号出现延迟。当第n行栅线输出驱动信号时，第n-1行像素单元中的TFT可能会由于复位信号的延迟还未完全关断。此时第n-1行像素单元中的像素电极可能充入第n行像素单元所要充入的数据电压，使得显示画面出现异常。

发明内容

为了解决相关技术中显示装置的显示画面容易出现异常的问题，本发明提供了一种控制电路及显示装置。所述技术方案如下：

一方面，提供了一种控制电路，应用于显示装置中，所述显示装置包括多条数据线和多条栅线，所述多条数据线与所述多条栅线交叉围成多个阵列排布的像素单元；所述控制电路包括：至少一个下拉模块；

每个所述下拉模块分别与第一栅线、第二栅线和电源信号端连接，用于在所述第二栅线上传输的信号处于第一电位时，向所述第一栅线输出来自所述电源信号端的电源信号，所述电源信号的电位为第二电位；

其中，所述第一栅线和所述第二栅线为所述多条栅线中相邻的两条栅线，且所述第一栅线和所述第二栅线沿所述显示装置中栅极驱动电路对各行像素单元的扫描方向排列。

可选的，所述显示装置包括n条栅线，所述控制电路包括n-1个下拉模块，所述n为大于1的整数；

所述n-1个下拉模块中第i个下拉模块分别与第i条栅线、第i+1条栅线和所述电源信号端连接，所述i为小于n的正整数。

可选的，所述显示装置为正向扫描或者反向扫描显示装置，每个所述下拉模块包括：至少一个晶体管；

每个所述晶体管的栅极与所述第二栅线连接，第一极与所述第一栅线连接，第二极与所述电源信号端连接。

可选的，所述显示装置为正反双向扫描显示装置，

每个所述下拉模块还用于在所述第一栅线上传输的信号处于第一电位时，向所述第二栅线输出所述电源信号。

可选的，每个所述下拉模块包括：至少两个晶体管；

所述至少两个晶体管中的第一晶体管的栅极与所述第二栅线连接，第一极与所述第一栅线连接，第二极与所述电源信号端连接；

所述至少两个晶体管中的第二晶体管的栅极与所述第一栅线连接，第一极与所述第二栅线连接，第二极与所述电源信号端连接。

可选的，所述晶体管均位于所述栅线远离所述栅极驱动电路的一端。

可选的，每个所述下拉模块包括：至少两个晶体管，所述至少两个晶体管能够划分为两组晶体管；

所述两组晶体管中的一组晶体管位于所述栅线远离所述栅极驱动电路的一端，另一组晶体管位于所述栅线靠近所述栅极驱动电路的一端。

可选的，所述晶体管的极性与所述像素单元中的薄膜晶体管的极性相同。

可选的，所述晶体管和所述像素单元中的薄膜晶体管均为N型晶体管，所述第一电位相对于所述第二电位为高电位。

另一方面，提供了一种显示装置，所述显示装置，包括：

如第一方面所述的控制电路。

本发明提供的技术方案带来的有益效果是：

本发明提供了一种控制电路及显示装置，该控制电路可以在第二栅线为第一电位时，控制第一栅线为第二电位，从而可以在栅极驱动电路驱动该第二栅线所连接的像素单元时，及时对第一栅线进行复位，将与第一栅线连接的像素单元中的TFT及时关闭。从而可以避免数据电压错误写入至与该第一栅线连接的像素单元中，因此可以有效降低显示画面出现异常的概率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种控制电路的结构示意图；

图2是本发明实施例提供的另一种控制电路的结构示意图；

图3是本发明实施例提供的一种显示装置中各行栅线的电位变化示意图；

图4是本发明实施例提供的又一种控制电路的结构示意图；

图5是本发明实施例提供的再一种控制电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。本发明实施例所采用的开关晶体管可以均为N型开关晶体管，N型开关晶体管为在栅极为高电位时导通，在栅极为低电位时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。

图1是本发明实施例提供的一种控制电路的结构示意图，该控制电路00可以应用于显示装置中。参考图1，该显示装置可以包括多条数据线和多条栅线，例如图1所示的显示装置中包括m条数据线：D1至Dm，以及n条栅线：G1至Gn。该多条数据线与该多条栅线交叉围成多个阵列排布的像素单元。该控制电路00可以包括：至少一个下拉模块10。

每个下拉模块10分别与第一栅线、第二栅线和电源信号端VGL连接，用于在该第二栅线上传输的信号处于第一电位时，向该第一栅线输出来自该电源信号端VGL的电源信号，该电源信号的电位为第二电位。其中，该第一栅线和该第二栅线为该多条栅线中相邻的两条栅线，且该第一栅线和该第二栅线沿该显示装置中栅极驱动电路对各行像素单元的扫描方向排列。

示例的，如图1所示，假设该显示装置为正向扫描的显示装置，即栅极驱动电路对各行像素单元的扫描方向为图1中栅线G1至栅线Gn的排列方向。则该至少一个下拉模块10中的第一个下拉模块可以分别与栅线G1(即第一栅线)、栅线G2(即第二栅线)和数据信号端VGL连接。当栅线G2上传输的信号处于第一电位时，该下拉模块可以向栅线G1输出处于第二电位的电源信号，以对该栅线G1进行复位，使得与该栅线G1连接的第一行像素单元中的TFT及时关断，从而可以避免用于写入至第二行像素单元的数据电压被错误写入至第一行像素单元。

综上所述，本发明实施例提供了一种控制电路，该控制电路可以在第二栅线为第一电位时，控制第一栅线为第二电位，从而可以在栅极驱动电路驱动该第二栅线所连接的像素单元时，及时对第一栅线进行复位，将与第一栅线连接的像素单元中的TFT及时关闭，避免数据电压错误写入至与该第一栅线连接的像素单元中，因此可以有效降低显示画面出现异常的概率。

可选的，如图1所示，该显示装置中可以包括G1至Gn共n条栅线，该控制电路可以包括n-1个下拉模块，该n为大于1的整数。该n-1个下拉模块中第i个下拉模块可以分别与第i条栅线、第i+1条栅线和该电源信号端VGL连接，该i为小于n的正整数。也即是，在本发明实施例中，该显示装置中第2至第n条栅线中的每条栅线可以对应有一个下拉模块，且每条栅线对应的下拉模块，用于对该条栅线的上一行栅线进行复位。其中，该第2至第n条栅线沿栅极驱动电路对各行像素单元的扫描方向排列。

在本发明实施例一种可选的实现方式中，当该显示装置为正向扫描或者反向扫描等单向扫描的显示装置时，如图1所示，该控制电路00中的每个下拉模块可以包括：至少一个晶体管M0。

每个晶体管的栅极与该第二栅线连接，第一极与该第一栅线连接，第二极与该电源信号端VGL连接。

示例的，参考图1，假设该显示装置为正向扫描显示装置，则该控制电路00中的每个下拉模块可以包括一个晶体管。其中，第一个下拉模块中的晶体管M0的栅极与栅线G2连接，第一极与栅线G1连接，第二极与电源信号端VGL连接。因此，当该栅线G2上传输的信号处于第一电位时，该晶体管M0开启，能够向栅线G1输出来自电源信号端VGL的电源信号，从而可以及时对栅线G1进行复位，使得与该栅线G1连接的各个TFT被及时关断。

在本发明实施例另一种可选的实现方式中，当该显示装置为正反双向扫描显示装置时，参考图2，该控制电路00中的每个下拉模块还可以在该第一栅线上传输的信号处于第一电位时，向该第二栅线输出该电源信号。也即是，每个下拉模块可以对其所连接的两条栅线进行复位。示例的，在图2所示的控制电路00中，第一个下拉模块还可以在该栅线G1上传输的信号处于第一电位时，向栅线G2输出处于第二电位的电源信号，使得与该栅线G2连接的第二行像素单元中的TFT及时关断，从而可以避免用于写入至第一行像素单元的数据电压被错误写入至第二行像素单元。

进一步的，如图2所示，对于正反双向扫描的显示装置，该控制电路00中的每个下拉模块可以包括：至少两个晶体管。

该至少两个晶体管中的第一晶体管的栅极与该第二栅线连接，第一极与该第一栅线连接，第二极与该电源信号端VGL连接；该至少两个晶体管中的第二晶体管的栅极与该第一栅线连接，第一极与该第二栅线连接，第二极与该电源信号端VGL连接。

示例的，如图2所示，该控制电路中的每个下拉模块10可以包括两个晶体管。例如第一个下拉模块中包括：第一晶体管M1和第二晶体管M2。当显示装置的扫描方向为正向扫描(即图2中G1至Gn的排列方向)时，该第一晶体管M1可以在栅线G2上传输的信号处于第一电位时开启，并向栅线G1输出处于第二电位的电源信号，从而对该栅线G1进行复位；而当显示装置的扫描方向为反向扫描(即图2中Gn至G1的排列方向)时，该第二晶体管M2可以在栅线G1上传输的信号处于第一电位时开启，并向栅线G2输出处于第二电位的电源信号，从而对该栅线G2进行复位。

根据上述分析可知，本发明实施例提供的控制电路在显示装置正向扫描或者反向扫描时，都可以及时对当前驱动行的上一行栅线进行复位，保证了显示装置的显示效果。图3是本发明实施例提供的一种显示装置中各行栅线的电位变化示意图。如图3所示，其中G1、G2和G3对应的信号波形可以为栅极驱动电路向该三条栅线原始输出的信号波形，从图3中可以看出，该信号为还没有受到任何延迟效应的信号。G1'、G2'和G3'对应的信号波形为经过比较大的信号延迟后的信号波形。对比G1'、G2'和G3'的波形图可以明显看出，当T1时刻，G2'的电位跳变至第一电位时，G1'的电位并未达到TFT的关态电位(即第二电位)。此时与该栅线G1连接的像素单元中将会写入错误的数据电压，使得显示画面出现异常。若显示装置中设置有本发明实施例提供的控制电路，则参考G1”、G2”和G3”的波形图可以看出，在T1时刻，当G2”的电位跳变至第一电位时，控制电路会迅速将G1”的电位下拉至电源信号端VGL的电位(即第二电位)，使得与该栅线G1连接的像素单元中的TFT及时关断，避免错误充入数据信号。同理，在T2时刻，该控制电路可以对G2”的电位进行复位；在T3时刻，该控制电路可以对G3”的电位进行复位。

需要说明的是，图3仅示出了显示装置中部分栅线的电位变化示意图，其他栅线的电位变化可以参考图3，本发明实施例对此不再赘述。

在本发明实施例一种可选的实现方式中，如图1和图2所示，该控制电路中的各个晶体管可以均位于栅线远离该栅极驱动电路的一端，即均位于栅线的末端。由于栅线本身存在负载，因此每行栅线末端的TFT接收到的复位信号的延迟较大，导致在驱动过程中，每行栅线末端的TFT的关断速度较慢。因此可以将该控制电路中的晶体管均设置在栅线模块，以便对每行栅线末端的TFT及时进行复位。

在本发明实施例另一种可选的实现方式中，如图4和图5所示，每个下拉模块可以包括：至少两个晶体管，该至少两个晶体管能够划分为两组晶体管。该两组晶体管中的一组晶体管位于该栅线远离该栅极驱动电路的一端，另一组晶体管位于该栅线靠近该栅极驱动电路的一端。

例如图4和图5中，第一个下拉模块可以包括第一组晶体管101和第二组晶体管102。每组晶体管中包括一个晶体管。其中第一组晶体管101位于栅线远离该栅极驱动电路的一端(即栅线的末端)，第二组晶体管102位于栅线靠近该栅极驱动电路的一端(即栅线的首端)。

需要说明的是，图4所示的控制电路可以应用于正向扫描或者反向扫描等单向扫描的显示装置中，该控制电路中的每个下拉模块可以包括至少两个晶体管，例如图4中每个下拉模块包括两个晶体管。由于该显示装置为单向扫描的显示装置，因此该每个下拉模块中的两个晶体管的连接方式可以相同，即每个晶体管的栅极均与第二栅线连接，第一极均与第一栅线连接。该两个晶体管均用于在第二栅线的电位为第一电位时，向该第一栅线输出电源信号。

图5所示的控制电路可以应用于支持正反双向扫描的显示装置中。参考图5，该控制电路中的每个下拉模块可以包括至少两个晶体管，例如图5中每个下拉模块包括两个晶体管。由于该显示装置为正反双向扫描的显示装置，因此该每个下拉模块中的两个晶体管的连接方式和作用可以不相同。例如图5中的第一个下拉模块，该第一组晶体管101中的晶体管的栅极与栅线G2连接，用于在显示装置的扫描方向为正向扫描时，对栅线G1进行复位；该第二组晶体管102中的晶体管的栅极与栅线G1连接，用于在显示装置的扫描方向为反向扫描时，对栅线G2进行复位。

在本发明实施例中，该控制电路中的各个晶体管的极性需要与该像素单元中的薄膜晶体管的极性相同。以保证栅极驱动电路对某一行栅线的像素单元进行驱动时，与该行栅线对应的控制电路中的晶体管也处于开启状态，以便将电源信号端VGL的电源信号输出至上一行栅线，从而对该上一行栅线进行复位。

需要说明的是，在本发明各实施例中，均是以控制电路中的各晶体管和像素单元中的薄膜晶体管为N型晶体管，且该第一电位相对于该第二电位为高电位为例进行的说明。当然，该控制电路中的各个晶体管和像素单元中的TFT也可均为P型晶体管，此时，该第一电位相对于该第二电位可以为低电位。

综上所述，本发明实施例提供了一种控制电路，该控制电路可以在第二栅线为第一电位时，控制第一栅线为第二电位，从而可以在栅极驱动电路驱动该第二栅线所连接的像素单元时，及时对第一栅线进行复位，将与第一栅线连接的像素单元中的TFT及时关闭，避免数据信号错误写入至与该第一栅线连接的像素单元中，因此可以有效降低显示画面出现异常的概率。

另外，本发明实施例还提供了一种显示装置，该显示装置可以包括如图1、图2、图4或者图5任一所示的控制电路。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种控制电路，其特征在于，应用于显示装置中，所述显示装置包括多条数据线和多条栅线，所述多条数据线与所述多条栅线交叉围成多个阵列排布的像素单元；所述控制电路包括：至少一个下拉模块；

每个所述下拉模块分别与第一栅线、第二栅线和电源信号端连接，用于在所述第二栅线上传输的信号处于第一电位时，向所述第一栅线输出来自所述电源信号端的电源信号，所述电源信号的电位为第二电位；

其中，所述第一栅线和所述第二栅线为所述多条栅线中相邻的两条栅线，且所述第一栅线和所述第二栅线沿所述显示装置中栅极驱动电路对各行像素单元的扫描方向排列。

2.根据权利要求1所述的控制电路，其特征在于，

所述显示装置包括n条栅线，所述控制电路包括n-1个下拉模块，所述n为大于1的整数；

所述n-1个下拉模块中第i个下拉模块分别与第i条栅线、第i+1条栅线和所述电源信号端连接，所述i为小于n的正整数。

3.根据权利要求1所述的控制电路，其特征在于，所述显示装置为正向扫描或者反向扫描显示装置，每个所述下拉模块包括：至少一个晶体管；

每个所述晶体管的栅极与所述第二栅线连接，第一极与所述第一栅线连接，第二极与所述电源信号端连接。

4.根据权利要求1所述的控制电路，其特征在于，所述显示装置为正反双向扫描显示装置，

每个所述下拉模块还用于在所述第一栅线上传输的信号处于第一电位时，向所述第二栅线输出所述电源信号。

5.根据权利要求4所述的控制电路，其特征在于，每个所述下拉模块包括：至少两个晶体管；

所述至少两个晶体管中的第一晶体管的栅极与所述第二栅线连接，第一极与所述第一栅线连接，第二极与所述电源信号端连接；

所述至少两个晶体管中的第二晶体管的栅极与所述第一栅线连接，第一极与所述第二栅线连接，第二极与所述电源信号端连接。

6.根据权利要求3或5所述的控制电路，其特征在于，

所述晶体管均位于所述栅线远离所述栅极驱动电路的一端。

7.根据权利要求3或5所述的控制电路，其特征在于，每个所述下拉模块包括：至少两个晶体管，所述至少两个晶体管能够划分为两组晶体管；

所述两组晶体管中的一组晶体管位于所述栅线远离所述栅极驱动电路的一端，另一组晶体管位于所述栅线靠近所述栅极驱动电路的一端。

8.根据权利要求3或5所述的控制电路，其特征在于，

所述晶体管的极性与所述像素单元中的薄膜晶体管的极性相同。

9.根据权利要求8所述的控制电路，其特征在于，

所述晶体管和所述像素单元中的薄膜晶体管均为N型晶体管，所述第一电位相对于所述第二电位为高电位。

10.一种显示装置，其特征在于，所述显示装置，包括：

如权利要求1至9任一所述的控制电路。