CN106782241A - 一种用于阵列基板的测试电路及制作方法 - Google Patents

一种用于阵列基板的测试电路及制作方法 Download PDF

Info

Publication number
CN106782241A
CN106782241A CN201611244572.XA CN201611244572A CN106782241A CN 106782241 A CN106782241 A CN 106782241A CN 201611244572 A CN201611244572 A CN 201611244572A CN 106782241 A CN106782241 A CN 106782241A
Authority
CN
China
Prior art keywords
insulating barrier
metal
wound wire
metal wound
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611244572.XA
Other languages
English (en)
Inventor
马亮
赵莽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611244572.XA priority Critical patent/CN106782241A/zh
Publication of CN106782241A publication Critical patent/CN106782241A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种用于阵列基板的测试电路及制作方法，该测试电路包括用于连接阵列测试焊盘和阵列静电测试部的绕线电阻，其中，绕线电阻由设置于基板上的位于两个不同层的金属绕线连接形成。本发明可以充分利用三维空间，利用多层金属的换线方式提升绕线电阻的阻值。

Description

一种用于阵列基板的测试电路及制作方法
技术领域
本发明属于液晶显示器测试技术领域，具体的说，尤其涉及一种用于阵列基板的测试电路及制作方法。
背景技术
液晶显示器由于其轻薄化和低功耗等优点，是目前市场中的主流显示装置。在液晶显示面板的生产过程中，其阵列基板所有工艺完成之后会有阵列测试过程来检查面板的GOA及AA区的工作情况。
在阵列测试过程中，需要通过阵列测试焊盘对液晶面板施加外加信号。如果外加信号的电流过大会烧伤或者炸伤器件，引起液晶面板不良。虽然可以通过控制外加信号的大小来减少外加信号的电流，但在液晶面板设计中也会出现电流过大需要保护器件的期间，通常会在阵列测试焊盘之外设置一定阻值的绕线电阻。通常绕线电阻越大，对阵列测试的保护能力越强。
发明内容
本发明提供了一种用于阵列基板的测试电路及制作方法，可以充分利用三维空间，利用多层金属的换线方式提升绕线电阻的阻值。
根据本发明的一个方面，提供了一种用于阵列基板的测试电路，包括用于连接阵列测试焊盘和阵列静电测试部的绕线电阻，其中，
所述绕线电阻由设置于基板上的位于两个不同层的金属绕线连接形成。
根据本发明的一个实施例，位于两个不同层的金属绕线连接于所述绕线电阻所在区域的中间位置。
根据本发明的一个实施例，还包括：
设置于基底上的第一绝缘层；
设置于所述第一绝缘层上的第一金属绕线；
设置于所述第一金属绕线和裸露的第一绝缘层上的第二绝缘层；
设置于所述第二绝缘层上的第二金属绕线，
其中，所述第一金属绕线和所述第二金属绕线通过贯通所述第二绝缘层的过孔连通，所述过孔对应位于所述第一金属绕线和所述第二金属绕线的连接处。
根据本发明的一个实施例，还包括：
设置于基底上的第一绝缘层；
设置于所述第一绝缘层上的第一金属绕线；
设置于所述第一金属绕线和裸露的第一绝缘层上的第二绝缘层；
设置于所述第二绝缘层上的第二金属层，其中，所述第二金属层与所述第一金属绕线通过贯通所述第二绝缘层的第一过孔连通；
设置于所述第二金属层和裸露的第二绝缘层上的第三绝缘层；
设置于所述第三绝缘层上的第二金属绕线，其中，所述第二金属绕线与所述第二金属层通过贯通所述第三绝缘层的第二过孔连通，所述第二金属层对应所述第一金属绕线和所述第二金属绕线的连接处。
根据本发明的一个实施例，所述第一金属绕线连接阵列测试焊盘，所述第二金属绕线连接阵列静电测试部。
根据本发明的一个实施例，所述第一金属绕线连接阵列静电测试部，所述第二金属绕线连接阵列测试焊盘。
根据本发明的另一个方面，还提供了一种用于制作阵列基板的测试电路的方法，包括以下步骤：
在基底上沉积绝缘材料以形成第一绝缘层；
在所述第一绝缘层上沉积金属材料并进行处理以形成第一金属绕线；
在所述第一金属绕线和裸露的第一绝缘层上沉积绝缘材料以形成第二绝缘层，并在预定位置蚀刻过孔；
在所述第二绝缘层上沉积金属材料并进行处理以形成第二金属绕线，所述第一金属绕线和所述第二金属绕线通过所述过孔连通。
根据本发明的一个实施例，所述预定位置设置在由所述第一金属绕线和所述第二金属绕线形成的绕线电阻所在区域的中间位置。
根据本发明的再一个方面，还提供了一种用于制作阵列基板的测试电路的方法，包括：
在基底上沉积绝缘材料以形成第一绝缘层；
在所述第一绝缘层上沉积金属材料并进行处理以形成第一金属绕线；
在所述第一金属绕线和裸露的第一绝缘层上沉积绝缘材料以形成第二绝缘层，并在所述第二绝缘层上的预定位置蚀刻第一过孔；
在所述第二绝缘层上的预定位置处形成第二金属层，并通过所述第一过孔连通所述第二金属层和所述第一金属绕线；
在所述第二金属层和裸露的第二绝缘层上形成第三绝缘层，并在对应所述预定位置处蚀刻第二过孔；
在所述第三绝缘层上沉积金属材料并进行处理以形成第二金属绕线，所述第二金属绕线通过所述第二过孔连通所述第二金属层。
根据本发明的一个实施例，所述预定位置设置在由所述第一金属绕线和所述第二金属绕线形成的绕线电阻所在区域的中间位置。
本发明的有益效果；
本发明通过设计新型的阵列测试绕线电阻走线方式，充分利用三维空间，利用多层金属的换线方式提升绕线电阻的阻值，从而大大提升器件的稳定性，降低因测量过程的不稳定引发的液晶面板良率损失等问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是现有技术中一种阵列测试单元的布线示意图；
图2是根据本发明的一个实施例的阵列基板的测试电路剖面结构示意图；
图3是图2的俯视示意图；
图4是根据本发明的另一个实施例的阵列基板的测试电路剖面结构示意图；
图5是图4的俯视示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1所示为现有技术中一种阵列测试单元的布线示意图，其中，阵列静电测试部11和阵列测试焊盘12之间通过金属绕线13连接，金属绕线13形成绕线电阻区域。阵列测试焊盘12是液晶显示面板在阵列测试时用于外部信号输入的端口。金属绕线13使用的是电阻值比较大的金属走线，用以增加阵列测试的抗静电能力。但是，图1所示的金属绕线13不能充分利用阵列静电测试部11和阵列测试焊盘12之间的三维空间。
因此，本发明提供了一种用于阵列基板的测试电路，该测试电路包括用于连接阵列测试焊盘22和阵列静电测试部21的绕线电阻23，该绕线电阻23由设置于基板上的位于两个不同层的金属绕线连接形成。也就是说，该绕线电阻23由两条金属绕线连接型成，这两条金属绕线位于基板上的不同层。这样，不同层的金属绕线就可以在其所在层任意绕线，从而增加金属绕线的长度，进而增加金属绕线的阻值，提升器件的稳定性，降低因测量过程的不稳定引发的液晶面板良率损失等问题。
根据本发明的一个实施例，位于两个不同层的金属绕线连接于绕线电阻所在区域的中间位置。这样设置可以尽可能的增加金属绕线的长度及阻值。当然，位于两个不同层的金属绕线也可以连接于绕线电阻所在区域的其他位置。
根据本发明的一个实施例，该测试电路包括：设置于基底2311上的第一绝缘层2312；设置于第一绝缘层2312上的第一金属绕线2313；设置于第一金属线2313和裸露的第一绝缘层2312上的第二绝缘层2314；设置于第二绝缘层2314上的第二金属绕线2315，其中，第一金属绕线2313和第二金属绕线2315通过贯通第二绝缘层2314的过孔2316连通，该过孔对应位于第一金属绕线2313和第二金属绕线2315的连接处。该测试电路对应的剖面图如图2所示，俯视图如图3所示。
根据本发明的另一个实施例，该测试电路包括：设置于基底2321上的第一绝缘层2322；设置于第一绝缘层2322上的第一金属绕线2323；设置于第一金属绕线2323上和裸露的第一绝缘层2322上的第二绝缘层2324；设置于第二绝缘层2324上的第二金属层2326，其中，第二金属层2326与第一金属绕线2323通过贯通第二绝缘层2324的第一过孔2328连通；设置于第二金属层2326和裸露的第二绝缘层2324上的第三绝缘层2327；设置于第三绝缘层2327上的第二金属绕线2325，第二金属绕线2325与第二金属层2326通过贯通第三绝缘层2327的第二过孔2329连通，第二金属层2326对应两个不同层的金属绕线的连接处。该测试电路对应的剖面图如图4所示，俯视图如图5所示。此处，如果第三绝缘层2327为由一种绝缘材料构成的单一绝缘层时，可以通过一次蚀刻形成第二过孔2329。但是，如果第三绝缘层2327为由至少两种绝缘材料构成的具有多层结构的复合绝缘层时，例如具有介质层PLN和有机介质层TPIN构成的两层绝缘结构时，由于各层绝缘结构的绝缘材料不同，蚀刻过孔所需的条件不同，所以优选地对各层分别蚀刻来形成过孔，并将各层过孔重合设置以形成所需的第二过孔2329。
位于两个不同层的金属绕线虽然可以在其所在层任意绕线排布，但为减少两条金属绕线之间的干扰以及产生的寄生电容，两条不同层的金属绕线尽可能地不要重合设置，如图3和图5所示。
根据本发明的一个实施例，第一金属绕线连接阵列测试焊盘，第二金属绕线连接阵列静电测试部。根据本发明的另一个实施例，第一金属绕线连接阵列静电测试部，第二金属绕线连接阵列测试焊盘。第一金属绕线和第二金属绕线与阵列静电测试部和阵列静电测试部的具体连接关系，可以结合阵列静电测试部和阵列静电测试部制作工艺设置。这是因为，阵列静电测试部和阵列静电测试部也具有金属布线，可以和第一金属绕线或第二金属绕线在相同的工艺制程中完成。
本发明通过设计新型的阵列测试绕线电阻走线方式，充分利用三维空间，利用多层金属的换线方式提升绕线电阻的阻值，从而大大提升器件的稳定性，降低因测量过程的不稳定引发的液晶面板良率损失等问题。
根据本发明的另一个方面，还提供了一种用于制作阵列基板的测试电路的方法，包括以下几个步骤。
首先，在基底2311上沉积绝缘材料以形成第一绝缘层2312。
然后，在第一绝缘层2312上沉积金属材料并进行处理以形成第一金属绕线2313。具体的，在第一绝缘层2312上沉积金属层，并对该金属层进行蚀刻处理来形成第一金属绕线2313。
然后，在第一金属绕线2313和裸露的第一绝缘层2312上沉积绝缘材料以形成第二绝缘层2314，并在预定位置蚀刻过孔2316。
最后，在第二绝缘层2314上沉积金属材料并进行处理以形成第二金属绕线2315，第一金属绕线2313和第二金属绕线2315通过过孔2316连通。该预定位置可设置在第一金属绕线和所第二金属绕线形成的绕线电阻所在区域的中间位置。
根据本发明的另一个方面，还提供了另一种用于制作阵列基板的测试电路的方法，包括以下几个步骤。
首先，在基底2321上沉积绝缘材料以形成第一绝缘层2322。
接着，在第一绝缘层2322上沉积金属材料并进行处理以形成第一金属绕线2323。具体的，在第一绝缘层2322上沉积金属层，并对该金属层进行蚀刻处理来形成第一金属绕线2323。
接着，在第一金属绕线2323和裸露的第一绝缘层2322上沉积绝缘材料以形成第二绝缘层2324，并在第二绝缘层2324上的预定位置蚀刻第一过孔2328。
接着，在第二绝缘层2324上的预定位置处沉积金属材料并进行处理以形成第二金属层2326，通过第一过孔2328连通第二金属层2326和第一金属绕线2323。接着，在第二金属层2326和裸露的第二绝缘层2324上形成第三绝缘层2327，并在对应预定位置处蚀刻第二过孔2329。该第三绝缘层2327可为一层绝缘层，也可以为多层绝缘层构成的复合绝缘层(如介质层PLN和有机介质层TPIL)。如果第三绝缘层2327为由一种绝缘材料构成的单一绝缘层时，可以通过一次蚀刻形成第二过孔2329。但是，如果第三绝缘层2327为由至少两种绝缘材料构成的具有多层结构的复合绝缘层时，例如具有介质层PLN和有机介质层TPIN构成的两层绝缘结构时，由于各层绝缘结构的绝缘材料不同，蚀刻过孔所需的条件不同，所以优选地依次对各层分别蚀刻来形成过孔，并将各层过孔重合设置以形成所需的第二过孔2329。
最后，在第三绝缘层2327上沉积金属材料并进行处理以形成第二金属绕线2325，第二金属绕线2325通过第二过孔2329与第二金属层2326连通。这样，第一金属绕线2323和第二金属绕线2325就可以通过第二金属层2326连通。
该预定位置可设置在第一金属绕线和所第二金属绕线形成的绕线电阻所在区域的中间位置。
在通常的显示面板制作过程中，结合阵列静电测试部和阵列静电测试部制作过程及各层金属的厚度要求，图2中所示第二金属绕线的厚度大于图3中第二金属绕线的厚度，所以图3中形成的第二金属绕线的阻值较大。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种用于阵列基板的测试电路，包括用于连接阵列测试焊盘和阵列静电测试部的绕线电阻，其中，
所述绕线电阻由设置于基板上的位于两个不同层的金属绕线连接形成。
2.根据权利要求1所述的测试电路，其特征在于，位于两个不同层的金属绕线连接于所述绕线电阻所在区域的中间位置。
3.根据权利要求2所述的测试电路，其特征在于，还包括：
设置于基底上的第一绝缘层；
设置于所述第一绝缘层上的第一金属绕线；
设置于所述第一金属绕线和裸露的第一绝缘层上的第二绝缘层；
设置于所述第二绝缘层上的第二金属绕线，
其中，所述第一金属绕线和所述第二金属绕线通过贯通所述第二绝缘层的过孔连通，所述过孔对应位于所述第一金属绕线和所述第二金属绕线的连接处。
4.根据权利要求2所述的测试电路，其特征在于，还包括：
设置于基底上的第一绝缘层；
设置于所述第一绝缘层上的第一金属绕线；
设置于所述第一金属绕线和裸露的第一绝缘层上的第二绝缘层；
设置于所述第二绝缘层上的第二金属层，其中，所述第二金属层与所述第一金属绕线通过贯通所述第二绝缘层的第一过孔连通；
设置于所述第二金属层和裸露的第二绝缘层上的第三绝缘层；
设置于所述第三绝缘层上的第二金属绕线，其中，所述第二金属绕线与所述第二金属层通过贯通所述第三绝缘层的第二过孔连通，所述第二金属层对应所述第一金属绕线和所述第二金属绕线的连接处。
5.根据权利要求3或4所述的测试电路，其特征在于，所述第一金属绕线连接阵列测试焊盘，所述第二金属绕线连接阵列静电测试部。
6.根据权利要求3或4所述的测试电路，其特征在于，所述第一金属绕线连接阵列静电测试部，所述第二金属绕线连接阵列测试焊盘。
7.一种用于制作阵列基板的测试电路的方法，包括以下步骤：
在基底上沉积绝缘材料以形成第一绝缘层；
在所述第一绝缘层上沉积金属材料并进行处理以形成第一金属绕线；
在所述第一金属绕线和裸露的第一绝缘层上沉积绝缘材料以形成第二绝缘层，并在预定位置蚀刻过孔；
在所述第二绝缘层上沉积金属材料并进行处理以形成第二金属绕线，所述第一金属绕线和所述第二金属绕线通过所述过孔连通。
8.根据权利要求7所述的方法，其特征在于，所述预定位置设置在由所述第一金属绕线和所述第二金属绕线形成的绕线电阻所在区域的中间位置。
9.一种用于制作阵列基板的测试电路的方法，包括：
在基底上沉积绝缘材料以形成第一绝缘层；
在所述第一绝缘层上沉积金属材料并进行处理以形成第一金属绕线；
在所述第一金属绕线和裸露的第一绝缘层上沉积绝缘材料以形成第二绝缘层，并在所述第二绝缘层上的预定位置蚀刻第一过孔；
在所述第二绝缘层上的预定位置处形成第二金属层，并通过所述第一过孔连通所述第二金属层和所述第一金属绕线；
在所述第二金属层和裸露的第二绝缘层上形成第三绝缘层，并在对应所述预定位置处蚀刻第二过孔；
在所述第三绝缘层上沉积金属材料并进行处理以形成第二金属绕线，所述第二金属绕线通过所述第二过孔连通所述第二金属层。
10.根据权利要求9所述的方法，其特征在于，所述预定位置设置在由所述第一金属绕线和所述第二金属绕线形成的绕线电阻所在区域的中间位置。
CN201611244572.XA 2016-12-29 2016-12-29 一种用于阵列基板的测试电路及制作方法 Pending CN106782241A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611244572.XA CN106782241A (zh) 2016-12-29 2016-12-29 一种用于阵列基板的测试电路及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611244572.XA CN106782241A (zh) 2016-12-29 2016-12-29 一种用于阵列基板的测试电路及制作方法

Publications (1)

Publication Number Publication Date
CN106782241A true CN106782241A (zh) 2017-05-31

Family

ID=58928553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611244572.XA Pending CN106782241A (zh) 2016-12-29 2016-12-29 一种用于阵列基板的测试电路及制作方法

Country Status (1)

Country Link
CN (1) CN106782241A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477641A (zh) * 2020-05-12 2020-07-31 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN111477640A (zh) * 2020-05-08 2020-07-31 武汉华星光电技术有限公司 窄边框显示面板
CN117556778A (zh) * 2024-01-11 2024-02-13 杭州广立微电子股份有限公司 一种E-fuse单元和E-fuse测试阵列的绕线方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203491255U (zh) * 2013-06-07 2014-03-19 灿芯半导体(上海)有限公司 一种降噪及静电释放保护电路
CN103715135A (zh) * 2013-12-16 2014-04-09 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
US20140124745A1 (en) * 2012-11-08 2014-05-08 Guang-Hai Jin Organic light emitting display apparatus and method of inspecting the same
CN104992649A (zh) * 2015-07-09 2015-10-21 武汉华星光电技术有限公司 一种用于测试显示面板的电路及液晶显示面板
CN105304653A (zh) * 2015-11-27 2016-02-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105742296A (zh) * 2016-03-31 2016-07-06 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106094373A (zh) * 2016-06-02 2016-11-09 武汉华星光电技术有限公司 Tft基板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124745A1 (en) * 2012-11-08 2014-05-08 Guang-Hai Jin Organic light emitting display apparatus and method of inspecting the same
CN203491255U (zh) * 2013-06-07 2014-03-19 灿芯半导体(上海)有限公司 一种降噪及静电释放保护电路
CN103715135A (zh) * 2013-12-16 2014-04-09 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
CN104992649A (zh) * 2015-07-09 2015-10-21 武汉华星光电技术有限公司 一种用于测试显示面板的电路及液晶显示面板
CN105304653A (zh) * 2015-11-27 2016-02-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105742296A (zh) * 2016-03-31 2016-07-06 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106094373A (zh) * 2016-06-02 2016-11-09 武汉华星光电技术有限公司 Tft基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477640A (zh) * 2020-05-08 2020-07-31 武汉华星光电技术有限公司 窄边框显示面板
CN111477641A (zh) * 2020-05-12 2020-07-31 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
US12009366B2 (en) 2020-05-12 2024-06-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device
CN117556778A (zh) * 2024-01-11 2024-02-13 杭州广立微电子股份有限公司 一种E-fuse单元和E-fuse测试阵列的绕线方法
CN117556778B (zh) * 2024-01-11 2024-05-14 杭州广立微电子股份有限公司 一种E-fuse单元和E-fuse测试阵列的绕线方法

Similar Documents

Publication Publication Date Title
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
CN109037235B (zh) 阵列基板及其制作方法
US10206291B2 (en) Manufacturing method for substrate of flat panel display device
WO2014183327A1 (zh) 阵列基板的扇出线结构及显示面板
CN100369258C (zh) 有源元件阵列基板
CN106782241A (zh) 一种用于阵列基板的测试电路及制作方法
CN103064223B (zh) 一种阵列基板和一种显示面板
KR102268086B1 (ko) 모니터 패널 teg 테스트 어셈블리 및 그 형성방법과 테스트방법
CN108711565B (zh) 一种显示基板及其制作方法、显示面板
CN101252136A (zh) 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置
TWI463363B (zh) 觸控圖型結構、其製造方法及觸控面板
CN105938117A (zh) 湿度传感器
WO2022134821A1 (zh) 显示面板、显示装置及制作显示面板的方法
US11631619B2 (en) Array substrate and fabricating method thereof, display panel and display device
US9619085B2 (en) Pattern of a capacitive touch device and manufacturing method thereof
WO2020087786A1 (zh) 内嵌式触控显示面板及显示装置
CN110718559B (zh) 阵列基板、制备方法及显示面板
CN101576794B (zh) 一种电容式触摸屏及其制造方法
CN109411518B (zh) 一种有机发光二极管显示器及其制作方法
WO2020252980A1 (zh) 显示面板和电子设备
TW202122976A (zh) 觸控電極結構以及電容式觸控系統
WO2023221214A1 (zh) 触控显示面板及显示装置
JP2012160633A (ja) 半導体装置の配線構造及びその製造方法
WO2017215039A1 (zh) 阵列基板及其制作方法、液晶显示器
CN203519982U (zh) 一种交替布线的接触端子对

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531