CN111477641A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111477641A
CN111477641A CN202010398144.2A CN202010398144A CN111477641A CN 111477641 A CN111477641 A CN 111477641A CN 202010398144 A CN202010398144 A CN 202010398144A CN 111477641 A CN111477641 A CN 111477641A
Authority
CN
China
Prior art keywords
layer
hole
metal layer
preparing
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010398144.2A
Other languages
English (en)
Other versions
CN111477641B (zh
Inventor
聂晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010398144.2A priority Critical patent/CN111477641B/zh
Priority to US16/970,808 priority patent/US20230120385A1/en
Priority to PCT/CN2020/095778 priority patent/WO2021227173A1/zh
Publication of CN111477641A publication Critical patent/CN111477641A/zh
Application granted granted Critical
Publication of CN111477641B publication Critical patent/CN111477641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板及其制备方法、显示装置，所述阵列基板包括端子区；所述端子区内设有测试电路走线；所述测试电路走线包括：第一金属层、第二金属层以及第三金属层。本发明的技术效果在于，缩小显示装置的下边框的尺寸，提高显示装置的屏占比。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示领域，特别涉及一种阵列基板及其制备方法、显示装置。
背景技术
更高屏占比、极致窄边框是高阶中小尺寸LTPS显示面板研发的主要方向。窄边框的实现一方面需要优化制程工艺，提高制作精度，另一方面需要优化产品设计，不断压缩各结构单元之间的空间。
为有效检出中小尺寸LTPS显示面板的显示功能是否优良，一般会在阵列基板的端子区设置测试电路走线(Test circuit)。电路走线(Test circuit)设计多组测试pad，当阵列基板和彩膜基板组成盒后，利用治工具探针将测试信号接入测试pad，即可对面板点亮，实现检测显示功能不良的目的。
为避免治工具探针与测试pad接触瞬间静电放电形成大电流击毁阵列基板的开关器件，一般在电路走线(Test circuit)中引入绕线电阻。传统设计中，绕线电阻放置在测试pad上方，占据较大空间，导致显示面板下边框较大。
发明内容
本发明的目的在于，解决现有的显示装置的下边框尺寸较大，显示装置的屏占比不够高的技术问题。
为实现上述目的，本发明提供一种阵列基板，包括端子区；所述端子区内设有测试电路走线；所述测试电路走线包括：第一金属层，用作遮光层以及测试电流的信号传输线；第二金属层，用作栅极走线；第三金属层，用作测试电路；其中，所述第二金属层连接至所述第一金属层；所述第三金属层连接至所述第一金属层。
进一步地，所述阵列基板还包括：衬底基板，所述第一金属层设于所述衬底基板一侧的表面，且所述第一金属层呈绕线型；缓冲层，设于所述第一金属层远离所述衬底基板一侧的表面；绝缘层，设于所述缓冲层远离所述第一金属层一侧的表面；所述第二金属层设于所述绝缘层远离所述第一金属层一侧的表面；以及介电层，设于所述第二金属层远离所述缓冲层一侧的表面；所述第三金属层设于所述介电层远离所述缓冲层一侧的表面。
进一步地，所述缓冲层设有若干缓冲层通孔；所述绝缘层设有若干绝缘层通孔，所述绝缘层通孔与所述缓冲层通孔相对设置；所述介电层设有若干介电层通孔，所述介电层通孔与所述绝缘层通孔相对设置。
进一步地，相对设置的一缓冲层通孔与一绝缘层通孔相互连通，形成第一通孔；相对设置的另一缓冲层通孔、另一绝缘层通孔与一介电层通孔相互连通，形成第二通孔。
进一步地，所述缓冲层通孔的内径小于所述绝缘层通孔的内径；所述绝缘层通孔的内径小于所述介电层通孔的内径。
进一步地，所述第二金属层部分地设于所述第一通孔内，连接至所述第一金属层；所述第三金属层部分地设于所述第二通孔内，连接至所述第一金属层。
为实现上述目的，本发明还提供一种阵列基板的制备方法，用以制备如前文所述的阵列基板，包括以下步骤：衬底基板提供步骤，提供一衬底基板；第一金属层制备步骤，在所述衬底基板的上表面制备出第一金属层，所述第一金属层呈绕线型；缓冲层制备步骤，在所述第一金属层的上表面制备出缓冲层；绝缘层制备步骤，在所述缓冲层的上表面制备出绝缘层；第二金属层制备步骤，在所述绝缘层的上表面制备出第二金属层；介电层制备步骤，在所述第二金属层的上表面制备出介电层；以及第三金属层制备步骤，在所述介电层的上表面制备出第三金属层，所述第三金属层、所述第二金属层以及所述第一金属层构成一测试电路走线。
进一步地，在所述缓冲层制备步骤中，在所述第一金属层的上表面沉积一层缓冲材料，利用曝光蚀刻工艺制备至少一缓冲层通孔，部分第一金属层裸露于所述缓冲层通孔内；在所述绝缘层制备步骤中，在所述缓冲层的上表面沉积一层绝缘材料，利用曝光蚀刻工艺，在所述缓冲层通孔的上方制备至少一绝缘层通孔，所述绝缘层通孔连通至所述缓冲层通孔，所述绝缘层通孔与所述缓冲层通孔形成第一通孔；在所述第二金属层制备步骤中，在所述第一通孔内，制备出第二金属层，所述第二金属层连接至所述第一金属层。
进一步地，在所述介电层制备步骤中，在所述绝缘层以及所述第二金属层的上表面沉积一层无机材料，利用曝光蚀刻工艺，在所述绝缘层通孔的上方制备出介电层通孔，所述介电层通孔连通至所述绝缘层通孔，所述介电层通孔、所述绝缘层通孔以及所述缓冲层通孔形成第二通孔；在所述第三金属层制备步骤中，在所述第二通孔内制备出第三金属层，所述第三金属层连接至所述第一金属层。
为实现上述目的，本发了还提供一种显示装置，包括如前文所述的阵列基板。
本发明的技术效果在于，将第一金属层制作成绕线电阻，取代原第二金属层的绕线电阻，所述第二金属只需电连接至所述第一金属层即可，减小了测试电路走线的容置空间，进一步缩小显示装置下边框的宽度，减小显示装置非显示区的面积，提高显示装置的屏占比。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例所述阵列基板的制备方法的流程图；
图2为本发明实施例所述阵列基板的结构示意图；
图3为本发明实施例所述阵列基板的部分俯视图；
图4为本发明实施例所述第一通孔的示意图；
图5为本发明实施例所述第二通孔的示意图。
部分组件标识如下：
1、衬底基板；2、第一金属层；3、缓冲层；4、绝缘层；5、第二金属层；6、介电层；7、第三金属层；8、钝化层；9、像素电极；
10、第一通孔；20、第二通孔；
31、缓冲层通孔；41、绝缘层通孔；61、介电层通孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1，本发明实施例提供一种阵列基板的制备方法，包括步骤S1～S9。
S1衬底基板提供步骤，提供一衬底基板，所述衬底基板起到衬底作用，一般为硬质基板，如：玻璃基板。
S2第一金属层制备步骤，采用曝光刻蚀工艺图案化处理，在所述衬底基板的上表面制备出第一金属层，在制作显示区TFT poly-Si沟道遮光层图案的同时，同步将所述第一金属层制作成绕线电阻。所述第一金属层用作TFT poly-Si沟道遮光层，且用作测试电流的信号传输线。
S3缓冲层制备步骤，在所述第一金属层的上表面制备出缓冲层(buffer layer)，具体地，采用化学气相沉积法，在所述第一金属层的上表面沉积一层缓冲材料，利用曝光蚀刻工艺制备出至少一缓冲层通孔(buffer via)，使得所述第一金属层中需要电连接的部分裸露于所述缓冲层通孔内。
S4绝缘层制备步骤，在所述缓冲层的上表面制备出绝缘层，所述绝缘层为栅极绝缘层(Gate insulator layer)，具体地，采用化学气相沉积法，在所述缓冲层的上表面沉积一层绝缘材料，利用曝光蚀刻工艺，在所述缓冲层通孔的上方制备至少一绝缘层通孔。
所述绝缘层通孔与所述缓冲层通孔相对设置，所述绝缘层通孔与所述缓冲层通孔为嵌套结构，即所述绝缘层通孔连通至所述缓冲层通孔，所述绝缘层通孔的内径大于所述缓冲层通孔的内径，所述绝缘层通孔与所述缓冲层通孔形成第一通孔，即所述第一通孔为内径上大下小的台状通孔，所述第一通孔为后续第二金属层提供连接通道。
S5第二金属层制备步骤，采用物理气相沉积法，在所述绝缘层的上表面以及所述第一通孔内制备出第二金属层，所述第二金属层穿过所述第一通孔，电连接至所述第一金属层。所述第二金属层用作栅极走线。
S6介电层制备步骤，在所述第二金属层的上表面制备出介电层(Inter layerdielectric)，具体地，采用化学气相沉积法，在所述绝缘层以及所述第二金属层的上表面沉积一层无机材料，利用曝光蚀刻工艺，在所述绝缘层通孔的上方制备出介电层通孔。
所述介电层通孔、所述绝缘层通孔以及所述缓冲层通孔为嵌套结构，所述介电层通孔连通至所述绝缘层通孔，所述介电层通孔、所述绝缘层通孔以及所述缓冲层通孔形成第二通孔，因为所述介电层通孔的内径大于所述绝缘层通孔的内径，所述绝缘层通孔的内径大于所述缓冲层通孔的内径，所以所述第二通孔为内径从上往下依次减小的台状通孔，所述第二通孔为后续第三金属层提供通道。
S7第三金属层制备步骤，采用物理气相沉积法，在所述介电层的上表面以及所述第二通孔内制备出第三金属层，所述第三金属层穿过所述第二通孔，电连接至所述第一金属层，所述第三金属层用作测试电路的结构层。所述第三金属层、所述第二金属层以及所述第一金属层构成一测试电路走线，所述测试电路走线位于端子区内。
S8钝化层制备步骤，在所述第三金属层以及所述介电层的上表面制备出钝化层，所述钝化层起到平滑表面的作用，便于后续膜层的制备，防止在制备过程中出现气泡等问题，提高制备良率。通过曝光刻蚀工艺，在所述钝化层上制备出钝化层通孔，所述钝化层通孔与所述第三金属层相对设置，给后续像素电极提供通道。
S9像素电极制备步骤，采用物理气相沉积法，在所述钝化层的上表面以及所述钝化层通孔内制备出像素电极，所述像素电极通过所述钝化层通孔，电连接至所述第三金属层。
本实施例所述阵列基板的制备方法的技术效果在于，将第一金属层制作成绕线电阻，取代原第二金属层的绕线电阻，所述第二金属只需电连接至所述第一金属层即可，减小了测试电路走线的容置空间，进一步缩小显示面板下边框的宽度，减小显示装置非显示区的面积，提高显示装置的屏占比。
本实施例还提供一种显示装置，包括如图2～图5所示的阵列基板，所述阵列基板包括端子区，所述端子区内设有测试电路走线，所述测试电路走线包括第一金属层2、第二金属层5以及第三金属层7。
所述阵列基板还包括衬底基板1、缓冲层3、绝缘层4、介电层6、钝化层8以及像素电极9。
衬底基板1起到衬底作用，一般为硬质基板，如：玻璃基板。
第一金属层2设于衬底基板1的上表面，用作TFT poly-Si沟道遮光层，且用作测试电流的信号传输线。第一金属层2为绕线电阻(参见图3)。
缓冲层3设于第一金属层2以及衬底基板1的上表面，起到缓冲作用。缓冲层3上设有若干缓冲层通孔31，用作第一金属层2与第二金属层5以及第三金属层7的连接通道。
绝缘层4设于缓冲层3的上表面，绝缘层4为栅极绝缘层，起到绝缘作用。绝缘层4上设有绝缘层通孔41，绝缘层通孔41与缓冲层通孔31相对设置，且相互连通，绝缘层通孔41与缓冲层通孔31为嵌套结构，绝缘层通孔41的内径大于缓冲层通孔31的内径。相对设置的一缓冲层通孔31与一绝缘层通孔41形成第一通孔10(参见图4)，第一通孔10为内径上大下小的台状通孔，第一通孔10用作第一金属层2与第二金属层5以及第三金属层7的连接通道。
第二金属层5设于部分绝缘层4的上表面以及第一通孔10内，第二金属层5通过第一通孔10，电连接至第一金属层2，所述第二金属层用作栅极走线。
介电层6设于绝缘层4以及第二金属层5的上表面，起到绝缘作用。介电层6上设有介电层通孔61，介电层通孔61与绝缘层通孔41相对设置，且连通至绝缘层通孔41以及缓冲层通孔31，一介电层通孔61与另一绝缘层通孔41以及另一缓冲层通孔31相互连通，形成第二通孔20(参见图5)。第二通孔20为第三金属层7与第一金属层2的连接提供通道。
第三金属层7设于介电层6的上表面以及第二通孔20内，第三金属层7通过第二通孔20，电连接至第一金属层2，第三金属层7作为测试电路的结构层。
钝化层8设于第三金属层7以及介电层6的上表面，钝化层7起到平滑表面的作用，便于后续膜层的制备，防止在制备过程中出现气泡等问题，提高制备良率。钝化层8设有若干钝化层通孔，所述钝化层通孔与第三金属层7相对设置，用作像素电极9与第三金属层7的连接通道。
像素电极9设于钝化层8以及第三金属层7的上表面，且通过所述钝化层通孔，电连接至第三金属层7。
本实施例所述显示装置的技术效果在于，第一金属层为绕线电阻，取代原第二金属层的绕线电阻，所述第二金属只需电连接至所述第一金属层即可，减小了测试电路走线的容置空间，进一步缩小显示面板下边框的宽度，减小显示装置非显示区的面积，提高显示装置的屏占比。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种阵列基板及其制备方法、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括端子区；
所述端子区内设有测试电路走线；
所述测试电路走线包括：
第一金属层，用作遮光层以及测试电流的信号传输线；
第二金属层，用作栅极走线；
第三金属层，用作测试电路；
其中，所述第二金属层连接至所述第一金属层；
所述第三金属层连接至所述第一金属层。
2.如权利要求1所述的阵列基板，其特征在于，还包括：
衬底基板，所述第一金属层设于所述衬底基板一侧的表面，且所述第一金属层呈绕线型；
缓冲层，设于所述第一金属层远离所述衬底基板一侧的表面；
绝缘层，设于所述缓冲层远离所述第一金属层一侧的表面；所述第二金属层设于所述绝缘层远离所述第一金属层一侧的表面；以及
介电层，设于所述第二金属层远离所述缓冲层一侧的表面；所述第三金属层设于所述介电层远离所述缓冲层一侧的表面。
3.如权利要求1所述的阵列基板，其特征在于，
所述缓冲层设有若干缓冲层通孔；
所述绝缘层设有若干绝缘层通孔，所述绝缘层通孔与所述缓冲层通孔相对设置；
所述介电层设有若干介电层通孔，所述介电层通孔与所述绝缘层通孔相对设置。
4.如权利要求3所述的阵列基板，其特征在于，
相对设置的一缓冲层通孔与一绝缘层通孔相互连通，形成第一通孔；
相对设置的另一缓冲层通孔、另一绝缘层通孔与一介电层通孔相互连通，形成第二通孔。
5.如权利要求3所述的阵列基板，其特征在于，
所述缓冲层通孔的内径小于所述绝缘层通孔的内径；
所述绝缘层通孔的内径小于所述介电层通孔的内径。
6.如权利要求5所述的阵列基板，其特征在于，
所述第二金属层部分地设于所述第一通孔内，连接至所述第一金属层；
所述第三金属层部分地设于所述第二通孔内，连接至所述第一金属层。
7.一种阵列基板的制备方法，用以制备如权利要求1～6中任一项所述的阵列基板，其特征在于，包括以下步骤：
衬底基板提供步骤，提供一衬底基板；
第一金属层制备步骤，在所述衬底基板的上表面制备出第一金属层，所述第一金属层呈绕线型；
缓冲层制备步骤，在所述第一金属层的上表面制备出缓冲层；
绝缘层制备步骤，在所述缓冲层的上表面制备出绝缘层；
第二金属层制备步骤，在所述绝缘层的上表面制备出第二金属层；
介电层制备步骤，在所述第二金属层的上表面制备出介电层；以及
第三金属层制备步骤，在所述介电层的上表面制备出第三金属层，所述第三金属层、所述第二金属层以及所述第一金属层构成一测试电路走线。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，
在所述缓冲层制备步骤中，
在所述第一金属层的上表面沉积一层缓冲材料，利用曝光蚀刻工艺制备至少一缓冲层通孔，部分第一金属层裸露于所述缓冲层通孔内；
在所述绝缘层制备步骤中，
在所述缓冲层的上表面沉积一层绝缘材料，利用曝光蚀刻工艺，在所述缓冲层通孔的上方制备至少一绝缘层通孔，所述绝缘层通孔连通至所述缓冲层通孔，所述绝缘层通孔与所述缓冲层通孔形成第一通孔；
在所述第二金属层制备步骤中，
在所述第一通孔内，制备出第二金属层，所述第二金属层连接至所述第一金属层。
9.如权利要求8所述的阵列基板的制备方法，其特征在于，
在所述介电层制备步骤中，
在所述绝缘层以及所述第二金属层的上表面沉积一层无机材料，利用曝光蚀刻工艺，在所述绝缘层通孔的上方制备出介电层通孔，所述介电层通孔连通至所述绝缘层通孔，所述介电层通孔、所述绝缘层通孔以及所述缓冲层通孔形成第二通孔；
在所述第三金属层制备步骤中，
在所述第二通孔内制备出第三金属层，所述第三金属层连接至所述第一金属层。
10.一种显示装置，包括如权利要求1～6中任一项所述的阵列基板。
CN202010398144.2A 2020-05-12 2020-05-12 阵列基板及其制备方法、显示装置 Active CN111477641B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010398144.2A CN111477641B (zh) 2020-05-12 2020-05-12 阵列基板及其制备方法、显示装置
US16/970,808 US20230120385A1 (en) 2020-05-12 2020-06-12 Array substrate, manufacturing method thereof, and display device
PCT/CN2020/095778 WO2021227173A1 (zh) 2020-05-12 2020-06-12 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010398144.2A CN111477641B (zh) 2020-05-12 2020-05-12 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111477641A true CN111477641A (zh) 2020-07-31
CN111477641B CN111477641B (zh) 2022-09-09

Family

ID=71764718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010398144.2A Active CN111477641B (zh) 2020-05-12 2020-05-12 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20230120385A1 (zh)
CN (1) CN111477641B (zh)
WO (1) WO2021227173A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220171242A1 (en) * 2019-08-22 2022-06-02 Japan Display Inc. Liquid crystal display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
CN1391132A (zh) * 2001-06-13 2003-01-15 精工爱普生株式会社 基板装置、它的检测方法、电光器件及其制造方法
US20060284821A1 (en) * 2005-06-17 2006-12-21 Hitachi Displays, Ltd. Display device and inspection method of position gap
CN106782241A (zh) * 2016-12-29 2017-05-31 武汉华星光电技术有限公司 一种用于阵列基板的测试电路及制作方法
CN109307961A (zh) * 2018-10-29 2019-02-05 武汉华星光电技术有限公司 显示面板电路结构
CN109559667A (zh) * 2019-01-04 2019-04-02 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
WO2019187101A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス及びその製造方法
CN111128080A (zh) * 2020-03-30 2020-05-08 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958906A1 (de) * 1999-12-07 2001-07-05 Infineon Technologies Ag Herstellung von integrierten Schaltungen
CN110189666A (zh) * 2019-05-30 2019-08-30 京东方科技集团股份有限公司 Goa测试电路、阵列基板、显示面板和goa测试方法
CN110189671B (zh) * 2019-06-26 2022-02-01 滁州惠科光电科技有限公司 成盒测试电路、阵列基板和液晶显示装置
CN110289225B (zh) * 2019-06-28 2022-04-15 京东方科技集团股份有限公司 测试装置及方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
CN1391132A (zh) * 2001-06-13 2003-01-15 精工爱普生株式会社 基板装置、它的检测方法、电光器件及其制造方法
US20060284821A1 (en) * 2005-06-17 2006-12-21 Hitachi Displays, Ltd. Display device and inspection method of position gap
CN106782241A (zh) * 2016-12-29 2017-05-31 武汉华星光电技术有限公司 一种用于阵列基板的测试电路及制作方法
WO2019187101A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス及びその製造方法
CN109307961A (zh) * 2018-10-29 2019-02-05 武汉华星光电技术有限公司 显示面板电路结构
CN109559667A (zh) * 2019-01-04 2019-04-02 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
CN111128080A (zh) * 2020-03-30 2020-05-08 京东方科技集团股份有限公司 显示基板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220171242A1 (en) * 2019-08-22 2022-06-02 Japan Display Inc. Liquid crystal display device
US11709398B2 (en) * 2019-08-22 2023-07-25 Japan Display Inc. Liquid crystal display device
US11960175B2 (en) 2019-08-22 2024-04-16 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
CN111477641B (zh) 2022-09-09
US20230120385A1 (en) 2023-04-20
WO2021227173A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
KR100204327B1 (ko) 마이크로도트 방출 캐소드 전자원
CN109244086B (zh) 一种阵列基板及其制作方法、显示面板、显示装置
TWI280667B (en) A manufacturing method for a liquid crystal display
WO2017008472A1 (zh) Ads阵列基板及其制作方法、显示器件
US4502204A (en) Method of manufacturing insulated gate thin film field effect transistors
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US10216339B2 (en) Display substrate and manufacturing method thereof, and display device
US9645688B2 (en) OGS touch screen substrate and method of manufacturing the same, and related apparatus
CN111477641B (zh) 阵列基板及其制备方法、显示装置
CN111384068A (zh) 阵列基板母板及其制备方法、阵列基板和显示装置
CN111413819A (zh) 显示面板及显示装置
CN109976569B (zh) 触控面板及其制备方法、触控装置
JPH01100518A (ja) アクティブマトリクス基板の製造方法
CN111146213B (zh) 显示面板
WO2016165275A1 (zh) 阵列基板及其制作方法和测试方法、显示装置
CN110098236A (zh) 显示基板及其制作方法、显示装置
CN113467122A (zh) 显示面板及其制作方法、移动终端
CN112802858A (zh) 显示装置及显示装置的制备方法
US20220299808A1 (en) Display panel and manufacturing method thereof
JP2003331736A (ja) プラズマディスプレイ装置とその製造方法
CN110993623A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN112768499B (zh) 有机发光二极管显示基板及制备方法、显示面板
CN111725240B (zh) 薄膜晶体管电极及其制造方法、显示装置
CN111697010B (zh) 显示面板及其制备方法、显示装置
JP2600731B2 (ja) 液晶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant